WO1999057760A1 - Dispositif a semiconducteurs - Google Patents

Dispositif a semiconducteurs Download PDF

Info

Publication number
WO1999057760A1
WO1999057760A1 PCT/JP1999/002363 JP9902363W WO9957760A1 WO 1999057760 A1 WO1999057760 A1 WO 1999057760A1 JP 9902363 W JP9902363 W JP 9902363W WO 9957760 A1 WO9957760 A1 WO 9957760A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
layer
semiconductor device
gas
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP1999/002363
Other languages
English (en)
French (fr)
Inventor
Takashi Akahori
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to IL13953299A priority Critical patent/IL139532A0/xx
Priority to EP99918319A priority patent/EP1077486B1/en
Publication of WO1999057760A1 publication Critical patent/WO1999057760A1/ja
Priority to US09/660,884 priority patent/US6720659B1/en
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/68—Organic materials, e.g. photoresists
    • H10P14/683—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC
    • H10P14/687—Organic materials, e.g. photoresists carbon-based polymeric organic materials, e.g. polyimides, poly cyclobutene or PVC the materials being fluorocarbon compounds, e.g. (CHxFy) n or polytetrafluoroethylene
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/074—Manufacture or treatment of dielectric parts thereof of dielectric parts comprising thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/096—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by contacting with gases, liquids or plasmas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/093—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts
    • H10W20/097—Manufacture or treatment of dielectric parts thereof by modifying materials of the dielectric parts by thermally treating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/41—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their conductive parts
    • H10W20/44—Conductive materials thereof
    • H10W20/4403—Conductive materials thereof based on metals, e.g. alloys, metal silicides
    • H10W20/4421—Conductive materials thereof based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/45—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes characterised by their insulating parts
    • H10W20/48—Insulating materials thereof
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6502—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed before formation of the materials
    • H10P14/6506—Formation of intermediate materials

Definitions

  • the present invention relates to an improvement in an interlayer insulating film in a semiconductor device having a multilayer spring structure in which a wiring layer is formed of copper.
  • a conductive layer is connected between the nth @ 3 ⁇ 4
  • a SiO 2 film is generally used as an interlayer film, and an aluminum (A 1) layer is used as a wiring layer.
  • a 1 aluminum
  • Cu copper
  • CMP chemical mechanical polishing
  • C u is silicon (S i) and S i 0 2 film easily diffuses into.
  • SiO 2 film is used as the insulating film and Cu is used as the wiring material, the diffusion of Cu into the insulating film causes a junction leak of the semiconductor device ⁇ dielectric breakdown of the gate oxide film, MO S Variations in threshold voltage, etc., which adversely affect the performance of semiconductor devices Becomes
  • a barrier film 13 having a thickness of about 10 nm is being studied.
  • the material of the barrier film Ta, W, T iW, T i S i 2, T i N, Ta 2 N, W 2 N, Ni 0. 6 Nbo. 4, amorphous T a- S i-N or the like
  • it is difficult to select the barrier film 13 because the manufacturing process is complicated when forming the barrier film 13 and the material of the barrier film 13 has both advantages and disadvantages. There is a problem.
  • the interlayer insulating film in addition to the SiO 2 film, a Si OF film, a polyimide film, a PSI (Polyimide Siloxane) film, a PAE (Polyary etherenes; film), an HSQ (Hydrogen Si 1 sesquioxanes (H 8 Si 8 01 2 ) :) film, BCB (Benzocyclobutene) film and the like are used.
  • the relative permittivity of the BCB film is about 2.7, and it is desired to use a material having a lower relative permittivity and not diffusing Cu as an insulating film. Disclosure of the invention
  • the present invention has been made under such circumstances.
  • the purpose of the present invention is to form an insulating film of Cu, which is a wiring layer material, on an insulating film by forming an insulating film having a relative dielectric constant smaller than that of the BCB film.
  • An object of the present invention is to provide a semiconductor device capable of suppressing diffusion.
  • a semiconductor device according to the present invention includes a substrate, an insulating film formed of a fluorine-added carbon film formed on the substrate, and a wiring formed of copper formed on the insulating film. And a wire layer.
  • diffusion of copper, which is an EI spring layer material, into the insulating film can be suppressed by forming the insulating film using a fluorine-added carbon film, and the relative dielectric constant of the insulating film can be reduced.
  • the ratio can be smaller than that of the BCB film.
  • an adhesive layer may be formed between the insulating film and the wiring layer in order to prevent the wiring layer from peeling off from the insulating film.
  • the adhesion layer can be composed of, for example, a metal layer such as a titanium layer and a layer of carbon and a compound containing the metal.
  • the insulating film is amorphous.
  • the insulating film desirably has a film density of 1.50 g / cm 3 , and the concentration of oxygen contained in the film is 3 atomic% or less.
  • the concentration of boron contained in the film is desirably 1 0 one 3 atomic% or more 1 atomic% or less.
  • addition of nitrogen is also effective. However, it is preferable that the concentration of nitrogen contained in the insulating film is 3 atomic% or less.
  • FIG. 1A is a front cross-sectional view showing a part of the structure of an example of the semiconductor device of the present invention.
  • FIG. 1B is a side cross-sectional view of the semiconductor device.
  • FIG. 2 is a process diagram for explaining specific steps in manufacturing the semiconductor device of the present invention
  • FIG. 3 is a process diagram for explaining specific steps in the case of manufacturing the semiconductor device of the present invention.
  • FIG. 4 is a process diagram for explaining the outline of manufacturing method of the semiconductor device of the present invention
  • FIG 5 is a sectional view showing an ECR plasma apparatus for performing a film forming process of the CF film
  • 6 H 2 Sectional view showing a parallel plate type plasma processing apparatus for performing plasma irradiation processing of FIG.
  • FIG. 7 is a cross-sectional view illustrating a sputtering apparatus for performing a Ti layer film forming process.
  • FIG. 8A is a configuration of a sample (Example 1) for performing SIMS analysis of a semiconductor device. Schematic sectional view showing the structure,
  • FIG. 8 b is a graph showing the SIMS analysis results after film formation for Example 1 above
  • FIG. 8 c is a graph showing the SIMS analysis results after annealing treatment for Example 1 above.
  • FIG. 9a is a schematic cross-sectional view showing the structure of a sample (Comparative Example 1) for performing a SIMS analysis of a semiconductor device.
  • FIG. 9 b is a graph showing the results of SIMS analysis after film formation for Comparative Example 1 above. Is a graph showing the results of SIMS analysis after annealing treatment for Comparative Example 1 above,
  • FIG. 10 is an explanatory diagram for explaining an experimental method for examining electrical characteristics of a semiconductor device
  • FIG. 11 a is a graph showing the relationship between the film density of the CF film and the bias power
  • FIG. 11 b is a chart showing the relationship between the film density of the CF film and the MTTF
  • Figure 12 a is a graph showing the relationship between the 0 2 content added in the process and 0 2 of CF film
  • Figure 12 b is a table showing the relation between 0 2 amount and MTTF added during the process
  • Figure 13 a is a graph showing the relationship between the N 2 of N 2 amount and CF film added during the process
  • Figure 13b diagrams showing the relationship between the N 2 amount and MTTF added during the process
  • Figure 14 a is a table showing the relationship between the B content of BF 3 content and the CF film added during the process
  • FIG. 14b is a chart showing the relationship between the amount of BF 3 added during the process and MTTF
  • FIG. 15a is a graph showing the result of the SIMS analysis of the semiconductor device (Example 3)
  • FIG. 16 is a cross-sectional view showing a part of the structure of another example of the semiconductor device of the present invention
  • FIG. 17 shows a part of a conventional semiconductor device. It is sectional drawing. BEST MODE FOR CARRYING OUT THE INVENTION
  • FIG. 1A is a cross-sectional view of the front side of the semiconductor device
  • FIG. 1B is a cross-sectional view of the side surface of the semiconductor device.
  • reference numerals 21 to 24 denote interlayer insulating films made of CF films having a thickness of, for example, about 7,000 angstroms.
  • 25 and 26 are wiring layers made of a Cu layer having a thickness of, for example, about 7,000 angstroms.
  • Numerals 27 and 28 are W-layer springs for connecting between # 11 wiring layers 25 and 26.
  • An adhesive layer having a thickness of 29 is formed.
  • this adhesion layer 29 is represented by a stool: ilhl thick line.
  • a CF film 32a having a thickness of, for example, 7,000 angstroms is formed on the surface of a semiconductor substrate 31 such as an Si wafer.
  • a semiconductor substrate 31 such as an Si wafer.
  • this CF film 32 a is an ECR plasma apparatus utilizing ECR (electron cyclotron resonance) described below for example (see FIG. 5), C 4 F 8 gas and as A r (argon) gas, film forming gas, for example, as a plasma gas It is formed by using a C 2 H 4 gas to convert the film forming gas into a plasma.
  • a process for forming W wiring on the CF film 32a is performed.
  • this process first, as shown in the stage (b) of FIG. 2, an attempt is made to form W wiring on the surface of the CF film 32a.
  • a hole 33a for embedding W is formed in the portion.
  • the holes 33a are formed by forming a predetermined pattern on the surface of the CF film 32a and performing an etching process in an etching device (not shown).
  • the surface of the CF film 32a is irradiated with H2 plasma. That is, for example, in an after-mentioned plasma processing apparatus (see FIG. 6), Ar gas and H 2 gas are introduced to convert the H 2 gas into plasma, and the H 2 plasma is irradiated, for example, for about 5 seconds.
  • Ar gas and H 2 gas are introduced to convert the H 2 gas into plasma
  • the H 2 plasma is irradiated, for example, for about 5 seconds.
  • a r gas to generate plasma of H 2 This is to make the plasma easier and to stabilize the plasma.
  • fluorine (F) in the surface layer of the CF film 32a reacts with H to become HF and scatter from the CF film 32a.
  • T i (titanium) layer 34 a thickness of the CF film 32 a whole, for example, 200 Angstroms surface. That is, for example, in a sputtering apparatus described later (see FIG. 7), Ar gas is introduced in a state where the inside of the apparatus is heated to 300 ° C. or more to sputter the Ti of the bucket, thereby forming the hole 33a.
  • a Ti layer 34a is formed on the entire surface of the CF film 32a including the inner wall surface.
  • the CF film 32a is formed at the interface between the CF film 32a and the Ti layer 34a as shown in FIG.
  • the C and T i in the surface layer of the above react to form a T i C (compound containing T i and C) layer 34 b having a thickness of, for example, 50 ⁇ .
  • the adhesion layer 34 is constituted by the Ti layer 34a and the TiC layer 34b.
  • the TiC layer 34b it is necessary to heat both the target Ti and the CF film surface.
  • the Ti layer 34a is formed in a heated state.
  • the Ti layer 34a is formed at a temperature of, for example, about 300 ° C., and then the substrate 31 on which the Ti layer 34a is formed is heated at a temperature of 400 ° C. or more. An annealing process may be performed.
  • step (e) of FIG. 2 a process of forming a W layer 36 on the surface of the adhesion layer 34 and embedding W in the holes 33a is performed. Thereafter, a CMP process (polishing process) is performed in a CMP device (not shown), and as shown in the step (f) of FIG. 2, unnecessary Ti layer 34 a on the surface of CF film 32 a, that is, the inner wall surface of hole 33 a The other Ti layer 34a is polished and removed. Thus, W is buried in the hole 33a formed in the CF film 32a via the Ti layer 34a to form a connection line composed of the W layer 36.
  • a CMP process polishing process
  • a process for forming CuWM on the surface of the CF film 32a on which the W connection lines are formed as described above is performed.
  • a 7000 ⁇ thick CF film 32b is formed on the surface of the CF film 32a formed with a tangential force of W by the same method as in the step (a) of FIG.
  • a groove 33b is formed on the surface of the CF film 32b on which the Cu line is to be formed by the same method as in the step (b) of FIG.
  • this surface is irradiated with H 2 plasma. This process is performed, for example, in the same manner as the process shown in step (c) of FIG. 2, and the plasma power of H 2 is applied, for example, for about 5 seconds.
  • an adhesion layer 37 composed of the Ti layer and the TiC layer is formed on the entire surface of the CF film 32b.
  • This process is performed, for example, in the same manner as the process shown in the stage (d) of FIG. 2, and the adhesion layer 37 having a thickness of, for example, 200 ⁇ is formed.
  • a Cu layer (Cu wiring layer) 38 having a thickness of, for example, about 7000 ⁇ is formed on the surface of the Ti layer 37.
  • the substrate is further polished by a CMP device (not shown) as in the step (e) of FIG.
  • a semiconductor device having a multilayered structure is manufactured.
  • the ECR plasma apparatus shown in FIG. 5 includes a vacuum vessel 4 including a plasma chamber 4A and a film forming chamber 4B.
  • a high frequency (microwave) M of 2.45 GHz is supplied from a high frequency power supply unit 41 via a waveguide 42 and a transmission window 43.
  • the main electromagnetic coil 44a and the auxiliary electromagnetic coil 44b provided around the plasma chamber 4A and the upper and lower sides of the film forming chamber 4B respectively move from the plasma chamber 4A to the film forming chamber 4B.
  • 8 magnetic fields are formed.
  • the strength of the magnetic field B near the ECR point P is, for example, 875 gauss.
  • An electron cyclotron resonance is generated at the ECR point P due to the interaction between the magnetic field B and the microwave M.
  • a semiconductor wafer (hereinafter referred to as “wafer”) 10 serving as a substrate is placed on a mounting table 45 provided in the film forming chamber 4B, and a high-frequency power supply unit is mounted on the mounting table 45.
  • a bias voltage is applied from 46.
  • the plasma gas supply pipe 4 is connected to the plasma chamber 4A.
  • Ar gas which is a plasma gas, is introduced through the film 8
  • a film formation gas is introduced into the film formation chamber 4B through the film formation gas supply unit 49, and the film formation gas is resonated by the electron cyclotron resonance.
  • This apparatus can also irradiate H 2 plasma. In this case, by introducing the H 2 gas and A r gas into the plasma chamber 4 A, into plasma by the electron cyclotron resonance H 2 gas.
  • FIG. 6 is a parallel plate type plasma processing apparatus for irradiating H 2 plasma.
  • reference numeral 51 denotes a processing chamber; 52, a mounting table serving as a lower electrode connected to the high-frequency power supply section 53; 54, an upper electrode provided so as to face the mounting table 52; It is.
  • This apparatus is configured to place a wafer 10 on a mounting table 52 and apply high frequency power between the mounting table 52 and the upper electrode 54 to generate plasma.
  • the H 2 gas and the Ar gas are supplied at a predetermined flow rate through the gas introduction pipe 56, respectively, without exhausting through the exhaust pipe 55.
  • the H 2 gas is turned into plasma, and this plasma is irradiated on the surface of the CF film formed on the wafer 10 for about 5 seconds, for example.
  • the apparatus shown in FIG. 7 is a parallel plate type sputtering apparatus for forming a Ti film.
  • reference numeral 61 denotes a processing chamber; 62, a mounting table serving as a grounded lower electrode; 63, an upper electrode connected to the high-frequency power supply section 64 and provided so as to face the lower electrode 62;
  • Reference numeral 65 denotes a target of Ti provided at T® of the upper electrode 63.
  • This apparatus is configured to generate plasma by applying high-frequency power between the mounting table 62 and the upper electrode 63 while the inside of the processing chamber 61 is heated to, for example, 300 ° C. ing. Then, in the processing chamber 61 of this apparatus, while evacuating through the exhaust pipe 66, Ar gas is supplied at a predetermined flow rate through the gas introduction pipe 67, and the Ar gas is turned into plasma. The target 65 is sputtered by plasma. Thus, a Ti film is formed on the CF film of the wafer 10 mounted on the mounting table 62.
  • Cu may diffuse into the CF film, so that even if the wiring layer 38 is formed by Cu, it is still an insulating film.
  • the diffusion of Cu into the CF films 32a and 32b is suppressed.
  • damage to the element due to diffusion of Cu into the insulating film is suppressed, the reliability of the semiconductor device is improved, and the quality of the semiconductor device is improved.
  • a barrier layer for preventing the diffusion of Cu into the insulating film becomes unnecessary, or a barrier layer is not required. In this case, an extremely thin one is sufficient.
  • the CF films 32a and 32b have a low relative dielectric constant of 2.5 as described later, by using the CF films 32a and 32b as insulating films, semiconductors corresponding to miniaturization and high-speed insulation can be obtained. Equipment can be obtained.
  • the 11-line layer 38 is not bound. Since an adhesion layer is formed between the films 32 & and 32 b, the adhesion between the CF 32 a and 3213 and the 111-fountain layer 38 is increased, and the adhesion is increased. The peeling of the Cu wiring layer 38 from the films 32 and 32b can be suppressed.
  • a metal layer such as Cu
  • F in the CF film reacts with the metal to form a metal fluoride at the interface between the CF film and the metal layer. is there.
  • the fluoride of the metal generally has a sublimation point and a melting point of low L, so that when the substrate is heated to a temperature higher than the sublimation point or the melting point in a later process, the melting or sublimation of the fluoride of the metal may occur. This may cause the fluoride of the metal to peel off from the CF film.
  • the TiC layer 34b peels off from the CF films 32a and 32b. You won't. This is because, taking the adhesion layer 34 shown in FIG. 4 as an example, the T i C layer 34 b formed at the interface between the T i layer 34 a and the CF films 32 a and 32 b has a melting point of 3257. Because the temperature is as high as ° C., even in a process in which the substrate 31 is heated to a high temperature, T i C is stable without causing porosity or melting. The TiC layer 34b does not peel off from the CFs 32a and 32b.
  • the Ti layer 34a and the Cu MM 38 and the W layer 36 in the adhesion layer 34 are hard to be separated because they are metal layers. As a result, separation between the 0 films 32 &, 32 b and the Cu wiring layer 38 or the W layer 36 is suppressed, and a highly reliable semiconductor device can be obtained.
  • the conductivity of the T iC layer 34 b is 61 ⁇ * cm
  • the T i C layer 34 b exists between the CF films 32 a and 32 b and the Cu hidden layer 38 and the W layer 36.
  • the Cu El spring layer 38 and the W layer 36 are electrically connected. Therefore, it is not necessary to peel off the TiC layer 34b when forming the wiring layer 38 and the W layer 36.
  • a metal for forming the adhesion layer in addition to Ti, W, Mo (molybdenum), Cr (chromium), Co (cobalt), Ta (tantalum), Nb (niobium), Zr (zirconia), or the like is used. be able to.
  • the melting points of fluorides of W and Mo are not more than 20 ° C, and the melting points of fluorides of Cr and C0 are not more than around 100 ° C, whereas the melting point of carbon hydride of such metals is about 2000 ° C. ° C to 4000 ° C, and similarly, the melting point of the carbon conjugate of Ta, Nb and Zr is considerably high.
  • this sample was a silicon-based film with a 5000- ⁇ thick CF film, a 500- ⁇ thick Ti layer, and a 2000- ⁇ thick Cu layer in this order. (Example 1).
  • the CF film and the Ti layer were manufactured as follows. First, in the ECR plasma apparatus shown in FIG. 5, Ar gas, C 4 F 8 gas and C 2 H 4 gas were introduced into the 150 tcm, 40 sccm and 30 sccm thighs, respectively. A CF film was formed on a silicon substrate under microwave power (high-frequency power supply 41) of 2.7 kW, bias power (high-frequency power supply 46) of 1.5 kW, and a substrate temperature of 400 ° C.
  • microwave power high-frequency power supply 41
  • bias power high-frequency power supply 46
  • the E CR plasma system by introducing the H 2 gas and A r gas at a flow rate of each 30 O sc cm and 30 sc cm, it was irradiated with plasma of H 2 5 seconds on the surface of the CF film.
  • the microwave power was 2700 W and the bias power was 0 W.
  • Ar gas was introduced at a flow rate of 50 sccm at a temperature of 300 ° C. to form a Ti layer on the surface of the CF film.
  • the power of the high-frequency power supply unit 64 was 1200 W.
  • Example 1 For the sample thus obtained (Example 1), the amounts of Cu, Ti, CF, and Si were analyzed by SIMS (Secondary Ion Mass Spectroscopy). In addition, after the sample was annealed at 425 ° C for 1 hour, the sample was similarly analyzed by SIMS.
  • FIG. 9 (a) As a comparative experiment, as shown in FIG. 9 (a), a similar experiment was performed on a sample (Comparative Example 1) in which the CF film of the sample of Example 1 was replaced with a SiO 2 film having the same thickness. Was. The results are shown in FIGS. 8b and 8c for Example 1, and in FIGS. 9b and 9c for Comparative Example 1 (FIGS. 8b and 9b are the results of the SIMS analysis after film formation, and FIG.
  • FIG. 9 c show the results of SIMS analysis after annealing, respectively.
  • the horizontal axis of the graph indicates the depth (unit: au) in the sample
  • the vertical axis indicates the number of ions such as Cu (count).
  • the C at the depths corresponding to the Cu layer and the Ti layer after annealing up to about 38 a.u. and about 47 a.u., respectively.
  • Analysis results show that although there are u and Ti, only C and F are present at the depth corresponding to the Si substrate side of the CF film (about 94a. ⁇ ), and no Cu is present. .
  • mutual diffusion occurs between Cu and Ti, but no diffusion occurs between Cu and the CF film.As a result, Cu diffuses into the Ti layer but does not diffuse into the CF film. Was done.
  • Example 1 For the sample of Example 1, a tape was applied to the upper surface of the Cu layer, the tape was peeled off, and it was visually checked whether peeling occurred between the CF film and the Ti layer when the tape was peeled off. No power was found.
  • the relative dielectric constant of the CF film of the sample of Example 1 was measured to be 2.5, which was confirmed to be lower than the Sio 2 film of about 4 or the BCB film of about 2.7.
  • the structure of the sample used in the experiment will be described.
  • the sample was composed of a silicon-based, 5000 ⁇ thick CF film, a 50 ⁇ thick Ti layer, a 2000 ⁇ thick Cu layer, and a 200 ⁇ thick Cu layer.
  • An Angstrom-thick TiN layer was formed in this order (Example 2).
  • MTTF Time
  • reference numeral 71 denotes a power supply unit
  • 72 denotes an ammeter, which are connected to the ground between the silicon substrate and the power supply unit 71.
  • Example 2 a similar experiment was performed on a sample (Comparative Example 2) in which the CF film of the sample of Example 2 shown in FIG. 10 was replaced with a SiO 2 film having the same thickness.
  • the length of the MTTF depends on the degree of diffusion of Cu into the CF film or the SiO 2 film as the insulating film. In other words, the longer the MTTF force, the smaller the tfcl of Cu diffusion to the insulating film, and the higher the Cu diffusion prevention property. The reason why the TiN layer is formed on the upper surface of the Cu layer is to prevent oxidation of the Cu layer.
  • the MTTF of Example 2 was 1.92 hr, whereas the MTTF of Comparative Example 2 was 0.25 hr.
  • MTTF is a call is considerably longer was confirmed as compared with the case of using the S i 0 2 film. Therefore, it was also confirmed from this experiment that Cu was easily diffused into the Si02 film, but was considerably hardly diffused into the CF film.
  • the term “amorphous” refers to microcrystals having a crystallite size of less than 50 to 100 ⁇ . Therefore, in the semiconductor device of the present invention, since the CF film as an insulating film is amorphous and is formed of microcrystals having a size of less than 50 to 100 ⁇ , it is difficult to remove the Cu force and to diffuse Cu. It is presumed that the prevention is high.
  • the film density of the CF film is desirably set to 1.50 g_cm 3 or more in order to further increase the Cu diffusion preventing property.
  • the present inventors are studying a process for increasing the density of the CF film by changing the bias power applied to the substrate 31 in the above-described ECR plasma apparatus. As a result, there was a relationship shown in FIG. 11A between the magnitude of the noise power and the density of the formed CF film, and it was confirmed that the denseness of the CF film increased as the bias power increased.
  • the film formation conditions were Ar gas 150 sccm, C 4 F 8 gas 40 sccm, C 2 H 4 gas 30 sccm, and microwave power of 2.7 kW.
  • the bias power The MTTF of the CF film obtained at each bias power was measured, and the results shown in Figure 11b were obtained.
  • the MTTF was 1.63 hr when the bias power was set to 30 Ow or more. It was found to be longer.
  • the film density of the CF film was about 1.50 gZ cm 3 .
  • the MT TF becomes longer, and the diffusion prevention of Cu becomes higher.Therefore, it is effective to use such a CF film as the insulating film. It is understood that As described above, when the film density of the CF film is 1.50 g / cm 3 or more, the MTTF becomes longer because when the film density of the CF film increases and the film becomes denser, it becomes difficult for Cu to pass through and the diffusion of Cu It is presumed that prevention becomes higher.
  • the oxygen (O 2 ) amount (concentration) in the CF film as the insulating film is set to 3 atomic% (atomic%) or less in order to further enhance the Cu diffusion preventing property. Is good.
  • the present inventors are studying a process of adding O 2 to a CF film in order to improve the breakdown voltage of a semiconductor device. As a result, the amount of O 2 in the obtained CF film can be controlled by adding O 2 gas during the film formation process in the above-mentioned ECR plasma apparatus, and as shown in FIG. it has been found that 0 2 of the 0 2 in the CF film gas amount is formed with large increases.
  • the film forming conditions are: Ar gas 150 sccm, C 4 F 8 gas 40 sccm, C 2 H 4 gas 30 sccm, microwave power 2.7 kW, bias power 1.5 kW, and O 2 gas It was introduced from the film forming gas supply unit 49. Then, was examined the added 0 2 relationship between MT TF Amount of obtained CF films in gas, 12 the results shown in b is obtained, when the added amount of 0 2 gas is 3 sc (111 or less the] ⁇ 1 ⁇ ? is observed that become longer in the 1.90 h r. or more. in addition, as shown in FIG. 12 a, 0 2 amount of gas in the CF film when the 3 sc cm The amount of O 2 was about 3 atomic%.
  • the semiconductor device of the present invention from the viewpoint of increasing the hardness and heat resistance of the CF film as the insulating film, it is effective to add nitrogen (N 2 ) to the CF film. From the viewpoint of diffusion prevention, it is desirable to keep the N 2 content () in the CF film at 3 atomic% or less.
  • the present inventors are studying a process for adding N 2 to a CF film in order to improve the hardness and heat resistance of the CF film.
  • the film forming conditions are Ar gas 150 sccm, C 4 F 8 gas 40 sccm, C 2 H 4 gas 30 sccm, microwave power 2.7 kW, bias power 1.5 kW, and N 2 gas is the film forming gas. Introduced from supply unit 49. On the other hand, when the relationship between the amount of added N 2 gas and the MTTF of the obtained CF film was examined, the result shown in FIG.13b was obtained, and when the added amount of N 2 gas was 2 sccm or less, Was found to have an MTTF longer than 1.55 hr. Further, as shown in FIG. 13A, when the added amount of N 2 gas was 2 sc 0111, the amount of ⁇ 2 in the 0-film was about 3 atomic%.
  • N 2 makes it possible to develop a CN film with high heat resistance and high hardness. Formed on the part, the heat resistance and hardness of the insulating film can be increased as a whole. Was found to be effective.
  • CN film has a high relative dielectric constant than the CF film, the amount of CN film multi Kunar relative dielectric constant of the entire insulating film also becomes high, the amount of N 2 in the CF film from this point It is desirable that the content be 3 atomic% or less.
  • the semiconductor device of the present invention in order to improve the diffusion barrier of Cu, to less than CF boron (B) content in the film (Concentration) 1 atomic% 10- 3 atomic% or more is a insulation film That power is desirable.
  • the present inventors are studying a process of adding B to a CF film in order to improve the breakdown voltage of a semiconductor device.
  • the amount of B in the obtained CF film can be controlled by adding the BF 3 gas during the film forming process. It was recognized that the amount of B in the formed CF film increased when the amount of BF 3 gas was large.
  • the film formation conditions are Ar gas 150 sccm, C 4 F 8 gas 40 sccm, C 2 H 4 gas 30 sccm, microwave power 2.7 kW, bias power 1.5 kW, and BF 3 gas It was introduced from the gas supply unit 49. Then, as a result of examining the relationship between the MTTF of CF films obtained with the addition amount of BF 3 gas, obtained results shown in FIG. 14 b, when the added amount of the BF 3 gas is less than 10 sccm, in particular BF 3 It was recognized that the MTTF force was prolonged when the gas addition amount was 0.2 sccm or more and 10 sccm or less. Further, as shown in FIG.
  • B amount in the case of N 2 B content in the CF film when the addition amount 10 sc cm for gas 1 atomic%, also 0.2 sc cm is met 10_ 3 atomic% was.
  • B the amount of the CF film in these results 1 atom%, specifically MTTF is prolonged to 2.35 hr. Or more in the case of 10 one 3 atomic% or more 1 atomic% or less, diffusion prevention of C u Therefore, it is understood that the use of such an insulating film is effective.
  • the reason why the MTTF becomes longer when the amount of B in the CF film is 1 atomic% or less is considered as follows.
  • the amount of C, F, Si, B, and 0 was analyzed by SIMS for the CF film to which B was added.
  • the sample used in this experiment was a CF film with a thickness of 5000 angstroms formed on a silicon-based fe, and the CF film was obtained by adding BF 3 gas at a flow rate of 1 sccm (Example 3). It was added at a flow rate of 5 sccm (Example 4).
  • the CF film was formed under the following conditions: Ar gas 150 sccm, C 4 F 8 gas 40 sccm, C2H 4 gas 30 sccm, microwave power 2.7 kW, bias power 1.5 kW.
  • FIG. 15a shows the sample depth (unit; / m), and the vertical axis shows the number of ions such as Cu (count). From the results, it was confirmed that the amount of B in the CF film was larger in Example 4 than in Example 3, and that more CB bonds were formed. It was understood that the power became longer.
  • the semiconductor device of the present invention may be configured as shown in FIG. In this device, 81 to 84 in Figure 16?
  • the interlayer insulating films made of films, 85 and 86 are Cu 2 layers, and connection lines connecting between the 11 wiring layers 85 and 86 are also formed by the Cu layers 87 and 88.
  • reference numeral 89 denotes an adhesion layer formed between the CF films 81 to 84 and the CuEII layers 85 to 88.
  • the adhesive layer may not be provided as long as there is a method of bringing the CF film and the Cu hidden layer into close contact.
  • plasma irradiation of the above-described H 2 for example may be performed by the ECR plasma apparatus such as shown in FIG.
  • the Ti layer may be formed by CVD (Chemical Vapor Deposition) or the like.
  • CVD Chemical Vapor Deposition
  • T i layer on the surface of the CF film by the chemical reaction of T i CI 4 + ⁇ T i + HC 1 is formed.

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Description

明 細 書 半導体装置 技 術 分 野
本発明は、 配線層を銅により形成した多層 泉構造を有する半導体装置におけ る、 層間絶縁膜の改良に関する。 背 景 技 術
半導体装置の高集積ィ匕を図るために、 パターンの微細化、 回路の多層化といつ た工夫が進められており、 そのうちの一つとして 泉を多層ィ匕する技術がある。 多層配線構造をとるためには、 n層目の @¾|層と （n + 1 ) 番目の 層の間を 導電層で接続すると共に、導電層以外の領域は層間絶縁膜と呼ばれる薄膜が形成 o
この際、 一般的に層間 膜としては S i 02膜が用いられ、 配線層としては アルミニウム （A 1 ) 層が用いられている。 ところが A 1の配線層を用いると、 バタ一ンの ¾田ィ匕に伴つて抵抗が増大するため、 電源線の電位降下ゃクロック信 号の遅延のばらつきを招き、 誤動作を生じさせてしまうという問題がある。 また、
E tに流れる電流密度力増加するため、 エレクトロ ·マイグレーションによって 断線が起こり、 信頼性が悪くなるという問題もある。
このため A 1よりも低抵抗であり、 エレク トロ ·マイグレーションに強い銅 (C u ) を 材料として用いること力 <検討されている。 この場合 C uはエッチ ングが困難であるため、 例えば化学的機械研磨 （C M P) 法を利用したプロセス、 つまり絶縁膜上に形成されたホールや溝に C uを堆積し、 次いで C M Pを行って 絶縁膜の表面を平坦することによりパターン が形成されている。
しかしながら、 C uはシリコン （S i ) 及び S i 02膜中に拡散しやすい。 こ のため、 絶縁膜として S i 02膜、配線材料として C uを用いる場合には、 C u の絶縁膜中への拡散により、半導体装置の接合リークゃゲート酸化膜の絶縁破壊、 MO Sしきい値電圧の変動などを招き、 半導体装置の性能に悪影響を与えること となる。
このため C uを配線層に使用する場合には、 半導体装置内への C u拡散を防ぐ ために例えば図 17に示すように、 絶縁膜 11と CuEI泉層 12との間に例えば 200オングストローム程度の厚さのバリア膜 13を形成することが検討されて いる。 このバリア膜の材料としては、 Ta， W, T iW, T i S i 2, T i N， Ta2N, W2N, Ni0.6Nbo.4、 アモルファス T a— S i— N等を用いること カ考えられているが、 バリア膜 13を形成する場合には製造工程が複雑化してし まうという問題や、 バリア膜 13の材料にはいずれも一長一短があり、 その選定 が困難であるという問題がある。
一方バリァ膜を形成する代わりに、 C uが拡散しにくい材料を用いて絶縁膜を 形成することも検討されている。 ここで一般に層間絶縁膜としては、 S i 02膜 の他、 S i OF膜や、 ポリイミ ド膜、 P S I (Polyimide Siloxane)膜、 PAE (Polyary leneethers； 膜、 H S Q (Hydrogen Si 1 sesquioxanes (H8S i 8012) ：) 膜、 BCB (Benzocyclobutene)膜などが用いられている。
これらの絶縁膜のうち、 B C B高分子よりなる B C B膜には C uが拡散しない と言われているが、 S i 02膜、 S i OF膜、 ポリイミ ド膜、 ？31膜には〇 1 が拡散することカ確認されている。 なお PAE膜、 113(3膜への〇11の拡散の有 無については確認されていない。
ところで近年、 半導体装置の動作についてより一層の高速化を図るために、 層 間絶縁膜の比誘電率を低くすることが要求されている。 すなわち、 上記 BCB膜 の比誘電率は 2.7程度であり、 これよりも比誘電率が小さく、 かつ Cuが拡散 しない材質を絶縁膜して用いることが望まれる。 発明の開示
本発明はこのような事情の下になされたものであり、 その目的は、上記 BCB 膜よりも比誘電率の小さい絶縁膜を形成することによって、配線層材料である C uの絶縁膜への拡散を抑えることのできる半導体装置を提供することにある。 この目的のため本発明の半導体装置は、 基板と、 この基板上に形成されたフッ 素添加力一ボン膜からなる絶縁膜と、 この絶縁膜の上に形成された銅からなる配 線層とを備えたことを特徴とする。
このような半導体装置によれば、 絶縁膜をフッ素添加力一ボン膜により形成す ることで、 EI泉層材料である銅の絶縁膜への拡散を抑えることができると共に、 絶縁膜の比誘電率を B C B膜よりも小さくすることができる。
ここで上記配線層力上記絶縁膜から剥離するのを防止するために絶縁膜と配線 層との間に密着層を形成するようにしてもよい。 その場合、 密着層は、 例えばチ タン層等の金属層と、炭素および前記金属を含む化合物の層とにより構成するこ とができる。
このような半導体装置では、上記絶縁膜は非晶質であることが望まい、。 また 銅の拡散防止性をより高める観点からは、 上記絶縁膜は、 膜密度が 1 . 5 0 g / c m3であることが望ましく、膜中に含まれる酸素の濃度が 3原子％以下である ことが望ましく、 膜中に含まれるホウ素の濃度が 1 0一3原子％以上 1原子％以下 であることが望ましい。 さらに、上記絶縁膜の硬度や耐熱性を向上させる観点か らは、 窒素添加も有効であるが、上記絶縁膜は、 膜中に含まれる窒素の濃度が 3 原子％以下であることが望ましい。
¾®の簡単な説明
図 1 aは、 本発明の半導体装置の一例の構造の一部を示す正面側の断面図、 図 l bは、 当該半導体装置の側面側の断面図、
図 2は、 本発明の半導体装置を製造する場合の具体的な工程を説明するための 工程図、
図 3は、 本発明の半導体装置を製造する場合の具体的な工程を説明するための 工程図、
図 4は、 本発明の半導体装置の製造方法の概要を説明するための工程図、 図 5は、 C F膜の成膜処理を行うための E C Rプラズマ装置を示す断面図、 図 6は、 H2のプラズマ照射処理を行うための平行平板型ブラズマ処理装置を 示す断面図、
図 7は、 T i層の成膜処理を行うためのスパッタ装置を示す断面図、 図 8 aは、 半導体装置の S I M S分析を行うためのサンプル （実施例 1 ) の構 造を示す模式的断面図、
図 8 bは、上記実施例 1についての成膜後の S IMS分析結果を示すグラフ、 図 8 cは、 上記実施例 1についてのァニール処理後の S IMS分析結果を示す グラフ、
図 9 aは、 半導体装置の S IMS分析を行うためのサンプル （比較例 1) の構 造を示す模式的断面図、
図 9 bは、 上記比較例 1についての成膜後の S IMS分析結果を示すグラフ、 図 9。は、 上記比較例 1についてのァニール処理後の S IMS分析結果を示す グラフ、
図 10は、 半導体装置の電気的特性を調べるための実験方法を説明するための 説明図、
図 11 aは、 CF膜の膜密度とバイアス電力との関係を示すグラフ、 図 l ibは、 CF膜の膜密度と MTTFとの関係を示す図表、
図 12 aは、 プロセス中に添加した 02量と CF膜中の 02量との関係を示すグ ラフ、
図 12 bは、 プロセス中に添加した 02量と MTTFとの関係を示す図表、 図 13 aは、 プロセス中に添加した N2量と CF膜中の N2量との関係を示すグ ラフ、
図 13bは、 プロセス中に添加した N2量と MTTFとの関係を示す図表、 図 14 aは、 プロセス中に添加した BF 3量と CF膜中の B量との関係を示す 図表、
図 14bは、 プロセス中に添加した BF3量と MTTFとの関係を示す図表、 図 15 aは、 半導体装置 （実施例 3) の S IMS分析の結果を示すグラフ、 図 15bは、 半導体装置 （実施例 4) の S IMS分析の結果を示すグラフ、 図 16は、 本発明の半導体装置の他の例の構造の一部を示す断面図、 図 17は、 従来の半導体装置の一部を示す断面図である。 発明を するための最良の形態
本発明の半導体装置は、 絶縁膜としてフッ素添加カーボン膜 （以下「CF膜」 という） を用い、 配線層を Cuにより形成することを特徵とするものである。 こ のような半導体装置の具体的構造について図 1 a及び図 1 bを参照して説明する。 これらの図は半導体装置の一例の一部を示すものであり、 図 1 aほ当該半導体装 置の正面側の断面図、 図 1 bは当該半導体装置の側面側の断面図を夫々示してい 図 1 a及び図 1 b中、 21〜24は、 例えば 7000オングストローム程度の 厚さの CF膜からなる層間絶縁膜である。 また、 25， 26は、 例えば 7000 オングストローム程度の厚さの Cu層からなる配線層である。 また、 27， 28 は、 〇11配線層25， 26の間を接続するための、 W層からなる接織泉である。 この例では、 CF膜 21〜24と Cu配線層 25， 26および W層 27， 28と の間や、 W層 27, 28と Cu配線層 25， 26との間に、 例えば 200オング ストローム程度の厚さの密着層 29力形成されている。 図 l a及び図 lb中、 こ の密着層 29は、 便: ilhl本の太線により表されている。
続いて、 このような半導体装置の製造方法の一例について、 図 2〜図 4を参照 して説明する。 先ず図 2の （a)段階に示すように、 S iウェハ等の半導体基板 31の表面に例えば 7000オングストロームの厚さの CF膜 32 aを形成する。 この CF膜 32 aは例えば後述する E C R (電子サイクロトロン共鳴） を利用し た ECRプラズマ装置 （図 5参照） において、 例えばプラズマガスとして A r (アルゴン） ガス、 成膜ガスとして C4F8ガス及び C2H4ガスを用い、 当該成膜 ガスをプラズマ化することにより形成される。
続いて CF膜 32 aに Wの配線を形成するための処理を行うが、 この処理では 先ず図 2の （b)段階に示すように、 CF膜 32 a表面の Wの配線を形成しょう とする部分に Wを埋め込むためのホール 33 aを形成する。 このホール 33 aは CF膜 32 aの表面に所定のパターンを形成し、 図示しないエッチング装置にお いてエッチング処理を行うことにより形成される。
この後、 図 2の （c)段階に示すように、 CF膜 32 aの表面に H2のプラズ マを照射する。 つまり、 例えば後述するプラズマ処理装置 （図 6参照） において、 A rガスと H2ガスを導入して H2ガスをプラズマ化し、 当該 H2のプラズマを例 えば 5秒程度照射する。 ここで A rガスを導入するのは H2のプラズマを生成し やすくすると共に、 当該プラズマの安定化を図るためである。 このように H2の プラズマを照射すると、 図 4に示すように、 CF膜 32 a表層部のフッ素 （F) が Hと反応し HFとなって CF膜 32 aから飛散していく。 このため当該表層部 では Fが低減するが、 炭素 （C) は残存するので Cの濃度が高い状態となる。 こうして H2のプラズマを照射した後、 図 2の （d)段階に示すように、 CF 膜 32 aの表面全体に例えば 200オングストロームの厚さの T i (チタン） 層 34 aを形成する。 つまり、 例えば後述するスパッタ装置 （図 7参照） において、 例えば装置内を 300°C以上に加熱した状態で A rガスを導入して夕ーケッ卜の T iをスパッタすることで、 ホール 33 aの内壁面も含めて CF膜 32 aの表面 全体に T i層 34 aを形成する。
このように基板 31を力 α熱しながら当該 CF膜 32 aの表面に T i層 34 aを 形成すると、 図 4に示すように、 CF膜 32aと Ti層 34aとの界面では、 C F膜 32 aの表層部の Cと T iが反応して、例えば 50オングストロームの厚さ の T i C (T iと Cとを含む化合物） 層 34 bが形成される。 この実施の形態で は T i層 34 aと T i C層 34 bとにより密着層 34が構成されている。
ここで T i C層 34 bを形成するためにはターゲットの T iと CF膜表面との 両方を加熱することが必要であるので、 上述の例ではスパッタ装置の内部を 30 0°C以上に加熱した状態で T i層 34 aを成膜している。 但し、 この方法の代わ りに T i層 34 aを例えば 300°C程度の温度で成膜してから、 当該 T i層 34 aが形成された基板 31に対して 400°C以上の温度でァニール処理を行うよう にしてもよい。
次いで、 図 2の （e) 段階に示すように、 密着層 34の表面に W層 36を形成 して、 ホール 33 aに Wを埋め込む処理を行う。 その後、 図示しない CMP装置 において CMP処理 （研磨処理） を行ない、 図 2の （f)段階に示すように、 C F膜 32 aの表面の不要な T i層 34 a、 つまりホール 33 aの内壁面以外の T i層 34 aを研磨して除去する。 こうして CF膜 32 aに形成されたホール 33 aに T i層 34 aを介して Wを埋め込み、 W層 36よりなる接続線を形成する。 続いて、 このように Wの接続線カ《形成された C F膜 32 aの表面に C u W M を形成するための処理を行う。 この処理では、先ず図 3の （a) 段階に示すよう に、 Wの接 線力形成された CF膜 32 aの表面に、 図 2の （a)段階と同様の 方法で厚さ 7000オングストロームの CF膜 32 bを形成する。 次に、 図 3の (b)段階に示すように、 Cuの!^線を形成しょうとする CF膜 32bの表面に、 図 2の （b)段階と同様の方法で溝 33 bを形成する。 次いで、 この表面に H2 のプラズマを照射する。 この処理は、 例えば図 2の （c) 段階に示す工程と同様 に行われ、 H2のプラズマ力例えば 5秒程度照射される。
続いて図 3の （c)段階に示すように、 CF膜 32 bの表面全体に、 Ti層と 上記 T i C層とからなる密着層 37を形成する。 この処理は、 例えば図 2の （d) 段階に示す工程と同様に行われ、 例えば 200オングストロームの厚さの密着層 37が形成される。 次いで、 図 3の （d)段階に示すように、 Ti層 37の表面 に例えば 7000オングストローム程度の厚さの Cu層 （Cu配線層） 38を形 成する。 その後、 更に図 3の （e)段階のように図示しない CMP装置で研磨す る。 こうして、 多層 £線構造の半導体装置が製造される。
続いて、 ECRプラズマ処理が行われる EC Rプラズマ装置、 H2プラズマの 照射が行われるプラズマ処理装置、 および T i層の形成が行われるスパッタ装置 について、 図 5〜図 7を用いて夫々簡単に説明する。
先ず、 図 5に示す EC Rプラズマ装置は、 プラズマ室 4 Aと成膜室 4 Bとから なる真空容器 4を備えている。 この真空容器 4の内部には、 高周波電源部 41か ら導波管 42及び透過窓 43を介して例えば 2. 45GHzの高周波 （マイクロ 波） Mが供給されるようになっている。 また、 プラズマ室 4 Aの周囲と成膜室 4 Bの上下部側に夫々設けられた主電磁コイル 44 aと補助電磁コイル 44 bとに より、 プラズマ室 4 Aから成膜室 4 Bに向かう磁場 8カ形成される。 この磁場 B の ECRポイント P付近における磁場の強さは、 例えば 875ガウスである。 そ して、 磁場 Bとマイクロ波 Mとの相互作用により、 前記 ECRポイント Pにて電 子サイクロトロン共鳴が生じるようになつている。
この装置で C F膜を形成するときには、 成膜室 4 Bに設けられた載置台 45に 基板をなす半導体ウェハ （以下「ウェハ」 という） 10を載置すると共に、 当該 載置台 45に高周波電源部 46よりバイアス電圧を印加する。 そして真空容器 4 内を排気管 47を介して排気しながら、 プラズマ室 4 Aにプラズマガス供給管 4 8を介してプラズマガスである A rガスを導入すると共に、 成膜室 4 Bに成膜ガ ス供給部 4 9を介して成膜ガスを導入し、成膜ガスを前記電子サイクロトロン共 鳴によりプラズマ化する。 なお、 この装置では H2のプラズマを照射することも できる。 その場合には、 プラズマ室 4 A内に H2ガスと A rガスとを導入して、 H2ガスを前記電子サイクロトロン共鳴によりプラズマ化する。
次に、 図 6に示す装置は、 H 2のプラズマの照射を行うための平行平板型のプ ラズマ処理装置である。 図 6中、 5 1は処理室、 5 2は高周波電源部 5 3に接続 された下部電極をなす載置台、 5 4は載置台 5 2と対向するように設けられァ一 スされた上部電極である。 この装置は、 載置台 5 2上にウェハ 1 0を載置し、 載 置台 5 2と上部電極 5 4との間に高周波電力を印加してプラズマを発生させるよ うに構成されている。 そして、 この装置の処理室 5 1において、 排気管 5 5を介 して排気しな力くら、 ガス導入管 5 6を介して H2ガスと A rガスを夫々所定の流 量で供給して H 2ガスをプラズマ化し、 このプラズマをウェハ 1 0に形成された C F膜の表面に、 例えば 5秒程度照射する。
図 7に示す装置は、 T iの成膜を行うための平行平板型のスパッタ装置である。 図 7中、 6 1は処理室、 6 2はアースされた下部電極をなす載置台、 6 3は高周 波電源部 6 4に接続され下部電極 6 2に対向するように設けられた上部電極、 6 5は上部電極 6 3の T®に設けられた T iのターゲットである。
この装置は、 処理室 6 1内を例えば 3 0 0 °Cに加熱した状態で、 載置台 6 2と 上部電極 6 3との間に高周波電力を印加してプラズマを発生させるように構成さ れている。 そして、 この装置の処理室 6 1において、 排気管 6 6を介して排気し ながら、 ガス導入管 6 7を介して A rガスを所定の流量で供給して当該 A rガス をプラズマ化し、 このプラズマによりターゲット 6 5をスパッタする。 これによ り、 載置台 6 2上に載置されたウェハ 1 0の C F膜上に T i力成膜される。
このようにして製造された半導体装置では、 後述の実験結果から明らかなよう に C uは C F膜へ拡散していかな 、ので、 C uにより配線層 3 8を形成しても、 絶縁膜である C F膜 3 2 a， 3 2 bへの C uの拡散が抑えられる。 このため絶縁 膜への C uの拡散が原因となる素子のダメージカ抑えられ、 半導体装置の信頼性 が高められて、 半導体装置の品質が向上する。 また、 絶縁膜である CF膜 32 a, 32 bへ C uが拡散していかないことから、 当該絶縁膜への C uの拡散を防止するためのバリァ層カ不要となるか、又はバリ ァ層を設ける場合でも極めて薄いもので足りることとなる。 さらに、 CF膜 32 a, 32 bは、後述するように比誘電率が 2.5と低いので、 この CF膜 32 a, 32 bを絶縁膜として用いることにより、 微細化及び高速ィ匕に対応した半導体装 置を得ることができる。
さらにまた本発明の半導体装置では、 じ11¾線層38とじ？膜32 &, 32 b との間に密着層を形成しているので、 CF 32 a， 3213と 111¾泉層38と の間の密着性が高くなり、 じ？膜32 ， 32 bからの Cu配線層 38の剥離を 抑えることができる。 ここで、 CF膜に直接 Cu等の金属層を形成した場合には、 C F膜中の Fと金属とが反応して C F膜と金属層の界面に金属のフッ化物が形成 されてしまうおそれがある。 そして、 この金属のフッ化物は一般に昇華点や融点 が低 L、ので、 後のプロセスで基板が前記昇華点や融点以上の温度に加熱された場 合に前記金属のフッ化物の融解や昇華が起こって当該金属のフッ化物が C F膜か ら剥がれるおそれがある。
—方、 本 ¾1形態のように CF膜 32 a， 32 とじ 1醒層38との間に密 着層 34， 37を形成すると、 CF膜 32 a， 32 bから T i C層 34 bカ剥離 してしまうことはない。 これは、 図 4に示す密着層 34を例に取れば、 その T i 層 34 aと CF膜 32 a, 32 bとの間の界面に形成された T i C層 34 bは融 点が 3257°Cと高いので、 基板 31が高温に加熱されるプロセスにおいても、 T i Cは気ィ匕あるいは融解が起こらず安定しているからである。 CF 32 a, 32 bから T i C層 34 bが剥離してしまうことはない。 また、密着層 34にお ける T i層 34 aと Cu MM 38や W層 36とは、 金属層同士なので剥離しに くい。 この結果、 0 膜32 &, 32 bと Cu配線層 38や W層 36との間の剥 離が抑えられ、 信頼性の高い半導体装置を得ることができる。
また、 T i C層 34 bの導電率は 61 Ω * cmであるため、 CF膜 32 a, 32 bと Cu隱層 38や W層 36との間に T i C層 34 b力存在しても、 Cu El泉層 38と W層 36とは電気的に接合されている。 このため、 じ11配線層38 や W層 36を形成するときに、 T i C層 34 bを剥がす必要はない。 ここで、 密 着層を形成するための金属としては、 Ti以外に Wや Mo (モリブデン） ， Cr (クロム） ， Co (コバルト） ， Ta (タンタル） ， Nb (ニオブ） ， Z r (ジ ルコニゥム） 等を用いることができる。 Wや Moのフッ化物の融点は 20°C以下、 C rや C 0のフッ化物の融点は 100°C付近以下であるのに対し、 それらの金属 の炭素ィ匕合物の融点はおよそ 2000°C〜4000°Cであり、 また同様に Ta， Nb, Z rの炭素ィ匕合物の融点もかなり高いからである。
続いて、 CF膜への Cuの拡散の有無を確認するために行った実験例について 説明する。 先ず、 この実験で用いたサンプルの構造を説明する。 当該サンプルは 図 8 aに示すように、 シリコン基 に 5000オングストロームの厚さの CF 膜と、 500オングストロームの厚さの T i層と、 2000オングストロームの 厚さの Cu層をこの順に成膜したものである （実施例 1)。
ここで、 CF膜と T i層とは次のように製造した。 先ず、 図 5に示す ECRプ ラズマ装置において、 A rガス、 C4F8ガスおよび C2H4ガスを夫々 150 s c cm、 40 s c cmおよび 30 s c c mの '腿で導入するようにした。 そして、 マイクロ波電力 （高周波電源部 41) 2.7kW、 バイアス電力 （高周波電源部 46) 1.5 kWおよび基板温度 400°Cの下で、 シリコン基板上に C F膜を形 成した。
次いで、 当該 E CRプラズマ装置において、 H2ガスと A rガスとを夫々 30 O s c cmと 30 s c cmの流量で導入して、 C F膜の表面に H2のプラズマを 5秒間照射した。 このとき、 マイクロ波電力は 2700W、 バイアス電力は 0W とした。 この後、 図 7に示すスパッタ装置を用い、 300°Cの温度の下、 Arガ スを 50 s c cmの流量で導入して CF膜の表面に T i層を成膜した。 このとき 高周波電源部 64の電力は 1200Wとした。
こうして得られたサンプル （実施例 1) について、 S IMS (Secondary Ion Mass Spectroscopy) により Cu， Ti, CF, S iの量の分析を行なつた。 ま た当該サンプルに対して 425 °Cにて 1時間ァニール処理を行なった後について も、 同様に S I MSにより分析を行なった。 さらに比較実験として、 図 9 (a) に示すように上記実施例 1のサンプルの CF膜を同じ厚さの S i 02膜に代えた サンプル （比較例 1) についても、 同様の実験を行った。 この結果を、 実施例 1について図 8 bおよび図 8 cに、 比較例 1について図 9 bおよび図 9 cに夫々示す （図 8 bおよび 9 bは成膜後の S IMS分析結果、 図 8 cおよび図 9 cはァニール処理後の S I MS分析結果を夫々示す） 。 これらの 図中、 グラフの横軸はサンプル中の深さ （単位 a.u.) 、 縦軸は Cu等のイオンの 数 （カウント数） を夫々示している。 これらのグラフから分かるように、 実施例 1の場合にはァニール処理後では Cu層と T i層に相当する深さ （夫々、 〜約 3 8a.u.、 〜約 47a.u.) において C uと T iとが存在するが、 CF膜の S i基板 側に相当する深さ （約 94a. 〜） では Cと Fのみが存在し、 Cuが存在してい ないという分析結果が得られた。 これにより Cuと Tiとの間では相互に拡散が 起こるが、 Cuと CF膜との間では拡散は起こらず、 結局 Cuは T i層へは拡散 するものの CF膜へは拡散しないこと力 忍められた。
—方、 比較例 1の場合には、 成膜後では CF層に相当する深さにおいて S iと 0の量に比べて Cuの量力少ないが、 ァニール処理後では S i， 0， Cu， T i が混在する状態となるという分析結果が得られた。 これにより、 Cuは T i層中 に拡散し、 さらに S i 02膜にまで拡散していくことが認められた。
また実施例 1のサンプルについて、 Cu層の上面にテープを貼って当該テープ を剥がし、 テープを剥がすときに CF膜と T i層との間で剥離が起こるかどうか を目視で確認したが、剥離力認められなかった。 また実施例 1のサンプルの CF 膜の比誘電率を測定したところ 2.5であり、 4程度である S i 02膜や 2.7程 度である B C B膜よりも低いことが確^ 1された。
続いて半導体装置の電気特性を確認するために行った実験例について説明する。 先ず、 実験で用いたサンプルの構造を説明する。 当該サンプルは、 図 10に示す ように、 シリコン基； に 5000オングストロームの厚さの CF膜と、 50ォ ングストロームの厚さの T i層と、 2000オングストロームの厚さの C u層と、 200オングストロームの厚さの T i N層とをこの順に成膜したものである （実 施例 2) 0
このサンプルにおけるシリコン基板と T i N層との間を、 図 10に示すように 電気的に接続した。 そして、 シリコン基板を 275°Cに加熱した状態で当該サン プルに 1MV/ cmの電圧を印加して、 CF膜が短絡する （Ο. ΙΑ/cm2にな る） までの時間 （以下「MTTF」 という） を測定した。 ここで図 10中、 71 は電力供給部、 72は電流計を夫々示しており、 シリコン基板と電力供給部 71 との間でアースに接続した。
また比較実験として、 図 10に示す上記実施例 2のサンプルの CF膜を同じ厚 さの S i 02膜に代えたサンプル （比較例 2) についても同様の実験を行った。 ここで MTTFの長さは、 絶縁膜である CF膜や S i 02膜への Cuの拡散の 程度に依存する。 すなわち、 MTTF力長ければ絶縁膜への Cuの拡 tfclが少な く、 Cuの拡散防止性が高いということを意味する。 なお、 Cu層の上面に Ti N層を形成したのは、 Cu層の酸化を防止するためである。
そして、 上記の実験の結果、 実施例 2の MTTFは 1.92 h r.であるのに対 し、 比較例 2の MTTFは 0.25hr.であることから、 絶縁膜として CF膜を 用いた場合には、 S i 02膜を用いた場合に比べて MTTFがかなり長くなるこ とが確認された。 従って、 この実験からも Cuは S i 02膜には拡散しやすいが、 C F膜へはかなり拡散しにくいことが認められた。
また上述の実施例 1と同様の組成の C F膜の結晶性を確認するために X線回折 を測定したところ、 結晶質の存在を示すブラッグピーク （プラッグ反射） を検出 することはできず、 当該 CF膜は非晶質であることが確認された。 ここで非晶質 とは結晶子サイズが 50〜100オングストローム未満の微結晶をいう。 このこ とから本発明の半導体装置では、 絶縁膜である C F膜力非晶質であつて、 50〜 100オングストローム未満の微結晶により形成されているため、 Cu力通り抜 けにくく、 Cuの拡散防止性が高いと推察される。
本発明の半導体装置では、 Cuの拡散防止性をより大きくするために、 絶縁膜 である C F膜の膜密度を 1.50 g_ c m3以上にすることが望ましい。 本発明者 らは、 上述の EC Rプラズマ装置において基板 31へ印加するバイアス電力を変 えることにより CF膜の密度を高くするプロセスを検討している。 その結果、 ノ< ィァス電力の大きさと形成される CF膜の密度との間には図 11 aに示す関係が あり、 バイァス電力が大きくなると C F膜の緻密性が高くなることが認められた。 ここで成膜条件は、 A rガス 150 s c cm, C4 F 8ガス 40 s c c m， C2 H4ガス 30 s c cm, マイクロ波電力 2.7 kWとした。 そして、 バイアス電力 を段階的に変化させ、 夫々バイァス電力で得られた C F膜の MT T Fを測定した ところ、 図 11 bに示す結果が得られ、 バイアス電力を 30 Ow以上にした場合 には MTTFが 1.63 h r.以上に長くなることが認められた。 また、 図 11 a に示すように、 バイアス電力が 30 Owの時の CF膜の膜密度は約 1.50 gZ cm3でめった。
これらの結果により、 CF膜の膜密度が 1.50 g/ cm3以上の場合には MT TFが長くなり、 Cuの拡散防止性が高くなるので、 このような CF膜を絶縁膜 として用いることは有効であることが理解される。 このように CF膜の膜密度が 1.50 g/c m 3以上の場合に M T T Fが長くなるのは、 C F膜の膜密度が大き くなつて膜が緻密になると、 Cuが通り抜けにくくなり、 Cuの拡散防止性が高 くなるためと推察される。
また、本発明の半導体装置では、 Cuの拡散防止性をより大きくするために、 絶縁膜である CF膜中の酸素 (02)量 （濃度） を 3原子％ (atomic%) 以下に することか ましい。 本発明者らは、 半導体装置の耐圧性を向上させるために C F膜に 02を添加するプロセスを検討している。 その結果、上述の EC Rプラズ マ装置において成膜プロセス中に 02ガスを添加することによって、 得られる C F膜中の 02量を制御することができ、 図 12 aに示すように、添加した 02ガス 量が多いと形成された C F膜中の 02量が多くなることが認められた。
ここで成膜条件は、 A rガス 150 s c cm, C4 F8ガス 40 s c c m， C2 H4ガス 30s c cm, マイクロ波電力 2. 7 kW, バイアス電力 1.5 k Wとし、 02ガスは成膜ガス供給部 49から導入した。 そして、添加した 02ガスの量と得 られた C F膜の MT T Fとの関係を調べたところ、 図 12 bに示す結果が得られ、 02ガスの添加量が 3 s c ( 111以下の場合には]^1^?が1.90 h r.以上に長 くなることが認められた。 また、 図 12 aに示すように、 02ガスの添加量が 3 s c cmの時のCF膜中の02量は約3原子％でぁった。
これらの結果により、 CF膜中の 02量が 3原子％以下の場合には M T T F力 長くなり、 Cuの拡散防止性がより高くなるので、 このような CF膜を絶縁膜と して用いることは有効であることが理解される。
このように C F膜中の 02量が 3原子％以下の場合に M T T Fが長くなる理由 は次のように考えられる。 すなわち、 成膜プロセス中に 02を添加すると、 炭素 間の二重結合 （c = c)の一部が酸素により切断されるので電流が流れにくくな つて MTTF力長くなる。 しかし、 CF膜中の 02量が多くなり過ぎると、 酸素 が CuOを形成しょうとして CF膜中に Cuを引き込んでしまい、 結果として C uが C F膜へ拡散しやすくなつてしまうものと推察される。
さらに、 本発明の半導体装置では、絶縁膜である CF膜の硬度及び耐熱性を大 きくする観点からは、 当該 CF膜中に窒素 (N2) を添加することが有効である が、 Cuの拡散防止性の観点からは、 CF膜中の N2量 （ )を 3原子％以下 に抑えることが望ましい。 本発明者らは、 CF膜の硬度及び耐熱性を向上させる ために CF膜に N2を添加するプロセスを検討している。 その結果、 上述の EC Rプラズマ装置において、成膜プロセス中に N 2ガスを添加することにより、 得 られる CF膜中の N 2量を制御することができ、 添加した N 2ガス量が多いと形成 された CF膜中の N2量が多くなることカ認められた （図 13 a参照） 。
ここで成膜条件は、 A rガス 150 s c cm， C4 F 8ガス 40 s c c m， C2 H4ガス 30 s c cm， マイクロ波電力 2.7 kW， バイアス電力 1.5 kWとし、 N2ガスは成膜ガス供給部 49から導入した。 一方、 添加した N2ガスの量と得ら れた CF膜の MTTFとの関係を調べたところ、 図 13 bに示す結果が得られ、 N2ガスの添加量が 2 s c cm以下の場合には MTTFが 1.55 h r.以上に長 くなること力認められた。 また、 図 13 aに示すように、 N 2ガスの添加量が 2 s c 0111の時の0?膜中の^^2量は約3原子％でぁった。
これらの結果により、 CF膜中の N 2量が 3原子％以下の場合には M T T Fが 長く、 Cuの拡散防止性が高いことが理解される。 また、 CF膜中の N2量が 0 原子％の場合には耐熱温度が 450°C程度であるのに対して、 N 2量が 3原子％ の場合には耐熱温度が 590°C程度であった。 さらに、 CF膜中の N2量が 0原 子％の場合には硬度が 2. OGP a程度であるのに対して、 N2量が 3原子％の場 合には硬度が 2.8GP a程度であった。 （この硬度の定義は、 Journal of mate rials Research, vol.7, Number 6, 1992 に従った。 ） このことから、 N2を添 加することによつて耐熱性や硬度が大きい C N膜が一部に形成され、 全体として 絶縁膜の耐熱性や硬度を大きくすることができ、 このような絶縁膜を用いること は有効であること力く認められた。
ここで、 C F膜中の N 2量が 3原子％以下の場合に M T T Fが長くなるのは、 C = C結合が Nで切られ一 C— Nとなるので電流が流れにくくなるためと考えら れる。 また、 CF膜中の N2量が多くなり過ぎると MTTFが短くなるのは、 過 剰な N2添加で— C— C一のネットワークのかなりの部分の結合が阻害され、 C のダングリングボンド （未結合部） 力増加することで、 Cu— Cというようにダ ングリングボンドが C uを寄せつけるので、 C u力 < C F膜へ拡散しゃすくなるた めと推察される。 なお、 CN膜は CF膜よりも比誘電率が高く、 CN膜の量が多 くなると絶縁膜全体の比誘電率も高くなってしまうので、 この点からも C F膜中 の N 2の量は 3原子％以下であることが望ましい。
さらに、 本発明の半導体装置では、 Cuの拡散防止性を向上させるために、 絶 縁膜である CF膜中のホウ素 （B)量 （濃度） を 10— 3原子％以上 1原子％以下 にすること力望ましい。 本発明者らは、 半導体装置の耐圧性を向上させるために CF膜に Bを添加するプロセスを検討している。 その結果、上述の ECRプラズ マ装置において、 成膜プロセス中に BF3ガスを添加することにより、 得られる CF膜中の B量を制御することができ、 図 14 aに示すように、 添加した BF3 ガス量が多いと形成された C F膜中の B量が多くなることが認められた。
ここで成膜条件は、 A rガス 150 s c cm, C4F8ガス 40 s c c m， C2 H4ガス 30 s c cm, マイクロ波電力 2.7 kW， バイアス電力 1. 5kWとし、 BF 3ガスは成膜ガス供給部 49から導入した。 そして、 BF3ガスの添加量と得 られた CF膜の MTTFとの関係を調べたところ、 図 14 bに示す結果が得られ、 B F 3ガスの添加量が 10 s c c m以下の場合、 特に B F 3ガスの添加量が 0. 2 s c cm以上 10 s c cm以下の場合に MTTF力長くなることカ<認められた。 また、 図 14 aに示すように、 N2ガスの添加量が 10 s c cmの時の C F膜中 の B量は 1原子％、 同じく 0.2 s c cmの時の B量は 10_3原子％であった。 これらの結果により CF膜中の B量が 1原子％以下の場合、 特に 10一3原子％ 以上 1原子％以下の場合には M T T Fが 2.35 h r .以上に長くなり、 C uの拡 散防止性がより高くなるので、 このような絶縁膜を用いることは有効であること が理解される。 このように、 C F膜中の B量が 1原子％以下の場合に M T T Fが長くなる理由 は次のように考えられる。 つまり、 CF膜中にダングリングボンドを持った Cが 存在すると、 このダングリングボンドにより Cuが電気的に引き込まれやすく、 結果として Cuが CF膜に拡散されやすくなる。 そこで、 CF膜中に Bを添加す ると、 ダングリングボンドを持った Cが Bと結合してダングリングボンドの量が 減少し、 この結果 Cu力拡散しにくくなつて MTTF力く長くなる。 一方、 CF膜 中の B量が多くなり過ぎるとリーク電流が多くなるので、 C F膜が導電性になつ て MTTFが短くなつてしまうものと推察される。
また、 このように Bが添加された CF膜について S IMSにより C， F, S i, B， 0の量の分析を行なった。 この実験で用いたサンプルは、 シリコン基 fe に 5000オングストロームの厚さの CF膜を成膜したものであり、 CF膜は BF 3ガスを 1 s c cmの流量で添加したもの （実施例 3) と 5 s c cmの流量で添 加したもの （実施例 4) とした。 なお、 CF膜の成膜条件は、 A rガス 150 s c cm, C4F8ガス 40 s c cm, C2H4ガス 30 s c c m, マイクロ波電力 2. 7kW, バイアス電力 1.5 kWとした。
この結果を、 実施例 3について図 15 aに、 実施例 4について図 15 bに夫々 示す。 これらの図中、横軸はサンプルの深さ （単位;/ m) 、 縦軸は Cu等のィォ ンの数 （カウント数） を夫々示している。 この結果により、 実施例 3よりも実施 例 4の方が C F膜中の Bの量が多く、 C B結合が多く形成されていることが認め られ、 これによつて実施例 4の方が M TTFカ長くなること力理解された。
以上において、 本発明の半導体装置は図 16のように構成してもよい。 この装 置では、 図 16中、 81〜84はじ？膜からなる層間絶縁膜、 85， 86は Cu ■層であって、 じ11配線層85, 86の間を接続する接続線も Cu層 87, 8 8により形成されている。 なお図 16中、 89は CF膜 81〜84と CuEII層 85〜88との間等に形成された密着層である。 また本発明の半導体装置では C F膜と C u隱層を密着させる手法があれば、 密着層は設けなくてもよい。
さらに、 本発明の半導体装置の製造方法では、 上述の H2のプラズマ照射は、 例えば図 5に示す ECRプラズマ装置等で行うようにしてもよい。 また、 Ti層 は CVD (Chemical Vapor Deposition)等により成膜してもよい。 この場合、 成膜ガスとして T i C 14ガスと H2ガスとを用いることにより、 T i C I 4 + →T i +HC 1の化学反応により CF膜の表面に T i層が形成される。

Claims

請求 の 範囲
1. 基板と、
この基板上に形成されたフッ素添加カーボン膜からなる絶縁膜と、
この絶縁膜の上に形成された銅からなる配線層と
を備えたことを特徴とする半導体装置。
2. 基板と、
この基板上に形成されたフッ素添加カーボン膜からなる絶縁膜と、
この絶縁膜の上に形成された銅からなる配線層と、
前記 Ef泉層が絶縁膜から剥離するのを防止するために絶縁膜と配線層との間に 形成された密着層と
を備えたことを特徴とする半導体装置。
3. 前記密着層は、 金属層と、 炭素および前記金属を含む化合物の層とを含 むことを特徵とする請求項 2記載の半導体装置。
4. 前記金属層はチタン層であることを特徴とする請求項 3記載の半導体装
5. 前記絶縁膜は非晶質であることを特徴とする請求項 1乃至 4のいずれか に記載の半 装置。
6. 前記絶縁膜は、 膜密度が 1. 5 0 gZ c m3以上であることを特徴とする 請求項 1乃至 4の L、ずれかに記載の半導体装置。
7. 前記絶縁膜は、 膜中に含まれる酸素の濃度が 3原子％以下であることを 特徴とする請求項 1乃至 4のいずれかに記載の半導体装置。
8. 前記絶縁膜は、 膜中に含まれる窒素の濃度が 3原子％以下であることを 特徵とする請求項 1乃至 4のいずれかに記載の半導体装置。
9. 前記絶縁膜は、 膜中に含まれるホウ素の濃度が 1 0一3原子％以上 1原子 %以下であることを特徴とする請求項 1乃至 4の ゝずれかに記載の半導体装置。
PCT/JP1999/002363 1998-05-07 1999-05-06 Dispositif a semiconducteurs Ceased WO1999057760A1 (fr)

Priority Applications (3)

Application Number Priority Date Filing Date Title
IL13953299A IL139532A0 (en) 1998-05-07 1999-05-06 Semiconductor device
EP99918319A EP1077486B1 (en) 1998-05-07 1999-05-06 Semiconductor device
US09/660,884 US6720659B1 (en) 1998-05-07 2000-09-12 Semiconductor device having an adhesion layer

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP14058498A JP4355039B2 (ja) 1998-05-07 1998-05-07 半導体装置及び半導体装置の製造方法
JP10/140584 1998-05-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US09/660,884 Continuation US6720659B1 (en) 1998-05-07 2000-09-12 Semiconductor device having an adhesion layer

Publications (1)

Publication Number Publication Date
WO1999057760A1 true WO1999057760A1 (fr) 1999-11-11

Family

ID=15272098

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP1999/002363 Ceased WO1999057760A1 (fr) 1998-05-07 1999-05-06 Dispositif a semiconducteurs

Country Status (7)

Country Link
US (1) US6720659B1 (ja)
EP (1) EP1077486B1 (ja)
JP (1) JP4355039B2 (ja)
KR (1) KR100397314B1 (ja)
IL (1) IL139532A0 (ja)
TW (1) TW403942B (ja)
WO (1) WO1999057760A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010668A1 (en) * 2008-07-24 2010-01-28 Tokyo Electron Limited Semiconductor device and manufacturing method therefor

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6303423B1 (en) 1998-12-21 2001-10-16 Megic Corporation Method for forming high performance system-on-chip using post passivation process
US8178435B2 (en) * 1998-12-21 2012-05-15 Megica Corporation High performance system-on-chip inductor using post passivation process
US8021976B2 (en) * 2002-10-15 2011-09-20 Megica Corporation Method of wire bonding over active area of a semiconductor circuit
US6965165B2 (en) 1998-12-21 2005-11-15 Mou-Shiung Lin Top layers of metal for high performance IC's
US7531417B2 (en) * 1998-12-21 2009-05-12 Megica Corporation High performance system-on-chip passive device using post passivation process
JP2001044202A (ja) 1999-07-30 2001-02-16 Nec Corp 半導体装置及びその製造方法
US6759275B1 (en) * 2001-09-04 2004-07-06 Megic Corporation Method for making high-performance RF integrated circuits
DE10241154A1 (de) 2002-09-05 2004-03-11 Infineon Technologies Ag Integrierte Schaltungsanordnung mit Zwischenmaterialien und zugehörige Komponenten
JP4413556B2 (ja) * 2003-08-15 2010-02-10 東京エレクトロン株式会社 成膜方法、半導体装置の製造方法
US7776736B2 (en) 2004-05-11 2010-08-17 Tokyo Electron Limited Substrate for electronic device capable of suppressing fluorine atoms exposed at the surface of insulating film from reacting with water and method for processing same
JP4555143B2 (ja) * 2004-05-11 2010-09-29 東京エレクトロン株式会社 基板の処理方法
JP2005347511A (ja) * 2004-06-03 2005-12-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US7355282B2 (en) 2004-09-09 2008-04-08 Megica Corporation Post passivation interconnection process and structures
US8008775B2 (en) 2004-09-09 2011-08-30 Megica Corporation Post passivation interconnection structures
US8384189B2 (en) * 2005-03-29 2013-02-26 Megica Corporation High performance system-on-chip using post passivation process
CN1901162B (zh) 2005-07-22 2011-04-20 米辑电子股份有限公司 连续电镀制作线路组件的方法及线路组件结构
JP5194393B2 (ja) * 2006-06-23 2013-05-08 東京エレクトロン株式会社 半導体装置の製造方法
JP4740071B2 (ja) * 2006-08-31 2011-08-03 株式会社東芝 半導体装置
US7585758B2 (en) * 2006-11-06 2009-09-08 International Business Machines Corporation Interconnect layers without electromigration
JP5320570B2 (ja) * 2006-11-09 2013-10-23 国立大学法人東北大学 層間絶縁膜、配線構造および電子装置と、それらの製造方法
JP5261964B2 (ja) * 2007-04-10 2013-08-14 東京エレクトロン株式会社 半導体装置の製造方法
TWI510665B (zh) * 2009-02-17 2015-12-01 東京威力科創股份有限公司 使用電漿反應製程來形成氟碳化物層的方法
JP2009295992A (ja) * 2009-07-29 2009-12-17 Tokyo Electron Ltd 半導体装置の製造方法、半導体装置
JP2015195282A (ja) 2014-03-31 2015-11-05 東京エレクトロン株式会社 成膜方法、半導体製造方法及び半導体装置
CN117535632A (zh) 2020-04-01 2024-02-09 佳能安内华股份有限公司 成膜设备、控制设备以及成膜方法
KR102799065B1 (ko) * 2021-05-18 2025-04-23 캐논 아네르바 가부시키가이샤 적층체 및 적층체의 제조 방법

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985750A (en) * 1986-09-17 1991-01-15 Fujitsu Limited Semiconductor device using copper metallization
JPH0574960A (ja) * 1991-03-25 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH05234987A (ja) * 1992-02-24 1993-09-10 Fujitsu Ltd フッ素樹脂膜の形成方法
JPH08236517A (ja) * 1995-02-23 1996-09-13 Nec Corp フッ素化非晶質炭素膜材料およびその製造方法および半導体装置
JPH09246264A (ja) * 1996-02-29 1997-09-19 Internatl Business Mach Corp <Ibm> 低誘電率非晶質フッ素化炭素皮膜およびその製法
JPH09246242A (ja) * 1996-03-07 1997-09-19 Nec Corp 半導体装置及びその製造方法
JPH10335461A (ja) * 1997-04-02 1998-12-18 Nec Corp 半導体装置及び半導体装置の製造方法
JPH1116918A (ja) * 1997-06-25 1999-01-22 Nec Corp 銅配線構造およびその製造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4960751A (en) * 1987-04-01 1990-10-02 Semiconductor Energy Laboratory Co., Ltd. Electric circuit having superconducting multilayered structure and manufacturing method for same
US5559367A (en) * 1994-07-12 1996-09-24 International Business Machines Corporation Diamond-like carbon for use in VLSI and ULSI interconnect systems
JP3228183B2 (ja) * 1996-12-02 2001-11-12 日本電気株式会社 絶縁膜ならびにその絶縁膜を有する半導体装置とその製造方法
US6104092A (en) * 1997-04-02 2000-08-15 Nec Corporation Semiconductor device having amorphous carbon fluoride film of low dielectric constant as interlayer insulation material
US6296780B1 (en) * 1997-12-08 2001-10-02 Applied Materials Inc. System and method for etching organic anti-reflective coating from a substrate
US6159862A (en) * 1997-12-27 2000-12-12 Tokyo Electron Ltd. Semiconductor processing method and system using C5 F8
US6284657B1 (en) * 2000-02-25 2001-09-04 Chartered Semiconductor Manufacturing Ltd. Non-metallic barrier formation for copper damascene type interconnects

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4985750A (en) * 1986-09-17 1991-01-15 Fujitsu Limited Semiconductor device using copper metallization
JPH0574960A (ja) * 1991-03-25 1993-03-26 Fujitsu Ltd 半導体装置の製造方法
JPH05234987A (ja) * 1992-02-24 1993-09-10 Fujitsu Ltd フッ素樹脂膜の形成方法
JPH08236517A (ja) * 1995-02-23 1996-09-13 Nec Corp フッ素化非晶質炭素膜材料およびその製造方法および半導体装置
JPH09246264A (ja) * 1996-02-29 1997-09-19 Internatl Business Mach Corp <Ibm> 低誘電率非晶質フッ素化炭素皮膜およびその製法
JPH09246242A (ja) * 1996-03-07 1997-09-19 Nec Corp 半導体装置及びその製造方法
JPH10335461A (ja) * 1997-04-02 1998-12-18 Nec Corp 半導体装置及び半導体装置の製造方法
JPH1116918A (ja) * 1997-06-25 1999-01-22 Nec Corp 銅配線構造およびその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1077486A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010010668A1 (en) * 2008-07-24 2010-01-28 Tokyo Electron Limited Semiconductor device and manufacturing method therefor

Also Published As

Publication number Publication date
KR20010043347A (ko) 2001-05-25
IL139532A0 (en) 2001-11-25
KR100397314B1 (ko) 2003-09-06
EP1077486B1 (en) 2011-08-03
US6720659B1 (en) 2004-04-13
TW403942B (en) 2000-09-01
EP1077486A4 (en) 2003-08-13
JP4355039B2 (ja) 2009-10-28
JPH11330075A (ja) 1999-11-30
EP1077486A1 (en) 2001-02-21

Similar Documents

Publication Publication Date Title
WO1999057760A1 (fr) Dispositif a semiconducteurs
US7425506B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
CN101569003B (zh) 半导体装置及其制造方法
US6150270A (en) Method for forming barrier layer for copper metallization
US7612452B2 (en) Method for manufacturing a semiconductor device and semiconductor device
US6593660B2 (en) Plasma treatment to enhance inorganic dielectric adhesion to copper
JP3979791B2 (ja) 半導体装置およびその製造方法
US7910476B2 (en) Adhesion and minimizing oxidation on electroless CO alloy films for integration with low K inter-metal dielectric and etch stop
JP4738568B2 (ja) 炭素含有層の付着強化と酸化最小限化のためのプラズマ処理
US6436825B1 (en) Method of copper barrier layer formation
US8765605B2 (en) Surface treatment for a fluorocarbon film
US6794755B2 (en) Surface alteration of metal interconnect in integrated circuits for electromigration and adhesion improvement
JP2005311366A (ja) 半導体相互接続構造体およびその製造方法
US7223692B2 (en) Multi-level semiconductor device with capping layer for improved adhesion
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
JP2003273212A (ja) 積層構造体およびその製造方法
WO1999035684A1 (en) Semiconductor device having insulating film of fluorine-added carbon film and method of producing the same
JP3737366B2 (ja) 半導体装置及びその製造方法
JPH08298288A (ja) 半導体装置の製造方法
JP2008140998A (ja) 成膜方法、成膜装置及び記憶媒体、並びに半導体装置
JPH11340330A (ja) 半導体装置の製造方法
JPH04350937A (ja) 銅配線の処理方法
TW465031B (en) Copper manufacture process for semiconductor
JPWO1999035684A1 (ja) フッ素添加カーボン膜からなる絶縁膜を備えた半導体デバイス及びその製造方法
JPH06163541A (ja) 集積回路装置及びその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): IL KR SG US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE CH CY DE DK ES FI FR GB GR IE IT LU MC NL PT SE

121 Ep: the epo has been informed by wipo that ep was designated in this application
DFPE Request for preliminary examination filed prior to expiration of 19th month from priority date (pct application filed before 20040101)
WWE Wipo information: entry into national phase

Ref document number: 09660884

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020007012346

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 139532

Country of ref document: IL

WWE Wipo information: entry into national phase

Ref document number: 1999918319

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1999918319

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020007012346

Country of ref document: KR

WWG Wipo information: grant in national office

Ref document number: 1020007012346

Country of ref document: KR