WO2000007234A1

WO2000007234A1 - Dispositif a semi-conducteur et procede de fabrication associe

Info

Publication number: WO2000007234A1
Application number: PCT/JP1999/004016
Authority: WO
Inventors: Takashi Kousaka; Naoya Suzuki; Toshiaki Tanaka; Masaaki Yasuda; Aizou Kaneda
Original assignee: Hitachi Chemical Co Ltd
Current assignee: Resonac Corp
Priority date: 1998-07-28
Filing date: 1999-07-27
Publication date: 2000-02-10
Anticipated expiration: 2001-01-28
Also published as: JP3916398B2; US6611064B1; AU4802199A; KR20010071046A; EP1111667A4; KR100418013B1; TW430908B; EP1111667A1

Description

明細書半導体装置およびその製造方法

技術分野本発明は、表面実装型の半導体装置と、その製造方法とに関する。

背景技術近年、半導体の動向としては高密度実装化が進んでおり、これに伴い半導体装置はピン挿入型から表面実装型のパッケージに主流が移っている。また、半導体の集積度が向上するに従い、パッケージの入出力端子数が増加している。

これまで、表面実装型の代表的な半導体装置として、金属リードフレームに半導体素子を搭載し、金線ワイヤーボンディングした後に全体を封止し、外部リードを切断 · 成形して封止部側面より出す構造、例えば Q F P (Quad Flat Package) 等が使用されてきた。しかし、これを多端子化するには、端子ピッチを縮小する必要があり、 0 . 5 m mピッチ以下の領域では、半導体装置を搭載するマザ一ボードとの接続に高度な技術が必要となる。このため、外面素子をアレイ状に配した O M P A C (Over-Molded Pad Grid Carrier) 方式の B G A (Ball Grid Array) が開発され、実用化が進められている。

この B G Aは、前記の— Q F Pよりも、単位面積あたりの外部端子を多く配置することができ、マザ一ボード上への面付け実装が容易であり、かつ小型化が容易になる。

この O M P A C方式の B G A (以下単に B G Aと称す）の一例を図 2 に示す。まず、半導体素子 1 は半導体素子搭載用基板 1 4の上に接着材 3などを用いて固定され、半導体素子 1 上の端子は半導体素子搭載用基板上の金メッキ端子 7 と金ワイヤ 8 によって電気接続され、更に半導体素子 1 は有機絶縁封止材 5 によって封止されている。絶縁ベース基材 2上には半導体素子電極と電気的に接続される金属配線パターンが組み込まれている。この金属配線パターンは、電気信号伝達のための微細配線パターン 6で構成されている。これらは、絶縁べ一ス基材中を通し、半導体素子搭載側の裏面の外部接続端子 9 と接続されている。また、多くの場合、微細配線パターン 6及び絶縁ベース基材 2は、ワイヤボンディングのための金メッキ端子 7配列領域及び外部接続端子 9 を除いて絶緣保護レジスト 4で覆われている。一方、基板にははんだポール 1 0 をアレイ状に配置した外部端子が形成されている。

B G A装置において、半導体素子 1 、微細配線パターン 6 、金ワイヤ 8、金メッキ端子 9、はんだポール 1 0 を除いた、 B G A全体容積の大部分を占める各部材は有機材料であるため、装置の保存中に各部材は吸湿する。このため、はんだ付け実装時に例えば図 2 に示すように半導体素子 1 と接着材 3 とのすき間 1 3で吸湿水分が蒸気となり、半導体搭載用基板中の絶緣保護レジスト 4内部、または絶縁保護レジスト 4 と有機絶縁封止材 5 との界面（絶縁保護レジスト 4を配置していない場合は絶縁べ一ス基材と有機絶縁—封止材 5 の界面）でクラックまたは剥離 1 1が発生する。そして、図 2 に示すようにこのクラックまたは剥離 1 1がワイヤボンディングの金メッキ端子 7 まで至ると、最悪の場合には電気的な接続不良を起こすことがある。

発明の開示本発明は、はんだ付け実装時のクラック発生を低減し電気的接続信頼性を高める半導体装置を提供するものである。

本発明の半導体装置は、

(A) 絶縁べ一ス基材上に半導体素子電極と電気的に接続される所定の配線パターンが形成された半導体素子搭載用基板、

( B ) 前記半導体素子搭載用基板に接着材を介して接着され、前記配線パターンと電気的に接続された半導体素子、

( C ) 前記半導体素子の少なくとも電極部を封止する有機絶縁封止材

を備え、

(D ) 前記接着材は、示差走査熱量計（D S C ) を用いて 1 0 Z分の測定において、発熱反応の硬化開始温度（T h ) が 1 3 0で以下であることを特徴とする。

本発明の半導体装置では、半導体素子搭載用基板（A) として、絶縁ベース基材上に半導体素子電極と電気的に接続される所定の配線パターンが形成され、前記配線パターンが形成された面の裏面に形成された前記配線パターンと導通する外部接続端子を備えた半導体素子搭載用基板を用い、有機絶縁封止材

( C ) が前記半導体素子全体を封止するようにする（すなわち、半導体素子表面が露出しないようにする）ことができる。

また、接着材（D) の 3 0で、 8 5 % R Hにおける飽和吸湿率は 0. 1 8 w t %以下であることが好ましい。

さらに、本発明では、

( 1 ) 絶緣ベース基材上に配線パターンが形成された半導体素子搭載用基板の表面に、接着材を介して半導体素子を接着し、該半導体素子の電極と前記配線パターンとを電気的に接続する工程と、

( 2 ) 前記半導体素子の少なくとも電極部を有機絶縁封止材で封止する工程とを備え、

前記接着材として、示差走査熱量計を用い温度上昇率を 1 0 °C ノ分として測定した発熱反応の硬化開始温度が 1 3 0 °C以下である接着材を用いる半導体装置の製造方法が提供される。

なお、前述のように、外部端子であるはんだポール 1 0 を半導体搭載用基板の表面から取り出す構造の半導体装置（図 2 ) では、容易に多ピン化が図れるという利点がある。しかしその反面、半導体装置の形状が片面封止構造であること、半導体素子搭載用基板と有機絶緣封止材 5 との物性値の大きな差異などが原因で、成形温度から室温まで冷却した時、またはリフロー温度まで昇温させた時、半導体装置中心部を起点とし、反り変形が生じやすいという問題がある。

このため、半導体搭載用基板に同一面となるように配置した複数のはんだボール 1 0が、半導体装置の反り変形に伴って同一面に配置されず、場所によって高低差が生じる状態になる。これを、パッケージ動作検査工程で試験を行った時、コネクタ接続に支障をきたし、十分な検査を行えないなどの不具合が発生することがある。また、半導体装置を実装基板に表面実装した時、最悪の場合ボールの一部が対応する配線層に完全に接続されず、接続部の信頼性を低下させることがある。

そこで、本発明では、有機絶縁封止材として、成形温度と室温との間にガラス転移温度を有し、半導体素子搭載用基板の線膨張係数と、このガラス転移温度以下における有機絶縁封止材の線膨張係数との差が 0. 6 X 1 0 ⁵ で以上であり、当該有機絶縁封止材の成形時における硬化収縮率が 0. 1 1 %以下であるものを用いることが好ましい。

このようにすれば、はんだ付け実装時のクラック発生を低減するとともに、半導体装置の反り変形の発生を防止して、電気的接続信頼性を高めることができる。

なお、有機絶縁封止材の 8 5で、 8 5 % R Hにおける飽和吸湿率は 0. 3 6 w t %以下であることが望ましい。また、有機絶縁封止材の成形温度における曲げ弹性率は 4. O G P a以下であることが望ましい。

図面の簡単な説明図 1 は、本発明の半導体装置の構造を示す断面図である。図 2 は、リフロー時にクラックが発生した B G A半導体装置の断面図である。

図 3は、半導体搭載用基板に半導体素子を搭載する半導体装置作製工程を示す説明図である。

図 4は、示差走査熱量計（D S C ) による温度と発熱量との関係を示すグラフであり、接着材の硬化挙動を表す。

図 5は、接着材の飽和吸湿率を測定するための試料の斜視図である。

図 6は、温度と有機絶緣封止材の収縮量との関係を示すダラフである。

発明を実施するための最良の形態はんだ付け実装時にクラックまたは剥離が発生する状況を詳細に検討したところ、その主原因は半導体搭載用基板裏面及び有機絶緣封止材から吸湿 · 拡散した水分であり、この水分が接着材層のポイドに容易に蓄積され、これによつてクラックまたは剥離が発生しやすくなることが見出された。

図 3 ( a ) 〜図 3 ( d ) に、半導体搭載用基板上に半導体素子 1 を搭載する半導体装置作製工程を示す。

図 3 ( a ) に示すように、処理対象の半導体搭載用基板 1 4 は、放置されている間に大気中から水分 1 2 を吸湿する。この基板 1 4 に接着材 3 を介して半導体素子 1 を接着し（図 3 ( b ) ) この接着材 3 を硬化させるために当該工程中の装置を昇温加熱すると、図 3 ( c ) に示すように、半導体搭載用基板表面から吸湿された水分 1 2が気化する。この水分 1 2は、接着材硬化開始前に接着材 3層に浸入すると、その結果として図 3 ( d ) に示すように接着材 3層内にボイド 1 3が多数形成される。このようにして接着材 3層内にボイド 1 3が形成されたものをそのまま用いて半導体装置を作製すると、半導体搭載用基板裏面及び有機絶緣封止材 5から別途吸湿 · 拡散した水分が、この接着材 3層のボイド 1 3 に容易に蓄積されてしまう。その結果、図 2 に示したようにクラックまたは剥離 1 1が発生しやすくなる。本発明は、この新たな知見に基づくものである。

なお、図 3 ( a ) は半導体搭載用基板 1 4を大気中に放置している間に、基板 1 4が大気中から水分 1 2 を吸湿している様子を示す説明図であり、図 3 ( b ) は半導体搭載用基板 1 4に接着材 3 を介して半導体素子 1 を搭載した断面図であり、図 3 ( c ) は図 3 ( b ) に示した素子搭載済み基板をオーブン中で加熱している間に、半導体搭載用基板 1 4表面から水分が気化して接着材 3層へ浸入していることを示す説明図であり、図 3 ( d ) は図 3 ( c ) に示した加熱工程が終了した後、接着材 3 層にボイド 1 3が形成されたことを示す断面図である。

上述のように、半導体搭載用基板 1 4に吸湿された水分が、接着材 3層にボイド 1 3が形成される原因となる。そこで、一般的に使用されている半導体搭載用基板 1 4の吸湿率の、 3 0 X： 6 0 % R H雰囲気下での値を表 1 に示す。ここで、例として用いた半導体搭載用基板 1 4は、エポキシ樹脂とガラス布とで構成された絶緣ベース基材の両面に微細配線パターンを施し、更にその上面を絶緣保護レジス卜で被覆したものである。

表 1から、 B G Aに使用される半導体搭載用基板は急速に吸湿を開始し、約数時間程で吸湿率が 0 . 1 ％を越えることが分かる。この状態で従来の金属フレーム半導体装置（Q F P 等）と同様の手法で接着材を塗布して加熱 · 硬化させた場合、上述のメカニズムにより、大気中の水分を吸湿した半導体搭載用基板の表面からこの水 _分が気化して接着材層に浸入し、ボイドを多数発生する恐れがある。表 1

そこで、本発明は、接着材の硬化開始温度を便宜設定することにより、半導体搭載用基板表面から気化した水分が接着材層に進入する以前に接着材を低温硬化させ、接着材層のボイド発生を防ぐことができるようにした。すなわち、本発明では、接着材として、示差走査熱量計（D S C ) を用いて温度上昇率を 1 0で分とした測定において、発熱反応の硬化開始温度（T h ) が 1 3 0で以下のものを使用する。

ここで、硬化開始温度（T h ) とは、図 4に示したように、 D S C温度 -熱流量曲線の反応領域箇所における、極大熱流量に達する直前の急激な立ち上がり曲線の起点温度を表しておりこの温度に達した時点から接着材は急激に反応硬化を開始するまた、 T hを 1 3 0で以下とすると、ポイド低減効果が得られるだけでなく、短時間硬化性にも優れるため、生産効率向上においても非常に有効である。

なお、本願発明において用いられる接着材の種類は、上述の硬化特性を有するものであれば、特に限定されるものではないが、接着材中の溶剤揮発 _によるボイド発生を抑制するため、接着材はベース樹脂の粘度が低く無溶剤型であるものが望ましレベース榭脂としては、例えばアクリル系樹脂が使用できる。

さらに、半導体装置作製後における接着材層内の水分蓄積量を抑制するため、接着材として、 3 0で、 8 5 % R H条件下における飽和吸湿率が 0. 1 8 %以下であるものを用いることが望ましい。

ここで、接着材の飽和吸湿率とは、図 5 に示すように縦 1 8 mm X横 1 8 mm X高さ 0. 2 mmの表面が平坦な 2枚の板ガラス 5 1 の間に測定対象の接着材 5 2 を挟み、縦 3 mm X横 3 mm x高さ 0. 0 3 mmのアルミ箔 4枚をスぺーサ 5 3 として用いて測定した。なお、図 5は、見やすくするため、高さ方向の縮尺を任意に変更している。

まず、板ガラス 5 1 とアルミ箔（スぺーサ 5 3 ) との質量を 0. O l m gの桁まで正確に測り、次に、 2枚の板ガラス 5 1 の間に 5 0〜 6 O m gの接着材 5 2 をスぺ一サ 5 3 とともに挟み 1 8 0 で 1 時間硬化させた試験片 5 0 の質量を、 0. 0 1 m gの桁まで正確に測り、その後 3 0 、 8 5 % R Hの雰囲気中で、その質量がほとんど変化しなくなる 3 0 0 0時間後まで放置して吸湿させ、吸湿後の試験片 5 0の質量を 0 . O l m g の桁まで正確に測定して、下記式（ 1 ) によって算出した値 S Aである。

S A =

{ ( V 2 - V！ - V 0 ) / ( V！ - V 0 ) } X 1 0 0

… ( 1 ) S A ：接着材の飽和吸湿率

V 0 板ガラス、アルミ箔の質量

！吸湿前の試験片の質量

V 2 吸湿後の試験片の質量

接着材としては、リフロー時に発生する水分の気化膨張による接着材と半導体素子裏面又は半導体搭載用基板界面との剥離を防止する意味で、接着力ができるだけ大きいものがよく、特に吸湿の影響により接着力が大きく低下しないものが望ましい。なお、本願発明者らは、さらに半導体装置に反り変形が発生する状況を詳細に検討し、有機絶縁封止材 5 として特定の特性を有するものを使用することにより、反り変形を低減させることができることを見いだした。この反り変形の低減効果について、つぎに説明する。

まず、 B G Aの反り変形発生メカニズムを明確にするため、図 6 に有機絶縁封止材の成形温度から室温までの収縮曲線の例を示す。有機絶縁封止材を金型内で加熱して硬化させ、離型して放冷する場合、有機絶縁封止材は、まず、成形温度にて硬化反応を起こす。この時、その硬化反応に起因した収縮（以下、これを硬化収縮 a と称する）が発生する。次に、金型から成形品を離型して室温まで放置する際に、有機絶縁封止材の線膨張に基づいた収縮（以下、これを熱収縮 b と称する）が発生する。この硬化収縮 a と熱収縮 b とを足し合わせた収縮が、有機絶緣封止材の全収縮 c となる。

ここで、 B G Aのような片面封止構造の半導体装置に有機絶緣封止材を成形し、有機絶縁封止材の全収縮 c とこれに接する半導体素子及び半導体素子搭載用基板の線膨張係数との間に大きな差異がある場合、半導体装置内部に残留応力が発生し、半導体装置全体に反り変形が生じる。

一般に、積層構造体の反り変形は、構造体内部に残留応力が蓄積した結果発生することから、反り変形の低減には半導体装置内部の残留応力を緩和することが有効となる。また、残留応力の緩和には、構成部材の弾性率を下げることが有効と考えられるが、その中でも有機絶緣封止材が、室温から成形温度までの温度範囲で粘弾性挙動による広域な弾性率の低下を有していること、すなわちこの温度範囲にガラス転移温度を有していることが有効である。このようにすれば、パッケージ成形後に室温まで冷却する過程や、はんだリフロー工程で室温から昇温する過程での温度に、有機絶縁封止材の弾性率が大幅に低下する温度領域が含まれることになることから、装置内に発生する残留応力を緩和して反り変形の発生を効果的に低減することがでさる。

そこで、本発明では、有機絶縁封止材として、室温から成形温度までの温度範囲にガラス転移温度を有するものを適宜用いることが望ましい。このようにすれば、半導体装置レベルでの反り変形を低減することができるからである。なお、この低下した弾性率の下限値は、室温時の弾性率の約 1 / 1 0以下であることが望ましい。成形温度は、 1 7 0〜 1 8 0での範囲にあることが望ましいが、有機絶緣封止材の成形特性を損なわない温度範囲であれば、特にこの限りではない。

また、半導体搭載用基板と有機絶縁封止材との熱収縮差が特定の範囲になるように、基板および封止材を適宜組み合わせることにより、残留応力を緩和して半導体装置レベルでの反り変形を小さくすることができる。

本発明者らは、鋭意検討した結果、有機絶縁封止材の内壁側に搭載されている半導体素子の影響、及び有機絶縁封止材の熱収縮と硬化収縮とを合わせた全収縮量を考慮すると、有機絶縁封止材のガラス転移温度以下における半導体搭載用基板と有機絶縁封止材の線膨張係数との差を 0 . 6 Χ 1 0 ^_5ΖΤ:以上とすることが望ましいことを見出した。このようにすることにより、成形温度から室温まで冷却する際の反り変形量を効果的に低減することができる。

また、本発明者らは、成形時の硬化収縮量が特定の値である有機絶縁封止材を用いることにより、半導体装置レベルでの反り変形を小さくできることを見出した。そこで、本発明では、硬化収縮率が 0 . 1 1 %以下の有機絶縁封止材を用いることが望ましい。

適切な硬化収縮量の封止材は、成形温度から室温まで冷却した際に生ずる反り変形に対して有機絶縁封止材の全収縮量が適切にするだけでなく、はんだリフロー時にはんだが溶融し始める温度（一般に成形温度付近の約 1 Ί 0〜 1 8 0 ）における反り変形を極力小さくすることで実装基板との接続信頼性を高めることにも寄与する。

ここで、硬化収縮率は、縦 6 0 . I mm X横 6 mm X高さ 1 . 5 mmの単一部材で構成された試験片を成形し、まず成形温度における縦方向の金型キヤビティ寸法と、成形直後における室温での縦方向の試験片寸法を精密ノギスで 0 . 0 1 mmの桁まで正確に測定して、下記式（ 2 ) によって全体の収縮率 d Lを算出した後、この値 d Lから別途測定した成形温度から室温までの熱収縮率 d Tを下記式（ 3 ) により差し引いて算出した値 d Pである。

d L = ( L ₀ - L ) / L _Q ■■■ ( 2 )

d L ：全体の収縮率

L 0 ：成形温度における金型キヤビティ寸法 L ：室温における試験片寸法

d P = d L - d T - ( 3 )

d P ：硬化収縮率

d L ：全体の成形収縮率

d T ：熱収縮率

また、本発明では、有機絶縁封止材からの接着材層への水分拡散量を抑制するため、 8 5 、 8 5 % R Hにおける飽和吸湿率が 0 . 3 6 w t %以下の有機絶縁封止材を用いることが望ましい。

ここで、有機絶緣封止材の飽和吸湿率とは、直径 5 0 mm、厚さ 3 mmの単一部材で構成された円板（ J I S - K 6 9 1 1 に準ずる）を、前処理として 1 2 0 °C 2時間の乾燥処理した後、質量を l m gの桁まで正確に測り、その後 8 5で、 8 5 % R H の雰囲気中にその重量が変化しなくなる 3 0 0 0時間後まで放置して吸湿させ、吸湿後の質量を l m gの桁まで正確に測定し、下記式（ 4 ) によって算出した値 S Mである。

S M = { ( W 2 - W！ ) /W ₁ } X 1 0 0 … （ 4 )

S M ：有機絶緣封止材の飽和吸湿率 W ₁ ：吸湿前の試験片の質量

W 2 ：吸湿後の試験片の質量

また、はんだリフロー工程中で、実装基板との接続時における半導体装置内部の残留応力を更に緩和して反り変形を低減させるには、はんだが溶融し始める温度、すなわち成形温度付近における有機絶縁封止材の曲げ弾性率が 4. O G P a以下であることが望ましい。ここで、曲げ弾性率は、縦 7 0 mm x横 1 O mm x高さ 3 mmの単一部材で構成された試験片（ J I S — K一 6 9 1 1 に準ずる）について 3点曲げ試験を行い、下記式 ( 5 ) によって算出した値である。

E = ( I - A P ) / ( 4 w h - A y ) - ( 5 )

E ：曲げ弾性率 I スパン

Δ P ：荷重 w 試験片の横長さ

Δ y ：変位 h 試験片の高さ

有機絶縁封止材のべ一ス榭脂としては、成形温度から室温までの温度範囲で特に大きな粘弾性特性の効果が得られる点から、ビフエニル骨格を有するエポキシ樹脂を主成分としたものが望ましい。また、有機絶縁封止材中には硬化収縮率を低減する目的で、硬化後の自由体積変化を減少できるような剛直な骨格を有するものを配合したほうが望ましい。有機絶縁封止材中に配合する充填剤の量は、熱収縮率及び吸湿率を抑制するという点から 8 0容量％以上とすることが望ましい。

絶縁ベース基材としては、例えば有機質絶縁基材が使用でき、ガラス布等の強化材にエポキシ榭脂、ポリイミド、フエノール樹脂等の合成樹脂を含浸した複合材料系の他に、 T A B (Tape Automated Bonding) テープ材のような合成樹脂フィルム等も使用できる。絶緣ベース基材には、接着材硬化過程における接着材層へのポイド誘発を抑制し、さらに、半導体装置作製後にこの部材からの接着材層へ水分が拡散するのを抑制するために、できるだけ吸湿率の低いものを用いることが望ましい。

以下、本発明の実施例を具体的に説明するが、本発明はこれに限定されるものではない。ぐ実施例 1 >

図 1 に示す、絶緣ベース基材 2 (ガラス布一エポキシ樹脂積層板、日立化成工業（株）製、商品名 E— 6 7 9 ) 上に微細配線パターン 6 を形成し、半導体素子搭載側の金メッキ端子 7及び反対側の外部接続端子 9 を除いた面に絶縁保護レジスト 4 (太陽インキ（株）製、商品名 P S R 4 0 0 0 AU S 5 ) を塗布した外形が縦 2 6. 21!1111 横 2 6. 2 mm X厚さ 0. 6 mmの半導体素子搭載用基板を 1 2 0 で 2時間乾燥させ、 3 0 、 6 0 % R Hの雰囲気下で 5時間放置した後、縦 9 mm x横 9 m m x厚さ 0. 5 l mmの半導体素子 1 を、接着材 3 (日立化成工業（株）製、商品名 E N— X 5 0 ) を塗布して搭載し、クリ —ンオーブン中で室温から 1 8 0でまで一定昇温速度で 1時間加熱した後、更に 1 8 0での一定温度で 1時間加熱した。

その後、直径 3 0 mの金ワイヤ 8 によりワイヤポンド部と半導体素子の電極とをワイヤボンディングした。次に、有機絶縁封止材 5 (日立化成工業（株）製、商品名 C E L — X 9 6 0 0 ) を用いて、 1 7 5で、 9 0秒、 6. 9 M P aの条件で半導体素子搭載面をトランスファ成形で封止した後、 1 7 5 t：、 5 時間の条件で後硬化させ、 B G A半導体装置を得た。

<実施例 2 >

他の接着材（日立化成工業（株）製、商品名 E N— X 5 2 ) を用いた以外は、実施例 1 と同様にして B G A半導体装置を得た。ぐ実施例 3 >

有機絶緣封止材として日立化成工業（株）製〇 £ ー 9 0 0 0 (商品名）を用いた以外は、実施例 1 と同様にして B GA半導体装置を得た。本実施例では、半導体素子搭載用基板の線膨張係数と、ガラス転移温度以下における有機絶縁封止材の線膨張係数との差が 0. 6 X 1 0— ⁵ で未満である。ぐ実施例 4 >

有機絶縁封止材として、日立化成工業（株）製 £ ー 7 7 0 0 S X (商品名）を用いた以外は、実施例 1 と同様にして B GA半導体装置を得た。本実施例で用いた封止材の成形時における硬化収縮率は 0. 1 1 %以上であり、かつ、 8 5 °C、 8 5 % R Hの飽和吸湿率が 0. 3 6 %以上である。ぐ実施例 5 >

有機絶縁封止材として、日立化成工業（株）製 C E L— 1 7 3 1 N P (商品名）を用いた以外は、実施例 1 と同様にして B G A半導体装置を得た。本実施例で用いた封止材は、成形温度以上にガラス転移温度を有し、半導体搭載用基板の線膨張係数とガラス転移温度以下における有機絶縁封止材の線膨張係数との差が 0. 6 X 1 0— ⁵ノで未満であり、封止材の成形温度における曲げ弾性率は 4. O G P a以上であり、 8 5 ：、 8 5 % R Hにおける封止材の飽和吸湿率は 0. 3 6 %以上である。 <実施例 6 >

接着材として 3 0で、 8 5 % R Hの飽和吸湿率が 0. 1 8 % 以上の接着材（日立化成工業（株）製、商品名 E N— 4 5 7 0 ) を用いた以外は、実施例 1 と同様にして B G A半導体装置を得た。

<比較例 1 >

接着材として反応開始温度（T h ) が 1 3 0で以上の接着材 (日立化成工業（株）製、商品名 E N— 4 5 0 0 ) を用いた以外は、実施例 3 と同様にして B G A半導体装置を得た。各実施例及び比較例の半導体装置の物性及び耐リフロークラック性、反り変形測定結果を、表 2 に示す。

ここで、接着材の硬化開始温度（T h ) は、示差走査熱量計 (T Aインスツルメント社製商品名 9 1 0型）を用い、温度上昇率を 1 0 分として測定し、有機絶緣封止材のガラス転移温度は、熱機械分析装置（理学電機社製商品名 TMA— 8 1 4 1 B S、 T A S — 1 0 0 ) を用いて測定した。

耐リフロークラック性の評価と反り変形量の評価は以下のように行った。

( 1 ) 耐リフロークラック性： 8 5 t：、 6 0 % R Hの条件で所定時間加湿後、赤外線リフロー炉で 2 4 0 °C、 1 0秒間のリフロー処理を 3回行い、半導体装置内部に発生した接着材層のポィド及びクラックまたは剥離を超音波探査装置により観察し、金メッキ端子領域までクラックまたは剥離が進展したものを不良品とした（不良品を分子に、試験数を分母に示した）。

( 2 ) 反り変形量：素子搭載後、はんだボール搭載前における半導体装置の裏面の対角線中央部を測定対象とし、室温領域では表面粗さ測定機により 2 5 °Cでの値を、また成形温度領域では非接触レーザ測定機により 1 7 5 °Cでの値を、それぞれ測定した。そして、最外の外部接続端子を基準とした変形量の最大値の平均値（サンプル数 4 ) を反り変形量として示した。

表 2からわかるように、各実施例 1 〜 5 の半導体装置は、いずれも、接着材層にボイドが無発生しなかった。特に、実施例 1 〜 3では、耐リフロークラック性が格段に向上した。これに対して、硬化開始温度（T h ) の高い接着材を用いた比較例 1 では、接着材層にポイドが発生してしまった。

また、適切な封止材を用いた実施例 1 ， 2では、接着材層にボイドが発生しなかったのみならず、 2 5 及び 1 7 5 °Cの双方で、反り変形量を共に小さくすることができた。すなわち、これらの実施例では、有機絶縁封止材の吸湿率が低いことから耐リフロークラック性が高く、有機絶緣封止材のガラス転移温度、半導体搭載用基板との線膨張係数差、成形温度の曲げ弾性率、および、硬化収縮率が適切であることから、反り変形量が ,Jヽ ' \ 、 J ϋ D t し ( j oint Electron D evice Engineerin g Council) で定められている土 1 5 O Ai m以内という基準を満たす良好な半導体装置を得ることができた。表 2 実施例 (4-|$ Ail 項目

1 2 3 4 5 6 1 接着材の硬化開始温度 (Th) (°C) 124 1 10 124 124 124 128 138 接着材の飽和吸湿率（30°C 85%RH) (wt%) n ifi n 1 u.zo 0.15 右機維録封 1ト; fetの^) ¾ll¾i (85°C 85%RH) (wt%) n u. QRo u.zo u.oo 有機絶縁封止材のガラス転移温度（°c) I oil 1 n l ^UU l U 120 半導体搭載用基板の線膨張係数と

ガラス転移温度以下における有機絶縁 0.9 0.9 0.5 0.6 0.4 0.9 0,5 封止材の線膨張係数差（ X io- °c) 有機絶縁封止材の硬化収縮率 (％) U.U U.U2 0.0 / 0.1 3 0.07 U.U υ.υ /

175°Cの曲げ弾性率（GPa) 1.9 1.9 1.1 3.2 17.6 1.9 1 1 fflp

接着材硬化後のボイド発生無無無無有

96時間 0ノ4 0/4 0/4 0/4 0/4 0/4 耐リフ口一 (85°C 60%RH

クラック te 120時間 0ノ 4 0 4 0/4 4/4 2/4 0/4

加湿時間） 3/4

(不良数ノ試験数）

168時間 0/4 0/4 0/4 4/4 4/4 2/4 4/4

25°C 0 0 220 200 80 0 220 反り変形量（ m)

175°C 30 30 200 175 160 30 200

産業上の利用可能性上述のように、本発明によれば、はんだリフロー時のクラックを低減した半導体装置の提供が可能となる。また、反り変形の発生を防止できる O M P A C型 B G Aの半導体装置の提供が可能となる。よって、本発明の半導体装置を用いることで電気的接続不良が低減でき、その工業的価値は大である。

Claims

請求の範囲

1 . 絶縁べ一ス基材上に配線パターンを備える半導体素子搭載用基板、

電極を備え、前記半導体素子搭載用基板に接着材を介して接着され、該電極と前記配線パターンとが電気的に接続された半導体素子、および、

少なくとも前記電極部を封止する有機絶縁封止材

を備え、

前記接着材は、示差走査熱量計を用い温度上昇率を 1 0 °c Z分として測定した発熱反応の硬化開始温度が 1 3 0 以下である半導体装置。

2. 前記半導体素子搭載用基板は、前記配線パターンが形成された面の裏面に、該配線パターンと導通する外部接続端子を備え、

前記有機絶縁封止材は、前記半導体素子表面が露出しないように封止する請求項 1記載の半導体装置。

3. 前記接着材の 3 0で、 8 5 % R Hにおける飽和吸湿率が 0. 1 8 w t %以下である、請求項 1 または 2記載の半導体

4. 前記有機絶縁封止材は、成形温度と室温との間にガラス転移温度を有し、

前記半導体素子搭載用基板の線膨張係数と、前記ガラス転移温度以下における前記有機絶縁封止材の線膨張係数との差が 0. 6 X 1 0 — 5 /で以上であり、

前記有機絶縁封止材の成形時における硬化収縮率が 0. 1 1 %以下である、請求項 1〜 3 のいずれかに記載の半導体装

5. 前記有機絶縁封止材の 8 5 °C、 8 5 % R Hにおける飽和吸湿率が 0. 3 6 w t %以下である、請求項 4記載の半導体装置。

6. 前記有機絶縁封止材の成形温度における曲げ弾性率が 4.

O G P a以下である、請求項 4または 5記載の半導体装置。

7. 絶縁べ一ス基材上に配線パターンが形成された半導体素子搭載用基板の表面に、接着材を介して半導体素子を接着し、該半導体素子の電極と前記配線パターンとを電気的に接続する工程、および、

前記半導体素子の少なくとも電極部を有機絶縁封止材で封止する工程を備え、

前記接着材として、示差走査熱量計を用い温度上昇率を 1 0 ノ分として測定した発熱反応の硬化開始温度が 1 3 0 以下である接着材を用いる半導体装置の製造方法。