WO2004032054A1 - 画像処理装置および画像処理方法 - Google Patents

画像処理装置および画像処理方法 Download PDF

Info

Publication number
WO2004032054A1
WO2004032054A1 PCT/JP2003/011422 JP0311422W WO2004032054A1 WO 2004032054 A1 WO2004032054 A1 WO 2004032054A1 JP 0311422 W JP0311422 W JP 0311422W WO 2004032054 A1 WO2004032054 A1 WO 2004032054A1
Authority
WO
WIPO (PCT)
Prior art keywords
image
image data
memory
data
image processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2003/011422
Other languages
English (en)
French (fr)
Inventor
Takashi Aoki
Hiroshi Kobayashi
Masatake Saito
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to EP03799097A priority Critical patent/EP1548643A4/en
Priority to US10/526,490 priority patent/US20060050992A1/en
Publication of WO2004032054A1 publication Critical patent/WO2004032054A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T3/00—Geometric image transformations in the plane of the image
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00—General purpose image data processing
    • G06T1/60—Memory management
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/153—Digital output to display device ; Cooperation and interconnection of the display device with other functional units using cathode-ray tubes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/39—Control of the bit-mapped memory
    • G09G5/395—Arrangements specially adapted for transferring the contents of the bit-mapped memory to the screen
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers

Definitions

  • the present invention relates to an image processing apparatus and an image processing method that efficiently perform processing of cutting out arbitrary rectangular image data from image data.
  • FIG. 1 schematically shows a method of storing such image data in the memory 101.
  • one line (one line) of data is sequentially stored in the horizontal direction from the top data, with the top data at the upper left corner of the image 100 as the top address.
  • one row of data below the first data is stored in the horizontal direction from left to right of the image 100 for one row.
  • the image data is stored one row at a time in the horizontal direction from left to right of the image 100, and the address where the final data is stored is stored in the memory space 101 of the image 100. The final address above.
  • the image data of the image 100 is stored in a continuous space on the memory 101.
  • the minimum address unit in the memory 101 depends on the specifications of the memory 101, such as a unit of 16 bits and a unit of 32 bits.
  • DMA transfer is different from CPU Central Processing Unit.
  • DMA transfer is started by the DMA controller without the intervention of the CPU.
  • a case is considered in which a part of the original image 110 is cut out in a rectangular shape and the image data of the cut out image 111 is transferred.
  • the image data of the cut out image 111 is transferred.
  • up Adoresu A ED is the last Adoresu was read from the memory.
  • the image data of the original image 110 is stored in a continuous space on the memory from the top data to the end data of the original image 110 from the upper left to the lower right of the image in the horizontal direction.
  • the rows are stored in order
  • the address A ST and the address A ED is by being specified, the image data from the address A ST of the original image 1 1 0 that is stored in memory until the address A ED are continuously read out.
  • the data in the rectangular area of the cut-out image 22 The data in the unnecessary data area indicated by oblique lines is also read, and the time required for reading the data in the unnecessary data area is wasted.
  • an object of the present invention is to provide an image processing apparatus and an image processing method capable of performing a process of cutting out a part of an image into a rectangle and transferring the image at a higher speed.
  • the present invention provides an image processing apparatus which cuts out a part of image data stored in a memory and transfers the cut out image data. And control means for controlling the reading of the image data from the memory by the image data reading means.
  • the control means when cutting out a part of the image data stored in the memory, An image processing apparatus characterized in that an image data reading means is controlled so that evening is read out from a memory for each line of an image to be cut out.
  • the present invention relates to an image processing method for extracting and transferring a part of image data stored in a memory, wherein when extracting a part of the image data stored in the memory, the image data is extracted from an image to be extracted.
  • This is an image processing method characterized in that data is read from the memory every one line.
  • the image data when a part of the image data stored in the memory is cut out, the image data is controlled so as to be read from the memory for each line of the cut out image.
  • image data of a desired cut-out image can be transferred without transferring data in an unnecessary area.
  • FIG. 1 is a schematic diagram schematically showing a method of storing image data in a memory
  • FIG. 2 is a schematic diagram for explaining that a part of an original image is cut into a rectangle by a conventional technique.
  • FIG. 3 is a block diagram showing a configuration of an example of an image processing apparatus according to an embodiment of the present invention.
  • FIG. 4 is a schematic diagram for explaining that a part of an original image is cut into a rectangle.
  • FIG. 5 is a flowchart of an example of a process of cutting out an image from an image according to the embodiment of the present invention.
  • the present invention when a part of an image is cut out into a rectangle and transferred, data transfer is controlled for each line of the transferred image data. More specifically, for example, for each line of the image data to be transferred, start address information and read width (width of the cut-out image) information on the memory of the cut-out image cut out from the original image are given. This makes it possible to transfer the cut-out image data in which a part of the original image is cut out without transferring unnecessary data.
  • FIG. 3 shows a configuration of an example of the image processing apparatus 1 according to the embodiment of the present invention.
  • the image processing apparatus 1 generally includes memories 13 and 2 connected to a bus 11 (bus A), a bus 21 (bus B), and a path 31 (bus C) having different data bus widths.
  • the image data read out from 2 and 32 are subjected to image processing such as enlargement and reduction by the processing circuit 41 and displayed on a display device such as an LCD (Liquid Crys tal D isplay) 43. It is intended to be.
  • buses 1, 1, 2 and 3 1 each have a data bus width of 1 6-bit, 32-bit and 64-bit.
  • the bus 11 is connected to the CPU 12 and the RAM (Random Access Memory) 13
  • the CPU l2 exchanges, for example, command data with each part constituting the image processing apparatus 1, and controls the entire operation of the image processing apparatus 1.
  • the RAM I 3 has a data bus width of 16 bits and is used as, for example, a work memory of the CPU 12.
  • an eDRAM (embedded Dynamic RAM) 22 having a data bus width of 32 bits is connected to the bus 21.
  • the eDRAM 22 is a DRAM built in the image processing apparatus 1.
  • the bus 31 is connected to, for example, a flash memory 32 having a data bus width of 64 bits.
  • the buses 11, 21, and 31 are connected to dedicated DMA devices 10, 20, and 30, respectively. You.
  • the DMA devices 10, 20, and 30 control data transfer with respect to the memories 13, 22, and 32 connected to the buses 11, 21, and 31, respectively.
  • the data transfer control by the DMA devices 10, 20, and 30 is performed based on control signals supplied from the DMA control circuit 40 to the DMA devices 10, 20, and 30, respectively. That is, access control of the memories 13, 22 and 32 connected to the buses 11, 21 and 31 is performed based on a control signal of the DMA control circuit 40.
  • the image data to be read from the DMA control circuit 40 in accordance with this command.
  • the address information is output as a control signal and supplied to the DMA device 30.
  • the flash memory 32 is accessed by the DMA device 30 based on the control signal supplied from the DMA control circuit 40. JP2003 / 011422, and the image data is read out via the bus 31.
  • the read image data is transferred to the processing circuit 41 under the control of the DMA device 30.
  • the image data transferred to the processing circuit 41 is subjected to processing such as enlargement and reduction in the processing circuit 41 based on, for example, a command supplied from the CPU 12 and output.
  • the image data output from the processing circuit 41 is converted into a drive signal for the LCD 43 by the LCD controller 42 and displayed on the LCD 43.
  • the buses 11, 21, and 31, the DMA devices 10, 20, and 30, the DMA control circuit 40, and the processing circuit 41 are, for example, Mounted on one LSI (Large Scale Integrated circuit).
  • the above-described memory access control by the DMA control circuit 40 will be described in more detail.
  • a part of an image based on the image data stored in the flash memory 32 is cut out into a rectangle and transferred will be described.
  • a part of the original image 50 based on the image data stored in the flash memory 32 is cut out into a rectangle as shown as a cut-out image 51.
  • access control to the flash memory 32 is performed so as to access only the image data corresponding to the cut-out image 51 and not to access data in an unnecessary area.
  • the specification of the cut-out image 51 is the address AST which is the entire start address of the cut-out image 51, corresponding to the data in the upper left corner of the cut-out image 51 .
  • the size H and the size V indicate the horizontal and vertical sizes of the cut-out image 51, respectively.
  • the horizontal size H A of the original image 50 and the original image It is assumed that the start address and the end address of the image 50, that is, the addresses corresponding to the data at the upper left corner and the lower right corner of the original image 50 are known in advance.
  • FIG. 5 is a flowchart of an example of a process for extracting an image 51 from an image 50 according to an embodiment of the present invention.
  • data such as the address A STQ , the size H and the size V, which are the start addresses of the entire cutout image 51 , are set in the DMA control circuit 40 (step S10 ).
  • These data are supplied from, for example, an external CPU (not shown). It may be supplied from the CPU 12.
  • information specifying the flash memory 32 among the memories 13, 22, and 32 is also supplied to the DMA control circuit 40.
  • step S 11 the DMA control circuit 40 To the DMA device 30, the data of the address A STn and the transfer size H, which is the start address of the cutout image 51 of the next line, is transmitted, and the data transfer from the flash memory 32 starts. Is transmitted. If a cut-out first row of the transfer of the image 5 1, as an address A STn, address A ST is the entire head Adoresu the clipped image 5 1. Is specified.
  • the start address AST In the DMA device 30, the start address AST . Then, the flash memory 32 is accessed according to the transfer size H and the start signal, and the image data of the first row of the cut-out image 51 is read from the flash memory 32. Address A ST of flash memory 32 . Is accessed by the DMA device 30, and the image data is sequentially read for each access unit up to the address corresponding to the size H. The read image data is transferred to the processing circuit 41 via the bus 31. Rhinoceros When the image data is transferred to the address corresponding to the size H, the data transfer for one line of the cut-out image 51 is completed (step S12).
  • step S13 When the transfer of the image data for one line of the cut-out image 51 is completed, an end signal is transmitted from the DMA device 30 to the DMA control circuit 40 in step S13.
  • the DMA control circuit 40 determines whether or not the data transfer of the size V has been completed (step S14). If it is determined that the transfer of the image data for the size V has been completed, it is determined that the transfer of the image data of the cut-out image 51 has been completed, and a series of processing is ended.
  • the process returns to step S11.
  • the address A ST1 is a start address of the next line is calculated. For example, assuming that the leading address of the n-th line of the cut-out image 51 is address A STn , the address A mn + U which is the leading address of the next line has the horizontal size H A of the original image 50 at this address A STn. The number of addresses corresponding to the minutes is added.
  • step S14 whether or not the transfer of the size V in the above-described step S14 has been completed can be determined, for example, by a count value obtained by counting the number of loop processes returned from step S14 to step S11. it can .
  • the operation of the DMA control circuit 40 depends on each of the DMA devices 10, 20 and And 30 for giving the read width of image data, giving the head address of the next row to be read, and giving a start signal instructing the start of transfer.
  • the image processing apparatus 1 according to this embodiment is connected to three types of paths 11, 21, and 31 having different data bus widths. Are provided with dedicated DMA devices 10, 20 and 30.
  • the DMA control circuits of the DMA devices 10, 20, and 30 can be used. 40 can be shared. For example, standardize the specification method of the start signal and address among the DMA devices 10, 20, and 30
  • the DMA control circuit 40 includes an adder and a register, and has a relatively large circuit scale.
  • the circuit scale can be reduced by sharing the DMA control circuit 40 among the DMA devices 10, 20, and 30.
  • the DMA control circuit 40 can treat the buses 11, 21, and 31 connected to the DMA devices 10, 20, and 30 equivalently.
  • the present invention cuts out a part of the original image into a rectangle. When transferring the image, it controls the line-by-line transfer of the clipped image. As a result, only the necessary part of the data can be transferred, so that a desired rectangular area can be cut out without transferring the data in the unnecessary data area, and the data transfer speed can be increased. effective.
  • the function of reading one row of data from the cut-out image is separated into a control function for controlling the function. Therefore, by applying the present invention to a system connected to a plurality of memories and buses having different data bus widths, it is possible to share a control function for the connection of the plurality of memories and buses, and This has the effect of reducing the scale.
  • control means for transmitting address information designating an address at which data transfer is performed to the image data reading means and a start signal designating start of data transfer to the control means.
  • the interface is common to multiple image data reading means. Therefore, the control means can treat each of a plurality of buses having different bus widths equivalently, and has the effect of being able to flexibly cope with a bus change or the like. This also has the effect of being suitable for reuse of design assets.

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Storing Facsimile Image Data (AREA)
  • Image Processing (AREA)
  • Bus Control (AREA)
  • Image Input (AREA)
  • Editing Of Facsimile Originals (AREA)
  • Digital Computer Display Output (AREA)

Abstract

画像の一部を矩形に切り出して転送する処理をより高速に行う。メモリ３２に格納された画像データから矩形領域を切り出す場合、ＤＭＡ制御回路４０は、データ転送を開始する先頭アドレスと読み出し幅を示す情報とをＤＭＡ装置３０にセットする。これらの情報に基づき、ＤＭＡ装置３０は、メモリ３２から切り出し画像の水平方向の１行分のデータを読み出す。読み出されたデータは、バス３１を介して処理回路４１に供給される。次に、ＤＭＡ制御回路４０は、切り出し画像の次の水平方向の１行の先頭アドレスをＤＭＡ装置３０にセットし、ＤＭＡ装置３０は、１行分の画像データをメモリ３２から読み出す。垂直方向の全ての行が読み出して、処理が終了する。メモリ３２からの画像データの読み出しを切り出し画像の１行毎に行うため、不要な領域の画像データを読み出すことなく、矩形領域の画像データが転送される。

Description

画像処理装置および画像処理方法 技術分野
この発明は、 画像データから任意の矩形画像データを切り出す処理 を効率的に行うようにした画像処理装置および画像処理方法に関する
背景技術
一般的に画像データは、 画像の左上から右下に向けて、 水平方向の 順番で、 メモリ上の連続的な空間に格納される。 第 1図は、 このよう な画像データのメモリ 1 0 1への格納方法を概略的に示す。 メモリ 1 0 1において、 画像 1 00の左上隅の先頭データを先頭ァドレスとし て、 先頭データから水平方向に 1ライン （1行） 分のデータが順に格 納される。 続けて、 先頭データの 1行下のデ一夕が 1行分、 画像 1 0 0の左側から右側に向けて、 水平方向の順に格納される。 以下同様に して、 画像データが 1行ずつ、 画像 1 00の左側から右側に向けて水 平方向の順に格納され、 最終データが格納されたアドレスが、 画像 1 0 0のメモリ空間 1 0 1上での最終ァドレスとされる。 このよう'にし て、 メモリ 1 0 1上の連続的な空間に、 画像 1 00の画像データが格 納される。
なお、 メモリ 1 0 1におけるアドレスの最小単位は、 1 6ビット単 位、 3 2ビット単位など、 メモリ 1 0 1の仕様により異なる。
ところで、 近年では、 メモリのデータの入出力を、 DMA(Direct Memory Access)転送を用いて行うことが一般的になっている。 周知の ように、 DMA転送では、 CPU Central Process ing Uni t)とは別 に D M Aコントローラが用意され、 C P Uから 0 ]^八コント 一ラに 対して処理が依頼されると、 D M Aコントローラにより、 C P Uの介 在無しに D M A転送が開始される。
ここで、 第 2図に一例が示されるように、 原画像 1 1 0の一部を矩 形に切り出し、 切り出された切り出し画像 1 1 1の画像データを転送 する場合について考える。 この場合、 例えば D M A転送の処理により 、 少なくとも切り出し画像 1 1 1の先頭アドレスであるアドレス AST から、 最終ァドレスであるァドレス AEDまでをメモリから読み出して いた。
例えば、 特許第 2 8 8 8 5 3 4号公報に記載のイメージ切り出し装 置では、 メモリに格納された画像データから矩形領域を切り出す際に 、 切り出し位置のボトム位置までは、 X軸方向の読み出しを繰り返し 、 デ一夕の無効部分では復号回路からのデータを無効とし、 デ一夕の 有効部分でのみ復号回路からのデータを有効とすることで、 所望の領 域のイメージデータを得ている。
このような、 従来の画像データ転送方法では、 例えば第 2図に斜線 で示されるように、 切り出し画像 1 1 1以外の不要なデ一夕領域のデ 一夕までメモリから読み出されてしまい、 処理速度の低下を招いてい たという問題点があった。
第 2図の例では、 原画像 1 1 0の画像データは、 メモリ上の連続的 な空間に原画像 1 1 0の先頭データから最終データまで、 画像の左上 から右下に向かって、 水平方向の順番で、 各行が順に格納されている
(第 1図参照） 。 したがって、 アドレス ASTおよびアドレス AEDが指 定されることで、 メモリに格納されている原画像 1 1 0のアドレス A STからアドレス AEDまでの画像データが連続的に読み出される。 これ により、 切り出し画像 1 1 1の矩形領域内のデータと共に、 第 2図に 22 斜線で示される不要データ領域のデータも読み出されてしまい、 この 不要データ領域のデータの読み出しに要する時間が無駄となっていた
発明の開示
したがって、 この発明の目的は、 画像の一部を矩形に切り出して転 送する処理をより高速に行うことができるような画像処理装置および 画像処理方法を提供することにある。
この発明は、 上述した課題を解決するために、 メモリに記憶された 画像データの一部を切り出して転送するようにした画像処理装置にお いて、 メモリから画像データを読み出す画像デ一夕読み出し手段と、 画像デ一夕読み出し手段によるメモリからの画像データの読み出しを 制御する制御手段とを有し、 制御手段は、 メモリに記憶された画像デ 一夕の一部を切り出す際に、 画像デ一夕を、 切り出される画像の 1行 毎にメモリから読み出すように、 画像データ読み出し手段を制御する ようにしたことを特徴とする画像処理装置である。
また、 この発明は、 メモリに記憶された画像データの一部を切り出 して転送する画像処理方法において、 メモリに記憶された画像データ の一部を切り出す際に、 画像データを、 切り出される画像の 1行分毎 にメモリから読み出すことを特徴とする画像処理方法である。
上述したように、 この発明は、 メモリに記憶された画像データの一 部を切り出す際に、 画像データを、 切り出される画像の 1行毎にメモ リから読み出すように制御しているため、 原画像の一部を切り出して 転送する際に、 不要な領域のデータを転送することなく、 所望の切り 出し画像の画像データを転送することができる。 図面の簡単な説明
第 1図は、 画像データのメモリへの格納方法を概略的に示す略線図 、 第 2図は、 従来技術により原画像の一部を矩形に切り出すことを説 明するための略線図、 第 3図は、 この発明の実施の一形態による画像 処理装置の一例の構成を示すブロック図、 第 4図は、 原画像の一部を 矩形に切り出すことを説明するための略線図、 第 5図は、 この発明の 実施の一形態による、 画像から切り出し画像を切り出す一例の処理の フロ一チヤ一トである。
発明を実施するための最良の形態
以下、 この発明の実施の一形態について説明する。 この発明では、 画像の一部を矩形に切り出して転送する際に、 転送される画像データ の 1行毎にデ一夕転送を制御する。 より具体的には、 例えば、 転送さ れる画像データの 1行毎に、 原画像から切り出される切り出し画像の 、 メモリ上での先頭アドレス情報と読み出し幅 （切り出し画像の幅） 情報とを与える。 これにより、 原画像の一部が切り出された切り出し 画像データの転送を、 不要なデー夕を転送することなく行うことがで さる。
第 3図は、 この発明の実施の一形態による画像処理装置 1の一例の 構成を示す。 この画像処理装置 1は、 概略的には、 それぞれデータバ ス幅の異なるバス 1 1 (バス A ) 、 バス 2 1 (バス B ) およびパス 3 1 (バス C ) に接続されたメモリ 1 3、 2 2および 3 2から読み出さ れた画像データを、 処理回路 4 1により拡大、 縮小といった画像処理 を施して、 例えば L C D (L i qu i d Crys t al D i sp l ay) 4 3といった表示 装置に表示させるようにしたものである。
例えば、 バス 1 1、 2 1および 3 1は、 それぞれデータバス幅が 1 6ビット、 32ビットおよび 64ビットとされる。 バス 1 1は、 例え ば CPU 1 2および RAM (Random Access Memory) 1 3が接続される
。 CPU l 2は、 例えば、 画像処理装置 1を構成する各部分とコマン ドゃデ一夕などのやりとりを行い、 画像処理装置 1の全体の動作を制 御する。 RAM I 3は、 データバス幅が 1 6ビットであって、 例えば CPU 1 2のワークメモリとして用いられる。
バス 2 1は、 例えば、 データバス幅が 3 2ビットである e DRAM (embedded Dynamic RAM) 22が接続される。 e DRAM 22は、 この 画像処理装置 1に内蔵される DRAMである。 バス 3 1は、 例えば、 データバス幅が 64ビットであるフラッシュメモリ 3 2が接続される バス 1 1、 2 1および 3 1には、 それぞれ専用の DM A装置 1 0、 20および 30が接続される。 これら DMA装置 1 0、 20および 3 0により、 バス 1 1、 2 1および 3 1に接続された各メモリ 13、 2 2および 3 2に関するデータ転送がそれぞれ制御される。 詳細は後述 するが、 この DM A装置 1 0、 20および 30によるデータ転送制御 は、 DMA制御回路 40から DMA装置 1 0、 20および 30にそれ ぞれ供給される制御信号に基づきなされる。 すなわち、 各バス 1 1、 2 1および 3 1に接続されたメモリ 1 3、 22および 32のアクセス 制御は、 DMA制御回路 40の制御信号に基づきなされる。
例えば、 C PU 1 2から DMA制御回路 40に対して、 フラッシュ メモリ 32に格納されている画像データを読み出すようなコマンドが 与えられると、 このコマンドに従い、 DMA制御回路 40から読み出 すべき画像データのァドレス情報などが制御信号として出力され、 D MA装置 3 0に供給される。 DMA装置 30により、 DMA制御回路 40から供給された制御信号に基づきフラッシュメモリ 3 2がァクセ JP2003/011422 スされ、 画像デ一夕がバス 3 1を介して読み出される。 読み出された 画像データは、 DMA装置 30の制御により処理回路 41に転送され る。
処理回路 41に転送された画像データは、 例えば C PU 1 2力ゝら供 給されたコマンドに基づき処理回路 4 1で拡大、 縮小などの処理が施 され、 出力される。 処理回路 41から出力された画像データは、 L C Dコントローラ 42により LCD43の駆動信号に変換され、 L CD 43に表示される。
なお、 上述の画像処理装置 1の構成において、 バス 1 1、 2 1およ び 3 1、 DM A装置 1 0、 20および 30、 DM A制御回路 40、 な らびに、 処理回路 41は、 例えば 1個の L S I (Large Scale Integra ted circuit)上に搭載される。
上述した、 DMA制御回路 40によるメモリのアクセス制御につい て、 より詳細に説明する。 ここでは、 フラッシュメモリ 32に格納さ れた画像データによる画像の一部を矩形に切り出して転送する場合に ついて説明する。 例えば、 第 4図に一例が示されるように、 フラッシ ュメモリ 32に格納された画像データによる原画像 50の一部を、 切 り出し画像 5 1として示されるように矩形に切り出す。 このとき、 切 り出し画像 5 1に対応する画像データだけにアクセスし、 不要な領域 のデータにはアクセスしないように、 フラッシュメモリ 32に対する アクセス制御を行う。
なお、 ここでは、 切り出し画像 5 1の指定は、 切り出し画像 5 1の 左上隅のデータに対応する、 切り出し画像 5 1の全体の先頭アドレス であるアドレス AST。と、 切り出し画像 5 1の水平方向および垂直方向 のサイズをそれぞれ示すサイズ Hおよびサイズ Vによりなされるもの とする。 また、 原画像 5 0の水平方向のサイズ HA 、 ならびに、 原画 像 5 0の先頭アドレスおよび最終アドレス、 すなわち、 原画像 5 0の 左上隅および右下隅のデータに対応するアドレスは、 予め分かってい るものとする。
第 5図は、 この発明の実施の一形態による、 画像 5 0から切り出し 画像 5 1を切り出す一例の処理のフローチャートである。 先ず、 切り 出し画像 5 1全体の先頭アドレスであるアドレス ASTQ、 サイズ Hおよ びサイズ Vなどのデータが D M A制御回路 4 0にセットされる （ステ ップ S 1 0 ) 。 これらのデ一夕は、 例えば図示されない外部の C P U から供給される。 C P U 1 2から供給されるようにしてもよい。 また 、 これらのデ一夕と共に、 メモリ 1 3、 2 2および 3 2のうちフラッ シュメモリ 3 2を指定する情報も、 D M A制御回路 4 0に供給される ステップ S 1 1で、 D M A制御回路 4 0から D M A装置 3 0に対し て、 次行の切り出し画像 5 1の先頭アドレスであるアドレス ASTnおよ び転送サイズ Hのデ一夕が送信されると共に、 フラッシュメモリ 3 2 からのデータ転送の開始を指示するスタート信号が送信される。 切り 出し画像 5 1の第 1行目の転送である場合は、 アドレス ASTnとして、 切り出し画像 5 1の全体の先頭ァドレスであるアドレス AST。が指定さ れる。
D M A装置 3 0では、 先頭アドレス AST。および転送サイズ H、 なら びに、 スタート信号に従い、 フラッシュメモリ 3 2に対してアクセス がなされ、 フラッシュメモリ 3 2から、 切り出し画像 5 1の 1行目の 画像データが読み出される。 フラッシュメモリ 3 2のアドレス AST。が D M A装置 3 0によりアクセスされ、 サイズ Hに対応するァドレスま で、 アクセス単位毎に順次、 画像データが読み出される。 読み出され た画像データは、 バス 3 1を介して処理回路 4 1に転送される。 サイ ズ Hに対応するアドレスまで画像データが転送されることで、 切り出 し画像 5 1の 1行分のデータ転送が終了される （ステップ S 1 2) 。 切り出し画像 5 1の 1行分の画像データの転送が終了されると、 ス テツプ S 1 3で、 DMA装置 30から DMA制御回路 40に対して終 了信号が送信される。 この終了信号が DMA制御回路 40に受信され ると、 DMA制御回路 40において、 サイズ V分のデータ転送が完了 したか否かが判断される （ステップ S 14) 。 若し、 サイズ V分のデ 一夕転送が完了していると判断されれば、 切り出し画像 5 1の画像デ 一夕の転送が完了したとされ、 一連の処理が終了される。
一方、 サイズ V分のデータ転送が完了していないと判断されれば、 処理はステップ S 1 1に戻される。 このとき、 DMA制御回路 40に より、 次行の先頭アドレスであるアドレス AST1が計算される。 例えば 、 切り出し画像 5 1の n行目の先頭ァドレスをァドレス ASTnとすると 、 次行の先頭アドレスであるアドレス Amn+Uは、 このアドレス ASTn に、 原画像 50の水平方向のサイズ HA 分に対応するアドレス量を加 えたものになる。
また、 上述したステップ S 14での、 サイズ V分の転送が終了した か否は、 例えば、 ステップ S 14からステップ S 1 1に戻されるルー プ処理の回数をカウントしたカウント値により判断することができる 。
ここでは、 フラッシュメモリ 32に格納された画像データから切り 出し画像の画像データを転送する例について説明したが、 この説明は 、 バス 1 1に接続された RAM 1 3や、 バス 2 1に接続された e D R AM 22に格納された画像データから切り出し画像の画像データを転 送する場合にも、 同様にして適用することができる。
なお、 DM A制御回路 40の動作は、 各 DM A装置 1 0、 20およ び 3 0に対して、 画像データの読み出し幅を与える動作と、 次に読み 出す行の先頭ァドレスを与える動作と、 転送スタートを指示するス夕 ート信号を与える動作とからなる。 一方、 この実施の一形態による画 像処理装置 1は、 データバス幅の異なる 3種類のパス 1 1、 2 1およ び 3 1と接続されており、 バス 1 1、 2 1および 3 1毎に専用の DM A装置 1 0、 20および 30が設けられている。
DMA装置 1 0、 20および 3 0の DMA制御回路 40に対するィ ンターフェイスを、 DMA装置 1 0、 20および 30で共通としてお くことで、 DMA装置 1 0、 2 0および 30で、 DMA制御回路 40 を共有することができる。 例えば、 各 DMA装置 1 0、 20および 3 0間で、 スタート信号およびァドレスの指定方法の仕様を共通化する
DMA制御回路 40は、 加算器とレジス夕から構成され、 比較的回 路規模が大きい。 各 DMA装置 1 0、 20および 3 0で DMA制御回 路 40を共有化することで、 回路規模を削減できる。
また、 DMA制御回路 40側から見ると、 DMA制御回路 40と各 DM A装置 1 0、 20および 3 0とのィンタ一フェイスが同一である 。 そのため、 DMA制御回路 40は、 各 DMA装置 1 0、 20および 3 0に接続されるバス 1 1、 2 1および 3 1を等価的に扱うことがで きる。
接続されるバスの変更などの設計仕様変更が生じた場合も、 変更さ れたバスに専用の DM A装置を設け、 この DM A装置のィンターフェ イスを他の DM A装置のィンターフェイスと共通とすることで、 DM A制御回路 40からの制御が可能である。 そのため、 設計変更に対す る対応が容易であり、 設計資産の再利用についても優位である。 以上説明したように、 この発明は、 原画像の一部を矩形に切り出し て転送する際に、 切り出された切り出し画像の 1行毎の転送を制御し ている。 これにより、 必要な部分のデータだけを転送できるため、 不 要なデータ領域のデータを転送することなく所望の矩形領域を切り出 すことができ、 デ一夕転送の高速化を図ることができる効果がある。
また、 この発明では、 切り出し画像から 1行分のデータを読み出す 機能と、 当該機能を制御する制御機能とに分離している。 そのため、 データバス幅が異なる複数のメモリやバスに接続されているシステム に対してこの発明を適用することで、 複数のメモリやバスの接続に対 して制御機能を共有することができ、 回路規模を削減することができ る効果がある。
さらに、 この発明では、 画像データ読み出し手段に対してデータ転 送を行うアドレスを指示するアドレス情報や、 データ転送の開始を指 示するスタート信号を送信する制御手段が設けられ、 制御手段に対す るインターフェイスが複数の画像デー夕読み出し手段間で共通とされ ている。 そのため、 制御手段においては、 デ一夕バス幅が異なる複数 のバスのそれぞれを等価的に扱うことができ、 バスの変更などにも柔 軟に対応可能であるという効果がある。 またそのため、 設計資産の再 利用に適しているという効果がある。

Claims

請 求 の 範 囲
1 . メモリに記憶された画像データの一部を切り出して転送するよう にした画像処理装置において、
メモリから画像データを読み出す画像デ一夕読み出し手段と、 上記画像データ読み出し手段による上記メモリからの上記画像デー タの読み出しを制御する制御手段と
を有し、
上記制御手段は、 上記メモリに記憶された画像データの一部を切り 出す際に、 上記画像デ一夕を、 切り出される画像の 1行毎に上記メモ リから読み出すように、 上記画像データ読み出し手段を制御するよう にしたことを特徴とする画像処理装置。
2 . 請求の範囲 1に記載の画像処理装置において、
上記制御手段は、 上記画像データ読み出し手段に対して、 上記 1行 分の画像データの読み出しを開始するアドレスを示すァドレス情報と 、 上記 1行の水平方向のサイズを示す読み出し幅情報とを与えると共 に、 上記メモリからの上記画像データの読み出しを開始するように指 示することで、 上記画像データ読み出し手段を制御するようにしたこ とを特徴とする画像処理装置。
3 . 請求の範囲 1に記載の画像処理装置において、
各々が異なるバスに接続された複数の上記画像デ一夕読み出し手段 をさらに有し、
上記制御手段は、 上記複数の画像データ読み出し手段をそれぞれ制 御するようにしたことを特徴とする画像処理装置。
4 . 請求の範囲 3に記載の画像処理装置において、
上記制御手段に対する上記複数の画像データ読み出し手段のィンタ 一フェイスは、 上記複数の画像データ読み出し手段間で同一仕様とさ れていることを特徴とする画像処理装置。
5 . メモリに記憶された画像データの一部を切り出して転送する画像 処理方法において、
上記メモリに記憶された画像データの一部を切り出す際に、 上記画 像デ一夕を、 切り出される画像の 1行分毎に上記メモリから読み出す ことを特徴とする画像処理方法。
6 . 請求の範囲 5に記載の画像処理方法において、
上記 1行分の画像データは、 読み出しを開始するアドレスと、 上記 1行の水平方向のサイズを示す読み出し幅情報とに応じて特定するこ とを特徴とする画像処理方法。
PCT/JP2003/011422 2002-10-04 2003-09-08 画像処理装置および画像処理方法 Ceased WO2004032054A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP03799097A EP1548643A4 (en) 2002-10-04 2003-09-08 IMAGE PROCESSING DEVICE AND IMAGE PROCESSING METHOD
US10/526,490 US20060050992A1 (en) 2002-10-04 2003-09-08 Image processing device and image processing method

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002/292547 2002-10-04
JP2002292547A JP2004127093A (ja) 2002-10-04 2002-10-04 画像処理装置および画像処理方法

Publications (1)

Publication Number Publication Date
WO2004032054A1 true WO2004032054A1 (ja) 2004-04-15

Family

ID=32063919

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2003/011422 Ceased WO2004032054A1 (ja) 2002-10-04 2003-09-08 画像処理装置および画像処理方法

Country Status (5)

Country Link
US (1) US20060050992A1 (ja)
EP (1) EP1548643A4 (ja)
JP (1) JP2004127093A (ja)
KR (1) KR20050052508A (ja)
WO (1) WO2004032054A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100829108B1 (ko) * 2006-06-27 2008-05-16 (주)코아정보시스템 패턴 기울기 계산 기능을 갖는 2차원 바코드 판독 장치 및방법
CN102521141B (zh) * 2011-12-01 2014-08-27 福州瑞芯微电子有限公司 一种紧凑存储图像数据的读取装置及方法
KR20140109128A (ko) 2013-03-05 2014-09-15 삼성전자주식회사 데이터 리드 방법과 상기 방법을 수행할 수 있는 장치들
JP6476655B2 (ja) * 2014-08-26 2019-03-06 株式会社リコー データ転送制御装置
JP2016134005A (ja) 2015-01-20 2016-07-25 オリンパス株式会社 画像処理装置
JP6506052B2 (ja) * 2015-03-04 2019-04-24 株式会社メガチップス メモリデータ処理装置およびメモリデータ転送方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710067U (ja) * 1980-06-17 1982-01-19
JPS6334658A (ja) * 1986-07-29 1988-02-15 Sharp Corp 画像処理用ｄｍａコントロ−ラ
JPS63205773A (ja) * 1987-02-20 1988-08-25 Fujitsu Ltd イメ−ジ編集方式
JP2001084215A (ja) * 1999-07-12 2001-03-30 Matsushita Electric Ind Co Ltd データ処理装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3141450A1 (de) * 1980-10-17 1982-06-03 Canon K.K., Tokyo "bildverarbeitungssystem"
JPS58103266A (ja) * 1981-12-15 1983-06-20 Toshiba Corp 文字画像処理装置
US4574364A (en) * 1982-11-23 1986-03-04 Hitachi, Ltd. Method and apparatus for controlling image display
US4907283A (en) * 1987-03-13 1990-03-06 Canon Kabushiki Kaisha Image processing apparatus
JPH05193203A (ja) * 1992-01-22 1993-08-03 Toyo Electric Mfg Co Ltd 画像矩形ｄｍａ方式
US5585864A (en) * 1992-06-24 1996-12-17 Seiko Epson Corporation Apparatus for effecting high speed transfer of video data into a video memory using direct memory access
US5937152A (en) * 1996-04-16 1999-08-10 Brother Kogyo Kabushiki Kaisha Printer with buffer memory
JPH10210251A (ja) * 1997-01-20 1998-08-07 Toshiba Corp 画像メモリアクセス方法、画像形成装置、画像形成記憶装置、アドレス発生方法、及びアドレス発生装置
US6023281A (en) * 1998-03-02 2000-02-08 Ati Technologies, Inc. Method and apparatus for memory allocation
JP4098892B2 (ja) * 1998-07-31 2008-06-11 松下電器産業株式会社 画像伝送装置、デジタルカメラ、画像処理装置、画像伝送方法、画像伝送方法、及び画像の有効領域指定方法
US6486888B1 (en) * 1999-08-24 2002-11-26 Microsoft Corporation Alpha regions
US7495669B2 (en) * 2002-12-26 2009-02-24 Canon Kabushiki Kaisha Image processing apparatus and image processing method
US7061642B2 (en) * 2000-09-14 2006-06-13 Canon Kabushiki Kaisha Image processing apparatus, image processing method, storage medium, and image information printing system
JP3781634B2 (ja) * 2001-04-26 2006-05-31 シャープ株式会社 画像処理装置および画像処理方法並びに携帯用映像機器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5710067U (ja) * 1980-06-17 1982-01-19
JPS6334658A (ja) * 1986-07-29 1988-02-15 Sharp Corp 画像処理用ｄｍａコントロ−ラ
JPS63205773A (ja) * 1987-02-20 1988-08-25 Fujitsu Ltd イメ−ジ編集方式
JP2001084215A (ja) * 1999-07-12 2001-03-30 Matsushita Electric Ind Co Ltd データ処理装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1548643A4 *

Also Published As

Publication number Publication date
EP1548643A1 (en) 2005-06-29
KR20050052508A (ko) 2005-06-02
US20060050992A1 (en) 2006-03-09
EP1548643A4 (en) 2008-05-14
JP2004127093A (ja) 2004-04-22

Similar Documents

Publication Publication Date Title
JP2004127093A (ja) 画像処理装置および画像処理方法
JPH06186942A (ja) 表示装置
JP2755039B2 (ja) レジスタ・アクセス制御方式
JP3058430B2 (ja) キースキャン装置
JPS63106848A (ja) 制御装置
US5333259A (en) Graphic information processing system having a RISC CPU for displaying information in a window
JPS647393Y2 (ja)
JP2771731B2 (ja) Ｃｎｃの図形干渉チェック方式
CA2128083C (en) Dma operable in compliance with pointers, each including a discrimination bit
JP2988820B2 (ja) 出力制御装置および出力制御方法
JPH0756803A (ja) 高速ｄｍａ転送装置
JP2538388B2 (ja) パタ―ン変換装置
JP2001084173A (ja) メモリ装置
JP2687716B2 (ja) 情報処理装置
JPH01140272A (ja) 画像処理装置
JPH09204393A (ja) 情報装置
JPS58181134A (ja) デ−タ転送回路
JP3139310B2 (ja) ディジタル信号処理装置
JPH11109937A (ja) 表示制御装置
JPS5952460B2 (ja) メモリ装置
JPH0399317A (ja) 画像処理装置
JPH05309875A (ja) 印刷処理装置
JP3274475B2 (ja) データ処理装置
JPH05108549A (ja) メモリのアクセス方法
JPS60196857A (ja) バツフアメモリ装置

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): KR US

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PT RO SE SI SK TR

121 Ep: the epo has been informed by wipo that ep was designated in this application
ENP Entry into the national phase

Ref document number: 2006050992

Country of ref document: US

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 10526490

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 1020057004775

Country of ref document: KR

WWE Wipo information: entry into national phase

Ref document number: 2003799097

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 1020057004775

Country of ref document: KR

WWP Wipo information: published in national office

Ref document number: 2003799097

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10526490

Country of ref document: US