WO2005004565A1 - 実装電極、パッケージ、デバイスおよびデバイスの製造方法 - Google Patents

実装電極、パッケージ、デバイスおよびデバイスの製造方法 Download PDF

Info

Publication number
WO2005004565A1
WO2005004565A1 PCT/JP2004/009699 JP2004009699W WO2005004565A1 WO 2005004565 A1 WO2005004565 A1 WO 2005004565A1 JP 2004009699 W JP2004009699 W JP 2004009699W WO 2005004565 A1 WO2005004565 A1 WO 2005004565A1
Authority
WO
WIPO (PCT)
Prior art keywords
bonding
mounting
electrode
conductive
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
PCT/JP2004/009699
Other languages
English (en)
French (fr)
Inventor
Tsuyoshi Sugiura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to EP04747168A priority Critical patent/EP1651020A4/en
Priority to JP2005511411A priority patent/JPWO2005004565A1/ja
Publication of WO2005004565A1 publication Critical patent/WO2005004565A1/ja
Anticipated expiration legal-status Critical
Ceased legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B5/00Generation of oscillations using amplifier with regenerative feedback from output to input
    • H03B5/30Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator
    • H03B5/32Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator
    • H03B5/36Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element being electromechanical resonator being a piezoelectric resonator active element in amplifier being semiconductor device
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/111Pads for surface mounting, e.g. lay-out
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03Conductive materials
    • H05K2201/0332Structure of the conductor
    • H05K2201/0335Layered conductors or foils
    • H05K2201/0338Layered conductor, e.g. layered metal substrate, layered finish layer or layered thin film adhesion layer
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09736Varying thickness of a single conductor; Conductors in the same plane having different thicknesses
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09818Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09845Stepped hole, via, edge, bump or conductor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621Components characterised by their electrical contacts
    • H05K2201/10636Leadless chip, e.g. chip capacitor or resistor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04Soldering or other types of metallurgic bonding
    • H05K2203/049Wire bonding
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/22Secondary treatment of printed circuits
    • H05K3/24Reinforcing of the conductive pattern
    • H05K3/245Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistors
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components
    • H05K3/3431Leadless components
    • H05K3/3442Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/724Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50Manufacturing or production processes characterised by the final manufactured product

Definitions

  • the present invention relates to a mounting electrode, a package, a device, and a method for manufacturing the device, and more particularly to a conductive material suitable for preventing problems caused by a conductive bonding material flowing out when an electronic component is bonded and fixed with the conductive bonding material. It relates to methods for manufacturing patterns, packages, devices and devices.
  • a piezoelectric device As a device for surface mounting components, for example, there is a piezoelectric device.
  • An example of this piezoelectric device is one in which a mount electrode and a mounting electrode are formed on an insulating substrate in a package, a piezoelectric vibrating reed is mounted on the mount electrode, and electronic components are surface-mounted on the mounting electrode.
  • Another example of a piezoelectric device is one in which a mounting electrode having a mounting electrode and a bonding region is formed on an insulating substrate in a package.
  • the piezoelectric vibrating reed is mounted on the mount electrode, and the electronic component is surface-mounted on the mounted electrode.
  • the piezoelectric vibrating reed is mounted on the mounting electrode, the electronic component is mounted on the mounting electrode excluding the bonding area, and the electronic component and the mounting electrode in the bonding area are bonded by wire bonding.
  • the mount electrode and the mounting electrode are formed by forming a single metallized layer by thick film printing or the like and then applying a metal plating.
  • the piezoelectric vibrating reed and the electronic component are bonded and fixed to the mount electrode and the mounting electrode using a conductive adhesive as an example of a conductive bonding material. This bonding is performed by transferring or applying a conductive adhesive to the mounting electrodes using a dispenser, and then mounting the electronic component.
  • FIGS. 12 (a) is an explanatory view of a piezoelectric device according to Japanese Patent Application Laid-Open No. 7-283653, and FIG. FIG.
  • FIG. 1 is an explanatory diagram of a piezoelectric device according to Japanese Unexamined Patent Application Publication No. 2000-209,004. These piezoelectric devices consist of a single layer on the package base 102, which becomes the insulating substrate 101.
  • the terminal 105 of the piezoelectric vibrator 104 is bonded to the bonding area provided on the metallized layer 103 with a conductive bonding material, and the metallized layer 103 is formed.
  • This is a structure in which wire bonding is performed from a bonding region 106 provided on the semiconductor device 103 to a semiconductor integrated circuit 107 mounted on another conductive pattern.
  • piezoelectric devices mounted on electronic devices have also become smaller and thinner.
  • the distance between the electrodes is also small.
  • a piezoelectric device in which a distance between a mounting electrode and a mounting electrode in a bonding area is about 0.4 mm.
  • a conductive adhesive is applied using the above-described transfer or dispenser, and the electronic components are bonded and fixed.
  • it is difficult to control and control the amount of the conductive adhesive so that it took time and cost to apply an accurate amount.
  • the conductive adhesive applied to the mounting electrodes If the amount of the conductive adhesive applied to the mounting electrodes is large, the conductive adhesive flows out of the bonding surface between the mounting electrode and the bonding electrode of the electronic component due to the action of surface tension or the like, and the mounting electrodes are separated from each other. In some cases, short-circuiting occurred and covered the bonding area, hindering wire bonding. In addition, the range of the appropriate amount of the conductive adhesive was very narrow, and the production was difficult.
  • FIG. 13 is an explanatory diagram of a conventional technique for preventing a short circuit between mounted electrodes.
  • the first conventional technique is to laminate an insulated substrate 11 1 a with a partially insulated substrate 11 1 b to form a partially insulated substrate 11 1 b.
  • 1 1 1 is formed.
  • a mounting electrode 1 15 lower than the height of the recess 1 1 3 is formed in the recess 1 1 3, and an electronic component 1 1 9 is attached to the mounting electrode 1 1 5 via a conductive adhesive 1 1 7. (See Figure 13 (a)).
  • the conductive adhesive 1 17 applied on the mounting electrode 1 15 passes over the step of the recess 1 13 and the other recesses. It does not flow into the part 113 and prevents short-circuiting between the mounting electrodes 115 (Japanese Patent Laid-Open Publication No. 2000-2004-1990) Information).
  • Japanese Patent Laid-Open Publication No. 2000-2004-1990 Japanese Patent Laid-Open Publication No. 2000-2004-1990
  • a pair of mounting electrodes 125 for mounting electronic components 123 on an insulating substrate 121 is provided.
  • the insulating substrate 122 has a recess 127 adjacent to the pair of mounting electrodes 125.
  • the insulating substrate 1 21 provided with the recess 1 2 7 is formed by laminating a planar insulating substrate 1 2 1 a and a planar insulating substrate 1 2 1 b partially provided with a hole (see FIG. 13 (b)).
  • a groove is formed on the side surface of a columnar piezoelectric vibrating reed, and electrodes are formed on both sides of the groove.
  • a support member made of a conductive material is provided at the center of the electrode, that is, at the center in the length direction of the piezoelectric vibrating reed. Then, the support member and the mounting electrode provided on the insulating substrate are joined and fixed with a conductive adhesive, and the insulating adhesive is supplied between the support members to form a piezoelectric device.
  • the conductive adhesive is interrupted by the insulating adhesive to prevent short-circuiting between the mounting electrodes (Japanese Patent Laid-Open No. 11-112). No. 279).
  • a pair of mounting electrodes 135 for mounting the electronic component 133 is formed on the insulating substrate 131.
  • the mounting electrode 13 5 has a cutout portion 13 7 on the outer side opposite to the side where the mounting electrodes 13 5 face each other, facing the inside of the mounting electrode 13 5. (See Figure 13 (c)).
  • an insulating substrate is formed by laminating a planar insulating substrate and a planar insulating substrate provided with holes. Must be formed, compared to a single-layer insulating substrate There is a problem that the cost increases and the manufacturing process increases. Also, in the invention described in Japanese Patent Application Laid-Open No. H11-111, the bonding member is provided on the piezoelectric vibrating piece to support the piezoelectric vibrating piece, so that the supporting portion of the piezoelectric vibrating piece is complicated. However, there is a problem that the manufacturing cost is higher than that of a conventional piezoelectric vibrating piece or the like. Further, in the invention described in Japanese Patent Application Laid-Open No. 2000-138338, the cutout portion is provided in the mounting electrode, so that the area for bonding the electronic components is reduced, and the bonding strength is reduced. There is a problem that becomes smaller.
  • the bonding area is covered with a conductive bonding material, wire bonding may not be performed in some cases. Even if wire bonding is possible, the conductive material formed between the bonding wire and the bonding area may not be formed. There is a problem that the reliability of bonding changes depending on the purity of the alloy layer of the conductive bonding material or the presence or absence of impurities. That is, even when wire bonding is performed, there is a problem in that the bonding strength between the bonding wire and the conductive pattern is reduced, and there is also a problem in that electrical conduction cannot be obtained due to aging even when apparently bonded. Further, there is a problem that even if there is a bonding strength between the bonding wire and the bonding region, there is a conduction resistance and a change in capacitance occurs.
  • the present invention has been made to solve the above problems, and has been made to eliminate a bonding area. Even if the allowable range of the amount of the conductive adhesive used for bonding and fixing the mounting electrode and the electronic component is widened, there is no short circuit between the mounting electrodes, and the wire bonding electrode or the bonding area is not covered. It is an object of the present invention to provide a mounting electrode, a package, a device, and a method for manufacturing the device, which can be easily manufactured at low cost. Disclosure of the invention
  • the mounting electrode of the present invention is a mounting electrode provided on an insulating substrate and having a conductive pattern for electrically connecting electronic components, wherein the conductive pattern is formed of a plurality of laminated metallization layers.
  • the conductive pattern is larger than an area of a bonding electrode provided on the electronic component.
  • the conductive patterns are stacked in a step shape and formed in a pyramid shape.
  • the conductive patterns on the side where the mounting electrodes face each other are stacked in a stepwise manner.
  • the conductive electrodes are stacked such that the side surfaces of the conductive pattern on the side where the mounting electrodes face each other are aligned.
  • the thickness of the metallized layer formed by laminating the mounting electrodes is greater than 40 ⁇ .
  • the conductive pattern has a bonding region for bonding a bonding wire, and a metal bonding layer is laminated on the bonding region to form a wire bonding electrode.
  • the wire bonding electrode is characterized in that a side of a bonding region for bonding an electronic component via a conductive bonding material is formed in a convex shape.
  • the conductive pattern includes: a bonding region for bonding a bonding wire; and a bonding region for bonding an electronic component via a conductive bonding material.
  • a projection is provided to prevent the bonding material from flowing into the bonding area.
  • the bonding region is formed by a wire bond with a laminated metallized layer. Characterized in that a bearing electrode is formed.
  • the wire bonding electrode is characterized in that the side of the bonding region is formed in a convex shape.
  • the convex portion is formed in a U-shape in which the side of the joining region is closed.
  • the package of the present invention is characterized in that the above-mentioned mounting electrode is provided on a package base.
  • the package base is formed of ceramic.
  • the device of the present invention is characterized by using the above-mentioned package and bonding and fixing an electronic component to a mounting electrode provided on a package base via a conductive adhesive.
  • the conductive adhesive is an adhesive or a solder containing a conductive filler.
  • the device of the present invention uses the above-described package and joins an electronic component to the joining region provided on the package base using a conductive joining material, and performs wire bonding on the wire bonding electrode or the bonding region.
  • the device is a piezoelectric device on which a piezoelectric vibrating reed or a surface acoustic wave resonator is mounted.
  • a method for manufacturing a device includes the steps of: laminating a metallized layer on an insulating substrate to form a mounting electrode having a conductive pattern for bonding an electronic component; and electronic component via a conductive adhesive to the mounting electrode. And mounting step. Further, the step of forming the mounting electrode includes a step of forming a wire bonding electrode by laminating a metallization layer on a part of the conductive pattern and / or a step of bonding a bonding region for bonding electronic components to a bonding wire.
  • the step of mounting the electronic component includes the steps of: bonding the electronic component to the bonding region using a conductive bonding material; Applying a wire pond to the binding electrode.
  • FIG. 1 is a diagram illustrating a planar shape of a mounting electrode according to a first embodiment.
  • FIG. 2 is a diagram illustrating a planar shape of a mounting electrode according to the first embodiment.
  • FIG. 3 is a cross-sectional view of a piezoelectric oscillator.
  • [4] (a) ⁇ (C) are diagrams illustrating a first through third variant Katachirei of mounting electrodes according to the first embodiment.
  • FIG. 5 is a diagram illustrating a fifth modification of the mounting electrode according to the first embodiment.
  • FIG. 6 is a diagram illustrating a planar shape of a bonding region according to the second embodiment.
  • FIG. 7 is a diagram illustrating a side surface shape of a conductive pattern according to a third embodiment.
  • FIG. 8 is a diagram illustrating a planar shape of a conductive pattern according to a third embodiment.
  • FIGS. 9A to 9C are diagrams illustrating a planar shape of a wire bonding electrode according to a third embodiment.
  • FIG. 10 is a sectional view of a piezoelectric oscillator.
  • FIGS. 11A to 11E are diagrams illustrating a planar shape of a bonding region according to a fourth embodiment.
  • FIGS. 12A and 12B are explanatory diagrams of a piezoelectric device according to the related art.
  • FIGS. 13A to 13C are diagrams illustrating a conventional technique for preventing short-circuiting between mounted electrodes.
  • FIG. 1 is a diagram illustrating a side shape of the mounting electrode according to the first embodiment
  • FIG. 2 is a diagram illustrating a plan shape of the mounting electrode.
  • a mounting electrode 13 made of a conductive pattern for electrically bonding electronic components 15 is formed on an insulating substrate 11 made of ceramic, resin, or the like.
  • the mounting electrode 13 is formed in accordance with a bonding electrode (not shown) provided on the bottom surface of the electronic component 15.
  • a configuration in which a metal thin film (not shown) is formed on a tiered layer 17 which is laminated in a step-like manner to form a viramid, and a gap is formed between the surface of the insulating substrate 11 and the bottom of the electronic component 15. It is.
  • the metallized layer 17 has a first metallized layer 17 a formed on an insulating substrate 11, a smaller surface area than the first metallized layer 17 a, and a larger surface area than the surface area of the bonding electrode. Alternatively, it is a two-layer structure in which the second metallized layer 17b having the same size as the surface area is formed. Note that the number of metallized layers 17 is not limited to two, and a plurality of metallized layers may be stacked according to the usage.
  • the metallized layer 17 is metallized by thick film printing or a film forming method, for example, to form a metallized layer 17 of a metal such as tungsten or molybdenum.
  • the thickness of this metallized layer is, for example, about 20 im, and the thickness when two metallized layers are laminated is about 40 / zm.
  • the metal thin film is formed by plating, for example, by applying nickel plating and then applying gold plating.
  • a conductive adhesive 19 as a conductive bonding material on the metal thin film of the mounting electrode 13 using a dispenser.
  • the electronic component 15 is placed and fixedly bonded.
  • the electronic component 15 is a surface mount type, and the type may be appropriately selected and mounted according to a device, and examples thereof include a resistor, a capacitor, an inductor, and a varicap.
  • the conductive adhesive 19 an adhesive containing a conductive filler such as silver, gold, aluminum or nickel may be used, and the material of the filler is appropriately determined in consideration of the material of the metal thin film and the like. Just select. Solder can also be used in addition to the adhesive containing the filler.
  • the surface area of the metal thin film is larger than the surface area of the bonding electrode, when the mounting electrode 13 is formed so that the metal thin film protrudes outside the electronic component 15 from the bonding electrode, the side surface of the bonding electrode A side fillet is formed. With this side fillet, the bonding between the mounting electrode 13 and the bonding electrode of the electronic component 15 can be easily confirmed from the appearance.
  • a device in which a plurality of electronic components are mounted inside the package can be obtained.
  • a piezoelectric device can be formed by mounting a piezoelectric vibrating reed or a surface acoustic wave resonator inside a package
  • a piezoelectric oscillator can be formed by mounting a piezoelectric vibrating reed on a package and a semiconductor integrated circuit.
  • Figure 3 shows a cross-sectional view of the piezoelectric oscillator.
  • the package base 52 of the piezoelectric oscillator 50 is formed by stacking a plurality of frame-shaped ceramic insulating substrates 52b and 52c having different frame widths on a flat ceramic insulating substrate 52a.
  • the mounting electrode 13 described above is provided on the lower inner side of the package base 52, and the electronic component 15 is mounted on the mounting electrode 13.
  • a mount electrode 56 for mounting the piezoelectric vibrating reed 54 is formed, and the piezoelectric vibrating reed 54 is mounted via a conductive adhesive 58.
  • a lid 62 for sealing the package 60 is joined to the upper stage, and the piezoelectric oscillator 50 is configured as described above.
  • the mounting electrode 56 can also be formed by laminating a metallized layer.
  • the mounting electrode 13 having such a configuration can be used for bonding and fixing an electronic component surface-mounted on an insulating substrate such as a printed circuit board or a hybrid integrated circuit.
  • an insulating substrate such as a printed circuit board or a hybrid integrated circuit.
  • the conductive adhesive 19 applied on the mounting electrode 13 is large and the conductive adhesive 19 protrudes from the bonding surface between the bonding electrode 13 and the mounting electrode 13 of the electronic component 15.
  • the distance is large, the influence of surface tension is very small, and the conductive adhesive 19 does not flow toward the other mounting electrode 13. Therefore, the conductive adhesive protruding from the mounting electrode 13 hardens in the vicinity of the mounting electrode 13 and does not flow toward the other mounting electrode 13.
  • the amount of the conductive adhesive 19 to be applied can be used in a wide range, and the conductive adhesive 19 can be applied using a conventional transfer or dispenser. Therefore, the conductive adhesive 19 flowing out of the mounting electrode]: 3 does not come into contact with the other mounting electrode 13, so that a short circuit between the mounting electrodes 13 can be prevented.
  • the surface of the second metallized layer is larger than or equal to the surface area of the bonding electrode provided on the electronic component, the strength for securely bonding the mounting electrode and the electronic component is provided. Can be kept.
  • the mounting electrode 13 is formed by laminating the metallization layer 17 on the single-layer insulating substrate 11, a short circuit between the mounting electrodes 13 can be prevented.
  • the manufacturing process is simpler and the manufacturing cost can be reduced. Also, the reliability of the device can be improved.
  • the insulating substrate 11 is not limited to a single layer, and mounting electrodes can be provided on an insulating substrate formed by laminating a plurality of planar insulating substrates depending on the intended use of the device.
  • FIG. 4 shows a modification of the mounting electrode 13.
  • a side surface 71 on which the mounting electrodes 70 face each other and a side surface 72 that is transverse to the side surface are formed in a stepwise manner.
  • the side surface 76 on which the mounting electrodes 75 face each other and the rear side surface 77 opposite to this side surface are formed in a step-like manner.
  • the third modified example shown in FIG. 4 shows a modification of the mounting electrode 13.
  • the mounting electrode 80 is provided on the side surface 81 facing each other and on the rear side surface 82 opposite to this side surface, with the mounting electrode 80 facing the inside of the mounting electrode 80.
  • the recesses 83a and 83b are provided in the metallized layer 84.
  • the recess 83 a provided on the side where the mounting electrodes 80 are opposed to each other is provided below the electronic component 85 mounted on the mounting electrode 80, and the bonding electrode ( (Not shown) and the mounting electrode 80 are formed so as to extend to a position just before the joint.
  • the recessed portion 83 b provided on the rear side surface 82 is formed to extend to a position where the bonding electrode and the mounting electrode 80 of the electronic component 85 are bonded.
  • FIG. 5 shows a fifth modification of the mounting electrode.
  • the fifth modification only the metallized layer on the side surface where the mounting electrodes 21 face each other is formed in a step-like shape.
  • the mounting electrodes 21 face each other, for example, when mounting the electronic component 15 on the insulating substrate 11 with a plurality of mounting electrodes 21, only the side surfaces of the mounting electrodes 21 facing the metallized layer 23 are stepped.
  • the other portions may be the same as the configuration of the above-described viramid-shaped mounting electrode 13.
  • FIG. 6 is a diagram illustrating a side surface shape of the mounting electrode according to the second embodiment.
  • the mounting electrodes 31 are laminated by aligning the side surfaces of the metallized layers 33 facing each other, and forming a metal thin film (not shown) on the metallized layers 33 so as to be in contact with the surface of the insulating substrate 35. It is configured to leave a space with the bottom of the electronic component 37.
  • the thickness of the metallized layer 33 there is a single layer having a thickness of about 20 ⁇ m, and the thickness when two metallized layers are stacked is about 40 ⁇ .
  • the metallized layer 33 may be formed by laminating a plurality of metallized layers according to the usage.
  • the mounting electrodes 31 are formed by laminating the metallized layers 33, the distance between the surface of the insulating substrate 35 and the bottom surface of the electronic component 37 can be increased. Even if the electronic component 37 is bonded and fixed to the mounting electrode 31, the gap between the surface of the insulating substrate 35 and the electronic component 37 is large, so that the electronic component 37 acts between the surface of the insulating substrate 35 and the electronic component 37. The effect of the surface tension is very small, and the conductive adhesive 39 applied on the mounting electrode 31 does not flow toward the other mounting electrode 31. Also, a large amount of the conductive adhesive 39 is applied to bond and fix the electronic component 37 to the mounting electrode 31, and the bonding electrode (not shown) of the electronic component 37 and the mounting electrode 31 are bonded.
  • the metallized layer 33 is composed of the surface of the insulating substrate 35, the bottom surface of the electronic component 37, and the side surfaces of the mounting electrodes 31.
  • the conductive adhesive which has a large volume and protrudes from the bonding surface is hardened near the mounting electrode and does not flow toward the other mounting electrode 31. This The amount of the conductive adhesive 39 to be applied can be used in a wide range, and short-circuiting between the mounting electrodes 31 can be prevented.
  • FIG. 7 shows a side view of the conductive pattern according to the third embodiment
  • FIG. 8 shows a plan view of the conductive pattern.
  • the conductive pattern 10 mainly includes a first metallized layer 14 formed on the insulating substrate 12 and a second metallized layer 16 formed on a part of the upper surface of the first metallized layer 14. I have.
  • the first metallization layer 14 has a configuration in which a metal such as tungsten or molybdenum is metallized using thick film printing or the like.
  • a bonding region 20 for bonding the electronic component 18 and a wire bonding electrode 22 for bonding the bonding wire 26 by pressure are provided on the upper surface of the first metallized layer 14.
  • the bonding region 20 and the wire bonding electrode 22 are formed in accordance with the arrangement of the electronic components 18 to be bonded.
  • the wire bonding electrode 22 is formed by laminating a second metallized layer 16 on the upper surface of the first metallized layer 14 where a wire bond is to be made, and providing a metal thin film (not shown) on the upper surface of the second metallized layer 16. It is a configuration consisting of The second metallized layer 16 is formed in the same manner as the first metallized layer 14. The thickness of the second metallized layer 16 may be appropriately changed in consideration of the distance from the bonding region 20 and the thickness of the conductive bonding material 24 flowing from the bonding region 20.
  • the metal thin film is formed, for example, by applying nickel plating and then applying gold plating.
  • FIG. 9 is an explanatory view of the planar shape of the bonding electrode 22.
  • the second metallization layer 16 formed on the first metallization layer 14 has, for example, a rectangular shape (FIG. 9A), and has a convex shape on the side (left side in the drawing) of the bonding region for bonding the electronic components 18.
  • a pentagonal shape (FIG. 9 (b)) or a circular shape (FIG. 9 (c)) is formed, whereby the wire bonding electrode 22 is formed.
  • the bonding area 20 is formed by laminating a second metallization layer 16 on the upper surface of the first metallization layer 14 where the electronic component 18 is bonded, and a metal thin film (not shown) is formed on the second metallization layer 16. Is provided. This may be formed in the same manner as the wire bonding electrode 22 described above. Also, the bonding region 20 is the first metallized layer 1 4, a configuration in which a metal thin film is directly provided on the top surface may be adopted.
  • the electronic component 18 in order to join the electronic component 18 onto the conductive pattern 10, transfer or apply a conductive joining material 24 onto the joining region 20 using a dispenser, and then place the electronic component 18 thereon. Bonded and fixed.
  • the conductive bonding material 24 flows out of the bonding surface between the bonding region 20 and the electronic component 18 and flows along the conductive pattern 10 toward the wire bonding electrode 22. Since the second metallized layer 16 is thicker than the thickness of the material, the conductive bonding material does not climb over the second metallized layer 16 and cover the surface of the wire bonding electrode 22.
  • the electronic component 18 may be appropriately selected and mounted depending on the device, and examples thereof include a resistor, a capacitor, an inductor, and a barrier.
  • the bonding wire 26 is pressure-bonded using a bonding machine or the like.
  • the conductive pattern 10 having such a configuration is formed on a package base made of ceramic or the like, a device in which a plurality of electronic components 18 are mounted inside the package can be obtained.
  • a piezoelectric device can be formed by mounting a piezoelectric vibrating reed or a surface acoustic wave resonator inside the package, and a piezoelectric oscillator can be formed by mounting the piezoelectric vibrating reed inside the package and a semiconductor integrated circuit. can do.
  • FIG. 10 shows a cross-sectional view of the piezoelectric oscillator.
  • the package base 32 of the piezoelectric oscillator 30 is formed by laminating a plurality of frame-type ceramic insulating substrates 32b and 32c having different frame widths on a flat ceramic insulating substrate 32a.
  • a plurality of the conductive patterns 10 described above are formed on the innermost lower stage of the package base 32, and the electronic component 18a is bonded and fixed to the bonding region 20 on the conductive pattern 10 using a conductive bonding material. ing. Further, a bonding wire 26 electrically connected to another electronic component 18 b is bonded to the wire bonding electrode 22.
  • a mount electrode 36 on which the piezoelectric vibrating reed 34 is mounted is formed in the middle stage of the package base 32, and the piezoelectric vibrating reed 34 is bonded and fixed using a conductive bonding material 38.
  • a lid 40 for sealing the inside of the package base 32 is joined to the upper stage. like this
  • a piezoelectric oscillator 30 is formed by the configuration.
  • the surface of the wire bonding electrode 22 is It can be provided at a position higher than the upper surface of the metallized layer 14. Even if the conductive bonding material 24 for bonding and bonding the bonding region 20 and the electronic component 18 flows out along the conductive pattern 10, the thickness of the wire bonding electrode 22 becomes larger than the thickness of the conductive bonding material flowing out. Since the surface is at a high position, the conductive bonding material does not climb over the second metallized layer 16 and cover the surface of the wire bonding electrode 22.
  • the conductive bonding material 24 that has flowed out does not cover the wire bonding electrode 22.
  • the application amount of 4 can be used in a wide range. Therefore, wire bonding can be performed on the wire bonding electrode 22 regardless of the amount of the conductive bonding material 24 applied or the distance between the bonding region 20 and the wire bonding electrode 22.
  • the conductive bonding material 24 is prevented from covering the surface of the wire bonding electrode 22, only the second metallized layer 16 is provided on the first metallized layer 14, so that it can be manufactured easily and at low cost. can do.
  • the conductive bonding material flowing out along the conductive pattern 10 is formed. It can be divided into left and right with low resistance, and the surface of the wire bonding electrode 22 is not covered with the conductive bonding material 24.
  • FIG. 11 is a plan view of a conductive pattern according to the fourth embodiment. This figure shows only the vicinity of the bonding area.
  • the conductive pattern 150 mainly includes a first metallized layer 152 formed on an insulating substrate (not shown), and a bonding region (not shown) and a bonding region 15 formed on an upper surface of the first metallized layer 152. 4, and a metal thin film (not shown) is formed on these regions.
  • a convex portion 156 crossing the width direction of the first metallized layer 152 is provided on the metallization layer 52, and the above-described bonding region side and bonding region 154 side are divided.
  • One or a plurality of the convex portions 156 may be provided, and may be a straight line or a shape formed in a convex shape toward the joining region (see FIGS. 11A to 11C). ).
  • the number of the protrusions 156 provided on the first metallization layer 152 may be appropriately determined according to the distance between the bonding region and the bonding region or the amount of the conductive bonding material.
  • a convex portion 156 may be formed in a U-shape having an opening on the opposite side (right side in the drawing) to the bonding region and provided so as to surround the bonding region 154 (see FIG. 11D). ). Since the U-shaped convex portion 156 has an opening on one side, the bonding wire can be pressure-bonded by a bonding machine, and does not adversely affect the bonded wire.
  • the height of the convex portion 156 may be appropriately changed in consideration of the distance from the bonding region and the height of the conductive bonding material flowing from the bonding region.
  • the first metallization layer 152 and the projections 156 of the conductive pattern 150 thus configured are formed by metallizing a metal such as tungsten or molybdenum using thick film printing or the like. ing.
  • the metal thin film is formed, for example, by applying nickel plating and then applying gold plating.
  • the package can be formed by providing the above-described conductive pattern 150 on a package base such as ceramic. Furthermore, a piezoelectric device can be formed by mounting the piezoelectric resonator element / surface acoustic wave resonator on the package base. Note that the method of forming the package / piezoelectric device may be the same as in the third embodiment.
  • the bonding region 154 is divided from the bonding region side by the convex portion 156 provided on the first metallization layer 152. Therefore, even if a conductive bonding material for bonding and fixing an electronic component (not shown) to the bonding region flows out along the conductive pattern 150, the convex portion 156 acts as a weir, so that the bonding region is not provided. The conductive bonding material does not flow into the 154. Further, even if a large amount of the conductive bonding material is applied onto the bonding region, the conductive bonding material flowing out of the bonding region may cause a problem.
  • the bonding area 154 is not covered, so that the application amount of the conductive bonding material can be used in a wide range. Therefore, wire bonding can be performed on the bonding region 154 regardless of the amount of the conductive bonding material applied and the distance between the bonding region and the bonding region 154.
  • the conductive bonding material is prevented from flowing into the bonding region 154 only by providing the projections 156 on the first metallization layer 152 by metallization, it can be manufactured easily and at low cost. Can be.
  • a conductive adhesive containing a conductive filler in a resin base, solder, or the like can be used as the conductive bonding material.
  • the convex portion 156 is provided on the first metallized layer 152, but the convex portion 156 is provided on the bonding region 157 on the first metallized layer 152 where the metal thin film is not formed.
  • the second metallization layer 158 described in the third embodiment may be laminated, and a metal thin film (not shown) may be formed to form the wire bonding electrode 160. Then, the above-mentioned convex portion 162 may be provided between the wire bonding electrode 160 and the bonding region (see FIG. 11E).
  • the conductive bonding material flowing along the first metallized layer 15 2 can be blocked by the convex portion 16 2, and even when the conductive bonding material flows over the convex portion 16 2 Since the surface of the wire bonding electrode 160 is located at a position higher than the thickness of the conductive bonding material, the surface is not covered with the conductive bonding material.
  • the wire bonding electrode 160 can use the shape described in the third embodiment, and the protrusion 162 can use the shape described in the fourth embodiment.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

絶縁基板上に設けられ、電子部品または/及び電子部品と接続するボンディングワイヤと電気的に接合する導電パターンからなる実装電極において、前記導電パターンは、積層した複数のメタライズ層からなる構成とした。これにより、電子部品と実装電極とを接合固着する導電性接着剤が接合箇所から流れ出ることにより、実装電極同士が短絡したり、ボンディング領域を覆いワイヤーボンディングを阻害するのを防止することが可能となった。

Description

明細書 実装電極、 パッケージ、 デバイスおよびデバイスの製造方法 技術分野
本発明は実装電極、 パッケージ、 デバイスおよびそのデバイスの製造方法に係 り、 特に電子部品を導電性接合材で接合固着する際に流れ出る導電性接合材によ る不具合を防止するのに好適な導電パターン、 パッケージ、 デバイスおよびデバ イスの製造方法に関する。 技術背景
部品を表面実装するデバイスとしては、 例えば圧電デバイスがある。 この圧電 デバイスの一例とじて、 パッケージ内の絶縁基板上にマウント電極と実装電極を 形成し、 マウント電極に圧電振動片を実装し、 実装電極に電子部品を表面実装し たものがある。 また、 圧電デバイスの他の一例として、 パッケージ内の絶縁基板 上にマウント電極とボンディング領域を有する実装電極を形成したものがある。 前者の例では、 マウント電極に圧電振動片を実装し、 実装電極に電子部品を表面 実装している。 後者の例においては、 マウント電極に圧電振動片を実装し、 ボン ディング領域を除く実装電極に電子部品を実装し、 当該電子部品とボンディング 領域の実装電極とをワイヤーボンディングにより接合している。
そして、 マウント電極と実装電極は、 厚膜印刷等によりメタライズ層を単層形成 した上に、 金属メツキを施して形成している。 圧電振動片と電子部品は、 導電性 接合材の一例として導電性接着剤を用いて、 マウント電極と実装電極に接合固着 している。 この接合固着は、 実装電極上に転写またはデイスペンサを用いて導電 性接着剤を塗布した後に、 電子部品を載置している。 前述した従来例の内、 後者 のワイヤーボンディングを用いた例を図 1 2に沿って説明する。図 1 2 ( a )は、 特開平 7— 2 8 3 6 5 3号公報に係る圧電デバイスの説明図であり、 同図 (b ) は、 特開 2 0 0 1— 1 6 8 6 4 0号公報に係る圧電デバイスの説明図である。 こ れらの圧電デバイスは、 絶縁基板 1 0 1となるパッケージベース 1 0 2上に単層 のメタライズ層 1 0 3を形成し、 このメタライズ層 1 0 3上に設けられた接合領 域へ圧電振動子 1 0 4の端子 1 0 5を導電性接合材により接合するとともに、 メ タラィズ層 1 0 3上に設けられたボンディング領域 1 0 6から他の導電パターン 上に実装された半導体集積回路 1 0 7へワイヤボンディングする構造である。
ところで、 近年は電子機器の小型化 '薄型化が図られているために、 電子機器 に搭載される圧電デバイスも小型化■薄型化が図られ、 これに伴い実装電極も小 型化され、 実装電極同士の間隔も狭くなつている。 例えば、 実装電極とボンディ ング領域の実装電極との間隔が 0 . 4 mm程度とした圧電デバイスがある。 この 小型化 ·薄型化が図られている圧電デバイスに電子部品を実装するにも、 上述し た転写またはデイスペンサを用いて導電性接着剤を塗布し、 電子部品を接合固着 している。 しかし、 この塗布する方法では、 導電性接着剤の量を制御おょぴ管理 することが難しいために、 正確な量を塗布するには手間が掛り、 コストも高くな つてしまう状況であった。 また、 実装電極に塗布した導電性接着剤の量が多い場 合には、 実装電極と電子部品の接合電極との接合面から表面張力等の作用により 導電性接着剤が流 出し、 実装電極同士が短絡したり、 ボンディング領域を覆い ワイヤーボンディングを阻害する場合があった。 また、 導電性接着剤の適切な量 の範囲が非常に狭く、 製造しにくい状況であった。
(実装電極同士が短絡する問題についての説明)
先ず、 実装電極同士が短絡する問題について説明する。 図 1 3に示すように、 実装電極同士が短絡するのを防止するための技 が提案されている。 図 1 3は、 実装電極同士が短絡するのを防 する従来技術の説明図である。
第 1の従来技術は、 平面絶縁基板 1 1 1 aと一部に孔部を設けた平面絶縁基板 1 1 1 bとを積層することで、 一部に凹陥部 1 1 3を設けた絶縁基板 1 1 1を形 成している。 この凹陥部 1 1 3に、 凹陥部 1 1 3の高さよりも低い実装電極 1 1 5を形成し、 この実装電極 1 1 5に導電性接着剤 1 1 7を介して電子部品 1 1 9 を実装している (図 1 3 ( a ) 参照)。 このように構成することで、 電子部品 1 1 9を実装するときに、 実装電極 1 1 5上に塗布された導電性接着剤 1 1 7が凹陥 部 1 1 3の段差を乗り越えて他の凹陥部 1 1 3に流れ込むことがなくなり、 実装 電極 1 1 5同士の短絡を防止するものである (特開 2 0 0 0— 2 4 4 0 9 0号公 報)。 ,
また、 第 2の従来技術は、 絶縁基板 1 2 1に電子部品 1 2 3を実装する一対の 実装電極 1 2 5を設けている。 この絶縁基板 1 2 1には、 一対の実装電極 1 2 5 に隣接して凹陥部 1 2 7が設けられている。 この凹陥部 1 2 7を設けた絶縁基板 1 2 1は、 平面絶縁基板 1 2 1 aと一部に孔部を設けた平面絶縁基板 1 2 1 bと を積層して形成している (図 1 3 (b) 参照)。 このように構成することで、 導電 性接着剤 1 2 9を用いて電子部品 1 2 3を実装電極 1 2 5に接合固着するときに、 余剰の導電性接着剤 1 2 9が凹陥部 1 2 7へ流れ込むので、 実装電極 1 2 5周辺 に流れ出すことがなく、 実装電極 1 2 5同士の短絡を防止するものである (特開 平 1 1一 2 6 1 20 5号公報)。
また、 第 3の従来技術は、 柱状の圧電振動片のー側面に溝が形成され、 この溝 の両側に電極が形成されている。 この電極の中央部、 すなわち、 圧電振動片の長 さ方向の中央部に導電性材料で形成された支持部材が設けられている。 そして、 この支持部材と絶縁基板上に設けられた実装電極とを導電性接着剤で接合固着し 、 支持部材の間に絶縁性接着剤を供給して圧電デバイスを形成している。 このよ うに構成することにより、 支持部材の間に導電性接着剤が流れ出ても絶縁性接着 剤で遮断して、 実装電極同士の短絡を防止するものである (特開平 1 1 - 1 1 2 2 7 9号公報)。
また、 第 4の従来技術は、 絶縁基板 1 3 1上に電子部品 1 3 3を実装する一対 の実装電極 1 3 5が形成されている。 この実装電極 1 3 5には、 実装電極 1 3 5 同士が対向する辺の反対側となる外方側辺に、 実装電極 1 3 5内部へ向けて切り 欠き部 1 3 7が形成されている(図 1 3 (c )参照)。このように構成することで、 実装電極 1 3 5上に導電性接着剤を塗布して電子部品 1 3 3を実装するときに、 余剰な導電性接着剤が切り欠き部 1 3 7に引き寄せられるので実装電極 1 3 5間 に流れ出ることがなく、 実装電極 1 3 5同士の短絡を防止するものである (特開 20 00 - 1 3 8 3 3 9号公報)。
しかしながら、 特開 2000 - 2440 9 0号公報および特開平 1 1— 2 6 1 20 5号公報に記載の発明では、 平面絶縁基板と孔部が設けられた平面絶縁基板 とを積層させて絶縁基板を形成しなければならず、 単層の絶縁基板に比べて製造 コストが高くなり、 製造工程も増える問題点がある。 また、 特開平 1 1一 1 1 2 2 7 9号公報に記載の発明では、 圧電振動片に接合部材を設けて圧電振動片を支 持しているので、 圧電振動片の支持部が複雑な形状となり、 従来の圧電振動片等 に比べて製造コストが高くなる問題点がある。 また、 特開 2 0 0 0— 1 3 8 3 3 9号公報に記載の発明では、 実装電極に切り欠き部が設けられているために、 電 子部品を接合する面積が減少し、 接着強度が小さくなる問題点がある。
(ボンディング領域を覆う問題についての説明)
次に、 ボンディング領域を覆いワイヤーボンディングを阻害する問題について 説明する。
導電パターン上に電子部品を実装するには、 単層のメタライズ層上に設けられ た接合領域の表面に転写またはデイスペンサを用いて導電性接合材を塗布し、 そ の後に電子部品を載置して接合固着している。 接合領域に導電性接合材を多量に 塗布してしまつた後に電子部品を載置すると、 接合領域と電子部品との接合面か ら導電性接合材が導電パターンに沿って流れ出し、 ボンディング領域を覆ってし まう、 またはワイヤボンディングを施せる部分が非常に狭くなつてしまう問題が あった。
そして、 ボンディング領域を導電性接合材が覆ってしまうとワイヤボンディン グを施せない場合があり、 またワイヤボンディングできた場合であっても、 ポ ンディングワイヤとボンディング領域との間に形成される導電性接合材の合金層 の純度、 あるいは不純物が入るか入らないかでボンディングの信頼性が変わる問 題があった。 すなわち、 ワイヤボンディングできた場合でも、 ボンディングワイ ャと導電パターンとの間の接合強度が低下する問題があり、 また見掛け上接合し ていてもエージングにより電気導通が取れなくなる問題があった。 さらに、 ボン デイングワイヤとボンディング領域との間に接合強度があっても導通抵抗を持ち 、 容量変化を起こす問題があった。
また、 転写またはデイスペンサを用いて導電性接合材を塗布する方法では、 導 電性接合材の量を制御および管理することが難しいために、 正確な量を塗布する には手間が掛り、 コストも高くなつてしまう問題点があった。
本発明は上記問題点を解決するためになされたもので、 ボンディング領域を除 く実装電極と電子部品とを接合固着するのに用いる導電性接着剤の量の許容範囲 を広くしても実装電極同士の短絡がなく、 またワイヤボンディング電極またはボ ンデイング領域を覆うことがなく、 低コス トで容易に製造可能な実装電極、 パッ ケージ、 デバイスおよびそのデバイスの製造方法を提供することを目的とする。 発明の開示
本発明の実装電極は、 絶縁基板上に設けられ、 電子部品を電気的に接合する導 電パターンを有する実装電極において、 前記導電パターンは、 積層した複数のメ タラィズ層で形成されることを特徴とする。
さらに、 前記導電パターンは、 電子部品に設けられた接合電極の面積よりも大 きいことを特徴とする。
また、 前記導電パターンを階段状に積層し、 ピラミッド状に形成したことを特 徴とする。
また、 前記実装電極同士が対向する側の前記導電パターンを階段状に積層した ことを特徴とする。
また、 前記実装電極同士が対向する側の前記導電パターン側面を揃えて積層し たことを特徴とする。
また、 前記実装電極の積層したメタライズ層の厚さが 4 0 μ ηιより厚いことを 特徴とする。
また、 前記導電パターンは、 ボンデイングワイャを接合するポンディング領域 を有し、 前記ボンディング領域にメタラィズ層を積層してワイヤボンディング電 極を形成したことを特徴とする。 '
また、 前記ワイヤボンディング電極は、 導電性接合材を介して電子部品を接合 する接合領域の側が凸状に形成してあることを特徴とする。
また、 前記導電パターンは、:ボンディングワイヤを接合するボンディング領域 と、 導電性接合材を介して電子部品を接合する接合領域とを有し、 前記ボンディ ング領域と前記接合領域との間に、 前記ボンディング領域へ前記接合材が流入す るのを阻止する凸部を設けたことを特徴とする。
また、 前記ボンディング領域は、 積層したメタライズ層によるワイヤボンディ ング電極が形成してあることを特徴とする。
また、 前記ワイヤボンディング電極は、 前記接合領域の側が凸状に形成してあ ることを特徴とする。
また、 前記凸部は前記接合領域の側が閉じたコ字状に形成したことを特徴とす る。 '
また、前記凸部は前記接合領域に向けて凸状に形成してあることを特敫とする。 本発明のパッケージは、 前述の実装電極を、 パッケージベース上に設けたこと を特徴とする。
さらに、 前記パッケージベースは、 セラミックで形成されていることを特徴と する。
本発明のデバイスは、 前述のパッケージを用いるとともに、 パッケージベース 上に設けられた実装電極に導電性接着剤を介して電子部品を接合固着したこと特 徴とする。
さらに、 前記導電性接着剤は導電フィラーを含有する接着剤または半田である ことを特徴とする。
本発明のデバイスは、 前述のパッケージを用いるとともに、 パッケージベース 上に設けられた接合領域に導電性接合材を用いて電子部品を接合し、 ワイヤボン ディング電極またはボンディング領域にワイヤボンドを施したことを特徴とする。 また、 前記デバイスは、 圧電振動片または弾性表面波共振子を実装した圧電デ バイスであることを特徴とする。
本発明のデバイスの製造方法は、 絶縁基板上にメタライズ層を積層して、 電子 部品を接合する導電パターンを有する実装電極を形成する工程と、 前記実装電極 に導電性接着剤を介して電子部品を実装する工程と、を有することを特徴とする。 さらに、 前記実装電極を形成する工程は、 前記導電パターン上の一部にメタラ ィズ層を積層してワイヤボンディング電極を形成する工程および/または電子部 品を接合する接合領域とボンディングワイヤを接合するポンディング領域との間 にメタライズによる凸部を形成する工程を有し、前記電子部品を実装する工程は、 前記接合領域に導電性接合材を用いて電子部品を接合する工程と、 前記ワイヤボ ンディング電極にワイヤポンドを施す工程とを有することを特徴とする。 図面の簡単な説明
【図 1】 第 1の実施形態に係る実装電極の平面形状を説明する図。
【図 2】 第 1の実施 態に係る実装電極の平面形状を説明する図。
【図 3】 圧電発振器の断面図。
【図 4】 (a ) 〜 (C ) は、 第 1の実施形態に係る実装電極の第 1〜第 3の変 形例を説明する図。
【図 5】 第 1の実施形態に係る実装電極の第 5の変形例を説明する図。
【図 6】 第 2の実施形態に係るボンディング領域の平面形状を説明する図。 【図 7】 第 3の実施形態に係る導電パターンの側面形状を説明する図。
【図 8】 第 3の実施形態に係る導電パターンの平面形状を説明する図。
【図 9】 (a ) 〜 (c ) は、 第 3の実施形態に係るワイヤボンディング電極の 平面形状を説明する図。
【図 1 0】 圧電発振器の断面図。
【図 1 1】 (a ) 〜 (e ) は、 第 4の実施形態に係るボンディング領域の平面 形状を説明する図。
【図 1 2】 (a )、 ( b ) は、 従来技術に係る圧電デバイスの説明図。
【図 1 3】 ( a ) 〜 ( c ) は、 実装電極同士が短絡するのを防止する従来技術 を説明する図。 発明を実施するための最良の形態
以下に本発明に係る実装電極、 パッケージ、 デバイスおよびそのデバイスの製 造方法について説明する。 なお、 以下に記載するものは本発明の実施の一形態に すぎず、 本発明はこれに限定されるものでない。
最初に、 第 1の実施形態について説明する。 図 1に第 1の実施形態に係る実装 電極の側面形状を説明する図を、 図 2に実装電極の平面形状を説明する図を示す 。 セラミックや樹脂等の絶縁基板 1 1上に電子部品 1 5を電気的に接合する導電 パターンからなる実装電極 1 3が形成されている。 この実装電極 1 3は、 電子部 品 1 5の底面に設けられた接合電極 (図示せず) に合わせて形成されており、 メ タラィズ層 1 7を階段状に積層させてビラミッド状に形成した上に金属薄膜 (図 示せず) を形成して、 絶縁基板 1 1の表面と電子部品 1 5の底面との間隔をあけ る構成である。
前記メタライズ層 1 7は、 絶縁基板 1 1上に第 1メタライズ層 1 7 aが形成さ れ、 この上に第 1メタライズ層 1 7 aよりも表面積が小さく、 前記接合電極の表 面積よりも大きいまたは表面積と同じ大きさの第 2メタライズ層 1 7 bを形成し た 2層の構成である。 なお、 メタライズ層 1 7は 2層に限定されることはなく、 使用状況に応じて複数のメタライズ層を積層すればよい。
そして、 前記メタライズ層 1 7は厚膜印刷や成膜法によりメタライズされ、 例 えばタングステンやモリブデン等の金属のメタライズ層 1 7を形成している。 こ のメタライズ層の厚さは、 例えば約 2 0 i mであり、 メタライズ層を 2層積層し た場合の厚さは約 4 0 /z mとなる。 また、 前記金属薄膜はメツキ等により形成さ れ、 例えばニッケルメツキを施した上に金メツキを施して形成している。
このような実装電極 1 3に電子部品 1 5を実装するには、 実装電極 1 3の前記 金属薄膜上に転写またはデイスペンサを用いて導電性接合材としての導電性接着 剤 1 9を塗布した後に、 電子部品 1 5を載置して接合固着している。 この電子部 品 1 5は表面実装型であり、 種類はデバイスによって適宜選択して実装すればよ く、例えば抵抗、 コンデンサ、インダクタ、 バリキャップ等が挙げられる。 また、 導電性接着剤 1 9は、 例えば銀、 金、 アルミニウムまたはニッケル等の導電性を 有するフィラーを含有する接着剤を用いればよく、 前記金属薄膜の材質等を考慮 してフィラーの材質を適宜選択すればよい。 また、 フィラーを含有する接着剤の 他に半田を用いることもできる。
また、 前記金属薄膜の表面積は前記接合電極の表面積よりも大きいので、 前記 接合電極から前記金属薄膜が電子部品 1 5の外側にはみ出るように実装電極 1 3 を形成すると、 前記接合電極の側面にサイドフィレットが形成される。 このサイ ドフィレットにより、 実装電極 1 3と電子部品 1 5の前記接合電極との接合を、 外観から簡単に確認することができる。
このような構成の実装電極 1 3をセラミックパッケージのベース部上に形成す れば、 複数の電子部品をパッケ ^ジ内部に実装したデバイスとすることができる 。 特に、 パッケージ内部に圧電振動片または弾性表面波共振子を実装すると圧電 デバイスを形成することができ、 また、 パッケージに圧電振動片を実装するとと もに、 半導体集積回路等を実装すると圧電発振器を形成することができる。 図 3 に圧電発振器の断面図を示す。 この圧電発振器 5 0のパッケージベース 5 2は、 平面のセラミック絶縁基板 5 2 aに、 枠幅の異なる複数の枠型のセラミック絶縁 基板 5 2 b , 5 2 cを積層して形成される。 このパッケージベース 5 2の内側下 段に上述した実装電極 1 3を設け、 この実装電極 1 3上に電子部品 1 5を実装し ている。 また、 中段には圧電振動片 5 4を実装するマウント電極 5 6が形成され 、 導電性接着剤 5 8を介して圧電振動片 5 4が実装されている。 そして、 上段に はパッケージ 6 0を封止するリツド 6 2が接合され、 上述したように圧電発振器 5 0が構成されている。 なお、 マウント電極 5 6も実装電極 1 3と同様に、 メタ ライズ層を積層して形成することもできる。
また、 このような構成の実装電極 1 3は、 プリント基板やハイブリッド集積回 路等の絶縁基板上に表面実装される電子部品の接合固着に用いることもできる。 このような構成により、 実装電極 1 3はメタライズ層 1 7を積層して形成して いるので、 絶縁基板 1 1表面と電子部品 1 5との間隔を広くすることができる。 そして、 電子部品 1 5を実装電極 1 3に接合固着しても、 絶縁基板 1 1表面と電 子部品 1 5との間隔が広いために絶縁基板 1 1と電子部品 1 5との間で作用する 表面張力の影響が非常に少なくなり、 実装電極 1 3と前記接合竃極の間に塗布さ れた導電性接着剤 1 9が他方の実装電極 1 3へ向けて流れ出ることがない。
また、 実装電極 1 3上に塗布する導電性接着剤 1 9の量が多ぐて、 電子部品 1 5の前記接合電極と実装電極 1 3の接合面から導電性接着剤 1 9がはみ出しても 、 前記間隔が広いために表面張力の影響が非常に少なくなり、 導電性接着剤 1 9 が他方の実装電極 1 3へ向けて流れ出ることがない。 このため、 実装電極 1 3か らはみ出した導電性接着剤は実装電極 1 3の近傍で固まり、 他方の実装電極 1 3 へ向けて流れ出ることがない。
これにより、 導電性接着剤 1 9の塗布する量が幅広い範囲で使用することがで き、 従来の転写またはデイスペンサを用いて導電性接着剤 1 9を塗布することが できる。 よって、 実装電極]: 3から流れ出た導電性接着剤 1 9が他方の実装電極 1 3と 接触することがなく、 実装電極 1 3同士の短絡を防止することができる。
また、 第 2メタライズ層の表面は電子部品に設けられた前記接合電極の表面積 よりも大きい、 または表面積と同じ大きさを有しているので、 実装電極と電子部 品とを確実に接合する強度を保つことができる。
また、 実装電極 1 3同士の短絡をメタライズ層 1 7の厚さを高くするだけで防 ぐことができるので、 実装電極に切り欠き部等の形状変形を加える必要がない。 このため、 実装電極 1 3と電子部品 1 5とを接合固着する十分な強度の接合面積 を確保できる。
この実施形準では、 単層の絶縁基板 1 1上にメタライズ層 1 7を積層して実装 電極 1 3を形成すれば実装電極 1 3同士の短絡を防止することができるので、 従 来技術に比べて製造工程が簡易であり、 製造コストも低くすることができる。 ま た、 デバイスの信頼性を高めることができる。 なお、 絶縁基板 1 1は単層だけで なく、 デバイスの使用目的により複数の平面絶縁基板を積層して形成した絶縁基 板上に実装電極を設けることもできる。
また、 実装電極 1 3の形状はピラミッド状に構成する形態だけでなく、 他の形 状とすることができる。 図 4に実装電極 1 3の変形例を示す。 図 4 ( a ) に示す 第 1の変形例は、 実装電極 7 0が互いに向い合う側面 7 1およびこの側面に対し て横方向にある横側面 7 2を階段状に形成したものである。 また図 4 ( b ) に示 す第 2の変形例は、 実装電極 7 5が互いに向い合う側面 7 6およびこの側面と反 対に位置する後側面 7 7を階段状に形成するものである。 また図 4 ( c ) に示す 第 3の変形例は、 実装電極 8 0が互いに対向する側面 8 1およびこの側面と反対 に位置する後側面 8 2に、 実装電極 8 0の内側へ向かって第 2メタライズ層 8 4 に凹陥部 8 3 a, 8 3 bを設けた構成である。 そして実装電極 8 0同士が対向す る側に設けられた凹陥部 8 3 aは、 実装電極 8 0に実装される電子部品 8 5の下 部に設けられるとともに、 電子部品 8 5の接合電極 (図示しない) と実装電極 8 0とが接合される箇所の手前まで延びて形成されている。 また後側面 8 2に設け られた凹陥部 8 3 bは、 電子部品 8 5の前記接合電極と実装電極 8 0とが接合さ れる箇所の手前まで延びて形成されている。 この凹陥部 8 3 a , 8 3 bは実装電 極 8 0と電子部品 8 5とを接合する実装面に設けられていないので、 実装電極 8 0と電子部品 8 5との接合強度が低下しない。 また図 5に実装電極の第 5の変形 例を示す。 第 5の変形例は実装電極 2 1同士が対向する側面のメタライズ層のみ を階段状に形成したものである。 実装電極 2 1同士が対向する場合、 例えば複数 の実装電極 2 1で電子部品 1 5を絶縁基板 1 1に実装するときは、 実装電極 2 1 のメタライズ層 2 3が対向する側面のみを階段状にして積層すればよく、 他の部 分は上述したビラミッド状の実装電極 1 3の構成と同じにすればよい。
次に、 第 2の実施形態について説明する。 第 2の実施形態は、 第 1の実施形態 と実装電極の形状のみが異なるので、 異なる部分のみ説明し同一部分の説明を略 する。 図 6に第 2の実施形態に係る実装電極の側面形状を説明する図を示す。 こ の実装電極 3 1は、 互いに対向するメタライズ層 3 3の側面を揃えて積層し、 こ のメタライズ層 3 3上に金属薄膜 (図示しない) を 成して、 絶縁基板 3 5の表 面と電子部品 3 7の底面との間隔をあける構成であ 。 このメタライズ層 3 3の 厚さの一例として、 単層で約 2 0 μ mのものがあり、 このメタライズ層を 2層積 層した場合の厚さは約 4 0 μ ιηとなる。 このメタライズ層 3 3は、 使用状況に応 じて複数のメタライズ層を積層すればよい。
このような構成により、 実装電極 3 1はメタライズ層 3 3を積層して形成して いるので、 絶縁基板 3 5の表面と電子部品 3 7の底面との間隔を広くすることが できる。 そして、 電子部品 3 7を実装電極 3 1に接合固着しても、 絶縁基板 3 5 表面と電子部品 3 7との間隔が広いために絶縁基板 3 5表面と電子部品 3 7との 間で作用する表面張力の影響が非常に少なく、 実装電極 3 1上に塗布された導電 性接着剤 3 9が他方の実装電極 3 1へ向けて流れ出ることがない。 また、 電子部 品 3 7を実装電極 3 1に接合固着する導電性接着剤 3 9の塗布する量が多くて、 電子部品 3 7の接合電極 (図示せず) と実装電極 3 1との接合面から導電性接着 剤 3 9がはみ出しても、 前記間隔が広いために表面張力の影響が非常に少なくな る。 また、 メタライズ層 3 3の側面を揃えて積層しているので、 第 1の実施形態 に比べて絶縁基板 3 5の表面と、 電子部品 3 7の底面と、 実装電極 3 1の側面で 構成される体積が広く、 前記接合面からはみ出した導電性接着材は実装電極のよ り近傍で固まり、 他方の実装電極 3 1へ向けて流れ出ることがない。 これにより 、 導電性接着剤 3 9の塗布する量が幅広い範囲で使用することができ、 実装電極 3 1同士の短絡を防止することができる。
次に、 第 3の実施形態について説明する。 図 7に第 3の実施形態に係る導電パ ターンの側面図を示し、 図 8に導電パターンの平面図を示す。 導電パターン 1 0 は主に絶縁基板 1 2上に形成された第 1メタライズ層 1 4、 および第 1メタライ ズ層 1 4の上面の一部に形成された第 2メタライズ層 1 6から構成されている。 第 1メタライズ層 1 4は厚膜印刷等を用いて、 例えばタングステンまたはモリ ブデン等の金属をメタライズした構成である。 そして、 第 1メタライズ層 1 4の 上面には、 電子部品 1 8を接合する接合領域 2 0およびボンディングワイヤ 2 6 を圧着接合するワイヤボンディング電極 2 2が設けられている。 この接合領域 2 0およびワイヤボンディング電極 2 2は、 接合される電子部品 1 8等の配置に合 わせて形成されている。
ワイヤボンディング電極 2 2は、 第 1メタライズ層 1 4の上面のワイヤボンド を施す箇所に第 2メタライズ層 1 6を積層し、 この第 2メタライズ層 1 6の上面 に金属薄膜 (図示しない) を設けてなる構成である。 この第 2メタライズ層 1 6 は第 1メタライズ層 1 4と同様にして形成される。 そして、 第 2メタライズ層 1 6の厚さは接合領域 2 0からの距離や、 接合領域 2 0から流れて来る導電性接合 材 2 4の厚さを考慮して適宜変更すればよい。 また、 前記金属薄膜は、 例えば二 ッケルメツキを施した上に金メツキを施して形成されている。
また、 ワイヤボンディング電極 2 2の形状は如何なるものでもよい。 図 9にヮ ィャボンディング電極 2 2の平面形状の説明図を示す。 第 1メタライズ層 1 4上 に形成される第 2メタライズ層 1 6は、 例えば矩形 (図 9 ( a ) )、 電子部品 1 8 を接合する接合領域の側(図面左側) が凸状に形成してある五角形(図 9 ( b ) )、 あるいは円形 (図 9 ( c ) ) の形状にでき、 これによりワイヤボンディング電極 2 2が形成される。
接合領域 2 0は電子部品 1 8を接合する箇所の第 1メタライズ層 1 4の上面に 第 2メタライズ層 1 6を積層し、 この第 2メタライズ層 1 6の上に金属薄膜 (図 示しない) を設けてなる構成である。 これは、 上述したワイヤボンディング電極 2 2と同様にして形成すればよい。 また、 接合領域 2 0は、 第 1メタライズ層 1 4上へ直接に金属薄膜を設ける構成にすることもできる。
そして、 導電パターン 1 0上に電子部品 1 8を接合するには、 接合領域 2 0上 に転写またはデイスペンサを用いて導電性接合材 2 4を塗布した後に、 電子部品 1 8を載置して接合固着している。 転写またはデイスペンサを用いて導電性接合 材 2 4を塗布するには、 塗布する量を制御することが難しいので多量に塗布して しまう場合がある。 このとき、 導電性接合材 2 4が接合領域 2 0と電子部品 1 8 との接合面から流れ出し、 導電パターン 1 0に沿ってワイヤボンディング電極 2 2の方へ流れるが、 流れて来る導電性接合材の厚さよりも第 2メタライズ層 1 6 が厚いので、 導電性接合材が第 2メタライズ層 1 6を乗り越えてワイヤボンディ ング電極 2 2の表面を覆うことがない。 なお、 電子部品 1 8はデバイスによって 適宜選択して実装すればよく、 例えば抵抗、 コンデンサ、 インダクタ、 バリキヤ ップ等が挙げられる。
また、 ワイヤボンディング電極 2 2上へワイヤポンドするには、 ボンディング マシン等を用いてボンディングワイヤ 2 6を圧着接合している。
このような構成の導電パターン 1 0を、 セラミック等のパッケージベース上に 形成すれば、 複数の電子部品 1 8をパッケージ内部に実装したデバィスとするこ とができる。 また、 パッケージ内部に圧電振動片または弾性表面波共振子を実装 すると圧電デバイスを形成することができ、 さらに、 パッケージ内部に圧電振動 片を実装するとともに、 半導体集積回路等を実装すると圧電発振器を形成するこ とができる。 図 1 0に圧電発振器の断面図を示す。 この圧電発振器 3 0のパッケ ージベース 3 2は、 平面のセラミック絶縁基板 3 2 aに、 枠幅の異なる複数の枠 型のセラミック絶縁基板 3 2 b, 3 2 cを積層して形成される。 このパッケージ ベース 3 2の内側最下段に上述した導電パターン 1 0を複数形成し、 この導電パ ターン 1 0上の接合領域 2 0に導電性接合材を用いて電子部品 1 8 aを接合固着 している。 また、 ワイヤボンディング電極 2 2には他の電子部品 1 8 bと導通す るボンディングワイヤ 2 6がボンディングされている。 また、 パッケージベース 3 2の中段には圧電振動片 3 4を実装するマウント電極 3 6が形成され、 導電性 接合材 3 8を用いて圧電振動片 3 4が接合固着されている。 そして、 上段にはパ ッケージベース 3 2の内部を封止するリツド 4 0が接合されている。 このような 構成により圧電発振器 3 0が形成されている。
このような構成によれば、 ワイヤボンディング電極 2 2は第 1メタライズ層 1 4上に第 2メタライズ層 1 6を積層しで形成されているので、 ワイヤポンディン グ電極 2 2の表面を第 1メタライズ層 1 4の上面よりも高い位置に設けることが できる。 そして、 接合領域 2 0と電子部品 1 8とを接合固着する導電性接合材 2 4が導電パターン 1 0に沿って流れ出ても、 流れ出た導電性接合材の厚さよりも ワイヤボンディング電極 2 2の表面が高い位置にあるので、 導電性接合材が第 2 メタライズ層 1 6を乗り越えてワイヤボンディング電極 2 2の表面を覆うことが ない。
また、 導電性接合材 2 4を多量に接合領域 2 0上へ塗布しても、 流れ出した導 電性接合材 2 4によってワイヤボンディング電極 2 2が覆われることがないので、 導電性接合材 2 4の塗布する量を幅広い範囲で使用することができる。 よって、 導電性接合材 2 4の塗布する量や、 接合領域 2 0とワイヤボンディング電極 2 2 との距離にかかわらず、 ワイヤボンディング電極 2 2にワイヤボンドすることが できる。
また、 導電性接合材 2 4がワイヤボンディング電極 2 2の表面を覆うのを防止 するのに、 第 1メタライズ層 1 4上に第 2メタライズ層 1 6を設けるだけなので 、 容易かつ低コストに製造することができる。
また、 第 2メタライズ層 1 6の形状を、 電子部品 1 8側を凸状に形成してある 五角形や円形 (図 9参照) にすると、 導電パターン 1 0に沿って流れ出した導電 性接合材を低抵抗で左右に分けることができ、 ワイヤボンディング電極 2 2の表 面が導電性接合材 2 4で覆われることがない。
次に、 第 4の実施形態について説明する。 図 1 1に第 4の実施形態に係る導電 パターンの平面図を示す。 なお、 この図はボンディング領域付近のみを示してい る。 導電パターン 1 5 0は、 主に絶縁基板 (図示しない) 上に第 1メタライズ層 1 5 2が形成され、 この第 1メタライズ層 1 5 2の上面に接合領域(図示しない) およびボンディング領域 1 5 4が設けられ、 これらの領域上には金属薄膜 (図示 しない) が形成されてなる構成である。
そして、 前記接合領域とボンディング領域 1 5 4との間の第 1メタライズ層 1 5 2上に、 第 1メタライズ層 1 5 2の幅方向を横切る凸部 1 5 6が設けられ、 前 記接合領域側とボンディング領域 1 5 4側とを分割する構成である。 前記凸部 1 5 6は 1個または複数個を設けることができ、 直線や、 前記接合領域に向けて凸 状に形成した形状とすることができる (図 1 1 ( a ) 〜 (c ) 参照)。 凸部 1 5 6 を第 1メタライズ層 1 5 2上に設ける個数は、 接合領域とボンディング領域との 距離、 あるいは導電性接合材の量により適宜設ければよい。 なお、 接合領域とボ ンデイング領域との距離が近い場合、 あるいは導電性接合材が多い場合は、 複数 の凸部を設ければよい。 また、 接合領域と反対側 (図面右側) が開口したコ字型 に凸部 1 5 6を形成して、 ボンディング領域 1 5 4を囲むように設けることもで きる (図 1 1 ( d ) 参照)。 コ字型をした凸部 1 5 6は、 一辺が開口しているので ボンディングマシンによりボンディングワイヤを圧着接合することができ、 接合 したボンディングワイヤに悪影響を及ぼすことがない。
このような凸部 1 5 6の高さは前記接合領域からの距離や、 前記接合領域から 流れて来る導電性接合材の高さを考慮して適宜変更すればよい。
このように構成される導電パターン 1 5 0の第 1メタライズ層 1 5 2および凸 部 1 5 6は、 厚膜印刷等を用いて、 例えばタングステンまたはモリブデン等の-金 属をメタライズして形成されている。 また、 前記金属薄膜は、 例えばニッケルメ ツキを施した上に金メツキを施して形成されている。
また、 セラミック等のパッケージベース上に、 上述した導電パターン 1 5 0を 設けてパッケージを形成することができる。 さらに、 パッケージベースに圧電振 動片ゃ弾性表面波共振子を実装すれば圧電デバイスを形成することができる。 な お、 パッケージゃ圧電デバイスの形成方法等は、 第 3の実施形態と同様にして形 成すればよい。
このような構成によれば、 ボンディング領域 1 5 4は第 1メタライズ層 1 5 2 上に設けられた凸部 1 5 6によって接合領域側と分割されている。 このため、 前 記接合領域に電子部品 (図示しない) を接合固着する導電性接合材が導電パター ン 1 5 0に沿って流れ出しても、 凸部 1 5 6が堰の役割をするのでボンディング 領域 1 5 4へ導電性接合材が流れ込むことがない。 また、 導電性接合材を多量に 前記接合領域上へ塗布しても、 前記接合領域から流れ出した導電性接合材によつ てボンディング領域 1 5 4が覆われることがないので、 導電性接合材の塗布する 量を幅広い範囲で使用することができる。よって、導電性接合材の塗布する量や、 接合領域とボンディング領域 1 5 4との距離にかかわらず、 ボンディング領域 1 5 4にワイヤボンドを施すことができる。
また、導電性接合材がボンディング領域 1 5 4へ流れ込むことを防止するのに、 第 1メタライズ層 1 5 2上へメタライズによって凸部 1 5 6を設けるだけなので、 容易かつ低コストに製造することができる。
なお、 導電性接合材としては、 樹脂基剤に導電性のフィラーを含有する導電性 接着剤、 はんだなどを用いることができる。
第 4の実施形態では第 1メタライズ層 1 5 2上に凸部 1 5 6を設ける構成とし たが、 第 1メタライズ層 1 5 2上の金属薄膜を形成していないボンディング領域 1 5 7上に、 第 3の実施形態で説明した第 2メタライズ層 1 5 8を積層するとと もに金属薄膜 (図示しない) を形成して、 ワイヤボンディング電極 1 6 0を形成 する構成にできる。 そして、 このワイヤボンディング電極 1 6 0と前記接合領域 との間に上述した凸部 1 6 2を設ける構成としてもよい (図 1 1 ( e ) 参照)。 こ の構成においても、 第 1メタライズ層 1 5 2に沿って流れ込む導電性接合材を凸 部 1 6 2で阻むことができ、 また凸部 1 6 2を乗り越えて導電性接合材が流れる 場合でも、 ワイヤボンディング電極 1 6 0の表面は導電性接合材の厚さよりも高 い位置にあるので前記表面が導電性接合材に覆われることがない。 なお、 ワイヤ ボンディング電極 1 6 0は第 3の実施形態で説明した形状を用いることができ、 凸部 1 6 2は第 4の実施形態で説明した形状を用いることができる。

Claims

請求の範囲
I . 絶縁基板上に設けられ、 電子部品を電気的に接合する導電パターンを有する 実装電極において、 前記導電パターンは、 積層した複数のメタライズ層で形成さ れることを特徴とする実装電極。
2 . 請求の範囲 1記載の実装電極において、 前記導電パターンは、 電子部品に設 ' けられた接合電極の面積よりも大きいことを特徴とする実装電極。
3 . 請求の範囲 1または 2記載の実装電極において、 前記導電パターンを階段状 に積層し、 ピラミッド状に形成したことを特徴とする実装電極。
4 . 請求の範囲 1または 2記載の実装電極において、 前記実装電極同士が対向す る側の前記導電パターンを階段状に積層したことを特徴とする実装電極。
5 . 請求の範囲 1または 2記載の実装電極において、 前記実装電極同士が対向す る側の前記導電パターン側面を揃えて積層したことを特徴とする実装電極。
6 . 請求の範囲 1ないし 5のいずれかに記載の実装電極において、 前記実装電極 の積層したメタライズ層の厚さが 4 0 μ mより厚いことを特徴とする実装電極。
7 . 請求の範囲 1記載の実装電極において、 前記導電パターンは、 ボンディング ワイヤを接合するボンディング領域を有し、 前記ボンディング領域にメタライズ 層を積層してワイヤボンディング電極を形成したことを特徴とする実装電極。
8 . 請求の範囲 7記載の実装電極において、 前記ワイヤボンディング電極は、 導 電性接合材を介して電子部品を接合する接合領域の側が凸状に形成してあること を特徴とする実装電極。
9 . 請求の範囲 1記載の実装電極において、 前記導電パターンは、 ボンディング ワイヤを接合するボンディング領域と、 導電性接合材を介して電子部品を接合す る接合領域とを有し、 前記ボンディング領域と前記接合領域との間に、 前記ボン ディング領域へ前記接合材が流入するのを阻止する凸部を設けたことを特徴とす る実装電極。
1 0 . 請求の範囲 9記載の実装電極において、 前記ボンディング領域は、 積層し たメタライズ層によるワイヤボンディ グ電極が形成してあることを特徴とする 実装電極。
I I .請求の範囲 1 0記載の実装電極において、前記ワイヤボンディング電極は、 前記接合領域の側が凸状に形成してあることを特徴とする実装電極。
1 2 . 請求の範囲 9ないし 1 1のいずれかに記載の実装電極において、 前記凸部 は前記接合領域の側が閉じたコ字状に形成したことを特徴とする実装電極。
1 3 . 請求の範囲 9ないし 1 1のいずれかに記載の実装電極において、 前記凸部 は前記接合領域に向けて凸状に形成してあることを特徴とする実装電極。
1 4 . 請求の範囲 1ないし 1 3のいずれかに記載の実装電極を、 パッケージベー ス上に設けたことを特徴とするパッケージ。
1 5 . 請求の範囲 1 4記載のパッケージにおいて、 前記パッケージベースは、 セ ラミックで形成されていることを特徴とするパッケージ。
1 6 . 請求の範囲 1 4または 1 5に記載のパッケージを用いるとともに、 パッケ ージベース上に設けられた実装電極に導電性接着剤を介して電子部品を接合固着 したこと特徴とするデバイス。
1 7 . 請求の範囲 1 6記載のデバイスにおいて、 前記導電性接着剤は導電フイラ 一を含有する接着剤または半田であることを特徴とするデバイス。
1 8 . 請求の範囲 1 4または 1 5に記載のパッケージを用いるとともに、 パッケ ージベース上に設けられた接合領域に導電性接合材を用いて電子部品を接合し、 ワイヤボンディング電極またはボンディング領域にワイヤボンドを施したことを 特徴とするデバイス。
1 9 . 請求の範囲 1 6ないし 1 8のいずれかに記載のデバイスは、 圧電振動片ま たは弹性表面波共振子を実装した圧電デバイスであることを特徴とするデバイス。 2 0 . 絶縁基板上にメタライズ層を積層して、 電子部品を接合する導電パターン を有する実装電極を形成する工程と、 前記実装電極に導電性接着剤を介して電子 部品を実装する工程と、 を有することを特徴とするデバイスの製造方法。
2 1 . 請求の範囲 2 0記載のデバイスの製造方法において、 前記実装電極を形成 する工程は、 前記導電パターン上の一部にメタライズ層を積層してワイヤボンデ ィング電極を形成する工程およびノまたは電子部品を接合する接合領域とポンデ ィングワイヤを接合するボンディング領域との間にメタライズによる凸部を形成 する工程を有し、 前記電子部品を実装する工程は、 前記接合領域に導電性接合材 を用いて電子部品を接合する工程と、 前記ワイヤボンディング電極にワイヤボン ドを施す工程とを有することを特徴とするデバイスの製造方法。 ·
PCT/JP2004/009699 2003-07-02 2004-07-01 実装電極、パッケージ、デバイスおよびデバイスの製造方法 Ceased WO2005004565A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
EP04747168A EP1651020A4 (en) 2003-07-02 2004-07-01 CAPSULE ELECTRODE, CAPSULATION, DEVICE AND PROCESS FOR COMPONENT MANUFACTURING
JP2005511411A JPWO2005004565A1 (ja) 2003-07-02 2004-07-01 実装電極、パッケージ、デバイスおよびデバイスの製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2003-190441 2003-07-02
JP2003190441 2003-07-02
JP2003191154 2003-07-03
JP2003-191154 2003-07-03

Publications (1)

Publication Number Publication Date
WO2005004565A1 true WO2005004565A1 (ja) 2005-01-13

Family

ID=33566751

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/009699 Ceased WO2005004565A1 (ja) 2003-07-02 2004-07-01 実装電極、パッケージ、デバイスおよびデバイスの製造方法

Country Status (4)

Country Link
US (1) US20050056458A1 (ja)
EP (1) EP1651020A4 (ja)
JP (1) JPWO2005004565A1 (ja)
WO (1) WO2005004565A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227055A (ja) * 2007-03-12 2008-09-25 Mitsubishi Electric Corp 回路基板
WO2015016173A1 (ja) * 2013-07-29 2015-02-05 京セラ株式会社 配線基板、リード付き配線基板および電子装置
WO2017195572A1 (ja) * 2016-05-09 2017-11-16 株式会社村田製作所 セラミック電子部品

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102004010396A1 (de) * 2004-03-03 2005-09-29 Infineon Technologies Ag Sende-/Empfangsfilter und ein Verfahren zum Herstellen desselben
JP5150076B2 (ja) * 2006-09-15 2013-02-20 株式会社豊田自動織機 表面実装用電子部品の表面実装構造
JP4962217B2 (ja) * 2007-08-28 2012-06-27 富士通株式会社 プリント配線基板及び電子装置製造方法
GB2453765A (en) 2007-10-18 2009-04-22 Novalia Ltd Product packaging with printed circuit and means for preventing a short circuit
EP2290676A4 (en) * 2008-06-12 2012-01-11 Mitsubishi Materials Corp METHOD FOR CONNECTING A SUBSTRATE AND MOUNTING OBJECT WITH SOLDERING PASTE
US8759713B2 (en) * 2009-06-14 2014-06-24 Terepac Corporation Methods for interconnecting bonding pads between components
KR20120131726A (ko) * 2011-05-26 2012-12-05 삼성전기주식회사 적층형 캐패시터 및 그 제조방법
KR101460027B1 (ko) * 2013-03-15 2014-11-12 지스마트 주식회사 패턴간의 간섭을 방지하는 패턴 안전장치
JP2015039133A (ja) * 2013-08-19 2015-02-26 日本特殊陶業株式会社 パッケージ
JP6206266B2 (ja) * 2014-03-14 2017-10-04 東芝ライテック株式会社 車両用発光モジュール、車両用照明装置、および車両用灯具
JP6011573B2 (ja) * 2014-03-24 2016-10-19 株式会社村田製作所 電子部品
JP6888343B2 (ja) * 2017-03-14 2021-06-16 セイコーエプソン株式会社 振動デバイス、発振器、電子機器および移動体
KR102775371B1 (ko) * 2019-10-30 2025-03-04 삼성전자 주식회사 발진기 구조체 및 발진기 구조체를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714941A (ja) * 1993-06-15 1995-01-17 Nec Corp 半導体装置
JPH07254773A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 電子部品実装方法
JP2000236039A (ja) * 1999-02-15 2000-08-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001168640A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp 温度補償型発振器、無線通信装置及び電子機器
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632367B2 (ja) * 1989-01-24 1994-04-27 富士通株式会社 セラミック基板のi/oパッドの形成方法
JPH05121865A (ja) * 1991-10-24 1993-05-18 Sumitomo Kinzoku Ceramics:Kk セラミツク回路基板
EP0740340B1 (en) * 1995-04-07 2002-06-26 Shinko Electric Industries Co. Ltd. Structure and process for mounting semiconductor chip
JPH09246726A (ja) * 1996-03-08 1997-09-19 Hoya Corp プリント基板及びプリント基板のバンプ形成方法
US5981314A (en) * 1996-10-31 1999-11-09 Amkor Technology, Inc. Near chip size integrated circuit package
US6087596A (en) * 1997-12-04 2000-07-11 Ford Motor Company Solder joints for printed circuit boards having intermediate metallic member
JP3876953B2 (ja) * 1998-03-27 2007-02-07 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
US6381837B1 (en) * 1998-09-04 2002-05-07 Visteon Global Technologies, Inc. Method for making an electronic circuit assembly
US6111204A (en) * 1999-02-08 2000-08-29 Ford Motor Company Bond pads for fine-pitch applications on air bridge circuit boards
US6373717B1 (en) * 1999-07-02 2002-04-16 International Business Machines Corporation Electronic package with high density interconnect layer
US6351393B1 (en) * 1999-07-02 2002-02-26 International Business Machines Corporation Electronic package for electronic components and method of making same
JP3895086B2 (ja) * 1999-12-08 2007-03-22 ローム株式会社 チップ型半導体発光装置
US6794202B2 (en) * 2000-03-15 2004-09-21 Tessera, Inc. Assemblies for temporarily connecting microelectronic elements for testing and methods therefor
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、lga型半導体装置、及び配線基板の製造方法
US20020079595A1 (en) * 2000-12-21 2002-06-27 Carpenter Burton J. Apparatus for connecting a semiconductor die to a substrate and method therefor
US20020093108A1 (en) * 2001-01-15 2002-07-18 Grigorov Ilya L. Flip chip packaged semiconductor device having double stud bumps and method of forming same
JP2002353249A (ja) * 2001-05-23 2002-12-06 Matsushita Electric Ind Co Ltd 面実装基板
DE10153211A1 (de) * 2001-10-31 2003-01-30 Infineon Technologies Ag Elektronisches Bauteil und Systemträger sowie Verfahren zur Herstellung derselben
JP2003142811A (ja) * 2001-11-06 2003-05-16 Ngk Spark Plug Co Ltd 配線基板及び配線基板の製造方法
TW557536B (en) * 2002-05-27 2003-10-11 Via Tech Inc High density integrated circuit packages and method for the same
JP4137659B2 (ja) * 2003-02-13 2008-08-20 新光電気工業株式会社 電子部品実装構造及びその製造方法
TW572361U (en) * 2003-06-03 2004-01-11 Via Tech Inc Flip-chip package carrier

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0714941A (ja) * 1993-06-15 1995-01-17 Nec Corp 半導体装置
JPH07254773A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 電子部品実装方法
JP2000236039A (ja) * 1999-02-15 2000-08-29 Ngk Spark Plug Co Ltd 配線基板およびその製造方法
JP2001168640A (ja) * 1999-12-06 2001-06-22 Seiko Epson Corp 温度補償型発振器、無線通信装置及び電子機器
JP2003037135A (ja) * 2001-07-24 2003-02-07 Hitachi Cable Ltd 配線基板及びその製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP1651020A4 *

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227055A (ja) * 2007-03-12 2008-09-25 Mitsubishi Electric Corp 回路基板
WO2015016173A1 (ja) * 2013-07-29 2015-02-05 京セラ株式会社 配線基板、リード付き配線基板および電子装置
US9414486B2 (en) 2013-07-29 2016-08-09 Kyocera Corporation Wiring board, wiring board with lead, and electronic device
JPWO2015016173A1 (ja) * 2013-07-29 2017-03-02 京セラ株式会社 配線基板、リード付き配線基板および電子装置
WO2017195572A1 (ja) * 2016-05-09 2017-11-16 株式会社村田製作所 セラミック電子部品
JPWO2017195572A1 (ja) * 2016-05-09 2019-02-28 株式会社村田製作所 セラミック電子部品
US12022622B2 (en) 2016-05-09 2024-06-25 Murata Manufacturing Co., Ltd. Ceramic electronic component

Also Published As

Publication number Publication date
JPWO2005004565A1 (ja) 2006-08-31
EP1651020A4 (en) 2007-02-21
US20050056458A1 (en) 2005-03-17
EP1651020A1 (en) 2006-04-26

Similar Documents

Publication Publication Date Title
JP5347222B2 (ja) 半導体装置の製造方法
WO2005004565A1 (ja) 実装電極、パッケージ、デバイスおよびデバイスの製造方法
JP2011030198A (ja) 積層型の水晶振動子
US20190312562A1 (en) Piezoelectric resonator device
WO2024075404A1 (ja) チップ型電子部品
JP5853702B2 (ja) 圧電振動デバイス
US7876168B2 (en) Piezoelectric oscillator and method for manufacturing the same
JP5152012B2 (ja) 圧電振動デバイスおよび圧電振動デバイスの製造方法
JP5101201B2 (ja) 圧電発振器
JP4760884B2 (ja) 水晶振動子パッケージ、電子部品の実装構造体、及び電子部品の製造方法
US6747392B1 (en) Chip electronic components and mounting structure for the same
JP2009038533A (ja) 圧電発振器
KR20050095552A (ko) 회로 장치
JP3659439B2 (ja) 表面実装型電子部品
JP2007274339A (ja) 表面実装型圧電振動デバイス
JP2006345482A (ja) 表面実装型圧電発振器
JP2003124773A (ja) チップ型圧電共振部品
JP2004241518A (ja) 電子部品用パッケージおよび圧電発振器
JP2008289055A (ja) シート基板とシート基板を用いた圧電振動デバイスの製造方法
JP2009218783A (ja) 圧電デバイス
JP2005167792A (ja) 圧電発振器
US20250047257A1 (en) Base for piezoelectric device, manufacturing method therefor, and piezoelectric device
JP2003133887A (ja) 水晶発振子
WO2024181272A1 (ja) 基板、電子装置、及び、基板の製造方法
JP3800849B2 (ja) 圧電振動子用気密端子、それを使用した表面実装型圧電振動子およびその製造方法

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): BW GH GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2005511411

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 2004747168

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004747168

Country of ref document: EP

WWW Wipo information: withdrawn in national office

Ref document number: 2004747168

Country of ref document: EP