AT395272B - Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-transistoren auf einem gemeinsamen substrat - Google Patents
Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-transistoren auf einem gemeinsamen substrat Download PDFInfo
- Publication number
- AT395272B AT395272B AT0318985A AT318985A AT395272B AT 395272 B AT395272 B AT 395272B AT 0318985 A AT0318985 A AT 0318985A AT 318985 A AT318985 A AT 318985A AT 395272 B AT395272 B AT 395272B
- Authority
- AT
- Austria
- Prior art keywords
- type
- epitaxial layer
- zone
- impurity concentration
- vertical
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims description 15
- 239000000758 substrate Substances 0.000 title claims description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 31
- 229910052710 silicon Inorganic materials 0.000 claims description 31
- 239000010703 silicon Substances 0.000 claims description 31
- 239000012535 impurity Substances 0.000 claims description 17
- 230000035515 penetration Effects 0.000 claims description 6
- 230000000694 effects Effects 0.000 claims description 5
- 230000003247 decreasing effect Effects 0.000 claims 1
- 238000000407 epitaxy Methods 0.000 claims 1
- 230000007704 transition Effects 0.000 claims 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 238000010276 construction Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0112—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs
- H10D84/0114—Integrating together multiple components covered by H10D8/00, H10D10/00 or H10D18/00, e.g. integrating multiple BJTs the components including vertical BJTs and lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/02—Manufacture or treatment characterised by using material-based technologies
- H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
- H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/63—Combinations of vertical and lateral BJTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/60—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D10/00 or H10D18/00, e.g. integration of BJTs
- H10D84/67—Complementary BJTs
- H10D84/673—Vertical complementary BJTs
Landscapes
- Bipolar Transistors (AREA)
- Bipolar Integrated Circuits (AREA)
Description
AT 395 272 B
Diese Erfindung betrifft eine Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-Transistoren, auf einem gemeinsamen Substrat, wobei der npn-Transistor in einer n-leitenden Epitaxieschicht geformt ist, die auf einer Halbleiterträgerschicht ausgebildet ist, und die pnp-Transistoren in n-leitenden Halbleiterzonen geformt sind, die in der n-leitenden Epitaxieschicht ausgebildet sind. S Ein bipolarer integrierter Schaltkreis ist herkömlich als derartige Halbleitereinrichtung bekannt. Im allgemeinen werden npn-Transistoren als Elemente für den Aufbau eines bipolaren integrierten Schaltkreises verwendet. Zusammen mit pnp-Transistoren finden aber auch pnp-Transistoren Verwendung, wenn es von Vorteil ist, Transistoren von beiden Leitfähigkeitsarten für den Aufbau des Schaltkreises zu verwenden. Herkömmlich werden die pnp-Transistoren in einen lateralen pnp-Transistor, dessen Leitfähigkeitsrichtung parallel zur Oberfläche der 10 Trägerschicht verläuft, und einen vertikalen pnp-Transistor eingeteilt, dessen Leitfähigkeitsrichtung senkrecht zur
Oberfläche der Trägerschicht verläuft
Ein herkömmlicher bipolarer integrierter Schaltkreis, der npn- sowie laterale und vertikale pnp-Transistoren besitzt, wird mit einem in Fig. 1A bis IC gezeigten Verfahren hergestellt. Wie Fig. 1A zeigt, werden n+-leitende verdeckte Schichten (2) und (3) in einer p-leitenden Silizium-Trägerschicht (1) ausgebildet. Darauf wird auf der p-15 leitenden Silizium-Trägerschicht (1) eine n-leitende Silizium-Epitaxieschicht (4) geformt. Ein p+-leitender Trennungsdiffusionsbereich (5) wird in der Silizium-Epitaxieschicht (4) so ausgebildet, daß er die p-leitende Silizium-Trägerschicht (1) erreicht. Wie Fig. 1B zeigt, werden in der Silizium-Epitaxieschicht (4) eine p-leitende Basiszone (7) für einen npn-Transistor, ein p-leitende Emitterzone (8) und eine p-leitende Kollektorelektrodenzone (9) für einen vertikalen pnp-Transistor, sowie eine p-leitende Emitterzone (10) und eine p-leitende Kollektorelektrodenzone (11) 20 für einen lateralen pnp-Transistor ausgebildet. Wie Fig. IC zeigt, werden in der Silizium-Epitaxieschicht (4) eine n+- leitende Emitterzone (12) und einen+-leitendeKollektorelektrodenzone(13) für den npn-Transistor, einen+-leitende Basiselektrodenzone (14) für den vertikalen pnp-Transistor sowie eine n+-leitende Basiselektrodenzone (15) für den lateralen pnp-Transistor ausgebildet. Daraufhin werden Elektroden (nicht dargestellt) geformt, die mit den Bereichen (7) bis (15) in Berührung stehen, um dadurch einen bipolaren integrierten Schaltkreis fertigzustellen. 25 Beim herkömmlichen bipolaren integrierten Schaltkreis von Fig. 1 bildendieEmitteizone(12),dieBasiszone(7) sowie eine Kollektorzone (16), die aus der Silizium-Epitaxieschicht (4) zwischen der Basiszone (7) und der verdeckten Schicht (3) besteht, einen pnp-Transistor (17). Die Emitterzone (8), eine Basiszone (18), die aus der Silizium-Epitaxieschicht (4) unterhalb der Emitterzone (8) besteht, sowie eine Kollektorzone (19), die aus der p-leitenden Silizium-Trägerschicht (1) unterhalb der Emitterzone (8) besteht, bilden einen vertikalen pnp-Transistor 30 (20). Die Emitterzone (10), die Kollektorzone (11) und eine Basiszone (21), die aus der Silizium-Epitaxieschicht (4) zwischen der Emitterzone (10) und der Kollektorzone (11) besteht, bilden einen lateralen pnp-Transistor (22). Dabei sei daraufhingewiesen, daß unterhalb des vertikalen pnp-Transistors (20) keine verdeckte Schicht ausgebildet ist, um eine Gleichstromverstärkung (hpp) zu erhalten.
Der herkömliche bipolare integrierte Schaltkreis von Fig. IC besitzt folgenden Mangel. Um einen bipolaren 35 integrierten Niederspannungs-Hochgeschwindigkeits-Schaltkreis zu erhalten, darf die Dicke der Silizium-Epitaxieschicht (4) nicht größer als 1 bis 2 pm sein. Wenn eine derart dünne Silizium-Epitaxieschicht gebildet wird, wird der Verstärkungsfaktor (hpp) des lateralen pnp-Transistors (22) herabgesetzt. Um dies zu verhindern, muß die Basisbreite (W) so ausgelegt werden, daß sie schmal wird. Wenn die Basisbreite (W) nicht größer als etwa 2 pm ist, tritt jedoch zwischen dem Kollektor und dem Emitter ein Durchgriffeffekt auf. Wenn die Silizium-Epitaxieschicht 40 (4) dünn wird, tritt auf ähnliche Weise ein Durchgriff in der Senkrechten auf, woraus Schwierigkeiten entstehen.
Aufgabe der Erfindung ist es, eine Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-Transistoren auf einem gemeinsamen Substrat zu schaffen, die die oben erwähnten Nachteile des Stands der Technik vermeidet.
Diese Aufgabe wird bei einer Halbleitereinrichtung der eingangs angeführten Art erfindungsgemäß dadurch gelöst, daß die n-leitenden Halbleiterzonen eine höhere Störstellenkonzentration als die n-leitende Epitaxieschicht 45 besitzen, daß die Störstellenkonzentrationen der n-leitenden Halbleiterzonen im Bereich zwischen 1 x lO^cm'^ und 1 x lO^cm'^ liegen und daß die n-leitende Epitaxieschicht eine Dicke von nicht mehr als 5 pm, vorzugsweise 1 bis 2 pm besitzt. Dabei kann selbst dann, wenn die Dicke der n-Epitaxieschicht vermindert wird, erfindungsgemäß der Durchgriff des pnp-Transistors verhindert werden, wodurch man eine Hochspannungsgeschwindigkeits-Halb-leitereinrichtung erhält. 50 Die Erfindung wird nun an Hand der beiliegenden Zeichnungen beschrieben, in denen zeigt:
Fig. 1A bis IC Schnitte, in denen der Reihe nach ein Fertigungsverfahren eines herkömmlichen bipolaren integrierten Schaltkreises dargestellt ist;
Fig. 2A bis 2D Schnitte, in denen der Reihe nach ein Fertigungsverfahren eines bipolaren integrierten Schaltkreises gemäß einer Ausführungsform dieser Erfindung dargestellt ist; 55 Fig. 3 ein Diagramm, in dem das Verhältnis zwischen der Betriebsfrequenz (fj) und des Kollektorstroms (Iq) eines lateralen pnp-Transistors dargestellt ist, wobei die Basisbreite (W) als Parameter dient;
Fig. 4 ein Diagramm, in dem das Verhältnis zwischen der Gleichstromverstärkung (hpp), der Kollektor/Emitter- -2-
AT 395 272 B
Duichbruchsspannung (Vceo) ^ der Basisbreite (W) eines lateralen pnp-Transistors dargestellt ist; und
Fig. 5 ein Diagramm, in dem das Verhältnis zwischen der Betriebsfrequenz (f-p) und dem Kollektorstrom ([¢) eines vertikalen pnp-Transistors dargestellt ist
Einbipolarer integrierter Schaltkreis gemäß einer Ausführungsform dieser Erfindung wird nun im Zusammenhang S mit den beiliegenden Zeichnungen beschrieben. In Fig. 2A bis 2D werden die gleichen Bezugsziffem für die Bezeichnung von gleichen Teilen wie in Fig. 1A bis IC verwendet, so daß auf eine ausführliche Beschreibung verzichtet werden kann.
Nunmehr wird ein Fertigungsverfahren des bipolaren integrierten Schaltkreises beschrieben.
Wie Fig. 2A zeigt, sind n-Störstellen, z. B. Arsen (As) oder Antimon (Sb), stark in eine p-leitende Silizium-10 Trägerschicht (1) diffundiert, um n+-verdeckte Schichten (2) und (3) auszubilden. Eine n-leitende Silizium-Epitaxieschicht (4) wird mit einer Dicke von beispielsweise 2 pm mit einem spezifischen Widerstand (p) von 1Ω cm (entsprechend einer Störstellenkonzentration von S x 10*5 cm~3) auf der p-leitenden Silizium-Trägerschicht (1) ausgebildet. Daraufhin wird auf der Oberfläche der Silizium-Epitaxieschicht (4) ein SiO^Film geformt. Daraufhin werden unter vorgegebenen Bedingungen Störstellen vom n-Typ, beispielsweise As, seleküv in IS die Silizium-Epitaxieschicht (4) durch den SiO^Film (24) ionenimplantiert. Die implantierten Störstellen in der Silizium-Epitaxieschicht (4) sind als kleine Kreise dargestellt.
Wie Fig. 2B zeigt, wird ein vorgegebener Bereich des Si02-Films (24) geätzt, um Öffnungen (24a) bis (24d) auszubilden. Daraufhin werden durch die Öffnungen (24a) bis (24d) p-Störstellen, beispielsweise Bor(B), in die Silizium-Epitaxieschicht (4) diffundiert, um einen p+-leitenden Trennungsdiffusionsbereich auszubilden, der die p-20 leitende Silizium-Trägerschicht (1) erreicht Beim Erwärmungsverfahren für die Ausbildung desTrennungsdiffusions bereichs (5) werden die implantierten Störstellen in die Silizium-Epitaxieschicht (4) bis zu einer vorgegebenen Tiefe diffundiert und die Störstellen elektrisch aktiviert. Dadurch werden in der Silizium-Epitaxieschicht (4) n-leitende Bereiche (26) bis (28) ausgebildet. In diesem Fall besitzen die Bereiche (26) bis (28) eine Störstellenkonzentration von beispielsweise S x 101^ cm~3, höher als jene der Silizium-Epitaxieschicht (4) aber niedriger als jene der p-25 leitenden Basiszone (7) eines npn-Transistors (17) (siehe später).
Wie Fig. 2C zeigt, werden im n-Bereich (26) eine p-leitende Kollektorzone (11) und eine Emitterzone (19), im n-Bereich (27) eine p-leitende Emitterzone (8) sowie in der Silizium-Epitaxieschicht (4) eine p-leitende Basiszone (7) ausgebildet. Gleichzeitig wird in der Schicht (4) eine p-leitende Kollektorelektrodenzone (9) für einen vertikalen pnp-Transistor geformt Daraufhin werden in der Basiszone (7) eine p+-veredelte Basiszone (29) sowie in den 30 Emitterzonen (8) und (10) p+-leitende Bereiche (30) bzw. (31) ausgebildet.
Wie Fig. 2D zeigt, werden in den n-leitenden Bereichen (26) bis (28) n+-leitende Basiselektrodenzonen (15) und (14) bzw. eine n+-leitende Kollektorzone (13) ausgebildet Nachdem in der Basiszone (7) eine n+-leitende Emitterzone (12) ausgebildet wurde, werden gleichzeitig Elektroden (nicht dargestellt) in Berührung mit den Bereichen (9), (11) bis (15) und (29) bis (31) ausgebildet um dadurch einen bipolaren integrierten Schaltkreis fertigzustellen. 35 Das Verhältnis zwischen der Betriebsfrequenz (fp) und dem Kollektorstrom (Ic) eines lateralen pnp-Transistors (22) im bipolaren integrierten Schaltkreis von Fig. 2D istinFig. 3 dargestellt wobei die Basisbreite (W) alsParameter dient Das Verhältnis zwischen der Gleichstromverstärkung (hpg), der Kollektor/Emitter-Durchbruchsspannung (Vceo) und der Basisbreite (W) des lateralen pnp-Transistors (22) ist in Fig. 4 dargestellt.
Wenn W=2 pm vorgegeben wird, ist die Spannung (Vceo) beim herkömmlichen Transistor kleiner als 5 V, wie 40 dies Fig. 4 zeigt, und es kommt zum Durchgriffseffekt. In Übereinstimmung mit dem lateralen pnp-Transistor (22) dieser Ausführungsform kann jedoch die Spannung (Vceo) auf nicht weniger als etwa 10 V gehalten werden, ohne die Verstärkung (hp£) stark abzusenken. Wie man aus Fig. 3 erkennt, kann man aus diesem Grund die Frequenz (Pp) mit etwa 50 bis 60 MHz erhalten.
Das Verhältnis zwischen der Frequenz (Pp) und dem Kollektorstrom (Je) des vertikalen pnp-Transistors im 45 bipolaren integrierten Schaltkreis dieser Ausführungsform, ist in Fig. 5 dargestellt. Wie man aus Fig. 5 erkennt, erhält man lediglich die Frequenz (Pp) von etwa 20 MHz dadurch, daß man eine Silizium-Expitaxieschicht (4) mit ein« Dicke (5 pm oder mehr) verwendet, die auch beim bipolaren integrierten Schaltkreis im vertikalen pnp-Transistor keinen Durchgriff besitzt Die Frequenz (Pp) des vertikalen pnp-Transistors kann beim bipolaren integrierten Schaltkreis dieser Erfindung nicht weniger als 100 MHz betragen, wenn die Silizium-Epitaxieschicht (4) mit einer 50 Stärke von 2 pm verwendet wird. Zusätzlich kann die Spannung (Vceo) au^ 15 V oder mehr erhöht werden.
Gemäß der Ausführungsform dieser Erfindung können die Spannungen (Vceo) des lateralen und vertikalen pnp-Transistors (22) und (20) auch dann hoch gehalten werden, wenn die Dicke der Silizium-Expitaxieschicht (4) nicht mehr als 2 pm beträgt, um dadurch eine hohe Frequenz (Pp) ohne Durchgriffseffekt zu erhalten, wie dies vergleichsweise beim herkömmlichen bipolaren integrierten Schaltkreis der Fall ist. Der Durchgriffseffektkann aus folgendem 55 Grund verhindert werden. Die n-leitenden Bereiche (26) und (27) werden in der Silizium-Epitaxieschicht (4) mit einer höheren Störstellenkonzentration ausgebildet, wobei der laterale und vertikale pnp-Transistor (22) und (20) im n-leitenden Bereich (26) bzw. (27) geformt werden. Daher kann innerhalb der Basiszone an der Kollektor/Basis- -3-
Claims (1)
- AT 395 272 B Übergangszoneeine Sperrschicht-Breite um eine Differenz zwischen der Störstellenkonzentration des Bereichs (26) oder (27) und jener der Silizium-Epitaxieschicht (4) verkleinert werden. DieErfindung istnicht auf die bestimmte, oben beschriebene Ausführungsform beschränkt Im Geist undBereich derErfindungkönnen verschiedene Änderungen und Abarten vorgenommen werden. Beider obigen Ausfuhrungsfarm S ist die Störstellenkonzentration der n-leitenden Bereiche (26) bis (28) gleich S x 10^ cm~3. Falls erforderlich, kann jedoch die Störstellenkonzentration auch erhöht oder vermindert werden. Um den Durchgriffseffekt wirkungsvoll zu verhindern, liegt die Störstellenkonzentration vorzugsweise im Bereich von 1 x 10^ bis 1 x 10^ cm*3. 10 PATENTANSPRUCH 15 Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-Transistoren, auf einem gemeinsamen Substrat, wobei der npn-Transistor in einer n-leitenden Epitaxieschicht geformt ist, die auf einer Halbleiterträgerschicht ausgebildet ist, und diepnp-Transistoren in n-leitenden Halbleiterzonen geformt sind, die in der n-leitendenEpitaxie-20 Schicht ausgebildet sind, dadurch gekennzeichnet, daß die n-leitenden Halbleiterzonen eine höhere Störstellenkonzentration als die n-leitende Epitaxieschicht (4) besitzen, daß die Störstellenkonzentrationen der n-leitenden Halbleiterzonen im Bereich zwischen 1 x 10^ cm'3 und 1x10^ cm*3 liegen und daß die n-leitende Epitaxieschicht (4) eine Dicke von nicht mehr als 5 pm, vorzugsweise 1 bis 2 pm besitzt. 25 Hiezu 3 Blatt Zeichnung«! 30 35 40 45 50 -4- 55
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP59232870A JPH0638476B2 (ja) | 1984-11-05 | 1984-11-05 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| ATA318985A ATA318985A (de) | 1992-03-15 |
| AT395272B true AT395272B (de) | 1992-11-10 |
Family
ID=16946115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| AT0318985A AT395272B (de) | 1984-11-05 | 1985-11-05 | Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-transistoren auf einem gemeinsamen substrat |
Country Status (10)
| Country | Link |
|---|---|
| JP (1) | JPH0638476B2 (de) |
| KR (1) | KR940005447B1 (de) |
| CN (1) | CN1004845B (de) |
| AT (1) | AT395272B (de) |
| AU (1) | AU572005B2 (de) |
| CA (1) | CA1254671A (de) |
| DE (1) | DE3539208C2 (de) |
| FR (1) | FR2572850B1 (de) |
| GB (1) | GB2167231B (de) |
| NL (1) | NL194711C (de) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6768183B2 (en) * | 2001-04-20 | 2004-07-27 | Denso Corporation | Semiconductor device having bipolar transistors |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710964A (en) * | 1980-06-25 | 1982-01-20 | Fujitsu Ltd | Manufacture of semiconductor device |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR1520515A (fr) * | 1967-02-07 | 1968-04-12 | Radiotechnique Coprim Rtc | Circuits intégrés comportant des transistors de types opposés et leurs procédésde fabrication |
| EP0093304B1 (de) * | 1982-04-19 | 1986-01-15 | Matsushita Electric Industrial Co., Ltd. | Integrierte Halbleiterschaltung und Verfahren zur Herstellung derselben |
| JPS58212159A (ja) * | 1982-06-02 | 1983-12-09 | Matsushita Electric Ind Co Ltd | 半導体集積回路装置の製造方法 |
-
1984
- 1984-11-05 JP JP59232870A patent/JPH0638476B2/ja not_active Expired - Lifetime
-
1985
- 1985-10-15 KR KR1019850007581A patent/KR940005447B1/ko not_active Expired - Lifetime
- 1985-10-28 CA CA000493970A patent/CA1254671A/en not_active Expired
- 1985-10-30 GB GB08526749A patent/GB2167231B/en not_active Expired
- 1985-11-02 CN CN85108134.7A patent/CN1004845B/zh not_active Expired
- 1985-11-04 AU AU49315/85A patent/AU572005B2/en not_active Expired
- 1985-11-05 AT AT0318985A patent/AT395272B/de not_active IP Right Cessation
- 1985-11-05 NL NL8503033A patent/NL194711C/nl not_active IP Right Cessation
- 1985-11-05 FR FR8516362A patent/FR2572850B1/fr not_active Expired
- 1985-11-05 DE DE3539208A patent/DE3539208C2/de not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5710964A (en) * | 1980-06-25 | 1982-01-20 | Fujitsu Ltd | Manufacture of semiconductor device |
Non-Patent Citations (1)
| Title |
|---|
| REVUE DE PHYSIQUE APPLIQUEE, VOL. 13, NR. 12, DEZ. 1978, SEITEN 845-850 * |
Also Published As
| Publication number | Publication date |
|---|---|
| FR2572850B1 (fr) | 1988-09-09 |
| AU572005B2 (en) | 1988-04-28 |
| KR940005447B1 (ko) | 1994-06-18 |
| CN85108134A (zh) | 1986-07-02 |
| JPS61111575A (ja) | 1986-05-29 |
| JPH0638476B2 (ja) | 1994-05-18 |
| DE3539208C2 (de) | 1998-04-09 |
| AU4931585A (en) | 1986-05-15 |
| GB2167231A (en) | 1986-05-21 |
| ATA318985A (de) | 1992-03-15 |
| NL194711C (nl) | 2002-12-03 |
| FR2572850A1 (fr) | 1986-05-09 |
| GB2167231B (en) | 1988-03-02 |
| GB8526749D0 (en) | 1985-12-04 |
| CN1004845B (zh) | 1989-07-19 |
| DE3539208A1 (de) | 1986-05-15 |
| NL8503033A (nl) | 1986-06-02 |
| KR860004472A (ko) | 1986-06-23 |
| CA1254671A (en) | 1989-05-23 |
| NL194711B (nl) | 2002-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| DE68925116T2 (de) | In gemischter Technologie hergestellte integrierte Schaltung mit CMOS-Strukturen und leistungsfähigen lateralen Bipolartransistoren mit erhöhter Early-Spannung und Herstellungsverfahren dafür | |
| DE1944793C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiteranordnung | |
| DE1764464C3 (de) | Verfahren zur Herstellung eines lateralen Transistors | |
| DE69125390T2 (de) | Laterale Bipolartransistorstruktur mit integriertem Kontrollschaltkreis und integriertem Leistungstransistor und deren Herstellungsprozess | |
| DE2932043C2 (de) | Feldgesteuerter Thyristor und Verfahren zu seiner Herstellung | |
| DE1295093B (de) | Halbleiterbauelement mit mindestens zwei Zonen entgegengesetzten Leitungstyps | |
| DE2512737A1 (de) | Obenkollektor-halbleiterbauelement und verfahren zu dessen herstellung | |
| DE3545040A1 (de) | Verfahren zur herstellung einer vergrabenen schicht und einer kollektorzone in einer monolithischen halbleitervorrichtung | |
| DE1489031B1 (de) | Transistor mit einem scheibenfoermigen Halbleiterkoerper und Verfahren zu seiner Herstellung | |
| DE1539079A1 (de) | Planartransistor | |
| DE1614852C3 (de) | Verfahren zur Herstellung einer integrierten Halbleiterschaltung mit einem NPN-Transistor, einem PNP-Transistor und weiteren Schaltungselementen | |
| DE2621791A1 (de) | Integrierter transistor mit saettigungsverhindernder schottky- diode | |
| DE2109352C2 (de) | Verfahren zum Herstellen eines lateralen bipolaren Halbleiter-Bauelements | |
| DE2364752A1 (de) | Halbleitervorrichtung | |
| DE1903870B2 (de) | Verfahren zum herstellen monolithischer halbleiteranordnungen und nach dem verfahren hergestellte halbleiteranordnung | |
| DE2116106C2 (de) | Integrierter inverser Transistor | |
| DE68923730T2 (de) | Verfahren zur Herstellung einer bipolaren integrierten Schaltung. | |
| DE2256447A1 (de) | Integrierte halbleiteranordnung und verfahren zur herstellung | |
| DE3039009C2 (de) | Sperrschicht-Feldeffekttransistor | |
| DE3103785C2 (de) | ||
| DE3421927A1 (de) | Vertikal-mos-transistor | |
| DE2047241A1 (de) | Verfahren zur Herstellung integrer ter Schaltungen | |
| DE2364753A1 (de) | Halbleitervorrichtung | |
| AT395272B (de) | Halbleitereinrichtung mit vertikalen und lateralen npn- und pnp-transistoren auf einem gemeinsamen substrat | |
| DE1764829B1 (de) | Planartransistor mit einem scheibenfoermigen halbleiter koerper |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ELJ | Ceased due to non-payment of the annual fee | ||
| ELJ | Ceased due to non-payment of the annual fee |