CA1148267A - Boitier plat pour dispositifs a circuits integres - Google Patents

Boitier plat pour dispositifs a circuits integres

Info

Publication number
CA1148267A
CA1148267A CA000337863A CA337863A CA1148267A CA 1148267 A CA1148267 A CA 1148267A CA 000337863 A CA000337863 A CA 000337863A CA 337863 A CA337863 A CA 337863A CA 1148267 A CA1148267 A CA 1148267A
Authority
CA
Canada
Prior art keywords
plate
housing
conductors
network
housing according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
CA000337863A
Other languages
English (en)
Inventor
Michel Ugon
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL Cie
Original Assignee
INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL Cie
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL Cie filed Critical INTERNATIONALE POUR L'INFORMATIQUE CII-HONEYWELL BULL Cie
Application granted granted Critical
Publication of CA1148267A publication Critical patent/CA1148267A/fr
Expired legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/611—Insulating or insulated package substrates; Interposers; Redistribution layers for connecting multiple chips together
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/63—Vias, e.g. via plugs
    • H10W70/635—Through-vias
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/69—Insulating materials thereof
    • H10W70/695—Organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H10W74/114—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed by a substrate and the encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W76/00—Containers; Fillings or auxiliary members therefor; Seals
    • H10W76/40—Fillings or auxiliary members in containers, e.g. centering rings
    • H10W76/42—Fillings
    • H10W76/47—Solid or gel fillings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/072—Connecting or disconnecting of bump connectors
    • H10W72/07231—Techniques
    • H10W72/07236—Soldering or alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/851—Dispositions of multiple connectors or interconnections
    • H10W72/874—On different surfaces
    • H10W72/884—Die-attach connectors and bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49146—Assembling to base an electrical component, e.g., capacitor, etc. with encapsulating, e.g., potting, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Combinations Of Printed Boards (AREA)
  • Credit Cards Or The Like (AREA)
  • Packaging Frangible Articles (AREA)

Abstract

P R E C I S

L'invention se rapporte à un boîtier plat pour au moins un dispositif à circuits intégrés pourvu de plots de sortie, du type comprenant un élément de support dudit dispositif, une pluralité de bornes de sortie extérieures au boîtier, un réseau de conducteurs reliant lesdites bornes de sortie auxdits plots de sortie du dispositif, et des éléments de renforcement, caractérisé en ce que: ledit élément de support est une plaquette et lesdites bornes de sortie du boîtier sont des plages de contact disposées sur cette plaquette, au moins les conducteurs dudit réseau qui sont rattachés auxdites plages de contact reposent sur ladite plaquette de support; et ledit moyen de protection comprend un enrobage électriquement isolant, enrobant partiellement la plaquette de support et laissant dégagées au moins lesdites plages de contact.

Description

6~7 L'invention a pour objet un boltier plat pour dispositifs a circuits intégrés~
Les disposi-tifs a circui-ts in-tégrés ont origi-nellemen-t la forme de pastilles minuscules de quelques millimetres carrés, dont l'une des deux faces - appelee face active - inclut les circui-ts elec-triques et comporte des plots de sortie appropriés a la connexion par soudure à des conducteurs de liaison.
La capsulation de ces dispositifs a notamment pour but de les proteger mécaniquement e-t de leur donner un forma-t conventionnel facilitant leur emploi dans des structures électroniques complexes. Elle met nécessaire-ment en oeuvre l'application de chaque dispositif sur un elément de support, l'utilisation de bornes de sortie extérieures au boî-tier, la connexion de ces bornes exte-rieures aux plots de sortie respectifs de chaque dispo-sitif par l'intermediaire d'au moins un reseau de con-ducteurs, et la protection de l'ensemble pour notamment ameliorer ses proprietes mecaniques, thermiques et élec-triques.
Le boîtier de ce genre qui est le plus répandudans les montages électroniques depuis plus d'une decennie se presente sous la forme d'un parallelepipede rectangle flanque lonyitudinalement de deux rangees opposees de pattes de connexion, qui constituent lesdites bornes de sortie du boîtier. A cause de la disposition de ces pattes, ce boltier est couramment designe par le sigle anglo-saxon DIL ("Dual-In-Line") ou DIP ("Dual-In-Line Package"). En realite, ces pattes sont les extremites exterieures de conducteurs convergeant chacun a un plot de sortie du dispositif. L'ensemble de ces conducteurs est noyé avec le dispositif à circuits integres dans un enro-bage en matière plastique ou en céramique, qui constitue le boîtier même.
Les boîtiers DIL que l'on trouve actuellement sur le marche ont une epaisseur de plusieurs millimetres '~

(géneralemen-t de trols a quatre millimetres) et une sur-face d'au moins un centimètre carre. Mais étant donné la miniaturisation sans cesse plus poussee et plus exigee dans maintsdomaines d'applica-tion, les constructeurs se sont efEorces de réduire les dimensions des boîtiers. Or, s'il est possible de restreindre sans incGnVénient la sur-face des boitiers DI~, il en va autrement de l'epaisseur.
En effet, l'enrobage doit border rigidement les deux grandes faces de la pastille de circuits integres pour qu'~ la flexion elle ne se rompe pas ou, surtout, elle n'ait ses circui-ts partiellement endommages pour produire de faux résultats. Ne peut donc pas convenir comme subs-tance d'enrobage une matiere plastique ou une résine, qui ne sont suffisamment rigides que pour des epaisseurs rela-tivement grandes; d'un autre côte, la céramique en couche mince se craquele a la flexion. Theoriquement, la cera-mique est en effet exploitable au-dela de 0,635 milli-metre, mais il s'est avere qu'en pratique l'epaisseur minimale devait être legerement inferieure au millimètre.
Pour remedier à ces inconvénients, les construc-teurs ont remplace l'enrobage, en tant que paroi rigide de protection, par une armature metallique. Ainsi, le dispo-sitif repose, par sa face non active, dans le ~ond d'une coupelle metallique mince traversee par des pattes de connexion isolees de la coupelle par du verre. Les extre-mites interieures de ces pattes sont reliees aux plots de sortie de la face active du dispositif par des fils souples (selon la technique dite "wire-bonding") ou par des poutres (technique di-te T.A.B. "Tape Automatic Bonding'l). Une substance d'enrobage consolide souvent l'ensemble et~ou un couvercle ferme la coupelle. On cons-tatera que la fabrication d'un tel boîtier, connu sous le nom anylo-saxon 'Iflat pack", est très complexe, donc tres couteuse, relativement au boîtier DIL. Il faut en effet disposer dlune coupelle metallique, y menager des ouver-tures laterales, former des billes de verre dans les ouver-tures respectives et y placer les pattes de connexionavant qu'elles ne se solidifient, poser le dispositif à
circuits integres dans le foncl de la coupelle, souder les fils ou poutres par leurs deux extremites respectivement aux pa-ttes de connexion et au~ plots de sortie du disposi-tif, couler la substance d'enrobage dans la coupelle et/ou refermer le tout par un couvercle ou un moulage.
Ce boîti.er ~ut améliore pour donner le l'package carrier". Selon ce mode de realisation, la coupelle et le couvercle eventuel sont en ceramique, bon dissipateur thermique et relativement malleable. Ainsi, les bornes de sortie qui traversent la coupelle sont coulees dans la ceramique et se presentent à l'exterieur comme des plots lateraux au lieu de pattes. Aussi ce boitier peut-il être connecte à un montage exterieur par insertion dans un espace complementaire à la surface du boîtier et pourvu de plo-ts correspondants pour le contact avec ceux du boî-tier.
Dans un cas particulier connu, le montage exterieur est un boîtier DIL, dans lequel le boitier "package carrier"
tient lieu de dispositif à circuits integres.
Bien que moins onereux et moins encombrant en surface que le precedent, ce boîtier est necessairement plus epais, puisque la ceramique doit etre en couche rela~
tivement épaisse pour avoir la rigidite desiree.
D'autre part, l'integration à grande echelle qui se repand de nos jours dans la fabrication des circuits integres pose aussi un autre problème. Il est en effet evident que la concentration, dans un même substrat, - d'elements de circuit remplissant dif~erentes -~onctions specialise le dispositif resultant à des applications tr~s particulières, ce qui en general empêche une fabrication en grande serie de ce dispositif. On conçoit ainsi l'avantage qu'offrirait la reunion dans un même boitier aussi compact que possible, plusieurs dispositifs inter-connectes et diffuses en grande serie à circuits integres, selon les besoins du client. Comme avantages, on retien-B~

dra l'util.isation de dispositifs peu specialisés et defaible coû-t, le choix offert à la clientèle par la reunion des dispositifs, et l'assemblage possible de dispositifs à
circui-ts intégres relevant de techniques differentes.
Par exemple, au sujet de ce dernier point, tout dispositif monolithique à circuits integres incorporant une memoire et son circuit de commande n'offre actuelle-ment que de très faibles possibilites, de sorte qu'il faut utiliser deux dispositifs remplissant respectivement les fonctions de memoire et de commande de memoire et les interconnecter pour obtenir un ensemble performant.
La structure des boîtiers qui ont ete decri-ts ci-dessus interdit l'inclusion de plusieurs dispositifs et de leur circuit d'interconnexion dans un même boîtier, du fait qu'elle exige le croisement des conducteurs de sortie avec les conducteurs d'interconnexi.on.
La difficulte a ete contournee en remplacant, dans un boîtier du type "flat pack" ou "package carrier", le dispositif à circuits integres par une plaquette de 2Q support comportant les dispositifs à circuits integres, leur circuit d'interconnexion et les conducteurs de sortie, sous forme de circuits imprimes. Les conducteurs de sortie se terminent en forme cle plages de connexion, sur lesquelles sont soudes les conducteurs de liaison conduisant aux bornes de sortie du boîtier.
On a vu precedemment que l'epaisseur de tels boîtiers est pratiquement irreductible au millimètre et que leur fabrication est plus ou moins complexe et coû-teuse. Par ailleurs, comme la plaquette de support doit reposer sur ].a coupelle de protection du boîtier, les circuits d'interconnexion et les dispositifs à circuits integres doivent tous etre portes sur une meme face de la plaquette. Par consequent, on ne peut imbriquer les circuits d'interconnexion qu'en les repartissant sur plusieurs couches conductrices electriquement isoleesO
Naturellement, la ceramique s'est imposee comme materiau constituant la plaquette, compte -tenu de ses bonnes pro-priétes physiques, électriques et thermique~, de son faib]e coût, cle la maîtrise que l'on a actuellement a former sur ce materiau les circuits imprimes et les soudures, e-t de l'avantage ofEert par la na-ture clu boitier à n'utiliser qu'une face de la plaquette. Tou-tefois, on sait que la céramique doit être epaisse pour fournir tous les avantages que l'on a enonce precedemment.
I1 s'avere cependan-t que l'epaisseur d'un boîtier à un ou plusieurs dispositifs a circuits integres est un facteur capital dans certaines applications parti-culières. C'est le cas par exemple de la fabrication de cartes portatives normalisees, du type "cartes de credit"
telles que celles decrites dans la demande canadienne N 268,082 du 16 decembre, 1976 deposee par la demande-resse. Les dimensions de ces cartes sont regies par la norme ISO/DIS 2894 ëdictee par l'Organisation Interna-tionale des Normes. Ces cartes doivent ainsi se présenter sous forme d'un rectangle de 85,72 millimètres x 55,98 millimetres et avoir une epaisseur de 0,762 millimetre, a laquelle il est permis d'ajouter au plus 0,50 millimetre pour indiquer, par exemple, le nom et l'adresse du titu-laire de la carte au moyen d'elements rapportes (tels que des etiquettes collantes) ou d'impressions formees dans la carte elle-même. Pour mettre en oeuvre l'invention decrite dans le brevet precite, il faut donc que le boitier qui doit être inclus dans une cavite de la carte ait une epaisseur inférieure au millimetre. En outre, comme les cartes sont faites en un matériau plastique, communément en chlorure de polyvinyle (PVC), il faut donc aussi que le boitier soit relativement souple, sans que cela soit prejudiciable a la structure ou au fonctionne-ment du montage electrique qu'il incorpore. En supposant que ce boîtier doit inclure un composant de memoire pour consigner l'identite du titu]aire de la carte, son code confidentiel et les debits et credits qu'il pourra effec-tuer, et un composant servant a la commande de cettemémoire, le boîtier multi-composant qui a ~eté décrit ci~
dessus est absolument incapable de satisfaire les condi-tions requises pour la car-te de crédit. On a aussi montre que si même un seul dispositif monolithique remplissant les fonctions de memoire et de commande de cette memoire etait incorpore à un boitier mono-composant connu, ce boitier serait encore trop epais et inapplicable aux cartes de credit normalisees.
Dans d'autres cas d'application, le facteur capital sera la surface ou le volume d'encombrement qui constituera le facteur decisif de son application. Or, si ce boîtier doit enfermer plusieurs dispositifs à circuits integres, la surface nécessaire à leur implanta'cion sur une Eace de la plaquette contenue dans la coupelle du boitier est obligatoirement grande. ~utrement dit, les contraintes imposees par la structure de ce boitier sont inconciliables avec les problèmes de reduction d'encombre-ment.
L'invention presente un boîtier pour un ou plu-sieurs dispositifs à circuits integres, dont l'epaisseur et/ou la surface peuvent 8tre notablement reduites par rapport a ces m8mes paramètres des boitiers de la techni-que anterieure et dont il est possible de leur donner la souplesse requise sans nuire au bon etat ou au bon fonc-tionnement du montage electrique incorpore.
Un boi-tier plat conforme à l'invention pour au moins un dispositif à circuits integres pourvu de plots de sortie est du type comprenant un element de support de ce 30 dispositif, une plurali-te de bornes de sortie exterieures au boîtier, un reseau de conducteurs reliant lesdites bornes de sortie auxdits plots de sortie du dispositif, et un moyen de protection, et est caracterise en ce que:
ledit element de support est une plaquette et lesdites bornes de sortie du boitier sont des plages de contact disposees sur cette plaquette; au moins les conducteurs dudit réseau qui sont rattaches auxdites plages de contact reposent sur ladite plaquette de suppor-t; et ledit moyen de protection comprend un enrobage electriquement isolant, enrobant partiellement la plaquette de suppor-t et laissant degagees au moins lesdites plages de contact.
Les caracteristiques et avantages de l'invention ressortiront plus clairement de la description qui suit, faite en reference aux dessins annexes.
Dans les dessins - La figure 1 est une vue de dessus, avec ecorche, d'un boîtier DIL de la technique anterieure;
- _a figure 2 est une vue en coupe suivant la ligne II-II de la figure l;
- la figure 3 est une vue en coupe transversale, analogue à celle de la figure 2, d'un boîtier du type "flat-pack" de la technique anterieure;
- la flgure 4 est une vue de dessus d'un boîtier du type "package carrier" de la technique anterieure;
- la figure 5 est une vue en coupe suivant la ligne V-V de la figure ~;
- la figure 6 est une vue de dessus d'un exemple de realisation d'un boîtier conforme à l'invention inclu-ant deux dispositifs interconnectes à circuits integres;
- la figure 7 est une vue en coupe suivant la ligne VII-VII de la figure 6;
- la figure 8 est une vue en coupe analogue a celle de la figure 7, d'un autre exemple de realisation d'un boîtier conforme a l'invention, incluant trois dispo-sitifs à circuits integres, interconnectes et disposes sur les deux ~aces de la plaquette de support du boîtier.
Les boltiers de la technique anterieure qui ont ete decrits et discutes precedemment sont illustres dans les figures 1 a 5.
On ne fera donc que des commentaires tres brefs a leur sujet.
Aux figures 1 et 2 est presente un boîtier DIL

10, don~ les conduc-teurs cle sortie 11 convergent, à l'in-térieur d'un enrobage isolant parallélépipédique rectangle 12, autour d'une plaquette de support centrale 13 sur laquelle repose un dispositif à circuits intégrés 14 dont les plots de sortie 15 sont relies aux extrémités inté-rieures des conducteurs de sortie 11 par l'intermédialre de conducteurs de liaison 16. Les conducteurs de sortie 11 se distribuent en deux rangées latérales symétriques à
l'enrobage 12 et sont coudées a angle droit au niveau de deux lignes 17. Quant aux conducteurs de liaison 16, ce peut être des fils, comme illus*ré, ou des poutres cambrees pour s'accomoder de la différence de niveau entre les extrémités intérieures des conducteurs de sortie 11 et les plots de sortie 15 du dispositif 14.
Le boîtier "flat-pack" 20 (figure 3) est sensi-blement analo~ue ~ celui du boltie.r précédent 10. Du reste, il se présente, vu de dessus, comme le boitier 10.
En réalité, il ne diffère du precedent que par le moyen de protection qui, au lieu d'être ~m enrobage, est ici une coupelle. Plus precisement, le boîtier 20 presente deux rangées latérales de conducteurs 21 formant les bornes de sortie du boitier 20 et traversant les grandes parois latérales d'une coupelle rectangulaire 22 au travers de ~;. fenêtres 23. Le matériau de la coupelle 22 est de préfé-rence bon dissipateur de la chaleur et mécaniquement résistant, comme le laiton ou la ceramique. Le laiton a cependant l'avantage sur la céramique d'être suffisamment re.sistant pour de faibles epaisseurs, mais il oblige l'isolation electrique entre la coupelle 22 et les conduc-teurs 21, au moyen par exemple de billes de verre remplis-sant les fenêtres 23. Sur le fond de la coupelle repose un dispositif a circuits integrés 24, dont les plots de sortie 25 sont reliés aux extremites interieures des con-ducteurs de sortie 21 par des conducteurs de liaison 26, des fils, comme illustré, ou des poutres. Un couvercle 27 enclot l'ensemble et/ou un enrobage 28 fige tous les élémen-ts contenus dans la coupelle.
Les figures 4 et 5 se rapportent à un boîtier "package carrier" 30. On voit que ce boitier a beaucoup d'analogie avec le boîtier précédent 20. La seule diffé-rence réside dans le fait que les bornes de sortie 31 sont des plots moules dans les paroi.s laterales d'une coupelle 32 formee dans un materiau moulable et de preference bon dissipateur thermique, tel que la ceramique. Un ~oitier 30 peut comporter un grand nombre de plots 31, lesquels s'etendent communement sur pratiquement toute la hauteur du boitier et sont avantageusement aptes à venir en contact respectivement avec des elements de contact exte-rieurs 33 de la peripherie d'une cavite conformée pour recevoir le dispositif 30. Comme dans le cas du boitier 20, le fond de la coupelle 32 du boitier 30 porte un dis-positif à circuits integres 34, dont les plots de sortie 35 sont relies respectivement aux parties interieures des plots 31 au moyen de conducteurs de liaison 36. Un enro-bage 37 fige les elements contenus dans la coupelle et/ou un couvercle (non illustre) enclot ces elements.
Les figures 6 et 7 représentent un exemple de realisation d'un boitier plat conforme à l'invention 40, prevu pour deux dispositifs à circuits integres. Les bornes de sortie du boitier 40 sont des plages de contact 41 disposées directement sur une face d'une plaquette 42 constituant l'element de support de deux dispositifs à
circuits inte~res 43 et 44. Les plots de sortie 45 de ces deux dispositi~s sont respectivement relies par des con-ducteurs de liaison 46 à un ensemble de conducteurs 47 disposes sur l'autre face de la plaquette 42. ~ans l'ex-emple illustre, les quatre conducteurs 47a - 47d de cet ensemble forment à la fois le circuit d'interconnexion entre les deux dispositifs 43 et 44 et les conducteurs de sortie qui mènent respecti~Tement aux plages de contact 41 (41a - 41d), par l'intermediaire de trous 48 (48a - 48d) pratiques dans la plaquette 42. Le moyen de protection des dispositifs 43 et 44 est formé essentiellement par un enrobage 49 électriquement isolant, enrobant partiellement la plaquette de support 42 et laissant dégagées les plages de contact 41. Dans l'exemple illustré, l'enrobage 49 est ainsi disposé sur seulement la face de la plaquette 42 qui porte les dispositiEs 43 et 44.
On voit d'emblée que le boîtier 40 peut être de très faible épaisseur. D'une part, il n'y a plus de coupelle col~me dans l.es boitiers antérieurs; d'autre part, les bornes de sortie 41 peuvent être prévues sur la meme face que celles portant les dispositifs 43 et 44, à la périphérie de la plaquette 42 pour que l'enrobage 49 ne les englobe pas. En outre, ce genre de boîtier a l'avan-tage de profiter au mieux de la réduction de l'épaisseur que peut supporter la plaquette 42. Au lieu de la céra-mique par exemple, il sera avantageux d'utiliser le verre époxy ou un matériau plastique, tel que par exemple celui vendu sous le nom de "Kapton". Avec ces deux matériaux, on peut descendre en dessous de 0,2 millimètre pour l'épaisseur de la plaquette, et o:btenir ainsi un boîtier 40 dont l'épaisseur totale est au plus inférieure au millimètre. Ces matériaux sont aussi préférés pour leur souplesse. Toutefois, si leur faible épaisseur leur confère une souplesse trop grande, prejudiciable au bon état et fonctionnement du boîtier, il sera avantageux d'utiliser des moyens de renforcement de rigidité de la plaquette, tels que les éléments de bordure 50 représentés sur les figures 6 et 7. Ces éléments de bordure sont rapportes, mais pourraient être une nervure périphérique 3Q de la plaquette. De la sorte, les moyens de renforcement 50 font partie du moyen de protection du boîtier 40. Par ailleurs, on voit à la figure 6 que les deux dlspositifs 43 et 44 reposent sur un même conducteur 47a, constituant le conducteur de masse et jouant de même le role de dissi-pateur de la chaleur dégagée par les dispositifs 43 et 44.
Dans le cas où l'on désire concilier l'encombre-
2~7 ment en epaisseur et en surface d'un boitier conforme aL'invention, la igure 8 donne un exemple de realisation d'un tel boîtier. ~ la figure 8, le boîtier 51 comporte respectivement sur les deux faces de la pla~uette 52 deux circuits d'interconnexion 53, 53' relies l'un à l'autre par des trous 54 pratiques dans la plaquette 52. Dans l'exemple illustre, les circuits d'interconnexion 53 et 53' relient entre eux trois dispositifs a circuits inte-gres 55, 56 et 57. D'autre part, comme variante de réali-sation du boîtier 40, le circuit d'interconnexion 53 secompose de deux couches conductrices superposees 53a, 53b isolees entre elles par une couche d'isolation 53c, à
l'exception de trous conducteurs de liaison 53d. Les con-ducteurs de sortie tels que les conducteurs 58a et 58b du reseau de conducteurs disposes sur la plaquette 52 abou-tissent aux bornes de sortie du boîtier portees par la plaquette 52, telles que les bornes 59a, 59b.
Comme variante de realisation egalement, les plots de sortie 60 des dispositiEs 55 et 56 sont reliés au circuit d'interconnexion 53 par des poutres cambrees 61, au lieu de fils 46 comme dans le cas de boîtier 40; quant au dispositif 57, ses plots de sortie 60 sont directement connectés a des conducteurs du circuit 53'.
Bien entendu, un enrobage 62, 62' noie les dis-positifs 55, 56 et 57 avec au moins en partie, d'une manière generale, le reseau de conducteurs forme par les circuits 53 et 53' et les conducteurs de liaison 61. Cet enrobage exclut les bornes de sortie 59 du boîtier. En outre, les elements de renforcement de rigidite 63, 63' sont utilises comme dans le cas du boîtier 40.
Les deux exemples d'execution de l'invention qui viennent d'être decrits en reference aux figures 6/ 7 et 8 font bien ressortir les caracteristiques fondamentales de l'invention et toutes les variantes que l'on peut appor-ter. C'est ainsi, par exemple, que les bornes de sortie d'un boîtier conforme a l'invention peuvent se tenir sur
3~

les deux faces de la pl.a~uette, et qu'il va de soi qu'un tel boitier s'applique a l'incorporation d'un seul dispo-sitif aussi bien qu'à un nombre quelconque de dispositifs.
En d'autres termes, llinvention n'est nullement limitee à
ces exemples et comprend d'une maniere generale tous les moyens equivalant aux moyens décrits et illustres, ainsi qu'a leur combinaison, en conformite avec les revendica-tions annexées.

Claims

Les réalisations de l'invention au sujet des-quelles un droit exclusif de propriété ou de privilège est revendiqué, sont définies comme il suit:

1- Boîtier plat pour au moins un dispositif a circuits intégrés pourvu de plots de sortie, du type comprenant un élément de support dudit dispositif, une pluralité de bornes de sortie extérieures au boîtier, un réseau de conducteurs reliant lesdites bornes de sortie auxdits plots de sortie du dispositif, et un moyen de protection, caractérisé en ce que: ledit élément de support est une plaquette et lesdites bornes de sortie du boîtier sont des plages de contact disposées sur cet-te plaquette; au moins les conducteurs dudit réseau qui sont rattachés auxdites plages de contact reposent sur ladite plaquette de support; et ledit moyen de protec-tion comprend un enrobage électriquement isolant, enro-bant partiellement la plaquette de support et laissant dégagées au moins lesdites plages de contact.

2- Boîtier selon la revendication 1, caracté-risé en ce que la plaquette de support est un film mince en matériau relativement souple, tel que le verre époxy ou un matériau plastique.

3- Boîtier selon la revendication 2, caracté-risé en ce que le moyen de protection précité comporte des moyens de renforcement de rigidité de la plaquette.

4- Boîtier selon la revendication 1, caracté-risé en ce que la plaquette de support comporte plu-sieurs dispositifs à circuits intégrés, et en ce que ledit réseau de conducteurs inclut un circuit d'inter-connexion imprimé sur ladite plaquette.

5- Boîtier selon la revendication 1, caracté-risé en ce que : le ou lesdits dispositifs sont montés sur une face de la plaquette tandis que lesdites plages de contact reposent sur l'autre face; ledit réseau de conducteurs comporte des trous conducteurs ménagés dans la plaquette; et l'enrobage précité est disposé sur la-dite face de la plaquette qui porte le ou lesdits dis-positifs.

6- Boîtier selon la revendication 4, caracté-risé en ce que: lesdits dispositifs sont montés sur les deux faces de la plaquette; ledit circuit d'intercon-nexion est formé sur ces deux faces et comprend des trous conducteurs ménagés dans la plaquette; et lesdi-tes plages de contact sont disposées à la périphérie d'au moins l'une desdites faces.

7- Boîtier selon l'une des revendications 4 à 6, caractérisé en ce que les conducteurs du réseau qui sont contenus sur une face de la plaquette sont repartis sur plusieurs couches conductrices superposées.

8- Boîtier selon l'une des revendications
1 à 3, caractérisé en ce qu'au moins l'un des conduc-teurs du réseau précité constitué un élément de dissi-pation de la chaleur dégagée par le ou lesdits dis-positifs.
CA000337863A 1978-10-19 1979-10-17 Boitier plat pour dispositifs a circuits integres Expired CA1148267A (fr)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
FR7829844A FR2439478A1 (fr) 1978-10-19 1978-10-19 Boitier plat pour dispositifs a circuits integres
FR7829844 1978-10-19

Publications (1)

Publication Number Publication Date
CA1148267A true CA1148267A (fr) 1983-06-14

Family

ID=9213942

Family Applications (1)

Application Number Title Priority Date Filing Date
CA000337863A Expired CA1148267A (fr) 1978-10-19 1979-10-17 Boitier plat pour dispositifs a circuits integres

Country Status (10)

Country Link
US (1) US4264917A (fr)
JP (2) JPS5556647A (fr)
CA (1) CA1148267A (fr)
CH (1) CH632870A5 (fr)
DE (1) DE2942422A1 (fr)
FR (1) FR2439478A1 (fr)
GB (1) GB2035701B (fr)
IT (1) IT1123868B (fr)
NL (1) NL190090C (fr)
SE (1) SE440292B (fr)

Families Citing this family (112)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3029667A1 (de) * 1980-08-05 1982-03-11 GAO Gesellschaft für Automation und Organisation mbH, 8000 München Traegerelement fuer einen ic-baustein
FR2490917A1 (fr) * 1980-09-02 1982-03-26 Motorola Semiconducteurs Boitier pour circuit electrique et procede de fabrication
US4549247A (en) * 1980-11-21 1985-10-22 Gao Gesellschaft Fur Automation Und Organisation Mbh Carrier element for IC-modules
FR2498814B1 (fr) * 1981-01-26 1985-12-20 Burroughs Corp Boitier pour circuit integre, moyen pour le montage et procede de fabrication
US4483067A (en) * 1981-09-11 1984-11-20 U.S. Philips Corporation Method of manufacturing an identification card and an identification manufactured, for example, by this method
FR2512990B1 (fr) * 1981-09-11 1987-06-19 Radiotechnique Compelec Procede pour fabriquer une carte de paiement electronique, et carte realisee selon ce procede
JPS5892597A (ja) * 1981-11-28 1983-06-01 大日本印刷株式会社 Ｉｃカ−ドの製造方法
JP2582013B2 (ja) * 1991-02-08 1997-02-19 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JPS5948985A (ja) * 1982-09-13 1984-03-21 大日本印刷株式会社 Ｉｃカ−ドの製造方法
DE3235650A1 (de) * 1982-09-27 1984-03-29 Philips Patentverwaltung Gmbh, 2000 Hamburg Informationskarte und verfahren zu ihrer herstellung
GB2129223A (en) * 1982-10-09 1984-05-10 Welwyn Electronics Ltd Printed circuit boards
JPS59138339A (ja) * 1983-01-28 1984-08-08 Toshiba Corp 半導体装置
JPS59193596A (ja) * 1983-04-18 1984-11-02 Kyodo Printing Co Ltd Ｉｃカ−ド用ｉｃモジユ−ル
GB2142478A (en) * 1983-07-01 1985-01-16 Welwyn Electronics Ltd Printed circuit boards
US4646129A (en) * 1983-09-06 1987-02-24 General Electric Company Hermetic power chip packages
US4630096A (en) * 1984-05-30 1986-12-16 Motorola, Inc. High density IC module assembly
DE3435506A1 (de) * 1984-09-27 1986-04-03 Siemens AG, 1000 Berlin und 8000 München An einem gegenstand zur markierung angebrachte anordnung mit einem informationsspeicher
JPS6189643A (ja) * 1984-10-09 1986-05-07 Toshiba Corp 半導体装置及びその製造方法
JPS61203695A (ja) * 1985-03-06 1986-09-09 シャープ株式会社 片面配線基板の部品実装方式
US5234866A (en) * 1985-03-25 1993-08-10 Hitachi, Ltd. Semiconductor device and process for producing the same, and lead frame used in said process
FR2584235B1 (fr) * 1985-06-26 1988-04-22 Bull Sa Procede de montage d'un circuit integre sur un support, dispositif en resultant et son application a une carte a microcircuits electroniques
US5082802A (en) * 1985-11-12 1992-01-21 Texas Instruments Incorporated Method of making a memory device by packaging two integrated circuit dies in one package
US5014112A (en) * 1985-11-12 1991-05-07 Texas Instruments Incorporated Semiconductor integrated circuit device having mirror image circuit bars bonded on opposite sides of a lead frame
US4914045A (en) * 1985-12-19 1990-04-03 Teccor Electronics, Inc. Method of fabricating packaged TRIAC and trigger switch
JP2502511B2 (ja) * 1986-02-06 1996-05-29 日立マクセル株式会社 半導体装置の製造方法
JPS62216259A (ja) * 1986-03-17 1987-09-22 Fujitsu Ltd 混成集積回路の製造方法および構造
US4695872A (en) * 1986-08-01 1987-09-22 Texas Instruments Incorporated High density micropackage for IC chips
US4740868A (en) * 1986-08-22 1988-04-26 Motorola Inc. Rail bonded multi-chip leadframe, method and package
US4839713A (en) * 1987-02-20 1989-06-13 Mitsubishi Denki Kabushiki Kaisha Package structure for semiconductor device
KR920008256B1 (ko) * 1987-10-30 1992-09-25 엘에스아이 로직 코포레이션 반도체 장치 패키지의 제조방법 및 장치
FR2632100B1 (fr) * 1988-05-25 1992-02-21 Schlumberger Ind Sa Procede de realisation d'une carte a memoire electronique et cartes a memoire electronique obtenue par la mise en oeuvre dudit procede
JPH0638464B2 (ja) * 1988-05-26 1994-05-18 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン 薄い可撓性基板構造体
US5109601A (en) * 1988-05-26 1992-05-05 International Business Machines Corporation Method of marking a thin film package
DE68927295T2 (de) * 1988-07-08 1997-05-07 Oki Electric Ind Co Ltd Kunstharzversiegeltes halbleiterbauelement
US5084753A (en) * 1989-01-23 1992-01-28 Analog Devices, Inc. Packaging for multiple chips on a single leadframe
US4916519A (en) * 1989-05-30 1990-04-10 International Business Machines Corporation Semiconductor package
DE3924439A1 (de) * 1989-07-24 1991-04-18 Edgar Schneider Traegerelement mit wenigstens einem integrierten schaltkreis, insbesondere zum einbau in chip-karten, sowie verfahren zur herstellung dieser traegerelemente
US5030796A (en) * 1989-08-11 1991-07-09 Rockwell International Corporation Reverse-engineering resistant encapsulant for microelectric device
US5200362A (en) * 1989-09-06 1993-04-06 Motorola, Inc. Method of attaching conductive traces to an encapsulated semiconductor die using a removable transfer film
DE3941679A1 (de) * 1989-12-18 1991-06-27 Telefunken Electronic Gmbh Fotomodul
US5250470A (en) * 1989-12-22 1993-10-05 Oki Electric Industry Co., Ltd. Method for manufacturing a semiconductor device with corrosion resistant leads
JP2875562B2 (ja) * 1989-12-22 1999-03-31 沖電気工業株式会社 半導体装置及びその製造方法
US5173766A (en) * 1990-06-25 1992-12-22 Lsi Logic Corporation Semiconductor device package and method of making such a package
US5399903A (en) * 1990-08-15 1995-03-21 Lsi Logic Corporation Semiconductor device having an universal die size inner lead layout
US7198969B1 (en) 1990-09-24 2007-04-03 Tessera, Inc. Semiconductor chip assemblies, methods of making same and components for same
US5148265A (en) 1990-09-24 1992-09-15 Ist Associates, Inc. Semiconductor chip assemblies with fan-in leads
DE9100665U1 (de) * 1991-01-21 1992-07-16 TELBUS Gesellschaft für elektronische Kommunikations-Systeme mbH, 85391 Allershausen Trägerelement für integrierte Halbleiter-Schaltkreise, insbesondere zum Einbau in Chip-Karten
JP2634351B2 (ja) * 1991-04-23 1997-07-23 三菱電機株式会社 半導体装置
US5434750A (en) * 1992-02-07 1995-07-18 Lsi Logic Corporation Partially-molded, PCB chip carrier package for certain non-square die shapes
US5262927A (en) * 1992-02-07 1993-11-16 Lsi Logic Corporation Partially-molded, PCB chip carrier package
JPH07164787A (ja) * 1992-03-26 1995-06-27 Dainippon Printing Co Ltd Ｉｃカードの製造方法
US5280413A (en) * 1992-09-17 1994-01-18 Ceridian Corporation Hermetically sealed circuit modules having conductive cap anchors
JP2774906B2 (ja) * 1992-09-17 1998-07-09 三菱電機株式会社 薄形半導体装置及びその製造方法
JPH06312593A (ja) 1993-04-28 1994-11-08 Toshiba Corp 外部記憶装置、外部記憶装置ユニットおよび外部記憶装置の製造方法
JP3258764B2 (ja) * 1993-06-01 2002-02-18 三菱電機株式会社 樹脂封止型半導体装置の製造方法ならびに外部引出用電極およびその製造方法
JPH0737049A (ja) * 1993-07-23 1995-02-07 Toshiba Corp 外部記憶装置
US5362679A (en) * 1993-07-26 1994-11-08 Vlsi Packaging Corporation Plastic package with solder grid array
US5438477A (en) * 1993-08-12 1995-08-01 Lsi Logic Corporation Die-attach technique for flip-chip style mounting of semiconductor dies
JP3396541B2 (ja) * 1993-08-30 2003-04-14 株式会社東芝 混成集積回路装置を搭載した回路基板
US5388327A (en) * 1993-09-15 1995-02-14 Lsi Logic Corporation Fabrication of a dissolvable film carrier containing conductive bump contacts for placement on a semiconductor device package
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
TW272311B (fr) * 1994-01-12 1996-03-11 At & T Corp
US5581445A (en) * 1994-02-14 1996-12-03 Us3, Inc. Plastic integrated circuit card with reinforcement structure for protecting integrated circuit module
JP3383398B2 (ja) * 1994-03-22 2003-03-04 株式会社東芝 半導体パッケージ
US5436203A (en) * 1994-07-05 1995-07-25 Motorola, Inc. Shielded liquid encapsulated semiconductor device and method for making the same
JP3388921B2 (ja) * 1994-11-29 2003-03-24 株式会社東芝 集積回路カードの製造方法
US6471130B2 (en) 1995-02-03 2002-10-29 Kabushiki Kaisha Toshiba Information storage apparatus and information processing apparatus using the same
USRE38997E1 (en) * 1995-02-03 2006-02-28 Kabushiki Kaisha Toshiba Information storage and information processing system utilizing state-designating member provided on supporting card surface which produces write-permitting or write-inhibiting signal
JP3660382B2 (ja) 1995-02-03 2005-06-15 株式会社東芝 情報記憶装置およびそれに用いるコネクタ部
US5832600A (en) * 1995-06-06 1998-11-10 Seiko Epson Corporation Method of mounting electronic parts
JPH0964240A (ja) 1995-08-25 1997-03-07 Toshiba Corp 半導体装置および半導体装置の製造方法
US5892213A (en) * 1995-09-21 1999-04-06 Yamaichi Electronics Co., Ltd. Memory card
US5952725A (en) * 1996-02-20 1999-09-14 Micron Technology, Inc. Stacked semiconductor devices
JP2799310B2 (ja) * 1996-04-02 1998-09-17 山一電機株式会社 メモリーカード稼動電子機器におけるｉｃ保護装置
US5956601A (en) * 1996-04-25 1999-09-21 Kabushiki Kaisha Toshiba Method of mounting a plurality of semiconductor devices in corresponding supporters
US6022763A (en) * 1996-05-10 2000-02-08 Kabushiki Kaisha Toshiba Substrate for semiconductor device, semiconductor device using the same, and method for manufacture thereof
US5817530A (en) * 1996-05-20 1998-10-06 Micron Technology, Inc. Use of conductive lines on the back side of wafers and dice for semiconductor interconnects
US6784023B2 (en) * 1996-05-20 2004-08-31 Micron Technology, Inc. Method of fabrication of stacked semiconductor devices
US5917242A (en) * 1996-05-20 1999-06-29 Micron Technology, Inc. Combination of semiconductor interconnect
US5866953A (en) * 1996-05-24 1999-02-02 Micron Technology, Inc. Packaged die on PCB with heat sink encapsulant
TW332334B (en) * 1996-05-31 1998-05-21 Toshiba Co Ltd The semiconductor substrate and its producing method and semiconductor apparatus
JPH09327990A (ja) * 1996-06-11 1997-12-22 Toshiba Corp カード型記憶装置
US5847445A (en) * 1996-11-04 1998-12-08 Micron Technology, Inc. Die assemblies using suspended bond wires, carrier substrates and dice having wire suspension structures, and methods of fabricating same
US5990545A (en) * 1996-12-02 1999-11-23 3M Innovative Properties Company Chip scale ball grid array for integrated circuit package
JPH10302030A (ja) * 1997-02-28 1998-11-13 Toshiba Corp 接続装置、および情報処理装置
US5972738A (en) * 1997-05-07 1999-10-26 Lsi Logic Corporation PBGA stiffener package
US6314639B1 (en) 1998-02-23 2001-11-13 Micron Technology, Inc. Chip scale package with heat spreader and method of manufacture
US7233056B1 (en) * 1998-02-23 2007-06-19 Micron Technology, Inc. Chip scale package with heat spreader
US6040622A (en) 1998-06-11 2000-03-21 Sandisk Corporation Semiconductor package using terminals formed on a conductive layer of a circuit board
US6297548B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Stackable ceramic FBGA for high thermal applications
US6297960B1 (en) 1998-06-30 2001-10-02 Micron Technology, Inc. Heat sink with alignment and retaining features
US6109530A (en) * 1998-07-08 2000-08-29 Motorola, Inc. Integrated circuit carrier package with battery coin cell
US6326687B1 (en) 1998-09-01 2001-12-04 Micron Technology, Inc. IC package with dual heat spreaders
US6117797A (en) 1998-09-03 2000-09-12 Micron Technology, Inc. Attachment method for heat sinks and devices involving removal of misplaced encapsulant
US6261865B1 (en) 1998-10-06 2001-07-17 Micron Technology, Inc. Multi chip semiconductor package and method of construction
US6634561B1 (en) 1999-06-24 2003-10-21 Sandisk Corporation Memory card electrical contact structure
JP3650001B2 (ja) * 2000-07-05 2005-05-18 三洋電機株式会社 半導体装置およびその製造方法
US7295443B2 (en) 2000-07-06 2007-11-13 Onspec Electronic, Inc. Smartconnect universal flash media card adapters
JP3829050B2 (ja) * 2000-08-29 2006-10-04 松下電器産業株式会社 一体型電子部品
DE10111028A1 (de) * 2001-03-07 2002-09-19 Infineon Technologies Ag Chipkartenmodul
DE10113771A1 (de) * 2001-03-21 2002-07-04 Infineon Technologies Ag Halbleiterbauelement und Verfahren zu dessen Kontaktierung mit einer Leiterplatte
US6916682B2 (en) * 2001-11-08 2005-07-12 Freescale Semiconductor, Inc. Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method of formation and testing
DE10202727A1 (de) * 2002-01-24 2003-08-21 Infineon Technologies Ag Trägersubstrat für ein Chipmodul, Chipmodul und Chipkarte
FR2838850B1 (fr) * 2002-04-18 2005-08-05 Framatome Connectors Int Procede de conditionnement de microcircuits electroniques pour carte a puce et microcircuit electronique ainsi obtenu
US20040105244A1 (en) * 2002-08-06 2004-06-03 Ilyas Mohammed Lead assemblies with offset portions and microelectronic assemblies with leads having offset portions
TWI238499B (en) * 2003-11-03 2005-08-21 Siliconware Precision Industries Co Ltd Semiconductor package
JP2007294488A (ja) * 2006-04-20 2007-11-08 Shinko Electric Ind Co Ltd 半導体装置、電子部品、及び半導体装置の製造方法
SG142321A1 (en) 2008-04-24 2009-11-26 Micron Technology Inc Pre-encapsulated cavity interposer
US8367460B2 (en) 2010-06-22 2013-02-05 Micron Technology, Inc. Horizontally oriented and vertically stacked memory cells
USD759022S1 (en) * 2013-03-13 2016-06-14 Nagrastar Llc Smart card interface
USD758372S1 (en) * 2013-03-13 2016-06-07 Nagrastar Llc Smart card interface
USD864968S1 (en) * 2015-04-30 2019-10-29 Echostar Technologies L.L.C. Smart card interface

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3832769A (en) * 1971-05-26 1974-09-03 Minnesota Mining & Mfg Circuitry and method
DE2213915A1 (de) * 1972-03-22 1973-10-04 Siemens Ag Gehaeuse fuer halbleitersysteme
US3919602A (en) * 1972-03-23 1975-11-11 Bosch Gmbh Robert Electric circuit arrangement and method of making the same
US3777220A (en) * 1972-06-30 1973-12-04 Ibm Circuit panel and method of construction
JPS5310862Y2 (fr) * 1972-12-28 1978-03-23
US3868724A (en) * 1973-11-21 1975-02-25 Fairchild Camera Instr Co Multi-layer connecting structures for packaging semiconductor devices mounted on a flexible carrier
JPS54151B2 (fr) * 1974-09-04 1979-01-06
US4074342A (en) * 1974-12-20 1978-02-14 International Business Machines Corporation Electrical package for lsi devices and assembly process therefor
FR2337381A1 (fr) * 1975-12-31 1977-07-29 Honeywell Bull Soc Ind Carte portative pour systeme de traitement de signaux electriques et procede de fabrication de cette carte
US4246595A (en) * 1977-03-08 1981-01-20 Matsushita Electric Industrial Co., Ltd. Electronics circuit device and method of making the same
JPS5469068A (en) * 1977-11-14 1979-06-02 Hitachi Ltd Semiconductor device and its manufacture

Also Published As

Publication number Publication date
CH632870A5 (fr) 1982-10-29
IT7926530A0 (it) 1979-10-16
NL190090B (nl) 1993-05-17
FR2439478A1 (fr) 1980-05-16
FR2439478B1 (fr) 1981-04-17
NL190090C (nl) 1993-10-18
IT1123868B (it) 1986-04-30
SE7906962L (sv) 1980-04-20
GB2035701B (en) 1983-06-29
NL7905082A (nl) 1980-04-22
DE2942422A1 (de) 1980-04-30
US4264917A (en) 1981-04-28
JPS5556647A (en) 1980-04-25
JPS5936249U (ja) 1984-03-07
SE440292B (sv) 1985-07-22
GB2035701A (en) 1980-06-18

Similar Documents

Publication Publication Date Title
CA1148267A (fr) Boitier plat pour dispositifs a circuits integres
EP0207853B1 (fr) Procédé de montage d'un circuit intégré sur un support, dispositif en résultant et son application à une carte à microcircuits électroniques
EP0391790B1 (fr) Procédé de fabrication d'un module électronique
EP0565391B1 (fr) Procédé et dispositif d'encapsulation en trois dimensions de pastilles semi-conductrices
EP0638933B1 (fr) Procédé d'interconnexion de pastilles semi-conductrices en trois dimensions, et composant en résultant
EP0198376A1 (fr) Unité électronique notamment pour carte à microcircuits et carte comprenant une telle unité
EP0593330B1 (fr) Procédé d'interconnexion 3D de boítiers de composants électroniques, et composant 3D en résultant
FR2621173A1 (fr) Boitier pour circuit integre de haute densite
FR2700416A1 (fr) Dispositif à semiconducteurs comportant un élément semiconducteur sur un élément de montage.
FR2521350A1 (fr) Boitier porteur de puce semi-conductrice
FR2518811A1 (fr) Dispositif a circuit integre en conteneur de ceramique
FR2591801A1 (fr) Boitier d'encapsulation d'un circuit electronique
FR2688630A1 (fr) Procede et dispositif d'interconnexion en trois dimensions de boitiers de composants electroniques.
EP0746188B1 (fr) Utilisation d'un micromodule comme boítier de montage en surface
FR2645681A1 (fr) Dispositif d'interconnexion verticale de pastilles de circuits integres et son procede de fabrication
EP1226609B1 (fr) Boitier semi-conducteur optique et procede de fabrication d'un tel boitier
EP0694965A1 (fr) Boîtier BGA de circuit intégré et procédé de réalisation d'un tel boîtier
EP1559068A1 (fr) Module electronique comportant un element apparent sur une face et procede de fabrication d'un tel module
EP0213974B1 (fr) Micromodule à contacts enterrés et carte contenant des circuits comportant un tel micromodule
EP1084482A1 (fr) Procede de fabrication d'une carte a circuit integre et carte obtenue
FR2638895A1 (fr) Support de circuit integre et son procede de fabrication, circuit integre adapte au support et boitier en resultant
FR2651923A1 (fr) Circuit integre de puissance.
EP2825001A1 (fr) Module électronique à film dielectrique adhésif et son procédé de fabrication
EP1210690B1 (fr) Dispositif electronique comportant au moins une puce fixee sur un support et procede de fabrication d'un tel dispositif
EP4515139A1 (fr) Module lumineux d'un dispositif de signalisation d'un véhicule automobile et dispositif de signalisation d'un véhicule automobile l'incorporant

Legal Events

Date Code Title Description
MKEX Expiry