CN1087103C - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN1087103C
CN1087103C CN97111732A CN97111732A CN1087103C CN 1087103 C CN1087103 C CN 1087103C CN 97111732 A CN97111732 A CN 97111732A CN 97111732 A CN97111732 A CN 97111732A CN 1087103 C CN1087103 C CN 1087103C
Authority
CN
China
Prior art keywords
type
transistor
zone
mos transistor
diffusion layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN97111732A
Other languages
English (en)
Other versions
CN1175091A (zh
Inventor
平田守央
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of CN1175091A publication Critical patent/CN1175091A/zh
Application granted granted Critical
Publication of CN1087103C publication Critical patent/CN1087103C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/82—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs of only field-effect components
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D89/00—Aspects of integrated devices not covered by groups H10D84/00 - H10D88/00
    • H10D89/60—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD]
    • H10D89/601—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs
    • H10D89/811—Integrated devices comprising arrangements for electrical or thermal protection, e.g. protection circuits against electrostatic discharge [ESD] for devices having insulated gate electrodes, e.g. for IGFETs or IGBTs using FETs as protective elements
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明的目的是要提供一种对外来过电压具有高的保护性能的半导体装置。该装置在其模拟开关30中具有一个其漏极端子连接于一个P型传输门4的外侧中的P型扩散层，并且其栅极和源极端子连接于电源电位的P型虚拟晶体管11，和一个其漏极端子连接于一个N型传输门5的外侧中的N型扩散层，并且其栅极和源极端子连接于接地电位的N型虚拟晶体管12，并且当从外部施加一个过电压时，使得过电流经过P型和N型虚拟晶体管11和12流向电源电位或接地电位。

Description

半导体装置
本发明涉及一种半导体集成电路，特别是涉及一种使用绝缘栅电场效应管(以下称为MOS晶体管)的传输门。
图1是一个电路图，显示了一种现有的半导体装置的结构的例子。
参考图1，这个现有的半导体装置包括一个用于把模拟信号从输入焊接区传送到输出焊接区的模拟开关130，和一个保护模拟开关130的保护电路20。从模拟信号9输入的信号通过模拟开关130和保护电路20传送到焊接区1，从焊接区1输入的信号经过保护电路20和模拟开关130传送到模拟信号9，等等。在模拟开关130中并排提供有一个P型传输门4和一个N型传输门5，倒相器6a和6b分别将反相控制信号10输入到它们的栅极端子。在保护电路20中提供有一个P型保护晶体管2，其源极和栅极端子连接于电源电位7，其漏极端子连接于焊接区1，和一个N型保护晶体管3，其源极和栅极端子连接于接地电位，其漏极端子连接于焊接区1。
图2显示了图1所示模拟开关130的布置的例子。
图3(a)是图2所示模拟开关130沿C-C′线的剖视图，图3(b)是图2所示的模拟开关130沿D-D′线的剖视图。
参考图2，焊接区1通过一个第二层金属接线101-1和第一层金属接线102-1和102-4连接于N型传输门4的N型扩散层104-1和104-3，以及P型传输门5的P型扩散层103-2和103-4。因此使焊接区1与模拟开关130相互连接。
在这里，在N型传输门5内侧的一个N型扩散层104-2和在P型传输门4内侧的一个P型扩散层103-3经过一个第一层金属接线102-7连接于一个内部电路。
此外，为了防止闭锁超载，N型传输门5由一个连接于接地电位(Vss)8的P型扩散层103-1包围。P型传输门4也被一个连接于电源电位(Vdd)7的N型扩散层104-4包围。
以下说明具有这种构造的模拟开关的操作。
当控制信号10是低电平时，使得P型传输门4和N型传输门5都是不导电的，因此芯片的外部和内部是相互电屏蔽的。
当控制信号10是高电平时，使得P型传输门4和N型传输门5都是导电的，因此一个具有在接地电位8和电源电位7之间的任选电位的信号从外部焊接区1传送到内部的模拟信号9，或从内部模拟信号9传送到外部焊接区1。
接下来说明用于防止构成模拟开关130的晶体管击穿的保护电路20的操作。当从外部施加一个静电之类的过电压时，会发生这种击穿。
当从外部向接地端施加一个正的过电压时，在N型保护晶体管3的漏极端子的栅极端子侧的N型扩散层中首先产生击穿，因此使得电流流到P型阱中。在这种场合击穿电压称为BVDS。
随后，流入P型阱中的电流造成电压降低，源极端子的N型扩散层和一个由P型阱形成的二极管具有正向偏压，使得由漏极端子，P型阱和源极端子形成的一个寄生NPN型双极晶体管处于操作状态(此后称为快反向(snapback)操作状态)，并使得来自外部的过电流流向接地端。
在快反向操作状态实现之后，使得N型保护晶体管3的连接在N型传输门5的焊接区1上的漏极端子的电位固定在一个低于N型扩散层的击穿电压的值，因而保护了模拟开关130不会被击穿。
当从外部向接地端施加一个负的过电压时，N型保护晶体管3的漏极扩散层具有正向偏压，使得电流通过P型阱流向接地端，因此保护了模拟开关130不被击穿。
当从外部向电源施加一个正的过电压时，P型保护晶体管2的漏极扩散层具有正向偏压，使得电流通过N型阱流向电源，因而保护了模拟开关130不被击穿。
当从外部向电源施加一个负的过电压时，首先在P型保护晶体管2的漏极端子的栅极端子侧的P型扩散层中发生击穿，因而使得电流流向N型阱。
随后流入N型阱中的电流造成电压降低，源极端子的P型扩散层和一个N型阱形成的二极管具有正向偏压，使得由漏极端子，N型阱和源极端子构成的一个寄生PNP型双极晶体管处于快反向操作状态，因而使来自外部的过电流流向电源。
在快反向操作状态实现之后，P型保护晶体管的连接在P型传输门4的焊接区1上的漏极端子的电位固定在一个低于P型扩散层的击穿电压，因而保护了模拟开关不会被击穿。
图4是一个电路图，显示了一种现有半导体装置的另一种结构的例子。
参考图4，本例的现有半导体装置包括一个NOR型输出电路140，和一个保护NOR型输出电路140的保护电路20。从数据信号18输入的信号通过NOR型输出电路140和保护电路20传送到焊接区1，从焊接区1输入的信号经过保护电路20和NOR型输出电路140传送到数据信号18，等等。在NOR型输出电路140中提供有连接于控制信号17的一个P型晶体管13和一个N型晶体管16，以及连接于数据信号18的一个P型晶体管14和一个N型晶体管15。在保护电路20中，提供有一个其源极和栅极端子连接于电源电位7并且其漏极端子连接于焊接区1的P型保护晶体管2，和一个其源极和栅极端子连接于接地电位并且其漏极端子连接于焊接区1的N型保护晶体管3。
图5显示了图4所示的一种NOR型输出电路的布置的例子。
参考图5，在一个垂直放置的P型晶体管的漏极部分中的P型扩散层103-4经过一个第一层金属接线102-1，一个在第一和第二层金属接线之间的接触导线C2和一个第二层金属接线101-1连接于焊接区。
与图2中所示的半导体装置的情况一样，由于在扩散层中形成的转角部分，当从外部施加一个过电压时，过电流以集中形式流向转角部分，结果扩散层被破坏。
以下详细地说明向包括N型传输门5的接地端施加正过电压的情况。
N型保护晶体管3的漏极端子与N型传输门5的N型扩散层总是处于相同的电位，这是由于它们由一个低电阻金属接线相互连接在一起。
对于N型传输门5的N型扩散层，击穿发生在它的场氧化膜端。在这种场合击穿电压称为BVJ。
在这里，BVJ依赖于模拟开关的布置。
图6显示了图2所示的半导体装置的击穿电压。
参考图6，当某一侧的扩散层端没有与另一侧的扩散层端相交时，如图2中所示的N型扩散层104-2的情况，BVJ1是击穿电压。当某一侧的扩散层端与另一扩散层端相交时，如N型扩散层104-1和104-3的情况，BVJ2是击穿电压。BVDS是N型保护晶体管3的击穿电压。
在N型扩散层104-1和104-3中，扩散层的转角部分中先于扩散层边缘发生击穿，这是由于电场集中在那里。结果，BVJ2低于BVJ1，BVJ1是当扩散层中没有转角部分时的击穿电压。
如图6中所示，当N型传输门的N型扩散层的BVJ2小于N型保护晶体管的BVDS时，如果从外部施加一个过电压，在N型传输门的N型扩散层的转角部分中先于作为保护晶体管的N型保护晶体管发生击穿，并且由于电流集中在扩散层的狭窄的转角部分，扩散层遭到破坏。
上述的说明是针对当一个正的过电压施加于接地端这种情况的。但是，应当理解，当把一个负的过电压施加于电源端时，用P型传输门4的P型扩散层和P型保护晶体管2分别替代上述的N型传输门5的N型扩散层和N型保护晶体管3，那么过电压使P型传输门的P型扩散层损坏。
从上面的说明中可以看到，现有的半导体装置存在着一个内在的问题。特别是当从外部施加一个过电压时，装置有被一个低于保护晶体管的击穿电压的电压击穿的可能性。
本发明是鉴于现有技术的上述内在缺陷而做出的，本发明的目的是要提供一种半导体装置，这种装置对于外部施加的过电压具有高的保护性能。
本发明的目的是通过一种半导体装置实现的，该半导体装置包括多个用于进行信号输入和输出的焊接区，一个具有P型和N型MOS晶体管的，用于在焊接区之间或是在焊接区与一个内部模拟电路之间传送信号的模拟开关，和一个具有P型和N型保护MOS晶体管的，用于保护模拟开关的保护电路，模拟开关设置在一个部位，其中扩散层的被N型MOS晶体管的栅极分割的各端点连接在焊接区上，通过利用扩散层作为漏极并将一个栅极和一个源极连接于接地电位形成了一个N型虚拟晶体管。
本发明的目的也可以通过另一种半导体装置实现，该装置包括多个用于进行信号输入和输出的焊接区，一个具有P型和N型MOS晶体管的，用于在焊接区之间或是在焊接区与一个内部模拟电路之间传送信号的模拟开关，和一个具有P型和N型保护MOS晶体管的，用于保护模拟开关的保护电路，模拟开关设置在一个部位，其中扩散层的被P型MOS晶体管的栅极分割的各端点连接在焊接区上，通过利用扩散层作为漏极并将一个栅极和一个源极连接于电源电位形成了一个P型虚拟晶体管，并且该虚拟晶体管具有与保护MOS晶体管相同的结构。
本发明的目的还可以通过另一种半导体装置实现，该装置包括多个用于进行信号输入和输出的焊接区，一个具有串联连接在电源电位和焊接区之间的两个或更多的P型MOS晶体管的输出电路，和一个具有P型和N型保护MOS晶体管的，用于保护输出电路的保护电路，输出电路设置在一个部位，其中扩散层的被P型MOS晶体管的栅极分割的各端点连接在焊接区上，通过利用扩散层作为漏极并将一个栅极和一个源极连接于电源电位形成了一个P型虚拟晶体管，并且该输出电路是一个NOR型输出电路。
本发明的目的还可以通过另一种半导体装置实现，该装置包括多个用于进行信号输入和输出的焊接区，一个具有串联连接在接地电位和焊接区之间的两个或更多的N型MOS晶体管的输出电路，和一个具有P型和N型保护MOS晶体管的，用于保护输出电路的保护电路，输出电路设置在一个部位，其中扩散层的被N型MOS晶体管的栅极分割的各端点连接在焊接区上，通过利用扩散层作为漏极并将一个栅极和一个源极连接于接地电位形成了一个N型虚拟晶体管，该输出电路是一个NAND型输出电路，并且该虚拟晶体管具有与保护MOS晶体管相同的结构。
根据提供了一种如此构造的半导体装置的本发明，当一个静电之类的过电压经过焊接区施加于半导体装置时，虚拟晶体管使过电流流向接地端，因而可以防止低于保护晶体管的击穿电压的电压造成击穿，并可以防止MOS晶体管的击穿。
为了更完整地理解本发明及其优点，现在结合附图对本发明加以说明。
图1是显示一个现有的半导体装置的构造的例子的电路图。
图2显示了图1中所示的一个模拟开关的布置的例子。
图3(a)图2所示的模拟开关的沿C-C′线的截面图。
图3(b)图2所示的模拟开关的沿D-D′线的截面图。
图4是显示一个现有的半导体装置的另一种构造的例子的电路图。
图5显示了图4中所示的模拟开关的布置的例子。
图6显示了图2所示的半导体装置的击穿电压。
图7显示了本发明的半导体装置的第一实施例的电路图。
图8显示了图7中所示的模拟开关的布置的例子。
图9(a)是图8所示的模拟开关的沿A-A′线的截面图。
图9(b)是图8所示的模拟开关的沿B-B′线的截面图。
图10显示了图7中所示的保护电路的布置的例子。
图11显示了图7所示的模拟开关在一个芯片中的安排。
图12显示了本发明的半导体装置的第二实施例的电路图。
图13显示了图12中所示的NOR型输出电路的布置的例子。
以下参考附图对本发明的半导体装置的优选实施例进行说明。(第一实施例)
图7显示了本发明的半导体装置的第一实施例的电路图
参考图7，在第一实施例中，半导体装置包括一个用于进行信号输入和输出的焊接区1，一个用于在焊接区1与其它焊接区(未示出)之间，或是在焊接区1与一个内部模拟电路(未示出)之间传送模拟信号的模拟开关30，一个用于保护模拟开关30的保护电路20。一个从模拟信号9输入的信号经过模拟开关30和保护电路20传送到焊接区1，一个从焊接区1输入的信号经过保护电路20和模拟开关30传送到模拟信号9，等等。模拟开关30具有一个作为P型MOS晶体管的P型传输门4，和一个作为N型MOS晶体管的N型传输门5，通过倒相器6a和6b分别将反相控制信号10输入到它们的栅极端子，一个P型虚拟晶体管11，其漏极端子连接于P型传输门4外部的P型扩散层，其栅极和源极端子连接于电源电位，以及一个N型虚拟晶体管12，其漏极端子连接于N型传输门5外部的N型扩散层，其栅极和源极端子连接于接地电位。保护电路20是以一个P型保护晶体管2作为P型保护晶体管的，其源极和栅极端子连接于电源电位7，其漏极端子连接于焊接区1，和以一个N型保护晶体管3作为N型保护晶体管的，其源极和栅极端子连接于接地电位，其漏极端子连接于焊接区1。
图8显示了图7中所示的模拟开关30的布置的例子。
图9(a)是图8所示的模拟开关30的沿A-A′线的截面图，图9(b)是图8所示的模拟开关30的沿B-B′线的截面图。
图10显示了图7中所示的保护电路20的布置的例子。
参考图8，焊接区1经过一个第二层金属接线101-1和第一层金属接线102-1和102-4连接于N型传输门4的N型扩散层104-1和104-3，以及P型传输门5的扩散层103-2和103-4。焊接区1和模拟开关130以这种方式相互连接。
在这里N型传输门4内侧的N型扩散层104-2和P型传输门5内侧的P型扩散层103-3通过一个第一层金属接线102-7连接于一个内部电路。
对于位于一个与N型扩散层104-1内部连接的N型扩散层104-2对面的N型传输门5的N型扩散层104-1，设计了一个N型虚拟晶体管，该虚拟晶体管共用N型扩散层104-1作为漏极，并利用经过一个第一层金属接线102-3连接于接地电位的一个栅电极105-3和一个N型扩散层104-6分别作为栅极和源极。
同样地，对于位于一个与N型扩散层104-3内部连接的N型扩散层104-2相反一面的N型传输门5的N型扩散层104-3，设计了一个N型虚拟晶体管，该虚拟晶体管共用N型扩散层104-3作为漏极，并利用经过一个第一层金属接线102-2连接于接地电位的一个栅电极105-4和一个N型扩散层104-7分别作为栅极和源极。
在这里，作为N型虚拟晶体管的漏极的N型扩散层104-1和104-3具有与作为图10中所示的N型保护晶体管的漏极的N型扩散层104-1和104-3相同的结构。
对于位于一个与P型扩散层103-2内部连接的P型扩散层103-3对面的P型传输门4的P型扩散层103-2，设计了一个P型虚拟晶体管，该虚拟晶体管共用P型扩散层103-2作为漏极，并利用经过一个第一层金属接线102-5连接于电源电位的一个栅电极106-3和一个P型扩散层103-6分别作为栅极和源极。
同样地，对于位于一个与P型扩散层103-4内部连接的P型扩散层103-3相反一面的P型传输门4的P型扩散层103-4，设计了一个P型虚拟晶体管，该虚拟晶体管共用P型扩散层103-4作为漏极，并利用经过一个第一层金属接线102-6连接于电源电位的一个栅电极106-4和一个P型扩散层103-7分别作为栅极和源极。
在这里，作为P型虚拟晶体管的漏极的P型扩散层103-2和103-4具有与作为图10中所示的P型保护晶体管的漏极的P型扩散层103-2和103-4相同的结构。
此外，为了防止闭锁超载，N型传输门5由一个与接地电位(Vss)8连接的P型扩散层103-1包围。P型传输门4也由一个与电源电位(Vdd)7连接的N型扩散层104-4包围。
图11显示了图7所示的模拟开关在一个芯片中的安排。
参考图11，当在保护电路20的场合，模拟开关30安排在一个被一个保护环210与一个内部区域220分割开的缓冲区200中。
下面说明当过电压从外部施加于模拟开关时上述构造的半导体装置的操作。
当一个正的过电压施加于接地端时，因为连接于N型传输门5外部的N型扩散层104-1和104-3具有与N型保护晶体管3的漏极相同的构造，与N型保护晶体管3的漏极BVDS相同的电压会在这些扩散层中造成击穿，和在适当的时间实现快反向操作状态。在快反向操作状态实现后，如在N型保护晶体管3的情况一样，使得过电流经过N型虚拟晶体管12的源极流向接地端。
当一个负的过电压施加于电源端时，因为连接于P型传输门4外部的P型扩散层103-2和103-4具有与P型保护晶体管2的漏极相同的构造，与P型保护晶体管2的漏极BVDS相同的电压会在这些扩散层中造成击穿，和在适当的时间实现快反向操作状态。在快反向操作状态实现后，如在P型保护晶体管2的情况一样，使得过电流经过P型虚拟晶体管11的源极流向电源端。
如上所述，在本实施例的模拟开关中，与现有的模拟开关不同，扩散层不会被电流集中破坏，因而提供了对抗外部过电压的高保护性能。
此外，当从外部施加过电压时，P型和N型虚拟晶体管11和12发挥作用，以便像P型和N型保护晶体管2和3的情况一样，将过电压转向电源和接地端。
结果，甚至当P型和N型保护晶体管2和3的沟道宽度减少得比现有的情况更多时，也能够获得与现有例子相同或更高的ESD(静电放电)性能。此外，当P型和N型虚拟晶体管11和12的沟道宽度较大时，即使没有提供P型和N型保护晶体管2和3，也可以获得足够的ESD性能。(第二实施例)
图12显示了本发明的半导体装置的第二实施例的电路图。
参考图12，半导体装置包括一个NOR型输出电路40，和一个保护NOR型输出电路40的保护电路20。一个从数据信号18输入的信号经过NOR型输出电路40和保护电路20传送到焊接区1，一个从焊接区1输入的信号经过保护电路20和NOR型输出电路40传送到数据信号18，等等。NOR型输出电路40具有连接于一个控制信号17的P型和N型晶体管13和16，连接于数据信号18的P型和N型晶体管14和15，和一个其栅极和源极连接于电源电位7并且其漏极连接于保护电路20的P型虚拟晶体管19。保护电路20具有一个其源极和栅极端子连接于电源电位7并且其漏极端子连接于焊接区1的P型保护晶体管2，和一个其源极和栅极端子连接于接地电位并且其漏极端子连接于焊接区1的N型保护晶体管3。
图13显示了图12所示的NOR型输出电路40的布置的例子。
参考图13，在垂直设置的P型晶体管的漏极部分的P型扩散层103-4的侧面设计了一个共用该P型扩散层103-4作为漏极的P型虚拟晶体管19。
因此，如同第一实施例的情况一样，使得来自外部的过电压经过P型虚拟晶体管19流向电源，和可以提高ESD保护性能，而不会击穿P型晶体管。
通过参考图12和13，对NOR型输出电路进行了解释，它是由两个相互串联连接在电源电位和焊接区之间的P型晶体管13和14构成的。但是，本发明并不局限于NOR型输出电路。利用具有两个或更多的串联连接在电源电位和焊接区之间的P型晶体管的电路，或是具有两个或更多的串联连接在焊接区和接地电位之间的N型晶体管的电路，例如带有两个串联连接在焊接区和接地电位之间的N型晶体管的NAND电路，也可以获得同样的效果。在具有两个或更多的串联连接的P型晶体管的电路的场合，通过在电源电位和焊接区之间提供一个P型虚拟晶体管，在具有两个或更多的串联连接的N型晶体管的电路的场合，通过在焊接区和接地电位之间提供一个N型虚拟晶体管，可以达到本发明的效果。
从上面的说明可以看到，根据本发明，由于在一个区域中——其中被MOS晶体管的栅极分割的扩散层端点连接于焊接区——提供了一个以扩散层作为漏极并且其栅极和源极连接于接地电位或电源电位的虚拟晶体管，假如将一个静电之类的过电压经过焊接区施加于半导体装置，虚拟晶体管会使过电流流向电源端或接地端，因而可以防止在低于保护晶体管击穿电压的电压击穿的趋势。结果，可以防止MOS晶体管的击穿。
尽管已经对本发明的优选实施例做了详细的说明，但应当理解可以进行各种的改变，替代和选择，而不脱离权利要求所限定的本发明的精神和范围。

Claims (9)

1.一种半导体装置包括：
多个用于进行信号输入和输出的焊接区；
一个具有P型和N型MOS晶体管，用于在所述焊接区之间或是在所述焊接区与内部模拟电路之间传送信号的模拟开关；和
一个具有P型和N型保护MOS晶体管，用于保护所述模拟开关的保护电路，
其中所述模拟开关中的一个区域中还具有一个N型虚拟晶体管，在该区域中的被所述N型MOS晶体管的栅极分割的扩散层的端点连接于所述焊接区，所述N型虚拟晶体管是通过利用所述扩散层作为漏极并且一个栅极和一个源极连接于接地电位而形成的。
2.一种半导体装置包括：
多个用于进行信号输入和输出的焊接区；
一个具有P型和N型MOS晶体管，用于在所述焊接区之间或是在所述焊接区与内部模拟电路之间传送信号的模拟开关；和
一个具有P型和N型保护MOS晶体管，用于保护所述模拟开关的保护电路，
其中所述模拟开关中的一个区域中还具有一个P型虚拟晶体管，在该区域中的被所述P型MOS晶体管的栅极分割的扩散层的端点连接于所述焊接区，所述P型虚拟晶体管是通过利用所述扩散层作为漏极并且一个栅极和一个源极连接于电源电位而形成的。
3.如权利要求1所述的半导体装置，其中所述模拟开关中的一个区域中还具有一个P型虚拟晶体管，在该区域中的被所述P型MOS晶体管的栅极分割的扩散层的端点连接于所述焊接区，所述P型虚拟晶体管是通过利用所述扩散层作为漏极并且一个栅极和一个源极连接于电源电位而形成的。
4.如权利要求1和2之一所述的半导体装置，其中所述虚拟晶体管具有与所述保护MOS晶体管相同的结构。
5.一种半导体装置包括：
多个用于进行信号输入和输出的焊接区；
一个具有两个或更多的相互串联连接在一个电源电位和所述焊接区之间的P型MOS晶体管的输出电路；和
一个具有P型和N型保护MOS晶体管，用于保护所述输出电路的保护电路，
其中所述输出电路中的一个区域还具有一个P型虚拟晶体管，该区域中的被所述P型MOS晶体管的栅极分割的扩散层的端点连接于所述焊接区，所述P型虚拟晶体管是通过利用所述扩散层作为漏极并且一个栅极和一个源极连接于所述电源电位而形成的。
6.如权利要求5所述的半导体装置，其中所述输出电路是一个NOR型输出电路。
7.一种半导体装置包括：
多个用于进行信号输入和输出的焊接区；
一个具有两个或更多的相互串联连接在一个接地电位和所述焊接区之间的N型MOS晶体管的输出电路；和
一个具有P型和N型保护MOS晶体管，用于保护所述输出电路的保护电路，
其中所述输出电路中的一个区域还具有一个N型虚拟晶体管，该区域中的被所述N型MOS晶体管的栅极分割的扩散层的端点连接于所述焊接区，所述N型虚拟晶体管是通过利用所述扩散层作为漏极并且一个栅极和一个源极连接于所述接地电位而形成的。
8.如权利要求7所述的半导体装置，其中所述输出电路是一个NAND型输出电路。
9.如权利要求5至8中任意一个所述的半导体装置，其中所述虚拟晶体管具有与所述保护MOS晶体管相同的结构。
CN97111732A 1996-04-25 1997-04-24 半导体装置 Expired - Fee Related CN1087103C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP103037/96 1996-04-25
JP8103037A JP2914292B2 (ja) 1996-04-25 1996-04-25 半導体装置
JP103037 1996-04-25

Publications (2)

Publication Number Publication Date
CN1175091A CN1175091A (zh) 1998-03-04
CN1087103C true CN1087103C (zh) 2002-07-03

Family

ID=14343473

Family Applications (1)

Application Number Title Priority Date Filing Date
CN97111732A Expired - Fee Related CN1087103C (zh) 1996-04-25 1997-04-24 半导体装置

Country Status (5)

Country Link
US (1) US5905287A (zh)
EP (1) EP0803908A3 (zh)
JP (1) JP2914292B2 (zh)
KR (1) KR100249716B1 (zh)
CN (1) CN1087103C (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6097066A (en) * 1997-10-06 2000-08-01 Taiwan Semiconductor Manufacturing Co., Ltd. Electro-static discharge protection structure for semiconductor devices
JP3430080B2 (ja) * 1999-10-08 2003-07-28 Ｎｅｃエレクトロニクス株式会社 半導体装置及びその製造方法
JP3495031B2 (ja) * 2002-05-28 2004-02-09 沖電気工業株式会社 半導体装置の静電破壊防止保護回路
US7179691B1 (en) 2002-07-29 2007-02-20 Taiwan Semiconductor Manufacturing Co., Ltd. Method for four direction low capacitance ESD protection
US6798022B1 (en) * 2003-03-11 2004-09-28 Oki Electric Industry Co., Ltd. Semiconductor device with improved protection from electrostatic discharge
US9230910B2 (en) 2006-03-09 2016-01-05 Tela Innovations, Inc. Oversized contacts and vias in layout defined by linearly constrained topology
US7956421B2 (en) 2008-03-13 2011-06-07 Tela Innovations, Inc. Cross-coupled transistor layouts in restricted gate level layout architecture
US7446352B2 (en) 2006-03-09 2008-11-04 Tela Innovations, Inc. Dynamic array architecture
US8448102B2 (en) 2006-03-09 2013-05-21 Tela Innovations, Inc. Optimizing layout of irregular structures in regular layout context
US8839175B2 (en) 2006-03-09 2014-09-16 Tela Innovations, Inc. Scalable meta-data objects
US8653857B2 (en) 2006-03-09 2014-02-18 Tela Innovations, Inc. Circuitry and layouts for XOR and XNOR logic
US9563733B2 (en) 2009-05-06 2017-02-07 Tela Innovations, Inc. Cell circuit and layout with linear finfet structures
US8541879B2 (en) 2007-12-13 2013-09-24 Tela Innovations, Inc. Super-self-aligned contacts and method for making the same
US7763534B2 (en) 2007-10-26 2010-07-27 Tela Innovations, Inc. Methods, structures and designs for self-aligning local interconnects used in integrated circuits
US8658542B2 (en) 2006-03-09 2014-02-25 Tela Innovations, Inc. Coarse grid design methods and structures
US7917879B2 (en) * 2007-08-02 2011-03-29 Tela Innovations, Inc. Semiconductor device with dynamic array section
TWI296150B (en) * 2006-04-25 2008-04-21 Siliconmotion Inc An analog input/output circuit with esd protection
JP5241109B2 (ja) * 2007-02-01 2013-07-17 ルネサスエレクトロニクス株式会社 半導体集積回路装置
US8667443B2 (en) 2007-03-05 2014-03-04 Tela Innovations, Inc. Integrated circuit cell library for multiple patterning
US8453094B2 (en) 2008-01-31 2013-05-28 Tela Innovations, Inc. Enforcement of semiconductor structure regularity for localized transistors and interconnect
US7939443B2 (en) 2008-03-27 2011-05-10 Tela Innovations, Inc. Methods for multi-wire routing and apparatus implementing same
SG10201608214SA (en) 2008-07-16 2016-11-29 Tela Innovations Inc Methods for cell phasing and placement in dynamic array architecture and implementation of the same
US8661392B2 (en) 2009-10-13 2014-02-25 Tela Innovations, Inc. Methods for cell boundary encroachment and layouts implementing the Same
US9159627B2 (en) 2010-11-12 2015-10-13 Tela Innovations, Inc. Methods for linewidth modification and apparatus implementing the same
CN102569400B (zh) * 2011-12-13 2014-11-05 钜泉光电科技(上海)股份有限公司 金属氧化物半导体器件
US9613952B2 (en) * 2014-07-25 2017-04-04 Macronix International Co., Ltd. Semiconductor ESD protection device
CN105846804A (zh) * 2016-03-24 2016-08-10 天津理工大学 基于多路选通的高压测量开关电路
CN106961215B (zh) * 2017-05-12 2019-01-22 金戈 一种具有瞬时纠正功能的高效率非反Buck-boost变压芯片
US10692808B2 (en) 2017-09-18 2020-06-23 Qualcomm Incorporated High performance cell design in a technology with high density metal routing
TWI894425B (zh) * 2022-01-18 2025-08-21 聯華電子股份有限公司 具有背部穿矽孔的半導體結構及其得出晶粒識別碼的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0248608A1 (en) * 1986-06-03 1987-12-09 Sony Corporation Output buffer circuits

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4609931A (en) * 1981-07-17 1986-09-02 Tokyo Shibaura Denki Kabushiki Kaisha Input protection MOS semiconductor device with zener breakdown mechanism
JP2598446B2 (ja) * 1988-01-21 1997-04-09 パイオニア株式会社 Ｍｉｓ−ｆｅｔ
JPH01236731A (ja) * 1988-03-16 1989-09-21 Nec Corp 相補型アナログスイッチ
JPH024011A (ja) * 1988-06-21 1990-01-09 Nec Corp アナログスイッチ回路
JPH0282570A (ja) * 1988-09-19 1990-03-23 Nec Corp 半導体装置
JP2633746B2 (ja) * 1991-05-27 1997-07-23 株式会社東芝 半導体装置
JPH05326865A (ja) * 1992-05-14 1993-12-10 Nec Corp 半導体集積回路装置
JPH0661439A (ja) * 1992-05-18 1994-03-04 Nec Corp 半導体集積回路装置
JPH07122650A (ja) * 1993-10-22 1995-05-12 Yamaha Corp 半導体装置
JPH07161926A (ja) * 1993-12-02 1995-06-23 Mitsubishi Electric Corp アナログ信号切替え回路
JP3447372B2 (ja) * 1994-06-13 2003-09-16 富士通株式会社 半導体装置
JPH0823269A (ja) * 1994-07-06 1996-01-23 Toshiba Corp アナログスイッチ回路
JPH0837238A (ja) * 1994-07-21 1996-02-06 Hitachi Ltd 半導体集積回路装置
JPH0837284A (ja) * 1994-07-21 1996-02-06 Nippondenso Co Ltd 半導体集積回路装置
US5714784A (en) * 1995-10-19 1998-02-03 Winbond Electronics Corporation Electrostatic discharge protection device

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0248608A1 (en) * 1986-06-03 1987-12-09 Sony Corporation Output buffer circuits

Also Published As

Publication number Publication date
CN1175091A (zh) 1998-03-04
JPH09293832A (ja) 1997-11-11
KR970072397A (ko) 1997-11-07
KR100249716B1 (ko) 2000-03-15
JP2914292B2 (ja) 1999-06-28
EP0803908A3 (en) 2000-02-16
EP0803908A2 (en) 1997-10-29
US5905287A (en) 1999-05-18

Similar Documents

Publication Publication Date Title
CN1087103C (zh) 半导体装置
CN1203553C (zh) 绝缘层有硅的低电压触发硅控整流器及静电放电防护电路
JP3161508B2 (ja) 半導体装置
JP6337634B2 (ja) 半導体集積回路装置
JP5190913B2 (ja) 半導体集積回路装置
CN1360347A (zh) 静电放电保护电路
CN107871735B (zh) 半导体静电保护电路器件
CN1607664A (zh) 具有静电释放保护单元的集成电路装置
US8779516B2 (en) Semiconductor device
CN1630078A (zh) 半导体器件
US9722019B2 (en) High voltage integrated circuit device
CN1601747A (zh) 用于芯片上静电放电防护的具有深n型井的有效开启双极结构
JP2006100532A (ja) 静電保護回路
CN1741269A (zh) 使用三重阱结构的基底触发的静电保护电路
CN105655325A (zh) 静电放电保护电路、结构及其制造方法
CN1426108A (zh) 用于集成电路中的静电放电保护的电路和方法
JPWO2012124677A1 (ja) 高耐圧集積回路装置
CN101064305A (zh) 半导体装置及其制造方法
CN108987385B (zh) 包括静电释放保护电路的半导体集成电路设备
CN1202733A (zh) 半导体电路的保护电路
WO2012176347A1 (ja) 高耐圧集積回路装置
CN1404149A (zh) 具有静电放电保护电路的半导体器件
CN1901192A (zh) 高电压静电放电防护装置及其制作方法
CN1667826A (zh) 具有稳健的静电放电保护的输入/输出晶胞
CN1130771C (zh) 具有输入保护电路的半导体集成电路

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: NEC ELECTRONICS TAIWAN LTD.

Free format text: FORMER OWNER: NIPPON ELECTRIC CO., LTD.

Effective date: 20030411

C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20030411

Address after: Kanagawa, Japan

Patentee after: NEC Corp.

Address before: Tokyo, Japan

Patentee before: NEC Corp.

C56 Change in the name or address of the patentee

Owner name: RENESAS ELECTRONICS CO., LTD.

Free format text: FORMER NAME: NEC CORP.

CP01 Change in the name or title of a patent holder

Address after: Kanagawa, Japan

Patentee after: Renesas Electronics Corporation

Address before: Kanagawa, Japan

Patentee before: NEC Corp.

C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20020703

Termination date: 20140424