DE3856545T2 - Halbleiterbauelement mit isoliertem Gatter - Google Patents

Halbleiterbauelement mit isoliertem Gatter

Info

Publication number
DE3856545T2
DE3856545T2 DE3856545T DE3856545T DE3856545T2 DE 3856545 T2 DE3856545 T2 DE 3856545T2 DE 3856545 T DE3856545 T DE 3856545T DE 3856545 T DE3856545 T DE 3856545T DE 3856545 T2 DE3856545 T2 DE 3856545T2
Authority
DE
Germany
Prior art keywords
type
layer
semiconductor
semiconductor device
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE3856545T
Other languages
English (en)
Other versions
DE3856545D1 (de
Inventor
Mutsuhiro Mori
Yasunori Nakona
Tomoyuki Tanaka
Yasumichi Yasuda
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE3856545D1 publication Critical patent/DE3856545D1/de
Publication of DE3856545T2 publication Critical patent/DE3856545T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
    • H10D30/66—Vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/01—Manufacture or treatment
    • H10D12/031—Manufacture or treatment of IGBTs
    • H10D12/032—Manufacture or treatment of IGBTs of vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00—Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411—Insulated-gate bipolar transistors [IGBT]
    • H10D12/441—Vertical IGBTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/028—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs
    • H10D30/0291—Manufacture or treatment of FETs having insulated gates [IGFET] of double-diffused metal oxide semiconductor [DMOS] FETs of vertical DMOS [VDMOS] FETs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase
    • H10P32/1408—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers
    • H10P32/1414—Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase from or through or into an external applied layer, e.g. photoresist or nitride layers the applied layer being silicon, silicide or SIPOS, e.g. polysilicon or porous silicon
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00—Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10—Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/17—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material
    • H10P32/171—Diffusion of dopants within, into or out of semiconductor bodies or layers characterised by the semiconductor material being group IV material
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S148/00—Metal treatment
    • Y10S148/126—Power FETs

Landscapes

  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Bipolar Transistors (AREA)

Description

    HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft ein Verfahren zur Herstellung einer Halbleitervorrichtung mit einem isolierten Gate (im folgenden als Halbleitervorrichtung mit isoliertem Gate bezeichnet) und insbesondere ein Verfahren zur Herstellung einer derartigen Vorrichtung, die zur Erzeugung einer hohen Stromdichte geeignet ist.
  • Die Halbleitervorrichtung, die die vorliegende Erfindung betrifft, weist die in Fig. 5 dargestellte Struktur auf. Nach dieser Figur bezeichnen 11 ein Halbleitersubstrat des n&spplus;-Typs oder des p&spplus;-Typs; 12 eine auf dem Halbleitersubstrat 11 ausgebildete Schicht des n- Typs mit einem höheren spezifischen Widerstand als das Halbleitersubstrat 11; 13 mehrere Senken des p&spplus;-Typs, die sich von deren Oberfläche auf der Seite, die der an das Halbleitersubstrat 11 angrenzenden Seite gegenüberliegt, in die Schicht 12 des n&supmin;-Typs erstrecken; 15 Quellen des n&spplus;-Typs, die sich von deren Oberfläche in die p&spplus;-Senke 13 erstrecken; 31 Gate-Elektroden, die jeweils auf den freiliegenden Teilen der Schicht 12 des n&supmin;-Typs und der durch einen Gate-Oxidfilm 21 daran angrenzenden Senke 13 des p-Typs ausgebildet sind; 22 Isolierfilme, die jeweils derart ausgebildet sind, daß sie die Gate-Elektrode 31 und einen Teil der daran angrenzenden Quellenschicht 15 des n&spplus;-Typs bedecken, 41 eine Drain-Elektrode, die auf der Seite, die der Schicht 12 des n&supmin;-Typs gegenüberliegt, in ohmischem Kontakt mit der Oberfläche des Halbleitersubstrats 11 gehalten wird; und 42 eine Quellenelektrode, die mit den freiliegenden Teilen der n&spplus;-Quellenschichten 15 und der Senken 13 des p-Typs zwischen den n&spplus;-Quellenschichten in ohmischem Kontakt gehalten wird und derart ausgebildet ist, daß sie sich über die Isolierfilme 22 erstreckt.
  • Die dargestellte Halbleitervorrichtung ist eine einpolige Vorrichtung, die allgemein als "MOSFET" bezeichnet wird, wenn das Halbleitersubstrat 11 vom n&spplus;-Typ ist. Wenn beim Betrieb ein positives Potential an die Gate-Elektrode angelegt ist, wobei an die Quellenelektrode 42 beispielsweise 0 V und an die Drain-Elektrode ein positives Potential angelegt sind, wird in der Senkenschicht 13 des p-Typs unter der Gate-Elektrode 31 eine invertierte Schicht des n-Typs erzeugt, und -Elektronen fließen durch die Quellenelektrode 42, die Quellenschicht 15 des n&spplus;-Typs, die invertierte Schicht des n- Typs, die Schicht 12 des n&supmin;-Typs und das Substrat des n&spplus;-Typs zu der Senkenelektrode 41. Daher fließt der Strom von der Drain-Elektrode 41 zur Quellenelektrode 42, wodurch die Halbleitervorrichtung eingeschaltet wird. Wenn dann das Potential, das an die Gate- Elektrode 31 angelegt wurde, entfernt wird, verschwindet die invertierte Schicht des p-Typs. Dadurch wird der Weg der - Elektronen abgeschnitten, wodurch die Halbleitervorrichtung ausgeschaltet wird.
  • Wenn andererseits das Halbleitersubstrat vom p&spplus;-Typ ist, ist die dargestellte Halbleitervorrichtung eine zweipolige Vorrichtung, die als leitfähigkeitsmodulierter MOSFET bzw. IGBT (insulated gate bipolar transistor (bipolarer Transistor mit isoliertem Gate)) bezeichnet wird. Beim Betrieb werden auf die gleiche Weise wie bei dem Halbleitersubstrat 11 des p&spplus;-Typs Potentiale an die Quellenelektrode 42 und die Drain-Elektrode 41 angelegt. Wenn nun ein positives Potential an die Gate-Elektrode 31 angelegt wird, fließen Elektronen in die Schicht 12 des n&supmin;-Typs. Dann beschleunigen die Elektronen die Injektion einer großen Anzahl von Löchern aus dem Substrat des p&spplus;- Typs, wodurch eine große Menge überzähliger Träger in der Schicht 12 des n&supmin;-Typs erzeugt wird. Daher zeigt die Schicht 12 des n&supmin;-Typs, die den höheren spezifischen Widerstand aufwies, eine Leitfähigkeit mit geringerem spezifischen Widerstand. Darum wird diese Halbleitervorrichtung als "leitfähigkeitsmodulierter MOSFET" bezeichnet, bei dem die Elektronen als Basisstrom dienen, und ein pnp-Transistor betätigt wird, der aus dem Substrat 11 des p&spplus;-Typs, der Schicht 12 des n&supmin;-Typs und der Senkenschicht 13 des p-Typs besteht. Die injizierten Löcher fließen durch die Senkenschicht 13 des p-Typs unter der Quellenschicht 15 des n&spplus;-Typs in die Quellenelektrode 42. Um den leitfähigkeitsmodulierten MOSFET auszuschalten, wird, wie bei dem einpoligen MOSFET, das an die Gate-Elektrode 31 angelegte Potential entfernt. Dann wird der Pfad der -Elektronen abgeschnitten, so daß der Basisstrom des pnp- Transistors nicht zugeführt wird. Daher werden die Löcher nicht injiziert, wodurch kein Strom fließt.
  • Die Halbleitervorrichtung mit dem oben beschriebenen Aufbau wurde in der US-A-4,364,073, der US-A-4,587,713 und in "Solid State Electronics" 28, Nr. 3, Seiten 389 bis 397 (1985) "Temperature Behavior of Insulated Gate Transistor Characteristics" von B. J. Baliga etc. vorgeschlagen.
  • Ein Verfahren zur Herstellung einer Halbleitervorrichtung, wie oben beschrieben, wird unter Bezugnahme auf die Fig. 6A bis 6F erläutert. Zunächst wird ein Halbleitersubstrat des n&spplus;- Typs oder des p&spplus;-Typs erzeugt, und ein n&supmin;-Typ 12 wird auf seiner Oberfläche gebildet. Ein Stapel (ein isoliertes Gate) aus einem Gate-Oxidfilm 21 und eine Gate-Elektrode 31 werden selektiv auf der Oberfläche der Schicht 12 des n&supmin;-Typs auf der Seite gebildet, die der an das Halbleitersubstrat 11 angrenzenden Seite gegenüberliegt (Fig. 6A).
  • Unter Verwendung dieses Stapels als Maske wird an den Stellen, auf denen sich keine Maske befindet, Bor (B) in die Oberfläche der Schicht 12 des n&supmin;-Typs ionenimplantiert, und das Substrat wird wärmebehandelt, um eine Senkenschicht 13 des p-Typs zu bilden (Fig. 6B). Ein Resistfilm 29 wird auf der gewählten Stelle der Senkenschicht 13 des p-Typs gebildet. Unter Verwendung dieses Resistfilms, des Stapels aus dem Gate-Oxidfilm 21 und der Gate- Elektrode 31 als Maske wird Arsen (As) oder Phosphor (P) an den Stellen, auf denen sich keine Maske befindet, in die Oberfläche der Senkenschicht 13 des p-Typs ionenimplantiert (Fig. 6C). Nach der Ionenimplantation wird der Resistfilm 29 entfernt, und das Substrat wird wärmebehandelt, um Quellenschichten 15 des n&spplus;-Typs zu bilden (Fig. 6D). Ein Isolierfilm 22 wird auf dem aus dem Gate-Oxidfilm 21 und der Gate-Elektrode 31 bestehenden Stapel und auf den freiliegenden Teilen der Senkenschicht 13 des p-Typs und der Quellenschicht 15 des n&spplus;-Typs gebildet (Fig. 6E). Ein Teil des auf Teilen der Quellenschichten des n&spplus;-Typs und einem Teil der zwischen den Quellenschichten 15 des n&spplus;-Typs freiliegenden Senkenschicht 13 des p-Typs angeordneten Isolierfilms 22 wird selektiv entfernt, und eine Quellenelektrode 42 wird auf dem verbliebenen Isolierfilm 22 und auf den Teilen der Quellenschichten 15 des n&spplus;-Typs und der Senkenschicht 13 des p-Typs gebildet, die durch Entfernen eines Teils des Isolierfilms freigelegt wurden (Fig. 6F).
  • Die nach dem oben beschriebenen Verfahren gefertigte Halbleitervorrichtung mit isoliertem Gate hat den Nachteil, daß sie keine hohe Stromdichte liefern kann. Die Stromdichte der Halbleitervorrichtung mit einem isolierten Gate wie dem in Fig. 5 dargestellten kann durch Schaffen eines höheren Prozentsatzes einer vom dem Gate-Bereich B besetzten Fläche in einer Vorrichtungseinheit und eines geringeren Prozentsatzes der durch den verbleibenden Bereich A eingenommenem Fläche verbessert werden. Wenn die Halbleitervorrichtung jedoch nach dem in den Fig. 6A bis 6F dargestellten Verfahren hergestellt wird, kann die Fläche des Bereichs A aus den folgenden Gründen nicht verringert werden. Wenn nämlich eine Ausrichtgenauigkeit der Photolithographie bei 3 um liegt, müssen eine Größe A&sub1; des Isolierfilms, der zur Isolierung der Gateelektrode 31 von der Quellenelektrode 42 erforderlich ist, eine Größe A&sub2;, die zum zuverlässigen Herstellen des Kontakts zwischen der Quellenelektrode 42 und den Schichten 15 des n&spplus;-Typs erforderlich ist, und eine Größe A&sub3;, die zum Trennen der Schichten 15 des n&spplus;-Typs von einander und zum Herstellen des Kontakts zwischen der Schicht 13 des p-Typs und der Quellenelektrode 42 erforderlich ist, die von der Verarbeitungsgenauigkeit des Resistfilms 29 abhängt, mindestens 3 um betragen. Da diese Größen zur Berücksichtigung der Schutzabstände Toleranzen aufweisen müssen, erreicht die Gesamtbreite (2A&sub1; + 2A&sub2; + A&sub3;) des Bereichs A 20 bis 30 um, was 50% der Vorrichtungseinheit ausmacht. Daher kann der Prozentsatz des Gatebereichs B nicht weiter erhöht werden, wodurch eine Verbesserung der Stromdichte unmöglich wird.
  • Bei einem leitfähigkeitsmodulierten MOSFET, der ein Substrat des p&spplus;-Typs verwendet, erzeugen, wenn die Breite (A&sub1; + A&sub2;) der Quellenschicht 15 des n&spplus;-Typs zu groß ist, injizierte -Löcher aufgrund des seitlichen Widerstands R in der Senkenschicht 13 des p-Typs unter der Schicht 15 des n&spplus;-Typs einen Spannungsabfall in der Senkenschicht 13 des p-Typs, wodurch die Quellenschicht 15 des n&spplus;-Typs und die Senkenschicht 13 des p-Typs in Vorwärtsrichtung betrieben werden. Daher wird ein npn-Transistor in Betrieb gesetzt, der aus der Quellenschicht 15 des n&spplus;-Typs, der Senkenschicht 13 des p-Typs und der Schicht 12 des n&supmin;-Typs besteht, wodurch Elektronen von der Quellenschicht 15 des n&spplus;-Typs in die Senkenschicht 13 des p-Typs injiziert werden. Dementsprechend arbeitet die Halbleitervorrichtung als pnpn-Thyristor, der den pnp-Transistor umfaßt, der, wie oben beschrieben, aus den Schichten 11, 12 und 13 besteht, und schließlich gesperrt wird. Wenn die Halbleitervorrichtung einmal gesperrt wird, kann sie nicht ausgeschaltet werden, selbst wenn das an die Gate-Elektrode angelegte Potential entfernt wird, wodurch es unmöglich wird, die Halbleitervorrichtung durch das Gate zu steuern.
  • Ein derartiges Problem tritt auch bei dem einpoligen MOSFET auf, wenn er von seinem eingeschalteten Zustand in seinen ausgeschalteten Zustand übergeht.
  • Um die Halbleitervorrichtung mit isoliertem Gate zuverlässig zu betreiben, ist es wünschenswert, den parasitären Transistoreffekt so gering wie möglich zu halten.
  • In Patent Abstracts of Japan, Bd. 11, Nr. 231 (E-527) [2678], 28. Juli 1987 und in der JP-A-6246569 ist ein Verfahren zur Herstellung eines MOSFET offenbart, bei dem an einer Seitenwand eines polykristallinen Siliciumgatemusters eine polykristalline Siliciumschicht ausgebildet ist und unter Verwendung der polykristallinen Schichten als Maske durch Implantation eines Verunreinigungsions ein Senkenteil des p-Typs erzeugt wird.
  • In der EP-A-0083785 ist ein selbstausgerichteter FET mit dotierten isolierenden Abstandhaltern offenbart.
    • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist eine Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit isoliertem Gate mit hoher Stromdichte zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, mit hoher Genauigkeit eine Halbleitervorrichtung mit isoliertem Gate mit hoher Stromdichte zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit isoliertem Gate zu schaffen, bei der in einer Vorrichtungseinheit ein größerer Prozentsatz des Bereichs von einem Gate-Bereich eingenommen werden.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, eine Halbleitervorrichtung mit isoliertem Gate mit einer verringeren parasitären Wirkung des bipolaren Transistors zu schaffen. Weitere vorteilhafte Merkmale der Erfindung sind in den Ansprüchen 2 bis 3 beansprucht.
    • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die Fig. 1A bis 1F sind ein Ablaufdiagramm eines Prozesses, der eine Beispiel einer Halbleitervorrichtung mit isoliertem Gate zeigt, das nicht Teil der Erfindung ist;
  • Fig. 2 ist eine schematische Querschnittsansicht der nach dem in Fig. 1 dargestellten Prozeß hergestellten Halbleitervorrichtung mit isoliertem Gate;
  • Die Fig. 3A und 3B sind schematische Querschnittsansichten zur Erklärung der Ausführungsform der vorliegenden Erfindung;
  • Die Fig. 4A bis 4C sind ein Ablaufdiagramm eines Prozesses zur Erläuterung eines weiteren Beispiels, das nicht Teil der vorliegenden Erfindung ist;
  • Fig. 5 ist eine schematische Querschnittsansicht einer Halbleitervorrichtung mit isoliertem Gate nach dem Stand der Technik; und
  • Die Fig. 6A bis 6F sind ein Ablaufdiagramm eines Prozesses zur Erläuterung der in Fig. 5 dargestellten Halbleitervorrichtung mit isoliertem Gate.
    • BESCHREIBUNG DER BEVORZUGTEN AUSFÜHRUNGSFORMEN
  • Die vorliegende Erfindung wird unter Bezugnahme auf die Zeichnungen erklärt, die ihre Ausführungsformen zeigen.
  • Die Fig. 1A bis 1F zeigen ein Verfahren zur Herstellung eines typischen Beispiels, das nicht Teil der vorliegenden Erfindung ist und die folgenden Schritte umfaßt:
  • (1) Stapel, die jeweils aus drei Schichten eines Gate-Oxidfilms 21, einer Gate-Elektrode 31 und einem Isolierfilm 22 bestehen, werden selektiv auf der Oberfläche einer Schicht 12 des n&supmin;-Typs gebildet. Unter Verwendung der Stapel als Maske werden Verunreinigungen des p-Typs, beispielsweise Bor, in die freiliegende Oberfläche der Schicht 12 des n&supmin;-Typs ionenimplantiert (Fig. 1A). SiO&sub2; wird als Gate-Oxidfilm 21 verwendet; mit Verunreinigungen dotiertes Polysilizium wird als die Gate-Elektrode 31 verwendet; und SiO&sub2; wird als Isolierfilm 22 verwendet. Das gewünschte Verfahren zur selektiven Erzeugung des Stapels ist das Erzeugen der dreilagigen Struktur auf der gesamten Oberfläche der Schicht 12 des n&supmin;- Typs und das selektive Ätzen dieser. Im übrigen wird, wie beim Stand der Technik, die Schicht 12 des n&supmin;-Typs auf einem Halbleitersubstrat 11 des n&spplus;- oder p&spplus;-Typs gebildet.
  • (2) Die Schicht des n&supmin;-Typs wird zur Aktivierung und Diffusion des ionenimplantierten Bors wärmebehandelt, wodurch Senkenschichten 13 des p-Typs erzeugt werden (Fig. 1B).
  • (3) Eine Phosphorsilikatglasschicht 24 wird auf der gesamten freiliegenden Oberfläche der Stapel und der Senkenschicht 13 des p-Typs gebildet (Fig. 1C). Es ist wünschenswert, daß die Phosphorkonzentration in der Phosphorsilikatglasschicht 24 zur Kompensation der Konzentration der Senkenschichten 13 des p-Typs und der späteren Erzeugung der Quellenschichten 15 des n&spplus;-Typs 1·10¹&sup9; Atome/cm³ übersteigt.
  • (4) Die Phosphorsilikatglasschicht 24 wird trockengeätzt, so daß sie nur auf den Seitenwänden der Stapel verbleibt und ihr restlicher Teil vollständig entfernt wird (Fig. 1D). Das bei dieser Ausführungsform verwendete Trockenätzen ist ein anisotropes Trockenätzen.
  • (5) Die sich daraus ergebende Struktur wird zur Diffusion des in dem auf den Seitenwänden der Stapel verbliebenen Phosphorsilikatglas 24 enthaltenen Phosphors in die Senkenschichten 13 des p-Typs wärmebehandelt, wodurch Quellenschichten 15 des n&spplus;-Typs gebildet werden (Fig. 1E). Die Wärmebehandlung erfolgt bei einer Temperatur von ca. 1000ºC über eine Zeitspanne, die entsprechend der gewählten Tiefe der Quellenschichten 15 des n&spplus;-Typs festgelegt wird.
  • (6) Anschließend wird auf den Stapeln, den verbliebenen Glasschichten 24 und der freiliegenden Oberfläche der Quellenschichten 15 des n&spplus;-Typs und der Senkenschichten 13 des p-Typs eine Quellenelektrode 42 gebildet (Fig. 1F).
  • Dadurch wird die Halbleitervorrichtung mit isoliertem Gate mit der in Fig. 2 dargestellten Struktur erzeugt.
  • Bei dem oben beschriebenen Fertigungsprozeß dient der Schritt des Belassen des Phosphorsilikatglasfilms 24, der eine Diffusionsquelle für die Quellenschichten 15 des n&spplus;-Typs ist, auf den Stapeln der aus dem Gate-Oxidfilm 21, der Gateelektrode 31 und dem Isolierfim 22 bestehenden drei Schichten, die bei der Erzeugung der Senkenschichten 13 des p-Typs als Maske verwendet werden, zum Bilden von Kontaktlöchern für die Quellenelektrode 42. Daher können die Senkenschichten 13 des p-Typs, die Quellenschichten 15 des n&spplus;-Typs und die Kontaktbereiche für die Quellenelektrode 42 auf eine selbstausrichtende Weise gebildet werden. Bei der Erzeugung der Quellenschichten 15 des n&spplus;-Typs und der Kontaktbereiche für die Quellenelektrode 42 ist es nicht erforderlich, die Genauigkeit der Maskenausrichtung zu berücksichtigen. Daher kann die in Fig. 5 dargestellte Größe A&sub1; bis zur maximalen Dicke des Phosphorsilikatglasfilms 24 an der Seitenwand des Stapels gesteuert werden, und die Größe A&sub2; kann bei der Diffusion mit hoher Genauigkeit in der zur Oberfläche der Quellenschichten 15 des n&spplus;- Typs parallelen Richtung gesteuert werden, so daß die Größe A&sub3; sehr klein gehalten werden kann. Konkreter können bei der Verarbeitungsregel von 3 um, d. h. wenn die erforderliche Größe A 3 um beträgt, die Größe A&sub1; auf 0,5 um, die Größe A&sub2; auf 0,5 um und die Größe A&sub3; auf 1 um gesteuert werden. Im Vergleich zum Stand der Technik kann der der Größe A entsprechende Bereich erheblich (um ca. 1/3) verkleinert werden. Daher kann der Prozentsatz der der Größe B entsprechenden Abmessungen des Gate-Bereichs erheblich vergrößert werden. Dementsprechend kann die Stromdichte erheblich (um mehr als das 1,5-fache) höher als beim Stand der Technik eingestellt werden.
  • Die nach dem oben beschriebenen Prozeß hergestellte Halbleitervorrichtung mit isoliertem Gate kann eine geringe Breite der Quellenschicht 15 des n&spplus;-Typs bieten, so daß der seitliche Widerstand der Senkenschicht 13 des p-Typs unmittelbar darunter verringert werden kann. Daher kann auch der unerwünschte parasitäre bipolare Transistoreffekt erheblich vermindert werden. Insbesondere bei dem einpoligen MOSFET kann der Betrieb des aus der Quellenschicht 15 des n&spplus;-Typs, der Senkenschicht 13 des p-Typs und der Schicht 12 des n&supmin;-Typs bestehenden parasitären Transistors, der auftritt, wenn der MOSFET aus dem eingeschalteten Zustand in den ausgeschalteten Zustand übergeht, verringert werden. Bei dem leitfähigkeitsmodulierten MOSFET kann der Latch-Up-Effekt verhindert werden.
  • Die Fig. 3A und 3B zeigen Teile des erfindungsgemäßen Herstellungsvorgangs. Diese Ausführungsform unterscheidet sich von der Beispielen gemäß den Fig. 1A bis 1F dadurch, daß Filme 26, die Verunreinigungen enthalten (dotierte Filme), aus Isolierfilmen 25 gebildet werden, die keine Verunreinigungen enthalten (nicht dotierte Isolierfilme), die auf den Stapeln ausgebildet sind, die jeweils aus drei Schichten aus dem Gateoxidfilm 21, der Gateelektrode 31 und dem Isolierfilm 22 bestehen. Fig. 3A zeigt den Schritt der Erzeugung des Isolierfilms 25 und des Films 26 auf jeder der Seitenwände des Stapels. Fig. 3B zeigt den Schritt der Erzeugung der Quellenschichten 15 des n&spplus;-Typs durch Diffusion der Verunreinigungen in den Filmen 26 in die Senkenschichten 13 des p- Typs durch Wärmebehandlung. Der Isolierfilm 25 und der Film 26 können durch Bilden des nicht dotierten Isolierfilms 25 auf der gesamten Oberfläche der Stapel und der freiliegenden Abschnitte der Senkenschichten 13 des p-Typs, sein anisotropes Trockenätzen und ferner das Bilden des dotierten Films 26 auf der gesamten Oberfläche der sich daraus ergebenden Struktur und dessen anisotropes Trockenätzen auf der Seitenwand des Stapels gebildet werden. SiO&sub2; kann als nicht dotierter Isolierfilm 25 und Phosphorsilikatglas oder dotiertes Polysilicium kann als dotierter Film 26 verwendet werden.
  • Bei dieser Ausführungsform befindet sich der nicht dotierte Isolierfilm 25 zwischen der Gate-Elektrode 31 und der Quellenelektrode 42, so daß beide Elektroden zuverlässig voneinander isoliert werden können. Ebenso muß der dotierte Film 26, der als Diffusionsquelle 15 für die Quellenschicht 15 des n&spplus;-Typs dient, nicht elektrisch isolierend sein, so daß ein Leiter, wie dotiertes Polysilicium, verwendet werden kann, wodurch sichergestellt wird, daß die Quellenschichten 15 des n&spplus;-Typs und die Quellenelektrode 42 in Kontakt miteinander gehalten werden.
  • Die Fig. 4A bis 4C sind Teile des Herstellungsvorgangs für eine Vorrichtung gemäß einem weiteren Beispiel, das nicht Teil der vorliegenden Erfindung ist. Dieses Beispiel unterscheidet sich dadurch von der Ausführung nach den Fig. 1A bis 1F, daß der Phosphorsilikatglasfilm 24 auf jeder der Seitenwände des Stapels nach der Erzeugung der n&spplus;-Schicht 15 entfernt wird und daß auf jeder der Seitenwände des Stapels ein nicht dotierter Film 27 neu gebildet wird. Die Fig. 4A bis 4C zeigen einen Filmaustauschvorgang auf der Seitenwand des Stapels.
  • Fig. 4A zeigt einen dem Schritt gemäß Fig. 1E folgenden Schritt, in dem die Phosphorsilikatglasschicht 24 entfernt wird. Wenn der Isolierfilm 22 aus SiN und die Gateelektrode 31 aus Si bestehen, kann dieses Phosphorsilikatglas 24 vorzugsweise durch einen Ätzvorgang geätzt werden, bei dem eine Lösung aus Fluorwasserstoff verwendet wird.
  • Fig. 4B zeigt einen Schritt zur Erzeugung eines Isolierfilms 27, der vollständig nicht dotiert oder geringfügig dotiert ist, auf der gesamten Oberfläche der Stapel und den freiliegenden Abschnitten der Senkenschichten 13 des p-Typs.
  • Fig. 4C zeigt einen Schritt des Belassens des Isolierfilms 27 nur auf den Seitenwänden der Stapel durch ein anisotropes Trockenätzen.
  • Bei diesem Beispiel befindet sich der nicht oder nur leicht dotierte Isolierfilm 27 zwischen der Gateelektrode 31 und der Quellenelektrode 42, so daß die umgekehrte Blockierfähigkeit darüber verbessert werden kann. Ferner können durch Erzeugung eines Isolierfilms 27 mit einer Dicke, die geringer ist als die der Phosphorsilikatglasschicht 24, die Quellenelektrode 42 und die Quellenschichten des n&spplus;-Typs zuverlässig in Kontakt miteinander gehalten werden.
  • Obwohl für die obenstehende Erklärung in Bezug auf die verschiedenen Ausführungsformen der vorliegenden Erfindung ein n- Kanal-MOSFET herangezogen wurde, kann die vorliegende Erfindung die gleichen Wirkungen auch schaffen, wenn es sich um einen p- Kanal-MOSFET handelt.
  • Wie oben erläutert, können durch die
  • (1) eine hoch genaue Halbleitervorrichtung mit isoliertem Gate, die mit hohen Stromdichten arbeitet, und
  • (2) eine Halbleitervorrichtung mit isoliertem Gate, die von dem parasitären bipolaren Transistoreffekt weniger beeinflußt wird, geschaffen werden.

Claims (3)

1. Halbleitervorrichtung mit isoliertem Gate mit
(a) einem Halbleitersubstrat (11) mit einer ersten und einer zweiten Hauptfläche, einer ersten Halbleiterschicht (12) eines ersten Leitfähigkeitstyps mit einer oberen Oberfläche direkt auf der ersten Hauptfläche, mehreren zweiten Halbleiterbereichen (13) eines zweiten Leitfähigkeitstyps, die sich von der oberen Oberfläche in die erste Halbleiterschicht (12) hinein erstrecken, und für jeden zweiten Halbleiterbereich (13) zwei dritten Halbleiterbereichen (15) des ersten Leitfähigkeitstyps, die sich von der oberen Oberfläche in den jeweiligen zweiten Halbleiterbereich (13) hinein erstrecken,
(b) einer ersten Hauptelektrode (42), die über einen niedrigen Widerstand mit allen zweiten und allen dritten Halbleiterbereichen (13, 15) verbunden ist,
(c) einer zweiten Hauptelektrode (41) auf der zweiten Hauptfläche des Substrats (11); und
(d) einem isolierten Gate an der oberen Oberfläche mit mehreren Stapeln jeweils mit einer Gate-Oxidschicht (21), einer Gate-Elektrode (31) und einer Isolierschicht (22), die jeweils auf der ersten Halbleiterschicht (12), auf zwei benachbarten zweiten Halbleiterbereichen (13) und auf einem jeweiligen dritten Halbleiterbereich (15) innerhalb eines jeweiligen zweiten Halbleiterbereichs ausgebildet sind, wobei der dritte Halbleiterbereich jeweils unter einer Seitenwand der das isolierende Gate bildenden Stapel liegt, und
(e) einem Isolierschichtbereich (24) an einer Seitenwand der Stapel des isolierenden Gates, der sich zur oberen Oberfläche hin erstreckt, wobei der Bereich eine Verunreinigung des ersten Leitfähigkeitstyps enthält, wobei der Isolierschichtbereich (24) einen ersten Teil (25) unmittelbar an der Seitenwand des Stapels der Gate-Elektrode (31) aufweist, der im wesentlichen undotiert ist, und einen zweiten Teil (26), der an den ersten Teil angrenzt, der die Verunreinigung des ersten Leitfähigkeitstyps enthält.
2. Halbleitervorrichtung nach Anspruch 1, bei der die zweiten Halbleiterbereiche (13) zwischen Stapeln des isolierten Gates liegen.
3. Halbleitervorrichtung nach Anspruch 1, bei der der zweite Teil (26) durch Polysilicium gebildet ist.
DE3856545T 1987-08-24 1988-08-22 Halbleiterbauelement mit isoliertem Gatter Expired - Lifetime DE3856545T2 (de)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP62208123A JPH0766968B2 (ja) 1987-08-24 1987-08-24 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
DE3856545D1 DE3856545D1 (de) 2002-12-19
DE3856545T2 true DE3856545T2 (de) 2003-12-11

Family

ID=16551016

Family Applications (3)

Application Number Title Priority Date Filing Date
DE3856545T Expired - Lifetime DE3856545T2 (de) 1987-08-24 1988-08-22 Halbleiterbauelement mit isoliertem Gatter
DE3856084T Expired - Lifetime DE3856084T2 (de) 1987-08-24 1988-08-22 Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter
DE3852444T Expired - Lifetime DE3852444T2 (de) 1987-08-24 1988-08-22 Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.

Family Applications After (2)

Application Number Title Priority Date Filing Date
DE3856084T Expired - Lifetime DE3856084T2 (de) 1987-08-24 1988-08-22 Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter
DE3852444T Expired - Lifetime DE3852444T2 (de) 1987-08-24 1988-08-22 Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.

Country Status (4)

Country Link
US (1) US5032532A (de)
EP (4) EP0484321B1 (de)
JP (1) JPH0766968B2 (de)
DE (3) DE3856545T2 (de)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920003320B1 (ko) * 1988-03-05 1992-04-27 한국과학 기술원 매우 작은 소오스 영역을 갖는 자기 정렬된 수직 이중 확산형 전력 mosfet의 제조방법
US5342797A (en) * 1988-10-03 1994-08-30 National Semiconductor Corporation Method for forming a vertical power MOSFET having doped oxide side wall spacers
JP2689606B2 (ja) * 1989-05-24 1997-12-10 富士電機株式会社 絶縁ゲート電界効果型トランジスタの製造方法
US5262339A (en) * 1989-06-12 1993-11-16 Hitachi, Ltd. Method of manufacturing a power semiconductor device using implants and solid diffusion source
JPH03105978A (ja) * 1989-09-20 1991-05-02 Hitachi Ltd 半導体装置
JP2598328B2 (ja) * 1989-10-17 1997-04-09 三菱電機株式会社 半導体装置およびその製造方法
US5171699A (en) * 1990-10-03 1992-12-15 Texas Instruments Incorporated Vertical DMOS transistor structure built in an N-well CMOS-based BiCMOS process and method of fabrication
US5273934A (en) * 1991-06-19 1993-12-28 Siemens Aktiengesellschaft Method for producing a doped region in a substrate
US5182222A (en) * 1991-06-26 1993-01-26 Texas Instruments Incorporated Process for manufacturing a DMOS transistor
JPH05218436A (ja) * 1992-02-03 1993-08-27 Nec Corp Ｐチャネル縦型ｍｏｓ電界効果トランジスタ
JPH05226352A (ja) * 1992-02-17 1993-09-03 Mitsubishi Electric Corp 半導体装置及びその製造方法
US5753530A (en) * 1992-04-21 1998-05-19 Seiko Instruments, Inc. Impurity doping method with diffusion source of boron-silicide film
US5449886A (en) * 1993-03-09 1995-09-12 University Of Cincinnati Electric heating element assembly
US5369045A (en) * 1993-07-01 1994-11-29 Texas Instruments Incorporated Method for forming a self-aligned lateral DMOS transistor
JP3186421B2 (ja) * 1994-05-13 2001-07-11 富士電機株式会社 半導体装置の製造方法
US5739061A (en) * 1993-10-26 1998-04-14 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device using gate side wall as mask for self-alignment
US5817546A (en) * 1994-06-23 1998-10-06 Stmicroelectronics S.R.L. Process of making a MOS-technology power device
EP0689238B1 (de) * 1994-06-23 2002-02-20 STMicroelectronics S.r.l. Verfahren zur Herstellung eines Leistungsbauteils in MOS-Technik
DE69428894T2 (de) * 1994-08-02 2002-04-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Bipolartransistor mit isolierter Steuerelektrode
US5798554A (en) * 1995-02-24 1998-08-25 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno MOS-technology power device integrated structure and manufacturing process thereof
US5518945A (en) * 1995-05-05 1996-05-21 International Business Machines Corporation Method of making a diffused lightly doped drain device with built in etch stop
US5591650A (en) * 1995-06-08 1997-01-07 Taiwan Semiconductor Manufacturing Company Ltd. Method of making a body contacted SOI MOSFET
DE69531783T2 (de) * 1995-10-09 2004-07-15 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno - Corimme Herstellungsverfahren für Leistungsanordnung mit Schutzring
EP0772241B1 (de) * 1995-10-30 2004-06-09 STMicroelectronics S.r.l. Leistungsbauteil hoher Dichte in MOS-Technologie
DE69534919T2 (de) * 1995-10-30 2007-01-25 Stmicroelectronics S.R.L., Agrate Brianza Leistungsvorrichtung in MOS-Technologie mit einer einzigen kritischen Größe
DE69515876T2 (de) * 1995-11-06 2000-08-17 Consorzio Per La Ricerca Sulla Microelettronica Nel Mezzogiorno, Catania Leistungsbauelement in MOS-Technologie mit niedrigem Ausgangswiderstand und geringer Kapazität und dessen Herstellungsverfahren
US6228719B1 (en) 1995-11-06 2001-05-08 Stmicroelectronics S.R.L. MOS technology power device with low output resistance and low capacitance, and related manufacturing process
EP0782201B1 (de) * 1995-12-28 2000-08-30 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung in integrierter Struktur
US5877044A (en) * 1997-03-11 1999-03-02 Harris Corporation Method of making MOS-gated semiconductor devices
EP0961325B1 (de) 1998-05-26 2008-05-07 STMicroelectronics S.r.l. MOS-Technologie-Leistungsanordnung mit hoher Integrationsdichte
JP5025935B2 (ja) * 2005-09-29 2012-09-12 オンセミコンダクター・トレーディング・リミテッド 絶縁ゲート型電界効果トランジスタの製造方法
JP2016029707A (ja) * 2014-07-24 2016-03-03 住友電気工業株式会社 炭化珪素半導体装置

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3907617A (en) * 1971-10-22 1975-09-23 Motorola Inc Manufacture of a high voltage Schottky barrier device
US4209350A (en) * 1978-11-03 1980-06-24 International Business Machines Corporation Method for forming diffusions having narrow dimensions utilizing reactive ion etching
US4364073A (en) * 1980-03-25 1982-12-14 Rca Corporation Power MOSFET with an anode region
US4691435A (en) * 1981-05-13 1987-09-08 International Business Machines Corporation Method for making Schottky diode having limited area self-aligned guard ring
JPS58115859A (ja) * 1981-12-28 1983-07-09 Fujitsu Ltd 半導体装置の製造方法
US4419809A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Fabrication process of sub-micrometer channel length MOSFETs
US4445267A (en) * 1981-12-30 1984-05-01 International Business Machines Corporation MOSFET Structure and process to form micrometer long source/drain spacing
US4419810A (en) * 1981-12-30 1983-12-13 International Business Machines Corporation Self-aligned field effect transistor process
NL8105920A (nl) * 1981-12-31 1983-07-18 Philips Nv Halfgeleiderinrichting en werkwijze voor het vervaardigen van een dergelijke halfgeleiderinrichting.
US4598461A (en) * 1982-01-04 1986-07-08 General Electric Company Methods of making self-aligned power MOSFET with integral source-base short
US4503598A (en) * 1982-05-20 1985-03-12 Fairchild Camera & Instrument Corporation Method of fabricating power MOSFET structure utilizing self-aligned diffusion and etching techniques
US4466176A (en) * 1982-08-09 1984-08-21 General Electric Company Process for manufacturing insulated-gate semiconductor devices with integral shorts
US4417385A (en) * 1982-08-09 1983-11-29 General Electric Company Processes for manufacturing insulated-gate semiconductor devices with integral shorts
US4546535A (en) * 1983-12-12 1985-10-15 International Business Machines Corporation Method of making submicron FET structure
US4587713A (en) * 1984-02-22 1986-05-13 Rca Corporation Method for making vertical MOSFET with reduced bipolar effects
JPS6197973A (ja) * 1984-10-19 1986-05-16 Matsushita Electronics Corp Ｍｏｓｆｅｔの製造方法
IT1213234B (it) * 1984-10-25 1989-12-14 Sgs Thomson Microelectronics Procedimento perfezionato per la fabbricazione di dispositivi a semiconduttore dmos.
JPS61156883A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 半導体装置の製造方法
JPS61156882A (ja) * 1984-12-28 1986-07-16 Toshiba Corp 二重拡散形絶縁ゲ−ト電界効果トランジスタ及びその製造方法
US4639754A (en) * 1985-02-25 1987-01-27 Rca Corporation Vertical MOSFET with diminished bipolar effects
EP0202477A3 (de) * 1985-04-24 1988-04-20 General Electric Company Verfahren zum Herstellen elektrischer Kurzschlüsse zwischen benachbarten Gebieten in einer Halbleiteranordnung mit isoliertem Gate
JPS6246568A (ja) * 1985-08-23 1987-02-28 Tdk Corp 縦形半導体装置の製造方法
JPS6246570A (ja) * 1985-08-23 1987-02-28 Tdk Corp 縦形半導体装置及びその製造方法
US4809045A (en) * 1985-09-30 1989-02-28 General Electric Company Insulated gate device
GB8527062D0 (en) * 1985-11-02 1985-12-04 Plessey Co Plc Mos transistor manufacture
JPS62132366A (ja) * 1985-12-04 1987-06-15 Nec Corp 縦型電界効果トランジスタの製造方法
IT1204243B (it) * 1986-03-06 1989-03-01 Sgs Microelettronica Spa Procedimento autoallineato per la fabbricazione di celle dmos di piccole dimensioni e dispositivi mos ottenuti mediante detto procedimento
US4775879A (en) * 1987-03-18 1988-10-04 Motorola Inc. FET structure arrangement having low on resistance
JPH0766966B2 (ja) * 1987-04-06 1995-07-19 株式会社日立製作所 半導体装置
JPH06246568A (ja) * 1993-02-26 1994-09-06 Okuma Mach Works Ltd 自動工具交換中の異常監視方法

Also Published As

Publication number Publication date
JPS6451665A (en) 1989-02-27
EP0604392A1 (de) 1994-06-29
EP0304839A3 (en) 1989-08-30
EP0484321A1 (de) 1992-05-06
DE3852444T2 (de) 1995-05-04
EP0304839B1 (de) 1994-12-14
EP1191600A3 (de) 2002-07-31
JPH0766968B2 (ja) 1995-07-19
DE3852444D1 (de) 1995-01-26
DE3856545D1 (de) 2002-12-19
DE3856084D1 (de) 1998-01-22
EP0484321B1 (de) 1997-12-10
EP0304839A2 (de) 1989-03-01
DE3856084T2 (de) 1998-08-27
EP0604392B1 (de) 2002-11-13
EP1191600A2 (de) 2002-03-27
US5032532A (en) 1991-07-16

Similar Documents

Publication Publication Date Title
DE3852444T2 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit isoliertem Gatter.
DE69111929T2 (de) Halbleiteranordnung auf einem dielektrischen isolierten Substrat.
DE69618285T2 (de) Quasi-vertikaler DMOS in MOS- oder BICMOS-Verfahren mit hohem Wirkungsgrad
DE3530065C2 (de) Verfahren zur Herstellung eines Halbleiters
DE3105118C2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit komplementären bipolaren Transistoren und komplementären Isolierschicht-Gate-Feldeffekttransistoren auf einem gemeinsamen Substrat
DE3853778T2 (de) Verfahren zur Herstellung eines Halbleiterbauelements.
DE69015666T2 (de) MOSFET-Transistor mit nicht-gleichmässiger Schwellspannung im Kanalbereich.
DE69029942T2 (de) Verfahren zur Herstellung von MOS-Leistungstransistoren mit vertikalem Strom
DE3878037T2 (de) Vertikaler mosfet mit einer spannungsregler-diode, die sich nicht tief unter der oberflaeche befindet.
DE3932621A1 (de) Halbleitervorrichtung und verfahren zur herstellung derselben
DE19531629C1 (de) Verfahren zur Herstellung einer EEPROM-Halbleiterstruktur
DE69029430T2 (de) Verfahren zur Herstellung eines CMOS Halbleiterbauelements
DE3334337A1 (de) Verfahren zur herstellung einer integrierten halbleitereinrichtung
DE69621088T2 (de) Bipolartransistor und Verfahren zur Herstellung
DE68922653T2 (de) Herstellungsverfahren von Metall-Halbleiter Feldeffekttransistoren.
DE19611959C2 (de) Komplementär-MOS-Feldeffekttransistor und Herstellungsverfahren für denselben
DE3856150T2 (de) Halbleiteranordnung und verfahren zur herstellung
DE69627975T2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE69010034T2 (de) Halbleiteranordnung mit einer Schutzschaltung.
DE69020160T2 (de) Misfet-anordnung mit abmessungen im submikrometerbereich und beseitigung der heissen ladungsträger.
DE69517953T2 (de) Verfahren zur herstellung eines widerstands
DE3884896T2 (de) Verbindungshalbleiter-MESFET.
DE3142448C2 (de) MOS-Transistor und Verfahren zu seiner Herstellung
DE69113673T2 (de) Halbleiterbauelement mit MOS-Transistoren und Verfahren zu dessen Herstellung.
DE3124283A1 (de) Halbleiteranordnung und verfahren zu dessen herstellung

Legal Events

Date Code Title Description
8332 No legal effect for de
8370 Indication related to discontinuation of the patent is to be deleted
8364 No opposition during term of opposition