DE69016151T2 - Spitzenstromdetektor. - Google Patents

Description

• Die offenbarte Erfindung betrifft im allgemeinen Prüfschaltungen und im besonderen eine Prüfschaltung zum Messen von Stromspitzen, die nur von sehr kurzer Dauer sind.
• In der Industrie ist bekannt, daß CMOS-Bauelemente bei maximaler Arbeitsgeschwindigkeit große Idd-Stromstöße ziehen können. Diese Stromstöße können durch innere Bedingungen beim Umschalten hervorgerufen werden, wenn während eines kurzen Momentes sowohl der N-Kanal als auch der P-Kanal eines gegebenen Transistörpaares leitend sind, oder diese Stromstöße können durch Elementdefekte bewirkt werden. Das zu prüfende Gerät (DUT - device under test) kann alle Prüfungen der Funktionsparameter erfüllen und tatsächlich alle Funktionen, für die es entwickelt wurde, ausführen. Das Problem außergewöhnlich großer Stromstöße ist jedoch ein Problem der Zuverlässigkeit. Das Auftreten von hohen Stromspitzen wirkt sich nachteilig auf die Lebensdauer von VLSI-Schaltungen aus.
• Gegenwärtige, automatische Prüfeinrichtungen für VLSI-Schaltungen, die dem Stand der Technik entsprechen, bieten nicht die Möglichkeit hohe Stromspitzen von kurzer Dauer zu messen, die in CMOS-VLSI-Schaltungen auftreten.
• In den PATENT ABSTPACTS OF JAPAN, Bd. 8, Nr. 1 (P-246) (1438) und in JP-A-58 167 971 wird eine Maximum/Minimum-Erkennungsschaltung offenbart, die Spannungsinkrementiermittel, A/D- und D/A-Wandler umfaßt. Die Maximumdaten werden in dieser Schaltung aus den Ergebnisdaten einer Berechnung erhalten und aktualisiert. Die Lehren dieses Dokumentes stehen bezüglich des Standes der Technik der vorliegenden Erfindung am nächsten und bilden die Präambel des Anspruches 1.
• Eine Aufgabe der vorliegenden Erfindung ist es, einen verbesserten Spitzenwertdetektor für Strommessungen bereitzustellen.
• Eine weitere Aufgabe der vorliegenden Erfindung ist es, einen verbesserten Spitzenstromdetektor bereitzustellen, der in der Lage ist, große Stromspitzen von kurzer Dauer zu messen, die in komplementären MOS-VLSI-Schaltungen auftreten.
• Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung werden durch den hierin offenbarten Spitzenstromdetektor erreicht. Es wird eine Schaltung für einen Spitzenstromdetektor offenbart, die einen Komparator enthält, an dessen positiven Eingang eine neue Spannungsamplitude angelegt wird, die eine Stromspitze repräsentiert und an dessen negativen Eingang eine Rückkopplungsspannung angelegt wird, wobei die Rückkopplungsspannung die Amplitude eines vorhergehenden Spitzenwertes repräsentiert. Der Komparator hat ein binäres Ausgangssignal, welches an einen Analog-Digital-Wandler angelegt wird, um die neue Spannungsamplitude zu digitalisieren, wenn ein neuer Höchstwert der neuen Spannungsamplitude am Eingang erkannt worden ist. Der Analog-Digital-Wandler enthält Speicherzellen für jede Binärstelle seines Ausgangs, welche die binäre Darstellung des neuen Höchstwertes speichern. Die Eingänge des Digital-Analog-Wandlers sind mit den Ausgängen des Analog-Digital-Wandlers verbunden, um den analogen Gleichspannungspegel zu rekonstruieren, der im Analog- Digital-Wandler gespeichert ist. Es ist eine Schaltung enthalten, um ein kleines Spannungsinkrement zu dem rekonstruierten Pegel, der am Ausgang des Digital-Analog-Wandlers steht, zu addieren und die Summenamplitude als die Rückkopplungsspannung zurückzuführen, die an den negativen Anschluß des Komparators angelegt wird. Auf diese Weise kann ein Spitzenwert für den Signalverlauf eines Eingangsstromes gemessen werden.
• Der Idd-Spitzenwertdetektor kann als aus vier separaten Teilen bestehend beschrieben werden. Der erste Teil ist die Energieverteilung. Der zweite Teil ist der Analogteil, in welchem die Idd- Stromspitze zuerst detektiert wird. Es gibt zwei Analogteile, einen für die internen Logikschaltungen auf dem DUT und einen anderen für externe Schaltungen, wie beispielsweise Off-Chip- Treiber (OCT). Der dritte Teil ist der automatische Multiplexer, der bestimmt, welcher der beiden Analogteile überwacht wird. Der vierte und letzte Teil ist der Digitalteil, in dem eine vom Multiplexer kommende Spannung, die der Stromspitze entspricht, in einen Gleichspannungspegel gewandelt und unbegrenzt gespeichert wird. Der Digitalteil realisiert die logische Funktion des Ersetzens von beliebigen, vorhergehend digitalisierten Spannungsspitzen durch beliebige höhere Spannungsspitzen, die während der Testperiode auftreten können.
• Die Erfindung führt einen zweischrittigen Prozeß aus, bei dem zuerst ein kurzzeitiger Vorgang im analogen Spitzenwertdetektor eingefangen wird und der Spitzenwert zeitlich so weit gedehnt wird, daß der Spitzenwert digitalisiert werden kann, bevor er wesentlich abfällt. Der Multiplexer kann (ohne Computerunterstützung oder Verzögerungen) automatisch das größte Eingangssignal auswählen und dieses Eingangssignal in derselben kurzen Zeitspanne, in der der Spitzenwert vom Analogteil zum Digitalteil übertragen wird, zum Ausgang weiterleiten. Die Erfindung führt eine sehr schnelle Übertragung des Spitzenwertes vom Analogteil über den Multiplexer zum Digitalisierer durch.
• Diese und andere Aufgaben, Merkmale und Vorteile der Erfindung können mit Bezug auf die anhängenden Figuren vollständiger erläutert werden.
• Fig. 1 ist ein funktionelles Blockschaltbild der Prüfeinrichtung.
• Fig. 2 ist ein Schaltplan, der den Analogteil 30 darstellt.
• Fig. 3 ist ein Schaltplan der Multipleerschaltung 34.
• Fig. 4 ist ein Schaltplan, der die Energieverteilung 42 zeigt.
• Fig. 5 ist ein Schaltplan der Schaltung 36, die zum Erfassen des Ausgangssignals des Analogteils, zum Digitalisieren und zum digitalen Speichern der Spitzenspannung dient, die während der Testperiode auftritt.
• Fig. 6 ist eine graphische Darstellung der Ausgangsspannung in Abhängigkeit von den Eingangsstromimpulsen.
• Fig. 1 ist eine funktionelle Gesamtdarstellung des Spitzenstromdetektors in Form eines Blockschaltbildes. Ein zu prüfendes Bauelement (DUT - device under test) kann eine höchstintegrierte Schaltung sein, welche viele Logikschaltungen 22 besitzt, die sich auf dem Chipfläche befinden, welche die für die internen Schaltungen benötigte Energie von einer ersten Spannungsquelle 26 erhält, welche mittels der Leitung 27 mit dem Anschlußfeld 23 des Chips verbunden ist. Entlang der Peripherie des DUT 20 sind große Treiberschaltungen angeordnet, wie beispielsweise Off- Chip-Treiber (OCT) 24, welche von den internen Logikschaltungen digitale Signale empfangen, diese Signal verstärken und sie zu Signalanschlußfeldern weiterleiten, die für die Kommunikation mit äußeren Schaltungen entlang der Peripherie des Chips angeordnet sind. Weil das Schalten von Off-Chip-Treiberschaltungen typischerweise Rauschen erzeugen kann, welches die Arbeit der Logikschaltungen 22 stören kann, enthalten viele Schaltkreisentwürfe eine separate unabhängige Spannungsguelle 28 für die externen Schaltungen, welche die Energie für externe Schaltungen, wie beispielsweise OCT, bereitstellt. Die zweite Spannungsquelle 28 liefert ihre Energie über Leitung 29 zum Anschlußfeld 25 zur weiteren Verteilung an die externen Schaltungen auf dem Chip, wie beispielsweise an die OCT 24.
• Weil in der Leitung 27, welche die Energie für die internen Logikschaltungen 22 bereitstellt, aufgrund des gleichzeitigen Schaltens von vielen der Schaltungen 22 Stromstöße auftreten können, ist es wünschenswert, das Auftreten solcher Stromstöße überprüfen zu können. Dies wird gemäß der vorliegenden Erfindung mittels eines Stromwandlers 31 ermöglicht, der sich in unmittelbarer Nähe der Leitung 27 befindet und welcher für die analoge Meßschaltung 30 ein Signal bereitstellt, wenn in Leitung 27 Stromstöße auftreten. Genauso können in Leitung 29, welche die Energie für die externen Schaltungen des DUT bereitstellt, Stromstöße auftreten, wenn mehrere OCT gleichzeitig schalten. Um solche Stromspitzen zu überprüfen wird der Stromwandler 31', der dem Stromwandler 31 gleicht, in unmittelbarer Nähe der Leitung 29 positioniert, und er liefert an die analoge Stromimpuls-Meßschaltung 30' ein Signal, wenn auf Leitung 29 Stromspitzen auftreten.
• Die analoge Stromimpuls-Meßschaltung 30 oder 30' wird in einer detaillierteren Darstellung in Fig. 2 gezeigt. Entsprechend der Erfindung ist es wünschenswert, Stromspitzen automatisch entweder von Leitung 27 für die internen Schaltungen oder alternativ von Leitung 29 für die externen Schaltungen zu erkennen. Folglich wird ein Multiplexer 34 bereitgestellt, wie er detaillierter in Fig. 3 gezeigt wird, welcher die Signale von Leitung 32 von der ersten analogen Stromimpuls-Meßschaltung 30 und von Leitung 32' von der zweiten analogen Stromimpuls-Meßschaltung 30' empfängt. Der Multiplexer 34 kann automatisch eine Stromimpulsdarstellung entweder von Leitung 32 oder von Leitung 32' zu seinem Ausgang 35 weiterleiten. Der Prüfcomputer 38 der automatischen Prüfeinrichtung (APE) besitzt eine Steuerleitung 39 zum Multiplexer 34, um zu bestimmen, ob der Multiplexer ausschließlich die analoge Meßschaltung 30 oder die analoge Meßschaltung 30' durchschaltet oder ob er abwechselnd ein Signal entweder von Leitung 30 oder von Leitung 30' auswählt.
• Das analoge Ausgangssignal des Multiplexers 34 auf Leitung 35 wird an den digitalen Spitzenwertdetektor 36 angelegt, welcher in Fig. 5 detaillierter dargestellt ist. Die digitale Spitzenwertdetektorschaltung 36 erfaßt das Ausgangssignal des Analogteils 30 oder 30', digitalisiert und speichert die Spitzenspannung, die während eines Meßintervalles auftritt, in digitaler Form, und stellt den Wert der Spannungsspitze in analoger Form am Ausgang 37 bereit. Das Ausgangssignal 37 kann an die APE 38 angelegt werden, oder es kann alternativ für andere Nutzergeräte bereitgestellt werden.
• Weil es wünschenswert ist, Stromspitzen sehr kleiner Größe und von sehr kurzer Dauer zu detektieren, kann das Rauschen aus einer Vielzahl von Quellen eine solche Messung verhindern. Entsprechend der Erfindung wird eine spezielle Energieverteilungsschaltung 42 bereitgestellt, welche in Fig. 4 detaillierter dargestellt ist. Die Energieverteilungsschaltung 42 stellt über Leitung 43 die Betriebsspannung für die analogen Meßschaltungen 30 und 30' bereit, über Leitung 45 für den Multiplexer 34 und über Leitung 47 für den digitalen Spitzenwertdetektor 36. Schaltungen, die als digitale Schaltungen charakterisiert werden können, werden getrennt von anderen Schaltungen in den analogen Meßschaltungen 30, 30', dem Multiplexer 34 und dem digitalen Spitzenwertdetektor 36, die als analoge Schaltungen charakterisiert werden können, mit Energie versorgt. Als ein Beispiel davon zeigt Fig. 3 die Multiplexerschaltung, in der die Spannung von +5 Volt für Analogschaltungen über Leitung 45a und die analoge Masse auf Leitung 45a' bereitgestellt werden. Diese Leitungen kommen aus einem anderen Teil der Energieverteilungsschaltung von Fig. 4 wie die Spannung für Digitalschaltungen von +5 Volt über Leitung 45d und die digitale Masse über Leitung 45d'. Eine gleiche Bezeichnung wird für die Leitung 47 zur digitalen Spitzenwertdetektorschaltung 36 von Fig. 5 verwendet.
• Fig. 4 zeigt, wie die benötigten Spannungsguellen von +5 Volt analog, +5 Volt digital und ±8 Volt digital bereitgestellt werden. Es ist zu beachten, daß die analoge und die digitale Masse getrennt sind, um ein Einkoppeln von Rauschen zu vermeiden. DCI und DC2 sind kommerziell verfügbare Gleichspannungswandler. Wenn die Gleichspannungswandler mit einer Eingangsspannung von fünf Volt gespeist werden, liefern sie Ausgangsspannungen von ±15 Volt (ungeregelt und massefrei). Für den analogen und den digitalen Teil der Schaltung werden separate Gleichspannungswandler bereitgestellt. In die +5-Volt-Versorgungsspannung, die von der Prüfeinrichtung bereitgestellt wird, sowie in die Rückleitung zur +5 Volt Versorgungsspannung der Prüfeinrichtung werden Leistungs-Schottky-Dioden D1 und D2 eingebaut. Die Dioden D1 und D2 verhindern zusammen mit den Kondensatoren C9 und C8, daß Rauschen, welches durch die Gleichspannungswandler erzeugt wird, in die Prüfeinrichtung zurückgekoppelt wird. Die Spannungsregler V1, V2, V3 und V4 stellen zusammen mit den zugehörigen Kondensatoren die geregelten Spannungen bereit, die von dem Rest der Schaltung benötigt werden.
• Fig. 2 zeigt die analoge Stromimpuls-Meßschaltung 30 oder 30', die verwendet wird, um die positiven Spitzen des Idd-Stromverlaufes zu erfassen und 20 Mikrosekunden lang zu halten. Das Bauteil 50 ist ein abgeschirmter Stromwandler, der eine Eins-zu- Eins Strom-Spannungswandlung von Stromimpulsen ausführt und eine Ansprechzeit von 500 Pikosekunden innerhalb eines Frequenzbereiches von 1,2 kHz bis 200 MHz besitzt. Die stromführende Leitung 27, die Idd liefert, verläuft durch die Stromaufnehmerspule 31. Das Gehäuse des Wandlers 50 wird durch die Diode D1 eine Durchlaßspannung oberhalb Analogmasse gehalten. Die Diode D1 liefert die thermische Korrektur und die Signalvorspannung, um den durch den Basis-Emitter-Übergang des Transistors Q1 bewirkten Spannungsabfall zu korrigieren. Der Transistor Q1 2N3960 ist ein 1,8-GHz-npn-Transistor mit BVbeo = 4,5 Volt. Der Ausgang der Spule 31 ist durch eine 50-Ohm-Widerstandskombination von R204 und R205 und der Basis von Q1 abgeschlossen. Der Transistor Q1 lädt den Kondensator C207 (300 pF Polystyrol) auf eine Spannung, die dem positiven Spitzenwert des Idd-Stromverlaufes auf Leitung 27 entspricht. Wenn C207 einmal aufgeladen ist, wird die Ladung durch den in Sperrichtung vorgespannten Basis-Emitter-Übergang von Q1 gehalten. Der einzige Entladungsweg für C207 ist ein sehr kleiner Konstantstrom (10 nA) in den nichtinvertierenden Eingang des Operationsverstärkers 51. In 10 Mikrosekunden entlädt sich weniger als ein Prozent der in C207 gespeicherten Ladung. Die Kondensatoren C201 und C202 dienen der Entkopplung der +5 Volt, die an den Widerstand R203 angelegt werden. Die Kondensatoren C203 und C204 entkoppeln die über Q1 entstehende Spannung. Die Kondensatoren C201 und C202 dienen ebenfalls zur Entkopplung der +5 Volt, die von Leitung 43a an den Kollektor von Q1 und an eine Seite des Widerstandes R202 angelegt werden. Der Widerstand R202 begrenzt den Strom, der durch D1 fließt, und stellt die Vorspannung von Q1 so ein, daß sich der Basis-Emitter-Übergang an der Grenze der Leitfähigkeit befindet. Der Wert von R202 wird so bestimmt, daß ein Wert ausgewählt wird, der eine sehr kleine positive Spannung (20 mV) am Emitter von Q1 bewirkt, wenn Idd gleich Null ist. Wenn sich die Spannung, die durch die Diode D1 aufgebaut wird, aufgrund von Veränderungen der Umgebungstemperatur verändert, wird sich der Basis-Emitter-Übergang um den gleichen Wert in derselben Richtung ändern, so daß sich die Temperaturgänge von Q1 und D1 kompensieren. Die maximale Spannung, die im Kondensator C207 gespeichert werden kann, wird durch die Basis-Emitter-Durchbruchspannung in Sperrichtung des Transistors Q1 und durch die negativste zulässige Spannung, die an der Basis von Q1 auftreten darf, begrenzt. Die Diode D4 begrenzt jedes negative Unterschwingen. Die Dioden D2 und D3 sowie R203 erzeugen eine Vorspannung für die Diode D4. Die maximale Spannung, die in C207 gespeichert werden kann, ist 4,5 Volt. Der Operationsverstärker 51 dient als hochohmiger Puffer zwischen dem Ausgang des Analogteils 30 und dem Eingang des Digitalteils 36.
• Der Kondensator C208 (47 pF) an Pin 8 des Verstärkers 51 überdämpft den Frequenzgang des Verstärkers 51, um sicherzustellen, daß kein Spannungsüberschwingen an den Digitalteil 36 angelegt wird. Der Spannungsverlauf der abfallenden Rampe des Ausgangs 32 ist in Fig. 2 dargestellt. Seine Amplitude ist der aufgrund von detektierten Idd-Spitzen im Kondensator C207 gespeicherten Ladung proportional und genügend groß, um Q1 durchzusteuern.
• Typischerweise werden zwei Idd-Pfade für das DUT 20 bereitgestellt. Der erste ist der interne Pfad, welcher die gesamte kombinatorische Logik und die Zwischenspeicher 22 versorgt. Ein zweiter Pfad 29 liefert den Strom für alle Off-Chip-Treiber 24. Die zwei Pfade sind getrennt, um ein gegenseitiges Einkoppeln von Rauschen zu vermeiden. Es besteht ein Interesse daran, die Stromspitzen beider Pfade 27 und 29 zu kennen. Fig. 3 zeigt, wie die Ausgangssignale der beiden analogen Spitzenwertdetektoren 30 und 30' in den einen digitalen Spitzenwertdetektor 36 gemultiplext werden. Das Multiplexen erfolgt durch den Multiplexer 34 in einer solchen Weise, daß unter Steuerung durch die APE 38 drei Betriebsarten bereitgestellt werden. Die erste Betriebsart ist die automatische Betriebsart, in welcher der Multiplexer 34 automatisch denjenigen Spitzenwertdetektor 30 oder 30' auswählt, der sich auf einer höheren Spannung befindet. Die zweite Betriebsart wählt immer die Schaltung 30 für den internen Idd- Strom aus. Die dritte und letzte Betriebsart wählt immer die Schaltung 30' für den externen Idd-Strom aus.
• Fig. 3 ist ein Schaltplan der Multiplexerschaltung 34. Der Schwellwertdetektor 52 ist ein Komparator, der über die Widerstände R4 beziehungsweise R3 mit den Ausgängen 32 und 32' von sowohl dem analogen, internen Idd-Detektor 30, bezeichnet als "INT" als auch von dem analogen, externen Idd-Detektor, bezeichnet als "EXT", verbunden ist. Widerstand R5 dient als Pull-up- Widerstand für den Ausgang des Detektors 52. R1, R3 und C1 stellen die erforderliche Hysterese bereit, um ein Schwingen zu verhindern, wenn INT und EXT die gleiche Spannung führen. Das Ausgangssignal des Detektors 52 ist eine logische Eins, wenn EXT größer als INT ist. Das Ausgangssignal des Detektors 52 ist eine logische Null, wenn INT größer als EXT ist. Die drei NOR-Gatter, die durch den SN5428 bereitgestellt werden, realisieren die logische Steuerung der Schaltung und werden durch die APE 38 über die Leitungen 39 getrieben. Wir beziehen uns auf die Wahrheitstabelle von Fig. 3. Wenn beide logischen Steuerleitungen "A" und "B" auf Null liegen, ist das Ausgangssignal von Pin 13 des SN5428 die logische Negation des Ausgangssignals des Detektors 52 und steuert den FET-Schalter (DFG301) 54 so, daß die Ausgangspins 2 und 13 immer mit demjenigen der Eingänge 32' (EXT) oder 32 (INT) verbunden sind, der größer ist. Wenn die logische Steuerleitung "A" eine Eins führt und "B" eine Null, ist der Ausgang mit dem Eingang 32 (INT) fest verbunden. Wenn die logische Steuerleitung "B" eine Eins führt, ist der Ausgang mit dem Eingang 32' (EXT) verbunden, unabhängig vom Zustand der Steuerleitung "A".
• Die Analogteile 30 oder 30' speichern die Spitzenwerte über relativ lange Zeiten. Die Analogteile 30 oder 30' verlieren 20 mV (ein LSB - ein niederwertigstes Bit) in 600 Mikrosekunden. Der Multiplexer 34 schaltet in weniger als 2 Mikrosekunden. Folglich entsteht durch den Multiplexer 34 kein Verlust an Genauigkeit, wenn dieser wie beschrieben verwendet wird.
• Fig. 5 zeigt die Schaltung 36, die verwendet wird, um das Ausgangssignal der Analogteile 30 oder 30' einzufangen, zu digitalisieren und die Spitzenspannung, die während des Meßzeitintervalles auftritt, digital zu speichern. Das Ausgangssignal des Analogteils 30 oder 30' wird gleichzeitig an den Eingäng (Pin 1) des Analog-Digital-Wandlers (ADC1) 64 und an den nichtinvertierenden Eingang des Komparators 56 angelegt. Der Komparator 58 dient als astabiler 500-kHz-Multivibrator, der Taktimpulse von 5 Mikrosekunden bereitstellt, die von dem Rest der Schaltung benötigt werden. Der Digital-Analog-Wandler (DAC1) 66 wandelt im Zusammenwirken mit dem Operationsverstärker 62 das Ausgangssignal des Analog-Digital-Wandlers 64 zurück in eine analoge Spannung.
• Wir nehmen an, daß wir mit einem Ausgangssignal des Operationsverstärkers 62 beginnen, das einen sehr kleinen Wert hat, wie beispielsweise 40 mV und daß gerade eine Idd-Stromspitze von 100 Milliampere aufgetreten ist. Dann werden einhundert Millivolt über R301 am Komparator 56 entstehen, die mit den vorhergehend erwähnten 40 mV verglichen werden. Weil 100 mV größer als 40 mV sind, wird der Komparator 56 auf eine logische 1 (+5 Volt) umschalten. Ein Teil des logischen 5-Volt-Pegels wird über R302 auf den nichtinvertierenden Eingang des Komparators 56 zurückgeführt, wodurch der Übergang verstärkt, Hysterese und Stabilität bereitgestellt und ein Prellen verhindert werden. Die Hysterese ist erforderlich, um zu verhindern, daß der Komparator 56 auf Rauschsignale anspricht, was dazu führen würde, daß die Schaltung dem Kondensator C207 von Fig. 2 nachläuft, wenn dieser sich langsam entlädt. Die logische 1, die vom Komparator 56 bereitgestellt wird, wird durch das NOR-Gatter N1 invertiert, und eine logische 0 wird an Pin 8 des NOR-Gatters N3 angelegt. Wenn Pin 8 von N3 auf logisch 0 liegt, können die invertierten Taktimpulse, die durch das invertierende NOR N2 ständig für Pin 9 von N3 bereitgestellt werden, durch N3 durchlaufen. Wenn die Taktimpulse N3 durchlaufen haben, werden sie an Pin 11 des NOP-Gatters N4 angelegt. Wenn der FET-Schalter 60 geschlossen ist und für Pin 12 von N4 eine logische 0 bereitstellt, werden die Taktimpulse ein weiteres Mal invertiert und erscheinen an Pin 13 von N4 und an Pin 6 des Analog-Digital-Wandlers 64. Wenn der Analog-Digital-Wandler 64 negative Übergänge der Taktimpulse am Pin 6 empfängt, wandelt er den Analogwert von Pin 1 in eine 8-Bit-Digitaldarstellung auf den Pins 2, 3, 4, 5, 14, 15, 16 und 17. Das digitale Ausgangssignal des Analog-Digital-Wandlers 64 wird direkt in den Digital-Analog-Wandler 66 eingespeist, in welchem es zurück in eine analoge Spannung (±20 mV Genauigkeit) gewandelt wird. Der Widerstand R313 stellt für das Ausgangssignal des Operationsverstärkers 62 eine kleine positive Verschiebungsspannung bereit, so daß das Ausgangssignal von 37 immer 20 mV positiver ist als die Spannung, die gerade gewandelt wurde. Das analoge Signal, das dementsprechend an 37 bereitgestellt wird, wird auf Pin 2, die invertierende Seite, des Komparators 56 zurückgeführt. Weil das Signal etwas größer als das Signal ist, welches an 35 für Pin 3 bereitgestellt wird, schaltet der Ausgang des Komparators 56 auf eine logische Null und blockiert damit die Taktimpulse von N2. Ein Teil der logischen 0 (0 Volt) wird vom Ausgang des Komparators 56 über R302 wieder zurückgeführt, wodurch die erforderliche Hysterese bereitgestellt wird, diesmal in negativer Richtung. Wenn der Analog-Digital-Wandler 64 keine weiteren Taktimpulse (negative Übergänge) empfängt, hält er einfach den digitalen Wert der zuletzt gewandelten Spannung, also von Zeitpunkt, zu dem er das letzte Mal negative Übergänge empfangen hatte. Jedes der acht Bits des Ausgangssignals des Analog-Digital-Wandlers 64 wird in einem entsprechenden Ausgangs-Flip-Flop 68 gespeichert. Folglich dient die- Schaltung als digitaler Zwischenspeicher, der die größte Spannung, die an das Eingangspin 1 des Analog-Digital-Wandlers 64 angelegt worden war, speichert. In diesem Beispiel wäre dies eine Spannung von 120 mV (100 mV, die an 35 angelegt wurden plus die konstanten zusätzlichen 20 mV, die durch den Operationsverstärker 62 aus Stabilitätsgründen addiert werden). Sollte ein weiterer Eingangsimpuls, der größer als 120 mV ist, an 35 auftreten, würde diese Spannung die vorhergehende, kleinere Spannung ersetzen. Der Takt liefert an N2 alle 10 Mikrosekunden einen neuen Taktimpuls (die Digitalwandlung benötigt 800 ns) und damit alle 10 Mikrosekunden eine neue Möglichkeit zum Einfangen eines neuen Höchstwertes. Weil die Analogteile 30 oder 30' eine solch lange relative Zeitkonstante von mehr als 3 Millisekunden haben, gehen weniger als ein Prozent eines neuen Höchstwertes verloren, bevor dieser durch den Digitalteil 36 erfaßt werden kann. Daraus ergibt sich, daß Idd kontinuierlich überwacht wird.
• Der FET-Schalter 60 stellt ein Mittel bereit, um die Schaltung auf einen Minimalwert zurückzusetzen. Das in der APE 38 laufende Testprogramm stoppt jedes Schalten des zu prüfenden Gerätes für ein Zeitintervall von 5 Millisekunden oder länger, um den Analogteilen 30 oder 30' die Möglichkeit zu geben, sich auf den Minimalwert zu entladen (20 mV). Dann legt die Prüfeinrichtung 38 eine logische 1 (+5 Volt) für mindestens 1 Millisekunde über Leitung 40 an Pin 6 des FET-Schalters 60. Dies erzeugt einen positiven Übergang an Pin 13, der den Analog-Digital-Wandler 64 veranlaßt, die Minimalspannung, die an seinem Pin 1 anliegt, abzutasten und zu halten. Der Kondensator C308 und der Widerstand R316 sorgen für eine Zeitkonstante, welche die Unempfindlichkeit gegen Rauschen schafft und ein falsches Zurücksetzen verhindert.
• Um den Idd-Spitzenwertdetektor mit der APE 38 zu koppeln, wurden zwei Programme geschrieben. Das erste dieser Programme ist ein Unterprogramm mit dem Titel "peakidd", welches den Spitzenwertdetektors veranlaßt, seinen Speicher zu löschen, die Vorbereitung für die Detektion von Stromspitzen ausführt, die Arbeitsweise (interner Idd/ externer Idd) auswählt, den Typ des verwendeten Stromwandlers auswählt und das sich ergebende Ausgangssignal liest.
• Das zweite Programm ist ein Hilfsprogramm mit dem Titel "findidd", welches das Programm "peakidd" benutzt, um eine modifizierte binäre Suche auszuführen, die das erste Auftreten eines Stromspitzenimpulses in einem LSSD-Puffer detektiert. Die so gefundene Adresse kann dazu verwendet werden, um festzustellen, welches Element einer integrierten Schaltung große Übergangsströme hervorruft.
• Fig. 6 ist eine graphische Darstellung der Übertragungsfunktion der Gesamtschaltung. Die sehr gute Übereinstimmung der Schaltungsantwort auf einen sehr langen Impuls (500 ns) und auf sehr kurze Impulse (4 ns) ist zu beachten. Die durch die Punkte gezogenen Vollinien zeigen eine Genauigkeit von zehn Prozent 1100 mA über einen Bereich von 100 mA bis 4 A. Einzeln auftretende Stromimpulse von weniger als 3 ns können nicht mit voller Genauigkeit erkannt werden. Wenn der Impuls jedoch wiederholt auftritt und eine Wiederholperiode von weniger als 500 Mikrosekunden aufweist, können Stromspitzen mit einer Dauer im Subnanosekundenbereich genau gemessen werden.
• Der Idd-Spitzenwertdetektor kann auf einer ringförmigen Leiterplatte aufgebaut werden, die im Zentrum einer Prüfeinrichtung angeschlossen wird. Er kann zusammen mit einem erhabenen Modulsockel oder mit Prüfspitzen für Wafer verwendet werden. Die Stromwandler 50 sind steckbar und können zum Messen negativer Ströme umgedreht werden. Um den Strompfad durch die Wandler zu komplettieren, das Auswechseln zu vereinfachen und die Zuleitungslängen zu minimieren werden doppelseitige POGO-Pins verwendet.
• Die vorliegende Erfindung ermöglicht es, daß mit automatischen Prüfeinrichtungen für VLSI-Schaltungen einzeln auftretende Idd- Stromstöße, die in CMOS-Elementen auftreten und die typischerweise eine Dauer von einigen Nanosekunden haben, im Bereich von 50 mA bis 4 A gemessen werden können.

Claims (3)

1. Spitzenstromdetektor umfassend:

einen Analog-Digital-Wandler (64),

einen Digital-Analog-Wandler (66),

Spannungsinkrementiermittel (62) zum Addieren eines kleinen Spannungsinkrementes,

einen Komparator (56) und

dadurch gekennzeichnet, daß

an einem ersten, nichtinvertierenden Eingang (35) des Komparators (56) eine neue Signalamplitude auftritt und die neue Signalamplitude eine Stromspitze repräsentiert, die an dem ersten Eingang anliegt und daß an einen zweiten, invertierenden Eingang ein Rückkopplungssignal angelegt wird und das Rückkopplungssignal eine vorhergehende Amplitude einer Signalspitze repräsentiert,

der Komparator (56) ein Ausgangssignal mit binärem Pegel an seinem Ausgang bereitstellt, wobei das Ausgangssignal mit binärem Pegel an den Analog-Digital-Wandler (64) angelegt wird, um einen neuen digitalen Wert für die Signalamplitude zu erzeugen, wenn ein neuer Höchstwert der neuen Signalamplitude am ersten Eingang (35) erkannt worden ist,

die Eingänge des Digital-Analog-Wandlers (66) mit den Ausgängen des Analog-Digital-Wandlers (64) verbunden sind, um aus der in dem Analog-Digital-Wandler (64) gespeicherten Darstellung einen analogen Gleichspannungspegel zu rekonstruieren,

die Spannungsinkrementiermittel (62), die ein kleines Spannungsinkrement zum rekonstruierten Pegel, der von dem Digital-Analog-Wandler (66) ausgegeben wird, addieren, einen neuen, rekonstruierten Pegel bereitstellen und den neuen, rekonstruierten Pegel als Rückkopplungssignal an den invertierenden Eingang des Komparators (56) anlegen,

wobei ein Spitzenwert eines Eingangssignals, das den Signalverlauf eines Stromes repräsentiert, gemessen werden kann.

2. Vorrichtung zur Detektion von Stromimpulsen auf einer Stromversorgungsleitung (27), die mit einem zu prüfenden Bauelement (20) verbunden ist, umfassend:

- den Spitzenstromdetektor nach Anspruch 1,

- einen Stromwandler (31), der wirkungsmäßig an die Stromversorgungsleitung (27) angeschlossen ist und einen Ausgangsanschluß besitzt,

- einen bipolaren NPN-Transistor (Q1), dessen Basis mit dem Ausgang des Stromwandlers (31) verbunden ist, dessen Kollektor mit einer positiven Referenzspannung verbunden ist und dessen Emitter an einen ersten Knoten (32) angeschlossen ist,

- einen Speicherkondensator (C207), der eine erste Platte besitzt, die an den ersten Knoten (32) angeschlossen ist und eine zweite Platte, die an eine zweite Referenzspannung angeschlossen ist,

- den Komparator (56), dessen erster Eingang (35) mit dem ersten Knoten (32) verbunden ist, um am Ausgang das binäre Signal bereitzustellen, wenn der erste Eingang (35) auf einem höheres Potential liegt als der zweite Eingang,

- ein Gatter mit zwei Eingängen, das einen ersten Eingang besitzt, der mit dem Ausgang des Komparators (56) verbunden ist und einen zweiten Eingang, der mit einer Signalguelle verbunden ist, welche periodische Taktimpulse liefert, und das einen Ausgangsanschluß besitzt, an den die Taktimpulse übertragen werden, wenn der Komparator (56) ein Signal im Ein-Zustand auf den ersten Eingang des Gatters gibt,

- den Analog-Digital-Wandler (64), der einen Freigabeeingang besitzt, der mit dem Ausgang des Gatters verbunden ist und der einen Signaleingang besitzt, der mit dem ersten Knoten verbunden ist, und der eine Mehrzahl binärer Bitausgänge besitzt, die in digitaler Form den analogen Wert des Signals repräsentieren, das an dessen Eingang angelegt wird,

- den Digital-Analog-Wandler (66), der eine Mehrzahl binärer Biteingänge besitzt, wobei jeder Biteingang mit dem entsprechenden Ausgang aus der Mehrzahl der Bitausgänge des Analog-Digital-Wandlers (64) verbunden ist, und der weiterhin einen Analogausgang besitzt, um ein analoges Signal auszugeben, dessen Größe einem binären Wert entspricht, der in dem Analog-Digital- Wandler gespeichert ist, entsprechend dem an diesem anliegenden Analogsignal;

- die Spannungsinkrementiermittel (62), die einen Eingang besitzen, der mit dem Ausgang des Digital-Analog- Wandlers (66) verbunden ist sowie einen Ausgang, um ein festes Spannungsinkrement zu dem analogen Ausgangssignal des Digital-Analog-Wandlers zu addieren, wobei der Ausgang der Inkrementiermittel mit dem zweiten Eingang des Komparators (56) verbunden ist,

- den Komparator (56), der an seinem Ausgang solange ein Signal im Ein-Zustand ausgibt, bis das Ausgangssignal der Inkrementiermittel eine größere Amplitude hat, als das Eingangssignal des ersten Eingangs des Komparators, wobei der Komparator an diesem Punkt ein Ausgangssignal im Aus-Zustand ausgibt, wodurch das Gatter gesperrt wird und damit verhindert wird, daß die Taktsignale zum Freigabeeingang des Analog-Digital-Wandlers übertragen werden,

- den Analog-Digital-Wandler (64), der an diesem Punkt einen digitalen Wert gespeichert hat, der dem Spitzenwert eines Stromimpulses entspricht, der durch den Stromwandler erfaßt worden ist, welcher mit der Stromversorgungsleitung gekoppelt ist.

3. Vorrichtung nach Anspruch 2, dadurch gekennzeichnet, daß sie weiterhin umfaßt:

einen zweiten Stromwandler (31') für eine zweite Stromversorgungsleitung (29), die mit dem zu prüfenden Gerät verbunden ist,

einen Multiplexer (34), der an den zweiten Stromwandler (31') angeschlossen und mit dem ersten Knoten verbunden ist und der einen Ausgang besitzt, der mit dem ersten Eingang des Komparators (56) verbunden ist, um in Abhängigkeit vom Auftreten von Stromimpulsen auf der ersten Stromversorgungsleitung (27) beziehungsweise der zweiten Stromversorgungsleitung (29) automatisch entweder den ersten Stromwandler (31) oder den zweiten Stromwandler (31') an den ersten Eingang des Komparators (56) anzuschließen.