DE69722833T2 - Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren - Google Patents

Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren Download PDF

Info

Publication number
DE69722833T2
DE69722833T2 DE69722833T DE69722833T DE69722833T2 DE 69722833 T2 DE69722833 T2 DE 69722833T2 DE 69722833 T DE69722833 T DE 69722833T DE 69722833 T DE69722833 T DE 69722833T DE 69722833 T2 DE69722833 T2 DE 69722833T2
Authority
DE
Germany
Prior art keywords
epitaxial
base
layer
over
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69722833T
Other languages
English (en)
Other versions
DE69722833D1 (de
Inventor
Hiroshi Minato-ku Kohno
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
NEC Compound Semiconductor Devices Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Compound Semiconductor Devices Ltd filed Critical NEC Compound Semiconductor Devices Ltd
Application granted granted Critical
Publication of DE69722833D1 publication Critical patent/DE69722833D1/de
Publication of DE69722833T2 publication Critical patent/DE69722833T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/01Manufacture or treatment
    • H10D10/051Manufacture or treatment of vertical BJTs
    • H10D10/054Forming extrinsic base regions on silicon substrate after insulating device isolation in vertical BJTs having single crystalline emitter, collector or base regions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D10/00Bipolar junction transistors [BJT]
    • H10D10/40Vertical BJTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/17Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
    • H10D62/177Base regions of bipolar transistors, e.g. BJTs or IGBTs

Landscapes

  • Bipolar Transistors (AREA)

Description

  • HINTERGRUND DER ERFINDUNG
  • Die vorliegende Erfindung betrifft eine Halbleitervorrichtung und ein Verfahren zum Herstellen derselben, und, genauer ausgedrückt, einen bipolaren Transistor mit einer verbesserten epitaktischen Basisregion und ein Verfahren zum Herstellen desselben.
  • Um die Hochfrequenz- und Hochgeschwindigkeitsleistungen der bipolaren Transistor zu verbessern, ist versucht worden, sowohl seitliche als auch vertikale Größen des bipolaren Transistors zu verkleinern. Zum Beispiel ist ein Molekularstrahlepitaxiesystem nützlich, um einen flachen Emitterübergang zu bilden, um so sowohl eine Kapazität des Emitterübergangs zu reduzieren als auch einen Emitterwiderstand zu senken. Ferner ist auch eine Selbstausrichtungstechnik verwendbar, um den bipolaren Transistor verkleinert auszubilden. Eins der konventionellen Verfahren zur Herstellung des bipolaren Transistors durch Verwendung des Molekularstrahlepitaxiesystems soll im folgenden unter Bezugnahme auf die 1A bis 1H beschrieben werden.
  • Unter Bezugnahme auf 1A wird ein n+-Siliziumsubstrat 1 hergestellt. Eine epitaktische n-Siliziumschicht wird auf dem n+-Siliziumsubstrat 1 zum Bilden eines Wafer ausgebildet, der das n+-Siliziumssubstrat 1 und die epitaktische n-Siliziumschicht 2 aufweist. Feldoxydfilme 3 werden selektiv auf dem Wafer durch ein lokales Punktoxidationsverfahren von Silizium ausgebildet. Die Feldoxydfilme 3 haben eine obere Oberfläche auf der gleichen Höhe wie die obere Oberfläche der epitaktischen n-Siliziumschicht 2 und eine untere Oberfläche einer niedrigen Höhe als die Grenzfläche zwischen dem n+-Siliziumssubstrat 1 und der epitaktischen n-Siliziumschicht 2. Ein Oberflächensiliziumoxidfilm 4 wird gebildet, der sich über der oberen Oberfläche der epitak tischen n-Siliziumschicht 2 und den Feldoxydfilmen 3 erstreckt. P+-Schichten 18 werden selektiv in einem oberen Teil der epitaktischen n-Siliziumschicht 2 durch ein Ionenimplantationsverfahren ausgebildet. Der Oberflächensiliziumoxidfilm 4 wird selektiv durch ein Photolithographieverfahren und ein anisotropes Ätzverfahren entfernt, um selektiv den Oberflächensiliziumoxidfilm 4 über den Feldoxydfilmen 3 und dem Umgebungsteil der epitaktischen n-Siliziumschicht 2 zu den Feldoxydfilmen 3 zurückzulassen.
  • Unter Bezugnahme auf 1B wird ein Siliziummolekularstrahlepitaxiesystem verwendet, um Kristallwachstum von Silizium dotiert mit p-Fremdatomen über der gesamten Oberfläche des Wafer zu verursachen, wodurch eine epitaktische p-Schicht 5 über der epitaktischen n-Siliziumschicht 2 aufgewachsen wird und gleichzeitig eine p-Polysiliziumschicht 6 über dem Oberflächensiliziumoxidfilm 4 ausgebildet wird.
  • Unter Bezugnahme auf 1C wird ein Photolackfilm über der gesamten Oberfläche des Wafer aufgebracht und anschließend durch ein Photolithographieverfahren gemustert, um einen Photolackfilm 9j über der epitaktischen p-Schicht 5 und angrenzenden Teilen der p-Polysiliziumschicht 6 zu der epitaktischen p-Schicht 5 zurückzulassen. Ein anisotropes Ätzen wird durch Verwendung des Photolackfilms 9j als eine Maske durchgeführt, um selektiv die p-Polysiliziumschicht 6 von dem Wafer zu entfernen, wodurch die epitaktische p-Schicht 5 und die angrenzenden Teile der p-Polysiliziumschicht 6 zu der epitaktischen p-Schicht 5 über der Wafer zurückbleiben.
  • Unter Bezugnahme auf 1D wird der Photolackfilm 9j von dem Wafer entfernt. Ein Isolierfilm 19 aus Siliziumoxid oder Siliziumnitrid wird auf der gesamten Oberfläche des Wafer durch ein chemisches Aufdampfverfahren so aufgebracht, dass sich der Isolierfilm 19 über die epitaktische p-Schicht 5, die verbliebenen Teile der p-Polysiliziumschicht 6 und den Oberflächensiliziumoxidfilm 4 erstreckt.
  • Unter Bezugnahme auf 1E wird der Isolierfilm 19 selektiv durch ein Photolithographieverfahren und ein anisotropes Ätzverfahren geätzt, um Basiskontaktvertiefungen in dem Isoliefilm 9 an Basiskontaktteilen 15 auszubilden, die über den p+-Schichten 18 positioniert sind, sowie eine Emitterkontaktvertiefung in dem Isolierfilm 19 an einem Emitterkontaktteil 22 zu bilden. Unter den Basiskontaktvertiefungen und der Emitterkontaktvertiefung weist der Isolierfilm 19 mehrere zehn Nanometer auf. Die Emitterkontaktvertiefung des Isolierfilms 10 wird weiter durch ein Photolithographieverfahren und ein anisotropes Ätzverfahren zum Bilden eines Emitterkontaktlochs 22 geätzt, so dass die epitaktische p-Schicht 5 über das Emitterkontaktloch 22 sichtbar ist.
  • Unter Bezugnahme auf 1F wird ein Polysiliziumfilm 12 auf der gesamten Oberfläche des Wafer durch ein chemisches Aufdampfverfahren so aufgebracht, dass der Polysiliziumfilm 12 sich über den Isolierfilm 19 und in die Basisvertiefungen und das Emitterkontaktloch des Isolierfilms 19 erstreckt, wodurch der Polysiliziumfilm 12 in dem Emitterkontaktloch 22 in Kontakt mit der Oberfläche der epitaktischen p-Schicht 5 steht. Der Polysiliziumfilm 12 wird mit n-Fremdatomen durch eine Ionenimplantation dotiert, bevor der Wafer Glühbehandlung ausgesetzt wird, um so eine Wärmediffusion der n-Fremdatome aus dem Polysiliziumfilm 12 in dem Emitterkontaktloch 22 in die epitaktische p-Schicht 5 zu verursachen, wodurch ein n-Emitterbereich 14 in einem oberen Teil der epitaktischen p-Schicht 5 ausgebildet wird, wobei dieser obere Teil ein Teil ist, der in Kontakt mit dem Polysiliziumfilm 12 ist, welcher sich in dem Emitterkontaktloch 22 befindet. Dieser Glühprozess verursacht ferner eine Aktivierung der p+-Schichten 18.
  • Unter Bezugnahme auf 1G wird der Polysiliziumfilm 12 selektiv durch ein Photolithographieverfahren und ein anisotropes Ätzverfahren entfernt, um so selektiv den Polysiliziumfilm 12 innerhalb und um das Emitterkontaktloch 22 zurückzulassen. Der Isolierfilm 19 unter den Basisvertiefungsteilen 15 wird ferner selektiv durch ein anisotropes Ätzen geätzt, so dass die Basiskontaktlöcher 15 über den p+-Schichten 18 ausgebildet werden, wodurch die p+-Schichten 18 über die Basiskontaktlöcher 15 zu sehen sind.
  • Unter Bezugnahme auf 1H wird eine Sperrmetallschicht 16 auf der gesamten Oberfläche des Wafer durch eine Verdampfung so ausgebildet, dass sich die Sperrmetall schicht 16 über den Isolierfilm 19 und den Polysiliziumfilm 12 sowie innerhalb der Basiskontaktlöcher 15 erstreckt, wodurch die Sperrmetallschicht 16 in den Basiskontaktlöchern 15 in Kontakt mit den p+-Schichten 18 ist. Elektroden 17 werden selektiv auf der Sperrmetallschicht 16 und über den p+-Schichten 18 durch ein Photolithographieverfahren und ein Plattierungsverfahren ausgebildet, wobei die Elektroden 17 durch ein Photolackmuster definiert werden, das nicht in 1H gezeigt ist, und durch dieses Photolithographieverfahren gebildet werden. Nachdem die Elektroden 17 gebildet wurden, wird das Photolackmuster von der Wafer entfernt. Die Sperrmetallschicht 16 wird selektiv durch ein anisotropes Ätzverfahren entfernt, das die Elektroden 17 als Masken verwendet, so dass die Sperrmetallschicht 16 nur unter den Elektroden 17 oder innerhalb und um die Basiskontaktlöcher herum über den p+-Schichten 18 zurückbleibt. Infolgedessen ist der bipolare Transistor fertiggestellt.
  • Das obige konventionelle Verfahren zum Herstellen des bipolaren Transistors birgt die folgenden schwerwiegenden Probleme mit der Schwierigkeit, das Emitterkontaktloch 22 und die Basisvertiefung an dem Basiskontaktteil 15 zu bilden. Es ist nämlich erforderlich, den Isolierfilm 19 mit einer sehr geringen Differenz in der Ätztiefe zwischen dem Basiskontaktteil 15 und dem Emitterkontaktteil 22 zu ätzen, wie in 1E dargestellt ist. Wenn isotropes Ätzen zum Bilden des Emitterkontakts 22 verwendet werden würde, erscheint eine Seitenätzung auf dem Isolierfilm 19, der zu einer unerwünschten Vergrößerung in der Emitterfläche führt. Dies bedeutet, dass der Abstand der Emitterregion von der p+-Schicht 18 verkürzt wird, wodurch die Gleichstromeigenschaft des bipolaren Transistors verschlechtert wird.
  • Wie oben beschrieben ist, weist der Isolierfilm 19 unter den Basisvertiefungen 15 ferner eine kleine Dicke auf, zum Beispiel mehrere zehn Nanometer. Diese dünnen Teile des Isolierfilms 19 dienen als eine Schutzschicht für die Basisgrenzflächen gegen das anisotrope Ätzen, das zum selektiven Entfernen des n-Polysiliziumfilms 12 durchgeführt wird, wie oben beschrieben und auch in 1G dargestellt ist. Tatsächlich ist es jedoch wahrscheinlich, dass die Dicke des Isolierfilms 19 unter den Basisvertiefungen 15 etwas aufgrund einer unvermeidbaren kleinen Variation in der Tiefe der Ätzung variiert wird.
  • Wenn zum Beispiel die Dicke des Isolierfilms 19 unter den Basisvertiefungen 15 etwas von dem vorbestimmten Wert reduziert wird, dann kann ein Problem mit Überätzung an dem Isolierfilm 19 unter den Basisvertiefungen 15 in dem Prozess zum selektiven Ätzen und Entfernen des Polysiliziumfilms 12 entstehen. Die Oberfläche der p+-Schicht 18 kann nämlich durch selektives Ätzen und Entfernen des Polysiliziumfilms 12 geätzt werden. Das Ätzen der p+-Schicht 18 mit einer hohen Fremdatomkonzentration verursacht einen Anstieg des Basiswiderstands, was zu einer Verschlechterung des Gleichstrommerkmals und des RF-Merkmals führt.
  • Für das oben beschriebene konventionelle Verfahren zum Bilden des bipolaren Transistors ist daher eine sehr genaue Ätztechnik ohne Variationen in Ätztiefe und Bereich erforderlich, um Verschlechterung in dem Gleichstrommerkmal und dem RF-Merkmal sowie anderen Leistungen des bipolaren Transistors zu vermeiden. Nichtsdestoweniger ist es schwierig gewesen, den Ätzprozess ohne jegliche praktische Variation in Ätztiefe und -Bereich durchzuführen.
  • Ferner birgt der obige bipolare Transistor aus den folgenden Gründen eine Schwierigkeit, seinen Maßstab zu verkleinern. Es ist wesentlich, die p+-Schicht 18 als den Basissteckteil in der Basisregion vorzusehen. Im Licht der Frage einer tatsächlichen Abweichung in der Ausrichtung zum Basiskontakt, ist es schwierig, die Größe der p+-Schicht 18 als den in dem Basisregion ausgebildeten Basissteckteil zu verkleinern. Außerdem ist es angesichts der Notwendigkeit, die minimale Spannungsfestigkeit zwischen dem Emitter und der Basis sowie den erforderlichen Spielraum gegen die Abweichung in der Ausrichtung einzuhalten, und der Schwierigkeit, die Größe der p+-Schicht 18 zu reduzieren, schwierig, einen Abstand zwischen dem Basiskontakt und dem Emitterkontakt zu reduzieren, aus welchem Grunde es schwierig ist, den Maßstab der Basisregion zu verkleinern.
  • Die p+-Schicht 18 erstreckt sich bis zu einer tiefen Ebene in der Kollektorregion. Dies führt zu Erhöhungen der Kapazität des Basis-Kollektor-Übergangs. Da es schwierig ist, den Maßstab der Basisregion zu verkleinern, ist es ferner schwierig, die parasitäre Ka pazität zu senken. Dies bedeutet, dass es schwierig ist, die erforderlichen flachen Übergangseffekte zu erhalten.
  • Ein erster der durch Verwendung der Selbstausrichtungstechnik gebildeten konventionellen bipolaren Transistoren soll unter Bezugnahme auf 2 beschrieben werden. Dieser konventionelle bipolare Transistor ist in der japanischen offengelegten Patentveröffentlichung Nr. 61-290761 offenbart.
  • Der konventionelle bipolare Transistor wird auf einem p-Siliziumsubstrat 201 gebildet. Eine vergrabene n+-Schicht 202 wird über dem p-Siliziumsubstrat 201 ausgebildet. Eine epitaktische n-Schicht 203 wird über der vergrabenen n+-Schicht 202 ausgebildet. Die Schichtungen des p-Siliziumsubstrats 201, der vergrabenen n+-Schicht 202 und der epitaktischen n+-Schicht 203 bilden einen Wafer. Feldoxydfilme 204 werden selektiv auf einer Oberfläche der epitaktischen n-Schicht 203 ausgebildet, die eine aktive Region umschließt. Eine p-Basisregion 210 wird an der Mittelposition in der aktiven Region der epitaktischen n-Schicht 203 ausgebildet. In der aktiven Region der epitaktischen n-Schicht 203 wird ferner eine Halbleiterregion 211 vorgesehen, die sich erstreckt, um die p-Basisregion 210 zu umschließen. In der aktiven Region der epitaktischen n-Schicht 203 wird außerdem eine p+-Halbleiterregion 212 vorgesehen, die sich erstreckt, um die p-Halbleiterregion 211 zu umschließen. Eine n+-Emitterregion 213 wird über der p-Basisregion 210 ausgebildet. Ein als eine Basissteckleitung wirkender p+-Polysiliziumfilm 205 wird ausgebildet, der sich über die p+-Halbleiterregion 212 und die Feldoxydfilme 204 erstreckt. Ein Teil des p+-Polysiliziumfilms 205 ist in Kontakt mit der oberen Oberfläche die p+-Halbleiterregion 212, so dass der p+-Polysiliziumfilm 205 über der p+-Halbleiterregion 212 und den p-Halbleiterregion 211 mit der p-Basisregion 210 verbunden ist. Ein Borsilikatglasfilm 207 wird über der p-Halbleiterregion 211 außer über der n+-Emitterregion 213 ausgebildet. Ein Siliziumnitridfilm 206 wird ferner ausgebildet, der sich über den Borsilikatglasfilm 207 und einen Teil des p+-Polysiliziumfilms 205 erstreckt. Über der n+-Emitterregion 213 wird ein n+-Polysiliziumfilm 208 ausgebildet, der in Kontakt mit der oberen Oberfläche der n+-Emitterregion 213 steht, so dass der n+-Polysiliziumfilm 208 als eine Emittersteckleitung dient. Der als die Emittersteckleitung dienende n+-Polysiliziumfilm 208 ist elektrisch durch den Borsilikatglasfilm 207 und den Siliziumnitridfilm 206 gegen den als Basissteckleitung dienenden p+-Polysiliziumfilm 205 isoliert. Basiselektroden 209 werden 209 werden über dem als die Basissteckleitung dienenden p+-Polysiliziumfilm 205 ausgebildet. Eine Emitterelektrode 209 wird auch über dem n+-Polysiliziumfilm 208 ausgebildet, der als die Emittersteckleitung dient.
  • Die obige bipolare Transistorstruktur ist in gewisser Weise zum Verkleinern in der Seitenrichtung des bipolaren Transistors verglichen mit dem konventionellen bipolaren Transistor mit flachem Übergang geeignet. Solche Verkleinerung in der Seitenrichtung des bipolaren Transistors kann eine Verbesserung in der Hochfrequenzleistung des bipolaren Transistors schaffen.
  • Nichtsdestoweniger ist die Struktur desselben zu kompliziert und die Herstellungsprozesse sind auch so kompliziert. Außerdem gibt es im wesentlichen einen oder mehrere Prozesse, die unter sehr genauer Steuerung der Prozessbedingungen auszuführen sind, aus welchem Grunde es schwierig ist, einen hohen Ertrag der Herstellung des bipolaren Transistors zu erhalten. Zum Beispiel ist es erforderlich, ein isotropes Ätzen durch Verwendung einer flüssigen Chemikalie oder eines Ätzmittels durchzuführen, um eine überhängende Form zu bilden. Es ist schwierig, genau die Ätzrate des isotropen Ätzens durch Verwendung einer flüssigen Chemikalie oder eines Ätzmittels zu steuern. Es ist ferner schwierig, Variationen in der chemischen Konzentration zu unterdrücken, die einen wesentlichen Einfluss auf die Ätzrate liefert, was zu einer Variation in der Ätzrate führt. Die Variation in der Ätzrate verursacht Variationen in dem Basiswiderstand und in dem Abstand zwischen der Emitterregion und der Basisregion, wodurch es schwierig wird, einen hohen Herstellungsertrag des bipolaren Transistors zu erhalten.
  • Der zweite der durch Verwendung der Selbstausrichtungstechnik hergestellten konventionellen bipolaren Transistoren soll unter Bezugnahme auf 3 beschrieben werden. Dieser konventionelle bipolare Transistor ist in der japanischen offengelegten Patentveröffentlichung Nr. 5-315347 offenbart.
  • Der konventionelle bipolare Transistor wird auf einem p-Siliziumsubstrat 201 ausgebildet. Eine vergrabene n+-Schicht 302 wird über dem p-Siliziumsubstrat 201 ausgebildet. Eine n-Muldenschicht 303 wird selektiv in einem oberen Teil der vergrabenen n+-Schicht 302 ausgebildet. Feldoxydfilme 304 werden selektiv auf einer Oberfläche des Wafer zum Definieren aktiver Regionen ausgebildet. Ein p-Basisregion 310 wird in einer Mittelregion in der aktiven Region der n-Muldenschicht 303 ausgebildet. In der aktiven Region der n-Muldenschicht 303 wird ferner eine p+-Halbleiterregion 312 vorgesehen, welche sich erstreckt, um die p-Basisregion 310 zu umschließen. Die p+-Halbleiterregion 312 wird durch den Feldoxydfilm 304 umschlossen. Eine n+-Emitterregion 311 wird selektiv in einer oberen Region der p-Basisregion 310 ausgebildet, so dass die n+-Emitterregion 311 durch die p-Basisregion 310 von der p+-Halbleiterregion 312 getrennt wird. Ein als eine Basissteckleitung dienender p+-Polysiliziumfilm 305 wird ausgebildet, der sich über die p+-Halbleiterregion 312 und die Feldoxydfilme 304 erstreckt. Ein Teil des p+-Polysiliziumfilms 305 ist in Kontakt mit der oberen Oberfläche der p+-Halbleiterregion 312, so dass der p+-Polysiliziumfilm 305 über die p+-Halbleiterregion 312 mit der p-Basisregion 310 verbunden ist. Ein n+-Polysiliziumfilm 308 wird über dem Wafer ausgebildet, der sich sowohl erstreckt, um in Kontakt mit der n+-Emitterregion 311 zu sein, so dass der n+-Polysiliziumfilm 308 als eine Emittersteckleitung dient, als auch erstreckt, um mit der vergrabenen n+-Schicht 302 in Kontakt zu sein, so dass der n+-Polysiliziumfilm 308 als eine Kollektorsteckleitung dient. Ein Siliziumoxidfilm 306 wird gebildet, der sich über den p+-Polysiliziumfilm 305 und den n+-Polysiliziumfilm 308 erstreckt. Ein Borphosphatsilikatglasfilm 307 wird gebildet, der sich über den Siliziumoxidfilm 306 erstreckt. Kontaktlöcher werden in den Schichten des Siliziumoxidfilms 306 und des Borphosphatsilikatglasfilms 307 ausgebildet. Elektroden 309 werden in den Kontaktlöchern so ausgebildet, dass die Elektroden 309 sowohl in Kontakt mit den n+-Polysiliziumfilmen 308 stehen, die als die Kollektorsteckleitung und die Emittersteckleitung dienen, als auch mit dem als die Basissteckleitung dienenden p+-Polysiliziumfilm 305 in Kontakt stehen.
  • Die obige bipolare Transistorstruktur ist in gewisser Weise zum Verkleinern in der Seitenrichtung des bipolaren Transistors verglichen mit dem konventionellen bipolaren Transistor mit flachem Übergang geeignet. Ein solche Verkleinerung in der Seitenrichtung des bipolaren Transistors kann eine Verbessungen in der Hochfrequenzleistung des bipolaren Transistors schaffen.
  • Nichtsdestoweniger ist die Struktur desselben zu kompliziert und die Herstellungsprozesse sind auch so kompliziert. Ferner gibt es im wesentlichen einen oder mehrere Prozesse, die unter einer sehr genauen Steuerung der Prozessbedingungen auszuführen sind, aus welchem Grunde es schwierig ist, einen hohen Herstellungsertrag des bipolaren Transistors zu erhalten. Zum Beispiel ist es erforderlich, ein Umfangsätzen durchzuführen, das eine Differenz in der Ätzreaktionsbereitschaft zu Molybdän aufgrund einer Differenz in der Sauerstoffkonzentration der Reaktionsgase verwendet. Es ist schwierig, genau die Ätzrate des isotropen Ätzens durch Verwendung einer flüssigen Chemikalien oder eines Ätzmittels zu steuern. Es ist ferner schwierig, Variationen in der chemischen Konzentration zu unterdrücken, welche einen wesentlichen Einfluss auf die Ätzrate hat, was zu einer Variation in der Ätzrate führt. Die Variation in der Ätzrate verursacht Variationen in dem Basiswiderstand und in dem Abstand zwischen der Emitterregion und der Basisregion, wodurch es schwierig ist, einen hohen Herstellungsertrag des bipolaren Transistors zu erhalten.
  • Unter den obigen Umständen war es erforderlich, einen neuen bipolaren Transistor ohne die wie oben beschriebenen Probleme sowie ein Verfahren zum Herstellen des bipolaren Transistors zu entwickeln, das keine komplizierten Prozesse und keinen Prozess einschließt, der schwer genau zu steuem ist.
  • Aus IEEE ED-38, Seiten 128–134 (1991) ist ein bipolarer Transistor bekannt, der eine epitaktische Schicht, eine Isolierregion und eine Basisregion aufweist.
  • Auch EP-A-0 669 647 und US-A-3 600 651 offenbaren, dass die Fremdatomkonzentration einer als eine Steckelektrode wirkenden Polysiliziumregion die gleiche wie die der Basisregion ist. Deshalb ist es für Hochfrequenzleistung erforderlich, die Dicke der Basisschicht zu reduzieren. Die Dicke und die Fremdatomkonzentration dieser Offenbarungen machen es jedoch schwierig, die Hochgeschwindigkeitsleistung des bipolaren Transistors zu verbessern.
  • ZUSAMMENFASSUNG DER ERFINDUNG
  • Es ist dementsprechend eine Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur ohne jegliches der oben beschriebenen Probleme zu schaffen.
  • Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur zu schaffen, der eine Verbesserung in Hochfrequenz- und Hochgeschwindigkeitsleistungen ermöglicht.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur zu schaffen, die dem bipolaren Transistor ermöglicht, ein verbessertes Gleichstrommerkmal zu verarbeiten.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur zu schaffen, die dem bipolaren Transistor ermöglicht, ein verbessertes RF-Merkmal zu verarbeiten.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur zu schaffen, der wesentlich verkleinert ist.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, einen neuen bipolaren Transistor mit einer einfachen Struktur zu schaffen.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das einfache Herstellungsprozesse aufweist.
  • Es ist eine andere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das keinen Prozess einschließt, der unter Bedingungen auszuführen ist, die schwer genau zu steuern sind.
  • Es ist eine noch andere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das nur vereinfachte Prozesse aufweist, ohne jedoch einen jeglichen Prozess einzuschließen, der unter Bedingungen auszuführen ist, die schwer genau zu steuern sind.
  • Es ist noch eine andere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das ermöglicht, dass der gebildete bipolare Transistor keine wesentlichen Variationen in Merkmalen aufweist.
  • Es ist weiter eine andere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das einen hohen Herstellungsertrag des bipolaren Transistors ermöglicht.
  • Es ist darüber hinaus eine Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das eine reduzierte Anzahl von Herstellungsprozessen aufweist.
  • Es ist noch eine weitere Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das eine reduzierte Anzahl von Herstellungsprozessen aufweist.
  • Es ist eine zusätzliche Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das ermöglicht, dass der gebildete bipo lare Transistor keine wesentlichen Variationen in Abmessungen und Maßstäben aufweist.
  • Es ist eine weitere zusätzliche Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das eine Senkung in den Herstellungskosten des bipolaren Transistors ermöglicht.
  • Es ist noch eine zusätzliche Aufgabe der vorliegenden Erfindung, ein neues Verfahren zum Bilden eines bipolaren Transistors zu schaffen, das eine Senkung der Herstellungszeit des bipolaren Transistors ermöglicht.
  • Die obigen und andere Aufgaben, Merkmale und Vorteile der vorliegenden Erfindung werden aus den folgenden Beschreibungen deutlich werden.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Bevorzugte Ausführungsformen gemäß der vorliegenden Erfindung sollen ausführlich unter Bezugnahme auf die beigefügten Zeichnungen beschrieben werden.
  • 1A bis 1H sind fragmentartige Querschnittansichten, die die konventionellen bipolaren Transistoren mit einer flachen Übergangsstruktur darstellen, welche an dem konventionellen Herstellungsverfahren derselben beteiligt sind.
  • 2 ist eine fragmentartige Querschnittansicht, die den konventionellen bipolaren Transistor darstellt, der durch Verwendung einer Selbstausrichtungstechnik gebildet wurde.
  • 3 ist eine fragmentartige Querschnittansicht, die den anderen konventionellen bipolaren Transistor darstellt, der durch Verwendung einer Selbstausrichtungstechnik gebildet wurde.
  • 4 ist eine fragmentartige Querschnittansicht, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur in einer ersten Ausführungsform gemäß der vorliegenden Erfindung darstellt.
  • 5A bis 5L sind fragmentartige Querschnittansichten, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur in einer ersten Ausführungsform gemäß der vorliegenden Erfindung darstellen.
  • 6 ist eine fragmentartige Querschnittansicht, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur in einer zweiten Ausführungsform gemäß der vorliegenden Erfindung darstellt.
  • 7 ist eine fragmentartige Querschnittansicht, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur in einer dritten Ausführungsform gemäß der vorliegenden Erfindung darstellt.
  • 8A bis 8Q sind fragmentartige Querschnittanisichten, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur in einer dritten Ausführungsform der vorliegenden Erfindung darstellen.
  • OFFENBARUNG DER ERFINDUNG
  • Eine erste Ausführungsform der vorliegenden Erfindung soll sowohl unter Bezugnahme auf 4, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur darstellt, als auch auf die 5A bis 5L beschrieben werden, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur darstellen.
  • Ein neuer bipolarer Transistor wird auf einem n+-Siliziumssubstrat 1 ausgebildet. Eine epitaktische n-Schicht 2 wird auf dem n+-Siliziumssubstrat 1 ausgebildet. Schichtungen des n+-Siliziumssubstrats 1 und der epitaktischen n-Schicht 2 bilden ein Wafer. Ein Feldoxydfilm 3 wird selektiv auf einer oberen Oberfläche der epitaktischen n-Schicht 2 ausgebildet, um eine aktive Region zu bilden. Ein Oberflächenoxidfilm 4 wird über dem Feldoxydfilm 3 und über einem Teil der epitaktischen n-Schicht 2 ausgebildet. Der Oberflächenoxidfilm 4 weist eine Basisöffnung auf, die über einer Basisausbildungsregion der epitaktischen n-Schicht 2 positioniert wird, auf der eine Basisschicht ausgebildet wird. Die epitaktische n-Schicht 2 ist nämlich über die Basisöffnung des Oberflächenoxidfilms 4 zu sehen. Eine epitaktische p-Schicht 5, die als eine Basisregion dient, wird über der epitaktischen n-Schicht 2 ausgebildet. Ein als eine Basissteckschicht dienender p-Polysiliziumfilm 6 wird über dem Oberflächenoxidfilm 4 ausgebildet. Die epitaktische p-Schicht 5 und der p-Polysiliziumfilm 6 weisen eine einzige Schicht auf, die in einem einzigen Siliziumaufwachsprozess aufgewachsen wurde. Die über dem Siliziumoxidfilm aufgewachsene Siliziumschicht ist eine Polysiliziumschicht, während die über der epitaktischen Siliziumschicht aufgewachsene Siliziumschicht eine epitaktische Siliziumschicht darstellt. Ein Siliziumoxidfilm 7 wird auf einer Umfangsregion der Basisregion 6 ausgebildet. Ein Borsilikatglasfilm 8 wird über dem p-Polysiliziumfilm 6 ausgebildet. Der Borsilikatglasfilm 8 hat eine Öffnung, die über der epitaktischen Schicht 5 als eine Basisregion positioniert wird. Eine Seitenwand wird auf der Seite der Öffnung gebildet, wobei die Seitenwand einen Siliziumoxidfilm 10 und einen Siliziumnitridfilm 11 aufweist. Eine n+-Emitterregion 14 wird in einer oberen Region der epitaktischen Basisschicht 5 ausgebildet. Ein n+-Polysiliziumfilm 12 wird auf der n+-Emitterregion 14 und innerhalb der Öffnung ausgebildet. Eine p+-Schicht 13 wird an dem Grenzbereich zwischen der epitaktischen Basisschicht 5 und dem p-Polysiliziumfilm 6 ausgebildet. Der Borsilikatglasfilm 8 umfasst weitere Basiskontaktlöcher über dem p-Polysiliziumfilm 6. Basiselektroden 17 werden auf den Sperrmetallschichten 16 ausgebildet, die innerhalb der Basiskontaktlöcher und auf dem p-Polysiliziumfilm 6 gebildet werden. Ferner wird eine Emitterelektrode 17 auf einer Emitter-Sperrmetallschicht 16 gebildet, die auf dem n+-Polysiliziumfilm 12 ausgebildet wird.
  • Die oben genannte epitaktische Basisschicht 5 und der als die Basissteckleitung dienende p-Polysiliziumfilm 6 werden einheitlich und gleichzeitig durch Molekularstrahlepitaxie gebildet. Dies ermöglicht es, genau die Fremdatomkonzentration und die Dicke der epitaktischen Basisschicht 5 ohne jegliche Variation derselben zu steuern. Es ist ein fach, eine flache Übergangsstruktur zu erhalten oder zu bilden, die die Effekte des flachen Übergangs erzeugt. Die epitaktische Basisschicht 5 und der als die Basissteckleitung dienende p-Polysiliziumfilm 6 bilden eine einzige Schicht, aus welchem Grund es nicht erforderlich ist, eine jegliche Basiskontaktregion in der Basisregion zu bilden. Dies ermöglicht eine Reduzierung der seitlichen Größe der Basisregion, was zu einer Reduzierung in der parasitären Kapazität führt.
  • Ein Herstellungsverfahren für den obigen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur soll unter Bezugnahme auf die 5A bis 5L beschrieben werden.
  • Unter Bezugnahme auf 5A wird eine epitaktische n-Schicht 2 auf einem n+-Siliziumsubstrat 1 zum Bilden eines Wafer ausgebildet. Durch eine lokale Punktoxidation von Silizium werden Feldoxydfilme 3 für anschließende Ausbildung eines Oberflächenoxidfilms 4 durch eine Wärmeoxidation von Silizium gebildet.
  • Unter Bezugnahme auf 5B wird der Oberflächenoxidfilm 4 selektiv durch Photolithographie und anisotropes Ätzen oder isotropes Ätzen entfernt, um Öffnungen über einer Basisausbildungsregion zu bilden. Anschließend wird ein Silizium-Molekularstrahlepitaxiesystem zum Aufwachsen einer p-Siliziumschicht verwendet, wobei die p-Siliziumschicht über der epitaktischen n-Schicht 2 eine epitaktische p-Schicht 5 ist, die als eine Basisregion dient, und die p-Siliziumschicht über dem Oberflächensiliziumoxidfilm 4 eine p-Polysiliziumschicht 6 darstellt. Die epitaktische p-Schicht 5 und die p-Polysiliziumschicht 6 werden einheitlich und gleichzeitig ausgebildet.
  • Unter Bezugnahme auf 5C wird chemisches Aufdampfen zum Aufbringen eines Siliziumoxidfilms 7 für anschließende Photolithographie und anisotropes Ätzen verwendet, um den Siliziumoxidfilm 7 nur in der Basisregion zu belassen.
  • Unter Bezugnahme auf 5D wird ein Borsilikatglasfilm 8 auf der gesamten Oberfläche des Wafer aufgebracht.
  • Unter Bezugnahme auf 5E wird ein Photolackfilm 9a durch ein Photolithographieverfahren zur Verwendung als eine Maske in anisotropem Ätzen verwendet, um selektiv den Borsilikatglasfilm 8 und den Siliziumoxidfilm 7 von der Emitterregion zu entfernen.
  • Unter Bezugnahme auf 5F wird der Photolackfilm 9a dann entfernt, bevor ein Siliziumoxidfilm 10 auf der gesamten Oberfläche des Wafer durch ein chemisches Aufdampfverfahren aufgebracht wird.
  • Unter Bezugnahme auf 5G wird anisotropes Ätzen zum Zurückätzen des Siliziumoxidfilms 10 verwendet, so dass die Seitenwand des Siliziumoxidfilms 10 an dem Emitterkontaktteil ausgebildet wird.
  • Unter Bezugnahme auf 5H wird ein Siliziumnitridfilm 11 über der gesamten Oberfläche des Wafer für anschließendes Zurückätzen auf diese durch ein anisotropes Ätzverfahren aufgebracht, um eine Seitenwand des Siliziumnitridfilms 11 zu bilden.
  • Unter Bezugnahme auf 5I wird ein Polysiliziumfilm durch ein chemisches Aufdampfverfahren für anschließende Dotierung von n-Fremdatomen durch ein Ionenimplantationsverfahren bei einer hohen Fremdatomkonzentration aufgebracht, um einen n+-Polysiliziumfilm 12 zu bilden.
  • Unter Bezugnahme auf 5J wird Glühbehandlung zur Aktivierung der n-Fremdatome in dem n+-Polysiliziumfilm 12 durchgeführt, wodurch die n-Fremdatome in dem n+-Polysiliziumfilm 12 in einen oberen Bereich der epitaktischen p-Basisschicht 5 diffundiert werden, um dadurch eine n+-Emitterregion 14 zu bilden. Durch diese Glühbehandlung wird der Borsilikatglasfilm 8 zu dem selben Film wie der Siliziumoxidfilm gemacht. Ferner wird eine Diffusion der p-Fremdatome in den p-Polysiliziumfilm 6 verursacht, um den Schichtwiderstand des p-Polysiliziumfilms 6 zu reduzieren. Außerdem wird eine Diffusion der p-Fremdatome aus dem p-Polysiliziumfilm 6 verursacht, wodurch eine p+-Schicht in der Basisregion gebildet wird. Der Polysiliziumfilm 12 wird selektiv durch Photolithographie und anisotropes Ätzen entfernt, um einen Emitterteil des Polysiliziumfilms 12 zu bilden. Ein Photolackfilm 9b wird durch Photolithographie für anschließendes anisotropes Ätzen gebildet, um selektiv den Borsilikatglasfilm 8 von dem Basisleitungs-Kontaktteil zu entfernen.
  • Als eine Abwandlung ist es möglich, dass der Polysiliziumfilm 12 geätzt wird, bevor der Glühbehandlungsprozess durchgeführt wird.
  • Unter Bezugnahme auf 5K wird der Photolackfilm 9b entfernt, bevor ein Sperrmetallfilm 16 auf der gesamten Oberfläche des Wafer zum Bilden eines Photolackfilms 9c verdampft wird, außer auf den vorbestimmten Elektrodenausbildungsregionen, so dass Elektroden 17 durch ein Plattierungsverfahren gebildet werden.
  • Unter Bezugnahme auf 5L wird der Photolackfilm 9c für anschließendes anisotropes Ätzen durch Verwendung der Elektroden 17 als Masken entfernt, um selektiv die Sperrmetallschicht 16 außer unter den Elektroden zu entfernen, wodurch der Herstellungsprozess abgeschlossen wird.
  • Wie oben beschrieben ist, ist es der vorliegenden Erfindung zufolge nicht erforderlich, einen jeglichen Prozess unter strenger Steuerung der Prozessbedingungen auszuführen, aus welchem Grunde es möglich ist, Variationen in Abmessung oder Größe der Basisregionstruktur und anderer Regionen oder Schichten zu unterdrücken, was zum Erhalten eines hohen Ertrags führt.
  • Die Basisregion und die Basissteckleitung werden einheitlich und gleichzeitig ausgebildet, aus welchem Grunde es nicht erforderlich ist, einen Basiskontakt in der Basisregion zu bilden. Dies ermöglicht es, die Größe der Basisregion zu reduzieren, was zu einer Verbesserung in der Hochfrequenzleistung des bipolaren Transistors führt.
  • Die Basisregion 5 und die Basissteckleitung werden einheitlich und gleichzeitig ausgebildet und der Borphosphatglasfilm liefert die -Fremdatome in die Basissteckleitung 6, was zu einer Reduzierung in der Anzahl der Photolithographieprozesse im Vergleich zu den konventionellen führt. Dies ermöglicht eine Reduzierung in den Herstellungskosten und der Herstellungszeit für den bipolaren Transistor.
  • Eine zweite Ausführungsform der vorliegenden Erfindung soll unter Bezugnahme auf 6 beschrieben werden, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur darstellt. Ein struktureller Unterschied des bipolaren Transistors der zweiten Ausführungsform zu dem der ersten Ausführungsform ist wie folgt. Der Feldoxydfilm 32 definiert die aktive Region. Ein Unterschied in dem Herstellungsprozess der zweiten Ausführungsform zu der ersten Ausführungsform ist wie folgt. In der gleichen Weise wie in der ersten Ausführungsform wird der Feldoxydfilm für anschließende Ausbildung des Oberflächenoxidfilms 4 gebildet, bevor isotropes Ätzen zum Entfernen des Oberflächenoxidfilms 4 von der aktiven Region durchgeführt wird.
  • Als eine Abwandlung ist es möglich, die Ausbildung des Oberflächenoxidfilms zu beseitigen. Nachdem der Feldoxydfilm ausgebildet wurde, wird isotropes Ätzen zum Entfernen des Oxydfilms von der aktiven Region verwendet. Die anschließenden Prozesse sind die gleichen wie in der ersten Ausführungsform.
  • Da es der zweiten Ausführungsform zufolge nicht erforderlich ist, einen Photolithographieprozess für die Ausbildung der Öffnung auf der Basisausbildungsregion durchzuführen, ist es möglicht, die Anzahl der Photolithographieprozesse zu reduzieren. Ferner wird eine Fläche der Grenzfläche zwischen dem Kollektor und der Basis verkleinert, aus welchem Grunde die Kapazität des Basis-Kollektor-Übergangs gesenkt wird. Außerdem ist es möglich, die Kapazität zwischen dem Kollektor und der Basissteckleitung zu reduzieren, was zu einer weiteren Verbesserung in der Leistung des bipolaren Transistors führt.
  • Eine dritte Ausführungsform der vorliegenden Erfindung soll unter Bezugnahme auf 7 beschrieben werden, die einen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur darstellt. Ein struktureller Unterschied des bipolaren Transistors der dritten Ausführungsform zu dem der ersten Ausführungsform ist wie folgt. Eine vergrabene n+-Schicht 20 wird über einem p-Siliziumsubstrat 101 ausgebildet. Eine epitaktische n-Schicht 2, die als eine Kollektorregion dient, wird über der vergrabenen n+-Schicht 20 ausgebildet. Die vergrabene n+-Schicht 20 wird über eine n+-Kollektorsteckregion 21 zu einer Oberfläche des Substrats für Steckanschluss nach außen geführt, auf der ein n+-Polysiliziumfilm 12 ausgebildet ist.
  • Ein Herstellungsverfahren für den obigen neuen bipolaren Transistor mit einer verbesserten Basisregionstruktur soll unter Bezugnahme auf die 8A bis 8Q beschrieben werden.
  • Unter Bezugnahme auf 8A wird ein Photolackfilm 9d ausgebildet, um selektiv ein p-Siliziumsubstrat 101 zu bedecken, so dass der Photolackfilm 9d als eine Maske für Ionenimplantation von n-Fremdatomen zum Bilden einer vergrabenen n+-Schicht 20 verwendet wird. Ansonsten wird ein Isolierfilm über dem Substrat unter Ausnahme der aktiven Region ausgebildet, so dass die vergrabene n+-Schicht 20 durch ein Wärmediffusionsverfahren gebildet wird, bevor der Isolierfilm entfernt wird.
  • Unter Bezugnahme auf 8B wird eine epitaktische n-Schicht 2 durch Molekularstrahlepitaxie aufgewachsen.
  • Unter Bezugnahme auf 8C wird ein Feldoxydfilm 3 durch ein lokales Punktoxidationsverfahren von Silizium gebildet.
  • Unter Bezugnahme auf 8D wird ein Oberflächenoxidfilm 4 durch Wärmeoxidation gebildet.
  • Unter Bezugnahme auf 8E wird ein Photolackfilm 9e als eine Maske für Ionenimplantation von n-Fremdatomen zum Bilden der n+-Kollektorsteckregion 21 verwendet.
  • Unter Bezugnahme auf 8F wird der Oberflächenoxidfilm 4 selektiv durch Photolithographie und anisotropes Ätzen entfernt, um eine Öffnung auf der Basisausbildungsregion auszubilden. Eine epitaktische p-Schicht 5 wird durch ein Silizium-Molekularstrahlepitaxiesystem aufgewachsen, wobei eine als eine Basisregion dienende epitaktische p-Schicht und eine als ein Basissteckleitung dienende p-Polysiliziumschicht 6 gleichzeitig über der epitaktischen n-Schicht 2 bzw. dem Oberflächenoxidfilm 4 ausgebildet werden.
  • Unter Bezugnahme auf 8G wird ein Photolackfilm 9f ausgebildet, um als eine Maske für anisotropes Ätzen zum selektiven Entfernen des p-Polysiliziumfilms 6 in der Nähe der Kollektorelektroden-Ausbildungsregion verwendet zu werden.
  • Unter Bezugnahme auf 8H wird ein Siliziumoxidfilm 7 durch ein chemisches Aufdampfverfahren aufgebracht, bevor der Siliziumoxidfilm 7 durch Photolithographie und anisotropes Ätzen entfernt wird, um den Siliziumoxidfilm 7 nur innerhalb der Basisregion zurückzulassen.
  • Unter Bezugnahme auf 8I wird ein Borsilikatglasfilm 8 auf der gesamten Oberfläche der Wafer ausgebildet.
  • Unter Bezugnahme auf 8J werden der Borsilikatglasfilm 8 und der Siliziumoxidfilm 7 durch ein Photolithographieverfahren und anisotropes Ätzen von der Emitterausbildungsregion entfernt, und der Borsilikatglasfilm 8 und der Siliziumoxidfilm 4 werden auch von der Kollektorkontakt-Ausbildungsregion entfernt.
  • Unter Bezugnahme auf 8K wird ein Siliziumoxidfilm 10 auf der gesamten Oberfläche des Wafer durch chemisches Aufdampfen aufgebracht.
  • Unter Bezugnahme auf 8L wird durch ein anisotropes Ätzen ein Zurückätzen des Siliziumoxidfilms 10 durchgeführt. Eine Seitenwand des Siliziumoxids wird in einem Umfangsteil und einem Kollektorkontakt-Umfangsteil ausgebildet.
  • Unter Bezugnahme auf 8M wird ein Siliziumnitridfilm 11 auf der gesamten Oberfläche der Wafer für anschließendes Zurückätzen durch Verwendung eines anisotropen Ätzens zum Bilden der Seitenwand des Siliziumnitridfilms 11 am Umfangsteil des Emitterkontakts und dem Umfangsteil des Kollektorkontakts aufgebracht.
  • Unter Bezugnahme auf 8N wird ein Polysiliziumfilm 12 durch ein chemisches Aufdampfverfahren für anschließende Ionenimplantation von n-Fremdatomen in den Polysiliziumfilm 12 aufgebracht.
  • Unter Bezugnahme auf 8O wird Glühbehandlung zur Aktivierung der n-Fremdatome in dem n+-Polysiliziumfilm 12 durchgeführt, wodurch die n-Fremdatome in dem n+-Polysiliziumfilm 12 in einen oberen Teil der epitaktischen p-Basisschicht 5 diffundiert werden, um dadurch eine n+-Emitterregion 14 zu bilden. Durch diese Glühbehandlung wird der Borsilikatglasfilm 8 zu dem selben Film wie der Siliziumoxidfilm gemacht. Ferner wird eine Diffusion der p-Fremdatome in den Polysiliziumfilm 6 verursacht, um den Schichtwiderstand des p-Polysiliziumoxidfilms 6 zu reduzieren. Außerdem wird eine Diffusion von p-Fremdatomen aus dem p-Polysiliziumfilm 6 verursacht, wodurch eine p+-Schicht 13 in der Basisregion gebildet wird. Der Polysiliziumfilm 12 wird selektiv durch Photolithographie und anisotropes Ätzen entfernt, um einen Emittersteckteil des Polysiliziumfilms 12 zu bilden. Ein Photolackfilm 9h wird durch Photolithographie für anschließendes anisotropes Ätzen gebildet, um selektiv den Borsilikatglasfilm 8 von der Basisleitungs-Kontaktregion zu entfernen.
  • Als eine Abwandlung ist es möglich, dass der Polysiliziumfilm 12 geätzt wird, bevor der Glühbehandlungsprozess durchgeführt wird.
  • Unter Bezugnahme auf 8P wird der Polysiliziumfilm 9h entfernt, bevor ein Sperrmetallfilm 16 auf der gesamten Oberfläche des Wafer zum Bilden eines Photolackfilms 9i verdampft wird, unter Ausnahme von Elektrodenausbildungsregionen, so dass die Elektroden 17 durch ein Plattierungsverfahren gebildet werden.
  • Unter Bezugnahme auf 8Q wird der Photolackfilm 9i für anschließendes anisotropes Ätzen durch Verwendung der Elektroden 17 als Masken entfernt, um selektiv die Sperrmetallschicht 16 außer unter den Elektroden zu entfernen, wodurch die Herstellungsprozesse abgeschlossen werden.
  • Wie oben beschrieben ist, ist es gemäß der vorliegenden Erfindung nicht erforderlich, einen jeglichen Prozess unter sehr strenger Steuerung der Prozessbedingungen durchzuführen, aus welchem Grunde es möglich ist, Variationen in Abmessung oder Größe der Basisregionstruktur und anderer Regionen oder Schichten zu unterdrücken, was zum Erhalt eines hohen Ertrags führt.
  • Die Basisregion und die Basissteckleitung werden einheitlich und gleichzeitig ausgebildet, aus welchem Grunde es nicht erforderlich ist, einen Basiskontakt in der Basisregion auszubilden. Dies ermöglicht es, die Größe der Basisregion zu reduzieren, was zu einer Verbesserung in der Hochfrequenzleistung des bipolaren Transistors führt.
  • Die Basisregion 5 und die Basissteckleitung werden einheitlich und gleichzeitig ausgebildet und der Borsilikatglasfilm liefert die -Fremdatome in die Basissteckleitung 6, was zu einer Reduzierung der Anzahl der Photolithographieprozesse im Vergleich zu dem konventionellen führt. Dies ermöglicht eine Reduzierung in den Herstellungskosten und der Herstellungszeit für den bipolaren Transistor.
  • Als eine Abwandlung kann die Basisregion aus SiGe anstelle von Si gebildet werden, um eine weitere Verbesserung in der Hochgeschwindigkeitsleistung erhalten wird.
  • Während Abwandlungen der vorliegenden Erfindung einer Person mit gewöhnlichen Kenntnissen in diesem Bereich, auf den sich diese Erfindung bezieht, offensichtlich sein werden, soll verstanden werden, dass Ausführungsformen, wie sie durch Darstellungen gezeigt und beschrieben wurden, in keiner Weise in einem begrenzenden Sinne aufzufassen sind.
  • Dementsprechend ist es beabsichtigt, durch die Patentansprüche jegliche Abwandlungen der vorliegenden Erfindung abzudecken, die in den Umfang der vorliegenden Erfindung fallen.

Claims (4)

  1. Bipolarer Transistor mit: einer epitaktischen Schicht (2), die einen ersten Leitfähigkeitstyp hat, über einem Halbleitersubstrat (1); Feldoxydfilmen (3), die selektiv über dem Halbleitersubstrat (1) vorgesehen sind; einer Isolierschicht (4), die sich über Teile der oberen Oberfläche der epitaktischen Schicht (2) und über obere Oberflächen der Feldoxydfilme (3) erstreckt; einer einschichtigen Basisregionstruktur, die einen zweiten Leitfähigkeitstyp hat und sich sowohl über die epitaktische Schicht (2) als auch die Isolierschicht (4) erstreckt, wobei die einschichtige Basisregion sowohl einen epitaktischen Basisteil (5), der sich über die epitaktische Schicht (2) erstreckt, als auch polykristalline Basissteckteile (6), die sich über die Isolierschichten (4) erstrecken, aufweist; einer Emitterregion (14), die sich in einer gewählten oberen Region des epitaktischen Basisteils (5) erstreckt; dadurch gekennzeichnet, dass ein Bohrsilikatglasfilm (8) sich in Kontakt mit den oberen Oberflächen der polykristallinen Basissteckteile (6) erstreckt und sich weiter in Kontakt mit den Siliziumoxidfilmen (7) auf Teilen der oberen Oberfläche des epitaktischen Basisteils (5) erstreckt, sodass der Bohrsilikatglasfilm (8) durch die Siliziumoxidfilme (7) von dem epitaktischen Basisteil (5) getrennt ist und auch direkt mit den polykristallinen Basissteckteilen (6) in Kontakt ist, und dass die polykristallinen Basissteckteile (6) eine höhere Fremdatomkonzentration als diejenige des epitaktischen Basisteils (5) haben, und dass zwischen dem epitaktischen Basisteil (5) und jedem der polykristallinen Basissteckteile (6) unterhalb den Kantenteilen jedes der Siliziumoxidfilme (7) eine Grenze angeordnet ist.
  2. Basisregionstruktur nach Anspruch 1, wobei die Basisregion (5) aus Si besteht.
  3. Basisregionstruktur nach Anspruch 1, wobei die Basisregion (5) aus SiGe besteht.
  4. Verfahren zum Ausbilden eines Bipolartransistors, wobei das Verfahren die Schritte aufweist: Ausbilden einer epitaktischen Schicht (2) mit einem ersten Leitfähigkeitstyp über einem Halbleitersubstrat (1); selektives Ausbilden von Feldoxydfilmen (3) über dem Halbleitersubstrat (1); selektives Ausbilden einer Isolierschicht (4) über Teilen der oberen Oberfläche der epitaktischen Schicht (2) und über den oberen Oberflächen der Feldoxydfilme (3); Ausbilden einer einschichtigen Basisregionstruktur mit einem ersten Leitfähigkeitstyp sowohl über der epitaktischen Schicht (2) als auch der Isolierschicht (4); Ausbilden von Siliziumoxidfilmen (7) auf Teilen einer oberen Oberfläche des epitaktischen Basisteils (5); Ausbilden eines Bohrsilikatglasfilms (8) auf den oberen Oberflächen der polykristallinen Basissteckteile (6) und weiter auf den Siliziumoxidfilmen (7), sodass der Bohrsilikatglasfilm (8) von dem epitaktischen Basisteil (5) durch die Siliziumoxidfilme (7) getrennt ist und auch direkt mit den polykristallinen Basissteckteilen (6) in Kontakt ist; und Durchführen einer Wärmebehandlung, um eine selektive Diffusion von Fremdatomen aus dem Bohrsilikatglasfilm (8) in die polykristallinen Basissteckteile (6) zu bewirken, wobei die Siliziumoxidfilme (7) eine Fremdatomdiffusion in den epitaktischen Basisteil (5) verhindern, sodass die polykristallinen Basissteckteile (6) eine höhere Fremdatomkonzentration als diejenige des epitaktischen Basisteils (5) haben, und zwischen dem epitaktischen Basisteil (5) und jedem der polykristallinen Basissteckteile (6) eine Grenze gebildet wird, die unter den Kantenteilen jedes der Siliziumoxidfilme (7) liegt.
DE69722833T 1996-01-17 1997-01-17 Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren Expired - Lifetime DE69722833T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP8005378A JP2937253B2 (ja) 1996-01-17 1996-01-17 半導体装置およびその製造方法
JP537896 1996-01-17

Publications (2)

Publication Number Publication Date
DE69722833D1 DE69722833D1 (de) 2003-07-24
DE69722833T2 true DE69722833T2 (de) 2004-05-06

Family

ID=11609515

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69722833T Expired - Lifetime DE69722833T2 (de) 1996-01-17 1997-01-17 Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren

Country Status (4)

Country Link
US (1) US5789800A (de)
EP (1) EP0786816B1 (de)
JP (1) JP2937253B2 (de)
DE (1) DE69722833T2 (de)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6043554A (en) * 1996-01-25 2000-03-28 Sony Corporation Bipolar transistor and its manufacturing method
US6423990B1 (en) 1997-09-29 2002-07-23 National Scientific Corporation Vertical heterojunction bipolar transistor
US5912481A (en) 1997-09-29 1999-06-15 National Scientific Corp. Heterojunction bipolar transistor having wide bandgap, low interdiffusion base-emitter junction
DE19842106A1 (de) * 1998-09-08 2000-03-09 Inst Halbleiterphysik Gmbh Vertikaler Bipolartransistor und Verfahren zu seiner Herstellung
US6967144B1 (en) 2001-06-20 2005-11-22 National Semiconductor Corporation Low doped base spacer for reduction of emitter-base capacitance in bipolar transistors with selectively grown epitaxial base
US6683366B1 (en) * 2002-06-04 2004-01-27 Newport Fab, Llc Bipolar transistor and related structure
US6867477B2 (en) * 2002-11-07 2005-03-15 Newport Fab, Llc High gain bipolar transistor
US6960820B2 (en) * 2003-07-01 2005-11-01 International Business Machines Corporation Bipolar transistor self-alignment with raised extrinsic base extension and methods of forming same
US7002221B2 (en) * 2003-08-29 2006-02-21 International Business Machines Corporation Bipolar transistor having raised extrinsic base with selectable self-alignment and methods of forming same
US9412758B2 (en) * 2007-12-10 2016-08-09 Newport Fab, Llc Semiconductor on insulator (SOI) structure with more predictable junction capacitance and method for fabrication
US9041149B2 (en) * 2008-08-19 2015-05-26 Nxp, B.V. Gringo heterojunction bipolar transistor with a metal extrinsic base region
JP2010251368A (ja) * 2009-04-10 2010-11-04 Renesas Electronics Corp バイポーラトランジスタ及びその製造方法
US8716096B2 (en) 2011-12-13 2014-05-06 International Business Machines Corporation Self-aligned emitter-base in advanced BiCMOS technology

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3600651A (en) * 1969-12-08 1971-08-17 Fairchild Camera Instr Co Bipolar and field-effect transistor using polycrystalline epitaxial deposited silicon
JPS61290761A (ja) 1985-06-19 1986-12-20 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5391503A (en) * 1991-05-13 1995-02-21 Sony Corporation Method of forming a stacked semiconductor device wherein semiconductor layers and insulating films are sequentially stacked and forming openings through such films and etchings using one of the insulating films as a mask
JPH05315347A (ja) 1992-05-12 1993-11-26 Oki Electric Ind Co Ltd バイポーラトランジスタの製造方法
JP2655052B2 (ja) * 1993-10-07 1997-09-17 日本電気株式会社 半導体装置およびその製造方法
JPH07193075A (ja) * 1993-12-27 1995-07-28 Nec Corp 半導体装置およびその製造方法
US5436180A (en) * 1994-02-28 1995-07-25 Motorola, Inc. Method for reducing base resistance in epitaxial-based bipolar transistor
JP2970425B2 (ja) * 1994-09-26 1999-11-02 日本電気株式会社 バイポーラトランジスタの製造方法
US5616508A (en) * 1995-01-09 1997-04-01 Texas Instruments Incorporated High speed bipolar transistor using a patterned etch stop and diffusion source
JPH09167777A (ja) * 1995-12-15 1997-06-24 Toshiba Corp 半導体装置及びその製造方法

Also Published As

Publication number Publication date
JP2937253B2 (ja) 1999-08-23
US5789800A (en) 1998-08-04
EP0786816A2 (de) 1997-07-30
EP0786816A3 (de) 1998-01-21
JPH09199510A (ja) 1997-07-31
DE69722833D1 (de) 2003-07-24
EP0786816B1 (de) 2003-06-18

Similar Documents

Publication Publication Date Title
DE4219319B4 (de) MOS-FET und Herstellungsverfahren dafür
DE69107779T2 (de) Transistor mit selbstjustierender epitaxialer Basis und dessen Herstellungsverfahren.
DE3780369T2 (de) Verfahren zum herstellen einer halbleiterstruktur.
DE69113987T2 (de) Monolitische Halbleiteranordnung bestehend aus einer integrierten Kontrollschaltung und aus mindestens einem Leistungstransistor, die auf demselben Chip integriert sind und Herstellungsverfahren.
DE19909993B4 (de) Verfahren zum Bilden von Bipolartransistoren mit selbstausrichtender epitaktischer Basis
EP0036634B1 (de) Verfahren zur Herstellung einer bipolaren Transistorstruktur
EP0001100B1 (de) Verfahren zum Herstellen von in Silicium eingelegten dielektrischen Isolationsbereichen mittels geladener und beschleunigter Teilchen
DE2212049C2 (de) Verfahren zur Herstellung einer Halbleiteranordnung und Verfahren zur Herstellung eines Transistors
DE19643903B4 (de) Verfahren zur Herstellung eines Bipolartransistors mit Heteroübergang
DE69722833T2 (de) Bipolarer Transistor mit einer verbesserten epitaktischen Basiszone und dessen Herstellungsverfahren
DE10141916A1 (de) MOS-Halbleitervorrichtung und Verfahren zum Herstellen derselben
DE3222805A1 (de) Verfahren zur herstellung einer mos-schaltung in integrierter schaltungstechnik auf einem siliziumsubstrat
DE4444776C2 (de) Verfahren zur Herstellung eines Bipolartransistors mit einer selbstjustierenden vertikalen Struktur
DE3603470A1 (de) Verfahren zur herstellung von feldeffektbauelementen auf einem siliziumsubstrat
DE10351008B4 (de) Verfahren zur Herstellung von Transistoren mit erhöhten Drain- und Sourcegebieten mit unterschiedlicher Höhe sowie ein Halbleiterbauelement
DE68917434T2 (de) Halbleiteranordnung mit veminderter parasitischer Kapazität und Verfahren zu ihrer Herstellung.
DE2928923A1 (de) Halbleitervorrichtung
DE19650493A1 (de) Superselbstausgerichteter Bipolartransistor und Verfahren zu dessen Herstellung
DE2420239A1 (de) Verfahren zur herstellung doppelt diffundierter lateraler transistoren
EP0006510A1 (de) Verfahren zum Erzeugen aneinander grenzender, unterschiedlich dotierter Siliciumbereiche
DE69016840T2 (de) Verfahren zur Herstellung eines lateralen Bipolartransistors.
EP0000545B1 (de) Verfahren zur Herstellung einer Halbleiteranordnung mit Selbstjustierung
DE2510593C3 (de) Integrierte Halbleiter-Schaltungsanordnung
DE68928951T2 (de) Verfahren zur Herstellung einer integrierten Schaltung mit Bipolartransistoren
DE2133976C3 (de) Monolithisch integrierte Halbleiteranordnung

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: NEC ELECTRONICS CORP., KAWASAKI, KANAGAWA, JP

R082 Change of representative

Ref document number: 786816

Country of ref document: EP

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

R081 Change of applicant/patentee

Ref document number: 786816

Country of ref document: EP

Owner name: RENESAS ELECTRONICS CORPORATION, JP

Free format text: FORMER OWNER: NEC ELECTRONICS CORP., KAWASAKI, JP

Effective date: 20120828

R082 Change of representative

Ref document number: 786816

Country of ref document: EP

Representative=s name: GLAWE DELFS MOLL - PARTNERSCHAFT VON PATENT- U, DE

Effective date: 20120828