EP2008287B1 - Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung - Google Patents

Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung Download PDF

Info

Publication number
EP2008287B1
EP2008287B1 EP07722254.5A EP07722254A EP2008287B1 EP 2008287 B1 EP2008287 B1 EP 2008287B1 EP 07722254 A EP07722254 A EP 07722254A EP 2008287 B1 EP2008287 B1 EP 2008287B1
Authority
EP
European Patent Office
Prior art keywords
layer
component
conductive layer
main body
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
EP07722254.5A
Other languages
English (en)
French (fr)
Other versions
EP2008287A1 (de
Inventor
Udo Theissl
Andreas Webhofer
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Electronics AG
Original Assignee
Epcos AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Epcos AG filed Critical Epcos AG
Publication of EP2008287A1 publication Critical patent/EP2008287A1/de
Application granted granted Critical
Publication of EP2008287B1 publication Critical patent/EP2008287B1/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/02—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient
    • H01C7/022—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances
    • H01C7/023—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material having positive temperature coefficient mainly consisting of non-metallic substances containing oxides or oxidic compounds, e.g. ferrites
    • H01C7/025—Perovskites, e.g. titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/1406—Terminals or electrodes formed on resistive elements having positive temperature coefficient
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors
    • H01C1/148—Terminals or tapping points specially adapted for resistors; Arrangements of terminals or tapping points on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/28—Apparatus or processes specially adapted for manufacturing resistors adapted for applying terminals
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49082—Resistor making
    • Y10T29/49085—Thermally variable

Definitions

  • Ceramic components and methods for their preparation are for. B. from the publications DE 4029681 A1 . DE 10218154 A1 . DE 4207915 A1 . DE 100 53 769 A1 and JP 01 128 501 A known.
  • An object to be solved is to specify a PTC thermistor component which has particularly low tolerance errors with regard to electrical properties. Another object to be solved is to provide a method for producing such a device.
  • the component comprises a first and a second conductive layer, which are preferably arranged on an end face of the base body.
  • the lateral surface of the main body is free of the first conductive layer.
  • the second conductive layer forms a cap which covers the front side of the base body across edges, this layer lying partially on the lateral surface of the base body.
  • a first and a second conductive layer are provided on each end face.
  • the component preferably has a mirror symmetry.
  • the first conductive layer is limited to the respective end face of the base body.
  • the first conductive layer is not edge-spanning unlike the second conductive layer.
  • the first layer contacts the main body.
  • An end-side region of the second conductive layer is arranged on the first conductive layer, and a further region of the second conductive layer contacts the lateral surface of the main body.
  • the first conductive layer is preferably a barrier-degrading barrier layer.
  • the second conductive layer unlike the first conductive layer, is not provided as a barrier layer, but as a solder for z. B. provided with a circuit board, suitable for surface mounting electrical connection of the device.
  • the component is therefore preferably surface mountable.
  • the base body is preferably rectangular in cross-section, or its lateral surface has at least one flat side surface.
  • Both first and second conductive layers may comprise multiple sublayers of different materials.
  • the sub-layer of the respective conductive layer facing the base body is preferably an adhesion-promoting layer.
  • the first conductive layer according to the invention comprises several sub-layers of different materials on z.
  • the second conductive layer may, for. B. have a silver-containing lower sub-layer, a nickel-containing middle sub-layer and a solderable, especially tin-containing upper sub-layer.
  • the lower silver layer can be activated with a Pd activator before nickel plating.
  • the lowermost sub-layer of the first conductive layer is preferably sputtered on and possibly galvanically reinforced.
  • Further partial layers of the first conductive layer may, for. B. be applied chemically or electroplated.
  • the partial layers of the first conductive layer can also be produced in each case by screen printing with subsequent baking.
  • the second conductive layer preferably comprises at least one applied by a dipping process layer, for. B. on a silver-containing layer. This is preferably the lowest layer of the second conductive layer. As mentioned above, at least one further layer can be applied to the lowermost layer, which can also be produced chemically or galvanically in a dipping process by screen printing.
  • the large-area substrate is preferably produced by pressing a ceramic-containing material with predetermined properties and subsequent sintering.
  • 50% of the ceramic material ML151 and 50% of the ceramic material ML251 dry or wet homogenized the mixture is preferably pressed on a uniaxial dry press and sintered.
  • the substrate is lapped in a variant, preferably after sintering, preferably to a prescribed thickness, kept in a solution containing sulfuric acid for a predetermined period of time to improve the adhesion of the sputtered layer, and then washed.
  • the main surfaces of the substrate are metallized.
  • a preferably chromium-containing layer is first applied by sputtering.
  • the Cr layer may, for. B. be produced in a thickness of 0.1 to 1.0 microns.
  • a nickel-containing layer z. B. preferably applied with a thickness of 0.1 to 1.0 microns by sputtering and galvanically or chemically reinforced to a thickness that preferably exceeds 1 micron and z. B. 2 to 10 microns.
  • the substrate is preferably sawn to form isolated device regions.
  • edges between end faces and lateral surface of the body are rounded or at least flattened by scrubbing with the addition of water and SiC powder.
  • the conductive caps are applied in a dipping process, wherein each base body is immersed in a metal-containing, preferably silver-containing paste, which preferably after immersion under air atmosphere and at a temperature by Max. 900 ° C is baked.
  • the metal layer produced in this case is preferably to produce a uniform layer thickness z.
  • the conductive caps are activated after polishing preferably in the order given with Pd activator, nickel-plated and tin-plated.
  • the nickel plating is preferably carried out chemically, d. H. de-energized.
  • the tinning is preferably carried out galvanically. In principle, the Pd activation can be dispensed with if the nickel plating is carried out galvanically.
  • the barrier layer is already produced before and not after the separation of the component regions in a dipping process has the advantage that the geometric dimensions determining the electrical properties of the component and thus also the manufacturing tolerances with regard to the electrical properties of the components can be kept low , although the conductive caps are directly on the body, but they have essentially no effect on the electrical resistance of the device.
  • FIG. 1 shows a large-area substrate 10 with a coated on its two major surfaces barrier layer 21, 22.
  • the substrate 10 has not yet isolated device areas 101 - 106 on. With dashed lines sawing lines, ie boundaries between different component areas are indicated.
  • Each component region comprises a main body 1 and barrier layers 21, 22 arranged on its end faces.
  • the large-area substrate 10 is formed as a rod which is sawn perpendicular to its longitudinal direction.
  • the large-area substrate 10 can also have component regions arranged as a two-dimensional matrix. It is sawed in transverse directions.
  • FIGS. 2 and 3 For example, a discrete device region 101 is shown before or after scrubbing.
  • the immersed component area with silver-containing caps 31, 32, which cover its frontal ends across edges, is in FIG. 4 shown.
  • To the front side facing edge portions of the side surfaces of the body are covered by the caps 31, 32nd
  • the barrier layer 21, 22 has a lower partial layer 211, 221 (eg Cr layer) applied by sputtering and possibly galvanically reinforced, if appropriate a chemically applied middle partial layer (eg Ni layer not shown in the figure) ) and an electrodeposited upper sub-layer 212, 222 (eg, Ni layer).
  • a lower partial layer 211, 221 eg Cr layer
  • a middle partial layer eg Ni layer not shown in the figure
  • electrodeposited upper sub-layer 212, 222 eg, Ni layer
  • a tin-containing solderable layer 41, 42 is arranged on the silver-containing cap 31, 32 produced by dipping.
  • the downwardly facing portions of the caps 31, 32 form surface mounting suitable contacts of the device (SMD contacts).
  • the specified component and method is not limited to the embodiments shown in the figures and in particular the illustrated shape of the base body and number and material of partial layers. All layers applied by sputtering can also be produced in a dipping process or a screen printing process followed by firing.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Description

  • Keramische Bauelemente sowie Verfahren zu deren Herstellung sind z. B. aus den Druckschriften DE 4029681 A1 , DE 10218154 A1 , DE 4207915 A1 , DE 100 53 769 A1 und JP 01 128 501 A bekannt.
  • Eine zu lösende Aufgabe besteht darin, ein Kaltleiter-Bauelement anzugeben, das bezüglich elektrischer Eigenschaften besonders geringe Toleranzfehler aufweist. Eine weitere zu lösende Aufgabe besteht darin, ein Verfahren zur Herstellung eines solchen Bauelements anzugeben.
  • Die Erfindung wird durch die Merkmale der unabhängigen Ansprüche definiert.
  • Es wird ein elektrisches Kaltleiter-Bauelement mit einem Grundkörper z. B. aus PTC-Keramik angegeben. PTC steht für Positive Temperature Coefficient. Das Bauelement umfasst eine erste und eine zweite leitfähige Schicht, die vorzugsweise auf einer Stirnseite des Grundkörpers angeordnet sind. Die Mantelfläche des Grundkörpers ist frei von der ersten leitfähigen Schicht. Die zweite leitfähige Schicht bildet eine Kappe, die die Stirnseite des Grundkörpers kantenübergreifend bedeckt, wobei diese Schicht teilweise auf der Mantelfläche des Grundkörpers liegt.
  • In einer bevorzugten Variante sind auf jeder Stirnseite jeweils eine erste und eine zweite leitfähige Schicht vorgesehen. Das Bauelement weist vorzugsweise eine Spiegelsymmetrie auf.
  • Die erste leitfähige Schicht ist auf die jeweilige Stirnseite des Grundkörpers beschränkt. Die erste leitfähige Schicht ist im Gegensatz zu der zweiten leitfähigen Schicht nicht kantenübergreifend. Die erste Schicht kontaktiert den Grundkörper. Ein stirnseitiger Bereich der zweiten leitfähigen Schicht ist auf der ersten leitfähigen Schicht angeordnet und ein weiterer Bereich der zweiten leitfähigen Schicht kontaktiert die Mantelfläche des Grundkörpers.
  • Die erste leitfähige Schicht ist vorzugsweise eine Sperrschicht abbauende Barriereschicht. Die zweite leitfähige Schicht ist im Gegensatz zur ersten leitfähigen Schicht nicht als eine Barriereschicht vorgesehen, sondern als ein zum Verlöten z. B. mit einer Leiterplatte vorgesehener, zur Oberflächenmontage geeigneter elektrischer Anschluss des Bauelements.
  • Das Bauelement ist also vorzugsweise oberflächenmontierbar. Der Grundkörper ist dabei vorzugsweise im Querschnitt rechteckig, oder seine Mantelfläche weist zumindest eine ebene Seitenfläche auf.
  • Sowohl erste als auch zweite leitfähige Schicht kann mehrere Teilschichten aus verschiedenen Materialien aufweisen. Die untere, d. h. zum Grundkörper gewandte Teilschicht der jeweiligen leitfähigen Schicht ist vorzugsweise eine haftungsvermittelnde Schicht. Die erste leitfähige Schicht weist erfindungsgemäß mehrere Teilschichten aus verschiedenen Materialien auf z. B. eine chromhaltige Teilschicht als Haftschicht, auf die vorzugsweise eine nickelhaltige Teilschicht aufgetragen ist.
  • Die zweite leitfähige Schicht kann z. B. eine silberhaltige untere Teilschicht, eine nickelhaltige mittlere Teilschicht und eine lötbare, insbesondere zinnhaltige obere Teilschicht aufweisen. Die untere Silberschicht kann vor der Vernickelung mit einem Pd-Aktivator aktiviert werden.
  • Die unterste Teilschicht der ersten leitfähigen Schicht ist vorzugsweise aufgesputtert und ggf. galvanisch verstärkt. Weitere Teilschichten der ersten leitfähigen Schicht können z. B. chemisch oder galvanisch aufgetragen werden. Die Teilschichten der ersten leitfähigen Schicht können aber auch jeweils durch Siebdruck mit anschließendem Einbrennen erzeugt werden.
  • Die zweite leitfähige Schicht weist vorzugsweise zumindest eine durch ein Tauchverfahren aufgetragene Schicht, z. B. eine silberhaltige Schicht auf. Dies ist vorzugsweise die unterste Schicht der zweiten leitfähigen Schicht. Auf die unterste Schicht kann wie vorstehend erwähnt mindestens eine weitere Schicht aufgetragen werden, die auch in einem Tauchverfahren, durch einen Siebdruck, chemisch oder galvanisch erzeugt werden kann.
  • Ferner wird ein Verfahren zur Herstellung eines Kaltleiter-Bauelements angegeben, mit den Schritten:
    1. A) An Hauptflächen eines großflächigen Substrats, umfassend als Bauelementbereiche vorgesehene Bereiche, wird eine Barriereschicht (erste leitfähige Schicht) durch Sputtern aufgetragen;
    2. B) Das Substrat wird gemäß den Bauelementbereichen vereinzelt, wobei jeder vereinzelte Bauelementbereich einen Grundkörper umfasst, auf dessen beiden Stirnseiten die Barriereschicht angeordnet ist;
    3. C) An den vereinzelten Bauelementbereichen werden stirnseitig angeordnete leitfähige Kappen (zweite leitfähige Schicht) in einem Tauchverfahren erzeugt.
  • Das großflächige Substrat wird vorzugsweise durch Pressen eines keramikhaltigen Materials mit vorgegebenen Eigenschaften und anschließendes Sintern erzeugt. In einer Variante wird 50% des Keramikmaterials ML151 und 50% des Keramikmaterials ML251 trocken oder nass homogenisiert, das Gemisch vorzugsweise auf einer uniaxialen Trockenpresse gepresst und gesintert. Das Substrat wird - in einer Variante erst nach dem Sintern - vorzugsweise auf eine vorgeschriebene Dicke geläppt, in einem vorgegebenen Zeitraum in einer Schwefelsäure enthaltenden Lösung gehalten zur Verbesserung der Haftfestigkeit der Sputterschicht und danach gewaschen.
  • Zur Erzeugung der Barriereschicht werden die Hauptflächen des Substrats metallisiert. In einer bevorzugten Variante wird zunächst eine vorzugsweise chromhaltige Schicht durch Sputtern aufgetragen. Die Cr-Schicht kann z. B. in einer Dicke von 0,1 bis 1,0 µm erzeugt werden. Danach wird eine nickelhaltige Schicht z. B. mit einer Dicke von 0,1 bis 1,0 µm vorzugsweise auch durch Sputtern aufgetragen und galvanisch oder chemisch bis zu einer Dicke verstärkt, die vorzugsweise 1 µm übersteigt und z. B. 2 bis 10 µm beträgt. Nach der Metallisierung wird das Substrat zur Bildung von vereinzelten Bauelementbereichen vorzugsweise zersägt.
  • Vor der Auftragung von Kappen werden die Kanten zwischen Stirnseiten und Mantelfläche des Grundkörpers durch Scheuern unter Zugabe von Wasser und SiC-Pulver abgerundet oder zumindest abgeflacht.
  • Die leitfähigen Kappen werden in einem Tauchverfahren aufgetragen, wobei jeder Grundkörper in eine metallhaltige, vorzugsweise silberhaltige Paste getaucht wird, die nach dem Tauchen vorzugsweise unter Luftatmosphäre und bei einer Temperatur von max. 900°C eingebrannt wird. Die dabei erzeugte Metallschicht wird zur Erzeugung einer gleichmäßigen Schichtdicke vorzugsweise z. B. auch unter Zugabe von Wasser und SiC-Pulver gescheuert und/oder poliert.
  • Die leitfähigen Kappen werden nach dem Polieren vorzugsweise in der angegebenen Reihenfolge mit Pd-Aktivator aktiviert, vernickelt und verzinnt. Die Vernickelung erfolgt vorzugsweise chemisch, d. h. stromlos. Die Verzinnung erfolgt vorzugsweise galvanisch. Auf die Pd-Aktivierung kann im Prinzip verzichtet werden, wenn die Vernickelung galvanisch erfolgt.
  • In dem beschriebenen Verfahren werden Kaltleiter-Bauelemente erzeugt, die nun gemessen, bewertet und unter Ausschluss von ausschüssigen Bauteilen gegurtet werden.
  • Dass die Barriereschicht bereits vor und nicht erst nach der Vereinzelung der Bauelementbereiche in einem Tauchverfahren erzeugt wird, hat den Vorteil, dass die - die elektrischen Eigenschaften des Bauelements bestimmenden - geometrischen Abmessungen und damit auch die Fertigungstoleranzen bezüglich der elektrischen Eigenschaften der Bauelemente gering gehalten werden können. Die leitfähigen Kappen liegen zwar direkt am Grundkörper auf, aber sie haben im Wesentlichen keinen Einfluss auf den elektrischen Widerstand des Bauelements.
  • Die Verfahrensschritte zur Herstellung des angegebenen Bauelements werden nun anhand von schematischen und nicht maßstabsgetreuen Figuren erläutert. Es zeigen:
    • Figur 1 ein großflächiges Substrat mit der aufgetragenen Barriereschicht und noch nicht vereinzelten Bauelementbereichen;
    • Figur 2 einen vereinzelten Bauelementbereich;
    • Figur 3 den vereinzelten Bauelementbereich mit abgerundeten Kanten vor dem Tauchverfahren;
    • Figur 4 den vereinzelten Bauelementbereich nach dem Tauchverfahren;
    • Figur 5 ein fertig gestelltes Bauelement.
  • Figur 1 zeigt ein großflächiges Substrat 10 mit einer auf seinen beiden Hauptflächen aufgetragenen Barriereschicht 21, 22. Das Substrat 10 weist noch nicht vereinzelten Bauelementbereiche 101 - 106 auf. Mit gestrichelten Linien sind Sägelinien, also Grenzen zwischen verschiedenen Bauelementbereichen angedeutet.
  • Jeder Bauelementbereich umfasst einen Grundkörper 1 und auf seinen Stirnseiten angeordnete Barriereschichten 21, 22.
  • In Figur 1 ist das großflächige Substrat 10 als Stab ausgebildet, der senkrecht zu seiner Längsrichtung zersägt wird. Das großflächige Substrat 10 kann aber auch als eine zweidimensionale Matrix angeordnete Bauelementbereiche aufweisen. Dabei wird in quer zueinander verlaufenden Richtungen gesägt.
  • In Figuren 2 und 3 ist ein vereinzelter Bauelementbereich 101 vor bzw. nach dem Scheuern gezeigt. Der getauchte Bauelementbereich mit silberhaltigen Kappen 31, 32, die seine stirnseitigen Enden kantenübergreifend bedecken, ist in Figur 4 dargestellt. Zur Stirnseite gewandte Randbereiche der Seitenflächen des Grundkörpers sind bedeckt durch die Kappen 31, 32.
  • In Figur 5 ist ein fertiges Bauelement nach der Verzinnung von Kappen 31, 32 gezeigt. Die Barriereschicht 21, 22 weist eine durch Sputtern aufgetragene und ggf. galvanisch verstärkte untere Teilschicht 211, 221 (z. B. Cr-Schicht), ggf. eine in der Figur nicht gezeigte chemisch aufgetragene mittlere Teilschicht (z. B. Ni-Schicht) und eine galvanisch aufgetragene obere Teilschicht 212, 222 (z. B. Ni-Schicht) auf.
  • Auf der durch Tauchen erzeugten silberhaltigen Kappe 31, 32 ist eine zinnhaltige lötbare Schicht 41, 42 angeordnet. Die nach unten gewandten Bereiche der Kappen 31, 32 bilden zur Oberflächenmontage geeignete Kontakte des Bauelements (SMD-Kontakte).
  • Das angegebene Bauelement und Verfahren ist auf die in den Figuren gezeigten Ausführungen und insbesondere die dargestellte Form des Grundkörpers sowie Anzahl und Material von Teilschichten nicht beschränkt. Alle durch Sputtern aufgetragenen Schichten können auch in einem Tauchverfahren oder einem Siebdruckverfahren mit anschließendem Einbrennen erzeugt werden.
    • Bezugszeichenliste
    • 1
    Grundkörper
    10
    großflächiges Keramiksubstrat
    21, 22
    Barriereschicht
    211, 221
    durch Sputtern aufgetragene Teilschicht der Barriereschicht 21, 22
    212, 222
    galvanisch aufgetragene Teilschicht der Barriereschicht 21, 22
    31, 32
    leitfähige Kappe
    41, 42
    lötfähige Schicht

Claims (11)

  1. Elektrisches Kaltleiter-Bauelement
    - mit einem Grundkörper (1), der einander gegenüber liegende Stirnseiten und eine Mantelfläche aufweist,
    - mit einer ersten leitfähigen Schicht und einer zweiten leitfähigen Schicht, die jeweils auf einer Stirnseite des Grundkörpers (1) angeordnet sind,
    - wobei die Mantelfläche des Grundkörpers (1) frei von der ersten leitfähigen Schicht ist, und
    - wobei die zweite leitfähige Schicht eine Kappe (31, 32) bildet, die eine Stirnseite des Grundkörpers (1) kantenübergreifend bedeckt,
    - wobei die erste leitfähige Schicht mehrere Teilschichten aus verschiedenen Materialien aufweist.
  2. Bauelement nach Anspruch 1,
    - wobei der Grundkörper (1) ein Keramikmaterial enthält,
    - wobei die erste leitfähige Schicht eine Sperrschicht abbauende Barriereschicht (21, 22) ist.
  3. Bauelement nach Anspruch 1 oder 2,
    - wobei die zweite leitfähige Schicht eine lötbare Oberfläche aufweist.
  4. Bauelement nach einem der Ansprüche 1 bis 3,
    das oberflächenmontierbar ist.
  5. Bauelement nach einem der Ansprüche 1 bis 4,
    - wobei die erste leitfähige Schicht eine aufgesputterte Teilschicht (211, 221) und eine galvanisch aufgetragene Teilschicht (212, 222) aufweist.
  6. Bauelement nach einem der Ansprüche 1 bis 5,
    - wobei die zweite leitfähige Schicht zumindest eine durch ein Tauchverfahren aufgetragene Schicht aufweist.
  7. Bauelement nach einem der Ansprüche 1 bis 6,
    wobei die Kanten zwischen Stirnseiten und Mantelfläche des Grundkörpers abgeschrägt oder abgerundet sind.
  8. Verfahren zur Herstellung eines Kaltleiter-Bauelements, mit den Schritten:
    A) An Hauptflächen eines Substrats (10), enthaltend PTC-Keramik und umfassend als Bauelementbereiche vorgesehene Bereiche (101 - 106), wird eine leitfähige Barriereschicht (21, 22) durch Sputtern erzeugt;
    B) Das Substrat (10) wird gemäß den Bauelementbereichen vereinzelt, wobei jeder vereinzelte Bauelementbereich einen Grundkörper (1) umfasst, auf dessen beiden Stirnseiten die Barriereschicht (21, 22) angeordnet ist, wobei die Mantelflächen der Grundkörper (1) frei von der Barriereschicht (21, 22) sind;
    C) An den vereinzelten Bauelementbereichen werden stirnseitig angeordnete leitfähige Kappen (31, 32) erzeugt, wobei sie in einem Tauchverfahren aufgetragen und danach eingebrannt werden.
  9. Verfahren nach Anspruch 8,
    wobei die Barriereschicht (21, 22) galvanisch verstärkt wird.
  10. Verfahren nach Anspruch 8 oder 9,
    wobei die leitfähigen Kappen (31, 32) nach dem Tauchverfahren verzinnt werden.
  11. Verfahren nach einem der Ansprüche 8 bis 10,
    wobei vor der Auftragung von Kappen die Kanten zwischen Stirnseiten und Mantelfläche des Grundkörpers durch Scheuern abgerundet werden.
EP07722254.5A 2006-04-18 2007-04-18 Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung Active EP2008287B1 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006017796A DE102006017796A1 (de) 2006-04-18 2006-04-18 Elektrisches Kaltleiter-Bauelement
PCT/DE2007/000696 WO2007118472A1 (de) 2006-04-18 2007-04-18 Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung

Publications (2)

Publication Number Publication Date
EP2008287A1 EP2008287A1 (de) 2008-12-31
EP2008287B1 true EP2008287B1 (de) 2017-02-15

Family

ID=38249244

Family Applications (1)

Application Number Title Priority Date Filing Date
EP07722254.5A Active EP2008287B1 (de) 2006-04-18 2007-04-18 Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung

Country Status (5)

Country Link
US (1) US8154379B2 (de)
EP (1) EP2008287B1 (de)
JP (2) JP5038395B2 (de)
DE (1) DE102006017796A1 (de)
WO (1) WO2007118472A1 (de)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101099356B1 (ko) * 2008-01-29 2011-12-26 가부시키가이샤 무라타 세이사쿠쇼 칩형 반도체 세라믹 전자부품
JP2013153129A (ja) 2011-09-29 2013-08-08 Rohm Co Ltd チップ抵抗器および抵抗回路網を有する電子機器
JP6134507B2 (ja) 2011-12-28 2017-05-24 ローム株式会社 チップ抵抗器およびその製造方法
JP6107062B2 (ja) * 2012-11-06 2017-04-05 Tdk株式会社 チップサーミスタ
JP6227877B2 (ja) * 2013-02-26 2017-11-08 ローム株式会社 チップ抵抗器、およびチップ抵抗器の製造方法
JP7268393B2 (ja) * 2019-02-22 2023-05-08 三菱マテリアル株式会社 サーミスタの製造方法
DE102019122611A1 (de) * 2019-08-22 2021-02-25 Endress+Hauser SE+Co. KG SMD-lötbares Bauelement und Verfahren zum Herstellen eines SMD-lötbaren Bauelements
CN116195011A (zh) * 2020-09-17 2023-05-30 株式会社村田制作所 芯片型陶瓷半导体电子元件

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE1415409A1 (de) * 1958-04-30 1970-12-17 Siemens Ag Widerstand mit positivem Temperaturkoeffizenten des Widerstandswertes
DE1415406B1 (de) * 1958-04-30 1970-08-20 Siemens Ag Keramischer Widerstand mit hohem positiven Temperaturkoeffizienten seines Gesamtwiderstandswertes
JPH01128501A (ja) * 1987-11-13 1989-05-22 Murata Mfg Co Ltd チップ型正特性サーミスタ
DE3930000A1 (de) * 1988-09-08 1990-03-15 Murata Manufacturing Co Varistor in schichtbauweise
GB2242066B (en) * 1990-03-16 1994-04-27 Ecco Ltd Varistor structures
JPH04118901A (ja) * 1990-09-10 1992-04-20 Komatsu Ltd 正特性サーミスタおよびその製造方法
DE4029681A1 (de) 1990-09-19 1992-04-02 Siemens Ag Verfahren zum herstellen von oberflaechenmontierbaren keramischen bauelementen in melf-technologie
JP3169181B2 (ja) * 1990-11-22 2001-05-21 株式会社村田製作所 チップ型正特性サーミスタ
JP2833242B2 (ja) * 1991-03-12 1998-12-09 株式会社村田製作所 Ｎｔｃサーミスタ素子
GB9113888D0 (en) * 1991-06-27 1991-08-14 Raychem Sa Nv Circuit protection devices
JPH0529115A (ja) * 1991-07-23 1993-02-05 Murata Mfg Co Ltd チツプ型半導体部品の製造方法
JP3031025B2 (ja) * 1991-12-22 2000-04-10 株式会社村田製作所 チップ型セラミック電子部品の製造方法
JPH05308003A (ja) 1992-03-30 1993-11-19 Taiyo Yuden Co Ltd チップ型サーミスタの製造方法
JPH05343201A (ja) * 1992-06-11 1993-12-24 Tdk Corp Ｐｔｃサーミスタ
KR100255906B1 (ko) * 1994-10-19 2000-05-01 모리시타 요이찌 전자부품과 그 제조방법
JPH07254534A (ja) * 1995-01-11 1995-10-03 Murata Mfg Co Ltd 電子部品の外部電極形成方法
JPH08250307A (ja) * 1995-03-15 1996-09-27 Murata Mfg Co Ltd チップサーミスタ
JPH0955303A (ja) * 1995-08-11 1997-02-25 Mitsui Mining & Smelting Co Ltd チップ型薄膜サーミスタ素子およびその製造方法
JPH09129417A (ja) 1995-10-30 1997-05-16 Murata Mfg Co Ltd バリスタの外部電極形成方法
JPH09205005A (ja) * 1996-01-24 1997-08-05 Matsushita Electric Ind Co Ltd 電子部品とその製造方法
JP3039403B2 (ja) * 1996-12-06 2000-05-08 株式会社村田製作所 積層セラミックコンデンサ
JP3028069B2 (ja) * 1997-03-10 2000-04-04 株式会社村田製作所 サーミスタの製造方法
DE19736855A1 (de) 1997-08-23 1999-02-25 Philips Patentverwaltung Schaltungsanordnung mit einem SMD-Bauelement, insbesondere Temperatursensor und Verfahren zur Herstellung eines Temperatursensors
US6358436B2 (en) * 1999-07-23 2002-03-19 Ngk Insulators, Ltd. Inorganic-metal composite body exhibiting reliable PTC behavior
JP2001052901A (ja) * 1999-08-05 2001-02-23 Tdk Corp チップ型有機質正特性サーミスタとその製造方法
DE19946199B4 (de) * 1999-09-27 2005-01-20 Epcos Ag Elektrisches Bauelement mit variablem elektrischem Widerstand
JP2001126946A (ja) * 1999-10-28 2001-05-11 Murata Mfg Co Ltd 積層セラミック電子部品及びその製造方法
JP2001143905A (ja) * 1999-11-17 2001-05-25 Murata Mfg Co Ltd チップ型サーミスタの製造方法
DE10018377C1 (de) 2000-04-13 2001-12-06 Epcos Ag Keramisches Vielschichtbauelement und Verfahren zur Herstellung
DE10026260B4 (de) * 2000-05-26 2004-03-25 Epcos Ag Keramisches Bauelement und dessen Verwendung sowie Verfahren zur galvanischen Erzeugung von Kontaktschichten auf einem keramischen Grundkörper
KR100476158B1 (ko) * 2000-12-11 2005-03-15 주식회사 아모텍 글래스 코팅막을 갖는 세라믹 칩 소자 및 그의 제조방법
JP2002203703A (ja) * 2000-12-27 2002-07-19 Murata Mfg Co Ltd チップ型正特性サーミスタ
JP2003297603A (ja) * 2001-06-01 2003-10-17 Murata Mfg Co Ltd チップ型サーミスタおよびチップ型サーミスタの実装構造
JP2003151805A (ja) * 2001-11-15 2003-05-23 Murata Mfg Co Ltd チップ型電子部品およびその製造方法
JP3744439B2 (ja) 2002-02-27 2006-02-08 株式会社村田製作所 導電性ペーストおよび積層セラミック電子部品
JP4200765B2 (ja) * 2002-02-28 2008-12-24 株式会社村田製作所 積層型セラミック電子部品の製造方法
DE10218154A1 (de) * 2002-04-23 2003-11-13 Epcos Ag PTC-Bauelement und Verfahren zu dessen Herstellung
JP4211510B2 (ja) * 2002-08-13 2009-01-21 株式会社村田製作所 積層型ｐｔｃサーミスタの製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
None *

Also Published As

Publication number Publication date
US20090167481A1 (en) 2009-07-02
JP2009534814A (ja) 2009-09-24
JP5038395B2 (ja) 2012-10-03
US8154379B2 (en) 2012-04-10
JP2012212931A (ja) 2012-11-01
EP2008287A1 (de) 2008-12-31
JP5603904B2 (ja) 2014-10-08
WO2007118472A1 (de) 2007-10-25
DE102006017796A1 (de) 2007-10-25

Similar Documents

Publication Publication Date Title
EP2008287B1 (de) Elektrisches kaltleiter-bauelement und ein verfahren zu seiner herstellung
DE112004000186B4 (de) Mehrschicht-Keramik-Elektronikkomponenten und Verfahren zur Herstellung derselben
EP2044599B1 (de) Widerstandsanordnung
EP1430489B1 (de) Elektrokeramisches bauelement mit mehreren kontaktflächen
EP2057647B1 (de) Bauelement-anordnung
DE102016101247A1 (de) Sensorelement und Verfahren zur Herstellung eines Sensorelements
DE102014105000B4 (de) Verfahren zur Herstellung und zum Bestücken eines Schaltungsträgers
DE102009040627B4 (de) Halbleiterbauelement und Verfahren zum Herstellen eines elektronischen Systems
DE112021005830T5 (de) Chip-bauteil
EP1497838B1 (de) Verfahren zur herstellung eines ptc-bauelements
DE102005009358B4 (de) Lötfähiger Kontakt und ein Verfahren zur Herstellung
EP1774543B1 (de) Elektrisches bauelement und verfahren zur herstellung eines elektrischen bauelements
DE10018377C1 (de) Keramisches Vielschichtbauelement und Verfahren zur Herstellung
DE10039649B4 (de) Verfahren zur Herstellung eines keramischen Vielschichtbauelements und entsprechendes Vielschichtbauelement
EP3961170A1 (de) Temperatursensor und verfahren zur herstellung eines derartigen temperatursensors
EP3187029A1 (de) Verfahren zur herstellung eines mehrschichtsubstrats und mehrschichtsubstrat
EP2901504B1 (de) Kontaktierung eines elektrischen bauelements und verfahren zur herstellung derselben
EP1929485B1 (de) Verfahren zur herstellung eines elektrischen bauelements mit einer niedrigen toleranz
WO2002091408A1 (de) Keramisches vielschichtbauelement und verfahren zur herstellung
DE102014217938B4 (de) Elektronisches Bauelement
DE2348494A1 (de) Leitungsloser chiptraeger mit aeusseren anschluessen und verfahren zu seiner herstellung
DE19780905C2 (de) Widerstand und Verfahren zu seiner Herstellung
DE19634495C2 (de) Verfahren zur Metallisierung von Bauelementekörpern elektrokeramischer Bauelemente
DE2127633C3 (de)
DE112023002213T5 (de) Chip-Widerstand

Legal Events

Date Code Title Description
PUAI Public reference made under article 153(3) epc to a published international application that has entered the european phase

Free format text: ORIGINAL CODE: 0009012

17P Request for examination filed

Effective date: 20080828

AK Designated contracting states

Kind code of ref document: A1

Designated state(s): AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IS IT LI LT LU LV MC MT NL PL PT RO SE SI SK TR

AX Request for extension of the european patent

Extension state: AL BA HR MK RS

DAX Request for extension of the european patent (deleted)
RBV Designated contracting states (corrected)

Designated state(s): DE FR GB

17Q First examination report despatched

Effective date: 20160324

REG Reference to a national code

Ref country code: DE

Ref legal event code: R079

Ref document number: 502007015442

Country of ref document: DE

Free format text: PREVIOUS MAIN CLASS: H01C0007020000

Ipc: H01C0017280000

GRAP Despatch of communication of intention to grant a patent

Free format text: ORIGINAL CODE: EPIDOSNIGR1

RIC1 Information provided on ipc code assigned before grant

Ipc: H01C 7/02 20060101ALI20160823BHEP

Ipc: H01C 1/148 20060101ALI20160823BHEP

Ipc: H01C 1/14 20060101ALI20160823BHEP

Ipc: H01C 17/28 20060101AFI20160823BHEP

INTG Intention to grant announced

Effective date: 20160922

GRAS Grant fee paid

Free format text: ORIGINAL CODE: EPIDOSNIGR3

GRAA (expected) grant

Free format text: ORIGINAL CODE: 0009210

AK Designated contracting states

Kind code of ref document: B1

Designated state(s): DE FR GB

REG Reference to a national code

Ref country code: GB

Ref legal event code: FG4D

Free format text: NOT ENGLISH

REG Reference to a national code

Ref country code: DE

Ref legal event code: R096

Ref document number: 502007015442

Country of ref document: DE

REG Reference to a national code

Ref country code: DE

Ref legal event code: R097

Ref document number: 502007015442

Country of ref document: DE

PLBE No opposition filed within time limit

Free format text: ORIGINAL CODE: 0009261

STAA Information on the status of an ep patent application or granted ep patent

Free format text: STATUS: NO OPPOSITION FILED WITHIN TIME LIMIT

26N No opposition filed

Effective date: 20171116

GBPC Gb: european patent ceased through non-payment of renewal fee

Effective date: 20170515

REG Reference to a national code

Ref country code: FR

Ref legal event code: ST

Effective date: 20171229

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: FR

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170502

PG25 Lapsed in a contracting state [announced via postgrant information from national office to epo]

Ref country code: GB

Free format text: LAPSE BECAUSE OF NON-PAYMENT OF DUE FEES

Effective date: 20170515

REG Reference to a national code

Ref country code: DE

Ref legal event code: R082

Ref document number: 502007015442

Country of ref document: DE

Representative=s name: EPPING HERMANN FISCHER PATENTANWALTSGESELLSCHA, DE

Ref country code: DE

Ref legal event code: R081

Ref document number: 502007015442

Country of ref document: DE

Owner name: TDK ELECTRONICS AG, DE

Free format text: FORMER OWNER: EPCOS AG, 81669 MUENCHEN, DE

P01 Opt-out of the competence of the unified patent court (upc) registered

Effective date: 20230521

PGFP Annual fee paid to national office [announced via postgrant information from national office to epo]

Ref country code: DE

Payment date: 20250422

Year of fee payment: 19