FR2476914A1 - Dispositif mosfet vertical avec electrode de blindage - Google Patents
Dispositif mosfet vertical avec electrode de blindage Download PDFInfo
- Publication number
- FR2476914A1 FR2476914A1 FR8103443A FR8103443A FR2476914A1 FR 2476914 A1 FR2476914 A1 FR 2476914A1 FR 8103443 A FR8103443 A FR 8103443A FR 8103443 A FR8103443 A FR 8103443A FR 2476914 A1 FR2476914 A1 FR 2476914A1
- Authority
- FR
- France
- Prior art keywords
- electrode
- drain
- source
- drain region
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/40—Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
- H10W20/495—Capacitive arrangements or effects of, or between wiring layers
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Bipolar Transistors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF MOSFET. SELON L'INVENTION, IL COMPORTE DES ELECTRODES DE SOURCE ET DE PORTE 32 ET 52 SUR SA SURFACE MAJEURE DE SEMICONDUCTEUR 14, ET UNE ELECTRODE DE DRAIN 30 SUR UNE SURFACE OPPOSEE 16; UNE ELECTRODE DE PORTE 52 AFIN DE DIMINUER LA CAPACITE PAR CONTRE-REACTION ENTRE L'ELECTRODE DE PORTE 52 ET LA REGION DE DRAIN 22; DE PLUS, L'ELECTRODE DE BLINDAGE 56 AUGMENTE LE NIVEAU DE COURANT LIMITE DE CHARGE D'ESPACE POUVANT ETRE SUPPORTE DANS LA REGION DE DRAIN 22, ET DIMINUE L'ENCOMBREMENT DE COURANT DANS LE DISPOSITIF. L'INVENTION S'APPLIQUE NOTAMMENT AUX TRANSISTORS.
Description
La présente invention se rapporte généralement à des transistors à effet
de champ à porte isolée (IGFET) tels
que des transistors à effet de champ métal oxyde semi-
conducteur (MOSFET). Plus particulièrement, elle se rapporte à des dispositifs MOSFET verticaux comme des dispositifs
verticaux à double diffusion (VDMOS).
Un transistor IGFET traditionnel est un transistor unipolaire *o le courant s'écoule d'une région de source, à travers un canal dans une région de corps, vers une région de drain. Les régions de source, de canal et de drain sont de conductivité du type N ou P et la région de corps est du type de conductivité opposé. Le canal est induit (dans un dispositif du type à enrichissement) ou retiré (dans un dispositif du type à épuisement) au moyen d'un champ électrostatique produit par des charges sur une
électrode formant porte voisine. La porte se trouve typique-
ment entre les électrodes de source et de drain (disposées respectivement sur les régions de source et de drain) et dans un dispositif MOSFET, elle est isolée de la surface de
semi-conducteur par une couche d'oxyde.
Dans des MOSFET verticaux, les électrodes de source
et de drain sont sur des surfaces opposées du semi-conduc-
teur et créent un écoulement de courant qui est sensible-
ment vertical (perpendiculaire aux surfaces du semi-
conducteur) à travers le dispositif. Dans des dispositifs VDMOS, la porte est typiquement sur la même surface de semi-conducteur que la source, configuration qui donne également une composante d'écoulement horizontal de courant (par le canal sous la porte). Cependant, la transition de l'écoulement horizontal à l'écoulement vertical du courant produit un encombrement de courant, effet qui nuit à la performance du dispositif en réduisant le gain de
tension maximum que l'on peut obtenir.
De plus, dans des structures traditionnelles VDMOS, la porte recouvre typiquement la partie de la région de drain qui est adjacente au canal, produisant une capacité CGD Quand elle est multipliée par le gain du dispositif
(7G ( RD
cette capacité est appelée capacité de contre-réaction de Miller et elle nuit au fonctionnement du dispositif aux hautes vitesses et tensions. Pour obtenir un fonctionnement à une fréquence supérieure et à une tension supérieure, dans la présente invention est introduite une structure qui réduit à la bis la capacité de contre-réaction de Miller et l'encombrement
de courant dans des dispositifs MOSFET verticaux.
Une électrode de blindage est disposée de façon à réduire la capacité entre la région de drain et la porte, et à diminuer l'encombrement de courant, dans un dispositif MOSFET vertical. Le blindage est disposé à proximité de la porte et il recouvre la partie de la région de drain qui
est adjacente à la partie de canal du dispositif.
l'invention sera mieux comprise et d'autres buts, caractéristiques, détails et avantages de celle-ci apparaitront plus clairement au cours de la
description explicative qui va suivre faite en référence
aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant-un mode de réalisation de l'invention et dans lesquels: - la figure 1 est une vue en coupe d'un dispositif VDMOS selon l'art antérieur; et - la figure 2 est une vue en coupe d'un dispositif
VDMOS selon l'invention.
En se référant à la figure 1, un dispositif VDMOS traditionnel 10 comporte un substrat 12 sensiblement plat ayant des première et seconde surfaces opposées (14 et 16 respectivement), et des régions adjacentes de sourcejde corps et de drain (18, 20 et 22 respectivement)de types alternés de conductivité. La région de drain 22 comprend typiquement une partie à relativement forte conductivité 24 adjacente à la seconde surface 16 et une partie étendue de drain 26 en un matériau de plus faible conductivité qui
2 4 7 6 9 1 4
s'étend jusqu'à la première surface 14. Dans une configura-
tion typique, deux régions de corps 20, espacées par la région étendue de drain 26, s'étendent dans le substrat à partir de la première surface 14 et forment une paire de jonctions 23 corps/drain du type PN. Une paire corres- pondante de régions de source 18 s'étend dans le substrat à partir de la première surface 14 dans les limites des régions de corps 20. Les régions de source sont placées par rapport à la région étendue de drain afin de définir deux parties de canal 28 à la première surface de chaque
région de corps 20.
Une électrode de drain 30 est disposée sur la seconde surface 16 et elle contacte la partie à relativement haute conductivité de la région de drain 24. Sur la première surface, une électrode de source 32 contacte chaque région de source 18 et région de corps 20 dans une zone décalée de la partie de canal 28. Une porte 34 est disposée sur la première surface au-dessus de la paire de partiesde canal 28 et de la région étendue de drain 26, entre les parties de canal. La porte 34 comporte typiquement un oxyde
36 sur la surface 14 du substrat et une électrode 38 au-
dessus de l'oxyde.
En se référant maintenant à la figure 2, un dispositif VDMOS 50 selon l'invention y est illustré. A l'intérieur, la structure de semiconducteur du dispositif 50 est sensiblement analogue à celle décrite en se référant au dispositif 10 selon l'art antérieur. En conséquence, les mêmes repères ont été utilisés pour désigner des régions semblables de semi-conducteur. Par ailleurs, le dispositif 50 comprend également une électrode de drain 30 contactant la région de drain 24 à relativement forte conductivité à sa seconde surface 16, et une électrode de source 32 contactant chaque région de source et de corps (18 et 22 respectivement) sur la première surface 14. Une électrode de porte 52 est disposée sur chaque partie de canal 28 et
est isolée de la première surface par un oxyde 54.
Dans la présente invention, une électrode de blindage
2 4 7 6 9 1 4
isolée 56 est disposée sur la première surface afin de recouvrir la partie de la région étendue de drain 26 à proximité des parties de canal 28. Dans la configuration préférée, un bord de chaque électrode de porte 58 recouvre directement la jonction corps/ drain 23 et l'électrode de
blindage 56 est à proximité de ce bord mais en est isolée.
L'électrode 56 est isolée de la première surface 14 par le même oxyde 54 que celui utilisé pour isoler les portes 52, bien qu'il ne soit pas nécessaire que les électrodes de blindage et de porte soient disposées sur une seule couche continue d'oxyde. Dans un dispositif typique 50, la longueur du canal est de l'ordre de 5 y, l'épaisseur de l'oxyde 54 est de l'ordre de 100 nanomètres et l'espace entre les électrodes de porteetcbblindage est de l'ordre
de 100 nanomètres à 5 >1.
Le dispositif 50 peut être fabriqué en utilisant des
techniques couramment connues dans 1 'industrie des semi-
conducteurs. Par exemple, un procédé traditionnel de fabrication d'un dispositif VDMOS est décrit dans le brevet U.S. No. 4 055 884, "Fabrication of power field effect transistors and the resulting structures" du 1 Novembre 1977, au nom de C.G. Jambotkar. Pour obtenir la structure de la présente invention>il faut de plus produire le motif et former l'électrode de blindage 56 et cela peut être
effectué sensiblement de la même façon que pour la fabrica-
tion d'une porte standard.
On notera que le dispositif VDMOS 50 décrit comprenant une paire de régions de corps et de source,
représente. un mode de réalisation préféré de l'invention.
Un dispositif o est incorporée une seule région de corps et de source sera également fonctionnel. Par ailleurs, bien que les dessins montrent des régions de semi-conducteur d'un type particulier de conductivité (un dispositif à canal du type N), on obtiendra un dispositif opérationnel (à canal du type P)si l'on inverse les types indiqués de conductivité. On reconnaitra également que le dispositif VDMOS 50 peut ttre incorporé dans un plus grand dispositif. Par exemple, le plus grand dispositif peut contenir un certain
nombre de parties, chacune ayant la vue en coupe du disposi-
tif 50 de la figure 2. Cette multiplicité de dispositifs peut avoir la forme d'une structure de grille interdigitale ou en méandres, comme cela est couramment connu dans la
technique des semi-conducteurs.
Le dispositif VDMOS vertical est particulièrement adapté à un fonctionnement à fort courant et haute fréquence et on peut l'utiliser en mode d'enrichissement ou en mode d'épuisement. Par exemple, dans un groupe de conditions typiques de fonctionnement pour un mode d'enrichissement à canal du type N, l'électrode de source 32 est à la masse, l'électrode de drain 16 e à 400 volts et l'électrode de porte 52 oscille entre 0 et 30 volts à des fréquences de l'ordre de 100 MHz. L'électrode de blindage 56 est maintenue à une polarisation positUve
sensiblement constante, semblable en grandeur mais typique-
ment plus importante que la polarisation de porte. Dans le présent exemple, l'électrode de blindage doit être maintenue
entre 30 et 60 volts.
L'écoulement de courant 60 dans le dispositif est sensiblement vertical (c'est-à-dire perpendiculaire aux surfaces majeures 14 et 16), bien qu'il ait également une composante horizontale. Les porteurs de charge s'écoulent essentiellement horizontalement des régions de source 18 par les parties de canal 28 jusqu'à la région étendue de drain 26, et ensuite sensiblement verticalement à travers
la région de drain 22 jusqu'à l'électrode de drain 30.
La présente de l'électrode de blindage 56 améliore de façon importante la performance du dispositif 50. Comme on l'a précédemment indiqué, dans le dispositif traditionnel , la porte 38 recouvre la région étendue de drain 26
sur la première surface 14, créant une capacité par contre-
réaction de Miller non souhaitable pendant le fonctionne-
ment ducIspositif. Dans le dispositif 50 selon l'invention, la capacité par contre-réaction de Miller est diminuée
parce que les électrodes de porte 58 ne sont essentielle-
ment disposées que sur les parties de canal 28. Bien que l'électrode de blindage 56 recouvre le drain étendu 26, elle est maintenue à une tension constante (plutôt que la tension typiquement oscillante de la porte 34), et ne
contribue donc pas à la capacité de contre-réaction.
De plus l'électrode de blindage 56 diminue l'encombre-
ment de courant et augmente le niveau de courant Imité de charge l'espace pouvant être supporté dans la région de drain étendu' 26. L'encombrement de courant, accompagné d'une intensification du champ électrique, se produit pendant la transition d'un écoulement de courant horizontal
(à travers les canaux 28) à un écoulement de courant-
vertical (à travers la région étendue de drain 26). Il est encore plus aigu dans les zones o les jonctions PN 23 interceptent la première surface 14. Le courant limité de charge d'espace dans le drain étendu 26 est fonction du
nombre de porteurs majoritaires de charge dans cette zone.
Pendant le fonctionnement du dispositif 50, la présence de l'électrode de blindage 56 sur le drain étendu 26 crée un champ électrostatique constant à la surface 14 du drain étendu. Le champ attire les porteurs majoritaires
de charge vers cette zone, augmentant la conductivité -
et favorisant le courant limité de charge 1'espace à la surface 14 du drain étendu. L'électrode de blindage réduit l'encombrement de courant dans le drain étendu au point de produire un champ électrostatique supérieur
à celui produit par la tension oscillante de porte.
Ainsi, la présente invention a été décrite en se référant à des structures VDMOS verticales. Cependant, l'invention n'est pas ainsi limitée. On notera qu'une électrode de blindage peut Ptre utilisée dans des structures verticales à gorge en V (VMOS) et des structures MOS planes
également. Dans les structures VMOS et MOS planes, l'élec-
trode de blindage recouvrera également la partie de la région dedrain étendu adjacente à la partie de canal de la région de corps. Cela diminuera de nouveau la capacité de contre-réaction de Miller et l'encombrement de courant tout en augmentant le niveau de courant limité de charge
d'espace dans la région de drain.
Bien entendu, l'invention n'est nullement imitée au mode de réalisation décrit et représenté qui n'a été donné qu'à titre d'exemple. En particulier, elle comprend tous les moyens constituant des équivalents techniques des moyens décrits, ainsi que leurs combinaisons, si celles-ci sont exécutées suivant son esprit et mises en oeuvre dans
le cadre de la protection comme revendiquée.
Claims (3)
1. Dispositif MOSFET du type comprenant un substrat semi-conducteur ayant une surface, des régions espacées de source et de drain d'un premier type de conductivité dans ledit substrat sur ladite surface, une région de corps d'un second type de coeductivité dans ledit substrat et ayant une partie de canal entre lesdites régions de source et de drain à ladite surface, une électrode de porte disposée sur ladite partie de canal, une électrode de source contactant lesdites régions de source et de corps, et une électrode de drain contactant ladite région de drain, caractérisé par une électrode de blindage (56) disposée sur ladite région de drain- (22) à ladite surface (14) afin
de diminuerla capacité par contre-réaction et l'encombre-
ment de courant.
2. Dispositif selon la revendication 1, du type comprenant un transistor VDMOS o le substrat est sensiblement plan, ayant des première et seconde airfaces majeures et opposées, la région de drain étant disposée à travers la seconde surface-et comprenant une partie étendue de drain s'étendant jusqu'à la première surface, caractérisé en ce que l'électrode de blindage (56) précitée recouvre
la partie étendue de drain (26) à la première surface (14).
3. Dispositif selon la revendication 2, caractérisé par une couche d'oxyde (54) en dessous de l'électrode de
blindage (56) précitée.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US12371580A | 1980-02-22 | 1980-02-22 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2476914A1 true FR2476914A1 (fr) | 1981-08-28 |
| FR2476914B1 FR2476914B1 (fr) | 1985-10-18 |
Family
ID=22410424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8103443A Expired FR2476914B1 (fr) | 1980-02-22 | 1981-02-20 | Dispositif mosfet vertical avec electrode de blindage |
Country Status (8)
| Country | Link |
|---|---|
| JP (1) | JPS56131961A (fr) |
| DE (1) | DE3105693A1 (fr) |
| FR (1) | FR2476914B1 (fr) |
| GB (1) | GB2070331B (fr) |
| IT (1) | IT1135091B (fr) |
| PL (1) | PL136606B1 (fr) |
| SE (1) | SE456291B (fr) |
| YU (1) | YU41520B (fr) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0119400A1 (fr) * | 1983-02-17 | 1984-09-26 | Nissan Motor Co., Ltd. | MOSFET de type vertical et procédé pour sa fabrication |
| EP0089527A3 (fr) * | 1982-03-20 | 1985-07-03 | Robert Bosch Gmbh | Circuit Darlington monolithique intégré |
| EP0205638A1 (fr) * | 1982-09-23 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel avec protection contre l'effet d'avalanche intégrée |
| EP0205640A1 (fr) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ latéral bidirectionnel comportant une entaille et un écran de champ |
| EP0205639A1 (fr) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel avec écran référencé au substrat |
| EP0207178A1 (fr) * | 1985-06-25 | 1987-01-07 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel à conformation de champ |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57141964A (en) * | 1981-02-26 | 1982-09-02 | Nippon Telegr & Teleph Corp <Ntt> | Insulated gate type field effect transistor |
| SG165138A1 (en) * | 2000-07-12 | 2010-10-28 | Inst Of Microelectronics | A semiconductor device |
| WO2004066395A2 (fr) * | 2003-01-21 | 2004-08-05 | North-West University | Dispositif semi-conducteur a grille isolee a puissance de commutation rapide |
| US7276747B2 (en) * | 2005-04-25 | 2007-10-02 | Semiconductor Components Industries, L.L.C. | Semiconductor device having screening electrode and method |
| CN102569386B (zh) * | 2010-12-17 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的vdmos器件及其制备方法 |
| CN102569385B (zh) * | 2010-12-17 | 2015-04-08 | 上海华虹宏力半导体制造有限公司 | 具有屏蔽栅的vdmos结构及其制备方法 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH476399A (de) * | 1966-03-30 | 1969-07-31 | Matsushita Electronics Corp | Feldeffekttransistor mit mehreren isolierten Torelektroden |
| DE2433803A1 (de) * | 1973-07-27 | 1975-02-13 | Itt Ind Gmbh Deutsche | Feldeffekttransistor mit isolierter steuerelektrode |
| JPS52106688A (en) * | 1976-03-05 | 1977-09-07 | Nec Corp | Field-effect transistor |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1316555A (fr) * | 1969-08-12 | 1973-05-09 | ||
| US3845495A (en) * | 1971-09-23 | 1974-10-29 | Signetics Corp | High voltage, high frequency double diffused metal oxide semiconductor device |
-
1981
- 1981-01-13 SE SE8100148A patent/SE456291B/sv not_active IP Right Cessation
- 1981-01-20 IT IT19216/81A patent/IT1135091B/it active
- 1981-02-12 GB GB8104365A patent/GB2070331B/en not_active Expired
- 1981-02-17 DE DE19813105693 patent/DE3105693A1/de active Granted
- 1981-02-18 JP JP2362181A patent/JPS56131961A/ja active Granted
- 1981-02-19 YU YU424/81A patent/YU41520B/xx unknown
- 1981-02-20 PL PL1981229786A patent/PL136606B1/pl unknown
- 1981-02-20 FR FR8103443A patent/FR2476914B1/fr not_active Expired
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CH476399A (de) * | 1966-03-30 | 1969-07-31 | Matsushita Electronics Corp | Feldeffekttransistor mit mehreren isolierten Torelektroden |
| DE2433803A1 (de) * | 1973-07-27 | 1975-02-13 | Itt Ind Gmbh Deutsche | Feldeffekttransistor mit isolierter steuerelektrode |
| FR2246074A1 (fr) * | 1973-07-27 | 1975-04-25 | Itt | |
| JPS52106688A (en) * | 1976-03-05 | 1977-09-07 | Nec Corp | Field-effect transistor |
Non-Patent Citations (2)
| Title |
|---|
| ABJP/77 * |
| EXBK/80 * |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0089527A3 (fr) * | 1982-03-20 | 1985-07-03 | Robert Bosch Gmbh | Circuit Darlington monolithique intégré |
| EP0205638A1 (fr) * | 1982-09-23 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel avec protection contre l'effet d'avalanche intégrée |
| EP0119400A1 (fr) * | 1983-02-17 | 1984-09-26 | Nissan Motor Co., Ltd. | MOSFET de type vertical et procédé pour sa fabrication |
| EP0205640A1 (fr) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ latéral bidirectionnel comportant une entaille et un écran de champ |
| EP0205639A1 (fr) * | 1985-06-25 | 1986-12-30 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel avec écran référencé au substrat |
| EP0207178A1 (fr) * | 1985-06-25 | 1987-01-07 | Eaton Corporation | Transistor à effet de champ de puissance bidirectionnel à conformation de champ |
Also Published As
| Publication number | Publication date |
|---|---|
| SE456291B (sv) | 1988-09-19 |
| YU41520B (en) | 1987-08-31 |
| IT8119216A0 (it) | 1981-01-20 |
| JPH0213830B2 (fr) | 1990-04-05 |
| YU42481A (en) | 1983-06-30 |
| GB2070331B (en) | 1984-05-23 |
| PL229786A1 (fr) | 1981-09-18 |
| DE3105693C2 (fr) | 1992-12-10 |
| PL136606B1 (en) | 1986-03-31 |
| DE3105693A1 (de) | 1981-11-26 |
| IT1135091B (it) | 1986-08-20 |
| SE8100148L (sv) | 1981-08-23 |
| FR2476914B1 (fr) | 1985-10-18 |
| JPS56131961A (en) | 1981-10-15 |
| GB2070331A (en) | 1981-09-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4882295A (en) | Method of making a double injection field effect transistor | |
| FR2532785A1 (fr) | Transistor a effet de champ metal-oxyde-semiconducteur avec canal perimetrique | |
| FR2479567A1 (fr) | Dispositif mosfet vertical avec une region d'anode | |
| FR2510819A1 (fr) | Procede de fabrication d'un composant misfet et composant misfet ainsi produit | |
| FR2725308A1 (fr) | Mosfet a depletion en tranches | |
| EP0022388B1 (fr) | Procédé de fabrication d'un transistor à effet de champ du type DMOS à fonctionnement vertical | |
| FR2700890A1 (fr) | Dispositif à transistor composé à effet de champ ayant une électrode de Schottky. | |
| FR2501913A1 (fr) | Transistor a effet de champ de type planar comportant des electrodes a puits metallises et procede de fabrication de ce transistor | |
| FR2843488A1 (fr) | Dispositif de commutation pour un capteur a rayons x | |
| FR2739976A1 (fr) | Structure de terminaison, dispositif a semi-conducteur, et leurs procedes de fabrication | |
| EP3261129A1 (fr) | Structure de diode | |
| FR3106697A1 (fr) | Structure de transistor | |
| EP0305253A1 (fr) | Transistor hyperfréquence à double hétérojonction | |
| EP0145567B1 (fr) | Transistor à effet de champ à structure verticale | |
| EP0149390A2 (fr) | Transistor à effet de champ, de structure verticale submicronique, et son procédé de réalisation | |
| GB2070331A (en) | Vertical MOSFET with a shield electrode | |
| JPS5963767A (ja) | 半導体装置 | |
| WO2016050879A1 (fr) | Transistor à effet de champ avec contact de drain mixte optimisé et procédé de fabrication | |
| EP0128062A1 (fr) | Transistor à effet de champ, fonctionnant en régime d'enrichissement | |
| FR2496992A1 (fr) | Condensateur variable | |
| EP0152126B1 (fr) | Transistor à effet de champ de type MESTEC pour applications hyperfréquences et procédé de réalisation permettant d'obtenir un tel transistor | |
| FR2491678A1 (fr) | Procede de fabrication d'un transistor a effet de champ et dispositif obtenu selon ce procede | |
| EP0162737B1 (fr) | Point-mémoire électriquement effaçable et reprogrammable, comportant une grille flottante au-dessus d'une grille de commande | |
| EP0146430B1 (fr) | Transistor à effet de champ à tension de seuil réglable, et circuit intégré comportant ce type de transistors | |
| EP0077706B1 (fr) | Transistor à effet de champ à canal vertical |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |