FR2532785A1 - Transistor a effet de champ metal-oxyde-semiconducteur avec canal perimetrique - Google Patents
Transistor a effet de champ metal-oxyde-semiconducteur avec canal perimetrique Download PDFInfo
- Publication number
- FR2532785A1 FR2532785A1 FR8314225A FR8314225A FR2532785A1 FR 2532785 A1 FR2532785 A1 FR 2532785A1 FR 8314225 A FR8314225 A FR 8314225A FR 8314225 A FR8314225 A FR 8314225A FR 2532785 A1 FR2532785 A1 FR 2532785A1
- Authority
- FR
- France
- Prior art keywords
- region
- channel
- door
- major surface
- controlled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005669 field effect Effects 0.000 title abstract description 4
- 239000004065 semiconductor Substances 0.000 title description 13
- 210000000746 body region Anatomy 0.000 claims description 20
- 230000030279 gene silencing Effects 0.000 claims 1
- 239000011159 matrix material Substances 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 3
- 239000008188 pellet Substances 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- LFQCEHFDDXELDD-UHFFFAOYSA-N tetramethyl orthosilicate Chemical compound CO[Si](OC)(OC)OC LFQCEHFDDXELDD-UHFFFAOYSA-N 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/66—Vertical DMOS [VDMOS] FETs
- H10D30/665—Vertical DMOS [VDMOS] FETs having edge termination structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/124—Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
- H10D62/126—Top-view geometrical layouts of the regions or the junctions
- H10D62/127—Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/13—Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
- H10D62/149—Source or drain regions of field-effect devices
- H10D62/151—Source or drain regions of field-effect devices of IGFETs
- H10D62/152—Source regions of DMOS transistors
- H10D62/154—Dispositions
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D62/00—Semiconductor bodies, or regions thereof, of devices having potential barriers
- H10D62/10—Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
- H10D62/17—Semiconductor regions connected to electrodes not carrying current to be rectified, amplified or switched, e.g. channel regions
- H10D62/393—Body regions of DMOS transistors or IGBTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/111—Field plates
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
L'INVENTION CONCERNE UN DISPOSITIF MOSFET VERTICAL. SELON L'INVENTION, IL COMPREND UNE SURFACE MAJEURE 114 AYANT UNE PORTION ACTIVE COMMANDEE PAR LA PORTE QUI EST ADJACENTE A UNE PORTION INACTIVE; UN CANAL PERIMETRIQUE 166 COMMANDE PAR LA PORTE EST DISPOSE A LA LIMITE ENTRE LES PORTIONS ACTIVE ET INACTIVE. L'INVENTION S'APPLIQUE NOTAMMENT AUX TRANSISTORS A EFFET DE CHAMP A PORTE ISOLEE.
Description
La présente invention se rapporte à des transistors
à effet de champ à porte isolée (IGFET)comme des transis-
tors à effet de champ métal-oxyde-semi-conducteur (MOSFET).
Plus particulièrement, l'invention se rapporte à des MOSFET verticaux utilisés dans des applications de puissance comme des MOSFET verticaux à double diffusion auxquel on se réfère couramment' dans l'industrie par des termes tels que VDMOS, DMOS# HMOS, TMOS et HEXFET (HEXFET étant une dénomination commerciale de International Rectifier,
El Segundo, CA, EUA).
Dans un MOSFET vertical conventionnel, des régions de source et de drain sont formées sur des surfaces opposées d'une pastille de semi-conducteur Une région de corps est disposée entre les régions de source et de drain, et pendant le fonctionnement du MOSFET, le courant s'écoule entre les régions de source et de drain à travers un canal dans la région de corps Le canal est couramment formé sur la même surface de semi-conducteur
que la région de source, bien que dans certain esconception,.
quelquefois appelées VMOS, le canal soit disposé à la
surface d'une gorge dans la surface du semi-conducteur-.
Le canal est conventionnellement décrit en terme de sa longueur, c'est-àdire l'espace entre les régions de source et de drain à la surface du semi-conducteur, et sa largeur, c'est-à-dire la dimension perpendiculaire à la longueur La largeur du canal, qui peut couramment être mesurée en unité de centimètres est typiquement bien plus importante que la longueur du canal, quiest fréquemment
mesurée en microns.
L'écoulement de courant à travers le canal est contrôlé par la tension appliquée à une porte-qui le recouvre Il est usuellement souhaitable d'avoir une petite longueur du canal pour la facilité de la commutation électrique, et d'avoir une grande largeur du canal pour une capacité accrue de transport de courant et une résistance
réduite à l'état passant, RON Des configurations conven-
tionnelles de canal comprennent une seule ligne en méandre, un certain nombre de raies ou bandes et un certain nombre de cellules d'une forme géométrique
particulière agencées en une matrice.
Dans un dispositif de puissance à IIOSFET vertical, la surface du semiconducteur d'oẻ'éterndent de la région de source et le canal peut être considérée comme comprenant deux z 5 nes majeures ayant ( 1) une portion
active commandée par la porte et ( 2) une portion périmé-
trique inactive adjacente Comme l'implique la nomencla-
ture, la portion active commandée par la porte est: entourée de la portion inactive; la portion inactive s'étend jusqu'au bord de la pastille de semi-conducteur La portion active commandée par la porte contient la zÈne couverte par le canal ou les canaux Dans la portion périmétrique inactive est typiquement incorporé un moyen de support de tension tel qu'une plaque de champ, un bord mésa, un revêtement de passivation ou toute combinaison de ces structures Un exemple d'une plaque de champ que l'on peut utiliser à la partie périmétrique inactive peut être trouvé dans SEMICONDUCTOR POWER DEVICES de S K Ghandi,
John Wiley & Sons, 1977, pages 66 à 70.
Dans le cadre général des structures conventionnelles des MOSFET verticaux, la présente invention révèle une modification qui sert à augmenter la capacité de transport de courant du dispositif et à diminuer sa valeur de RON' Par ailleurs, la présente invention peut être mise en oeuvre dans un processus de fabrication d'un dispositif
conventionnel, avec une-facilité relative.
Dans un dispositif MOSFET vertical qui comprend une surface majeure ayant une portion active commandée par la porte adjacente à une portion inactive, un canal périmétrique commandé par la porte est disposéà la limite entre la portion
active et la portion inactive.
L'invention sera mieux comprise, et d'autres buts, caractéristiques, détails et avantages de celle-ci
apparaîtront plus clairement au cours de la description
explicative qui va suivre faite en référence aux dessins schématiques annexés donnés uniquement à titre d'exemple illustrant un mode de réalisation de l'invention, et dans lesquels la figure 1 est une vue en coupe transversale d'un dispositif MOSFET vertical conventionnel Elle illustre une portion active typique commandée par la
porte, une portion périmétrique inactive typique et la.
limite entre elles; la figure 2 est une vue en coupe transversale d'un dispositif MOSFET vertical o est incorporée la présente invention; et la figure 3 est une vue en plan du dispositif conventionnel de la figure 1 avec certainespartiestotalement ou partiellement retiréespour la clarté; et la figure 4 est une vue en plan du dispositif
de la figure 2, illustrant la présente invention.
Dé nouveau, certainespartiesde la structure ont étéretirées pour la clarté La figure 1 illustre une section d'une partie d'un dispositif MOSFET vertical conventionnel 10 à double diffusion (ci-après VDMOS) Le dispositif est fabriqué sur une pastille de semi-conducteur 12 ayant des première et seconde surfadesmajeures et opposées 14 et 16 respectivement et un bord 17 La figure 3 illustre une vue de la première surface majeure 14 La partie supérieure
de l'illustration de la figure 3 représente la surface 14-
du semi-conducteur, tandis que la partie inférieure de la figure 3 illustre certaines des couches qui recouvrent également la surface 14 La ligne de coupe 1-1 sur la figure 3
-représente la section illustrée sur la figure 1.
Comme on peut le voir sur la figure 1, la pastille 12 comprend une couche 18 de conductivité du type N+ qui est disposée sur la seconde surface 16 et une couche 20 du type N qui est disposée à travers la couche 18 du type N+ et qui s'étend jusqu'à la première surface 14. Les couches 20 et 18 sont la région de drain du dispositif et une électrode de drain 22 est disposée à travers la seconde surface 16 en contact ohmique avec la couche 18
du type N+.
Comme le montre la figure 1, la première surface 14 se compose d'une portion active et d'uneportion inactive De la première surface 14 s'étendent dans la portion active, un certain nombre de régions de corps 24 du type P, chacune des régions de corps 24 ayant une partie centrale 26 du type P+ fortement dopée, qui s'étend également de la première surface Chaque région 24 forme une jonction corps/drain 32 à son interface avec la couche 20 du type N de la région de drain Comme le montre la figure 3, chaque région de corps 24 est de forme hexagonale et elles :sont agencéesen une matrice à deux dimensions sur la première surface 14 Dans les limites de chaque région de corps 24 est disposée une région de source 28 du type N+, afin de former une jonction source/corps 30 Comme le montre la figure 3, chacune des régions de source 28 est en forme d'anneau hexagonal et chacune est concentrique à une région correspondante de corps 24 de façon que la partie centrale 26 du type P+ de chaque région de corps 24 soit entourée par une région de source 28 sur la première surface. Sur la première surface 14, l'espace entre la jonction 30 source/corps et la jonction 32 corps/drain définit un canal 34 dans la région de corps 24 Ci-après, la zône de la première surface entourée par le périmètre externe de chaque canal 34 de forme hexagonale sera appelée cellule 36 du dispositif 10 Comme on peut le voir sur la figure 3, la longueur de canal de chacune des cellules 36 est égale La largeur de canal pour le dispositif 10 est égale à la somme des largeurs des canaux de chacune des cellules qu'il comprend A titre d'exemple, un dispositif MOSFET typique de 100 V et 1 A formé sur une pastille de 1,5 mm x 1,5 mm peut avoir environ 800 cellules, une longueur de canal de 2,4 microns
et une largeur totale de canal de 6,7 cm.
Comme on-peut le voir sur la figure 1, une porte 38, comprenant un oxyde de porte 40 sur la première surface 14 et une électrode de porte 42 sur l'oxyde 40, est disposée sur le canal 34 de chaque cellule 36 ainsi
que sur la partie de la couche 20 de drain du type N-
qui s'étend jusqu'à la-première surface entre des cellules voisines La partie inférieure de l'illustration de la figure 3 montre la configuration de la porte 38 sur la surface 14 Sur cette vue, la porte 38 ressemble à une feuille d'un matériau ayant un certain nombre d'ouvertures 44; une ouverture 44 est disposée au-dessus de la partie centrale de chaque cellule 36 afin d'exposer la partie centrale 26 fortement dopée du type P+ et une partie de la région de source 28 du type N+ entourant la partie
centrale 26.
Comme on peut le voir sur la figure 1, un matériau diélectrique 46 couvre la porte 38 et une électrode de source 48 recouvre le diélectrique 46 et contacte la: partie 26 du type P+ et la région de source 28 du type N+
à la première surface 14 à travers les ouvertures 44.
Pour la clarté, la figure 3 ne montre ni le matériau
diélectrique 46 ni l'électrode de source 48.
Une région de terminaison de source 50 du type P+ est disposée sur la première surface 14 et elle marque sensiblement la limite entre la portion active commandée par la porte du dispositif et la portion périmétrique inactive La région 50 de terminaison de source sera typiquement espacée de la matrice de cellule 36 et du
bord 17 de la pastille par la couche de drain 20 du type N-.
Une bande diélectrique relativement épaisse 25 recouvre la région 50 de terminaison de source et entoure toute la zâne active sur la première surface Comme le montre les figures 1 et 3, l'électrode de porte 42 se termine sur la bande diélectrique épaisse 52. Dans la portion périmétrique inactive, une terminaison de bordure 54 entoure la bande diélectrique 52 sur la première surface 14 La terminaison de bordure 54 est espacée de la bande diélectrique 52, est disposée au dessus de la région 50 de terminaison de source et s'étend vers le bord ou bordure 17 de la pastille de semi-conducteur 12 La terminaison de bordure 54 comprend un oxyde de champ 56 et une électrode de terminaison de champ 58 L'oxyde de champ 56 couvre une partie de la région de terminaison de source 50, une partie de la couche de drain 20 du type N entre la région de terminaison de source 50 et la bordure 17 de la pastille et la limite entre elles L'électrode de terminaison de champ 58 recouvre le bord de l'oxyde de champ 56 à proximité du bord 17 de la pastille et contactera surface 14 entre iu-,yde de champ 56 et le bord de la pastille L'électrode de source 48 recouvre la couche diélectrique 52, l'oxyde de champ 56 et contacte la région de terminaison de source 50 dans l'espace entre la bande diélectrique 52 et l'oxyde 56 L'électrode de source 48 se termine sur l'oxyde de champ 56 en un point qui recouvre la couche de drain du type N entre la région de terminaison de source 50 et le bord 17 de la pastille L'électrode de source 48 peut de plus être espacée de la bande diélectrique 52
par le matériau diélectrique 46.
La structure améliorée de la présente invention deviendra mieux apparente en se référant au dispositif 100 illustré sur les figures 2 et 4 Des chiffres analogues de référence (comme 32 et 132) sont utilisés pour désigner des régions fonctionnant d'une façon semblable dans le
dispositif 100 de-la présente invention et dans le disposi-
tif conventionnel 10 Le dispositif 100 comprend une pastille de semiconducteur 112 ayant des première et seconde surfaces majeures 114 et 116 respectivement, et la région de drain comprend de nouveau une couche 118 de conductivité du type N+ à travers la seconde surface 116 et une couche 120 du type N adjacente à la couche du
type N+ et qui s'étend jusqu'à la première surface 114.
Une électrode de drain 122 est en contact ohmique avec
la région de drain 118 du type N+ à la seconde surface 116.
La première surface majeure 114 est de nouveau subdivisée en portions active et inactive, la portion inactive
s'étendant jusqu'au bord 117 de la pastille.
Un certain nombre de régions de corps 124 du type P de forme hexagonalefont saillie dans la pastille de semi-conducteur 112 à partir de la première surface 114 et ellessont agencéesen une matrice à deux dimensions sur
la première surface 114 comme le montre la figure 4.
De nouveau, chaque région de corps 124 comprehd une partie centrale 126 du type P+ qui est relatiîzement fortement dopée Une région de source 128 du type N+ en forme d'anneau hexagonal est disposée dans les limites de chaque région de corps 124 de façon que l'espace entre une jonction de source/corps 130 et une jonction corps/drain 132 définisse un canal 134 à la surface 114 de chaque cellule 136 Une région de terminaison de source 150 du type P+ entourellagencement de cellules 136 et elle s'étend dans le substrat à partir de la première surface 114 pour délimiter la portion inactive du dispositif 100 La distinction critique du dispositif 100 par rapport au dispositif 10 selon l'art antérieur concerne la présence d'une région de corps supplémentaire 162 du type P et d'une région de source supplémentaire 164 du type N+ toutesdeux s'étendant de la première surface 114 et étant adjacentesà la région 150 de terminaison de source La région supplémentaire de corps 162 forme une jonction corps/drain 168 ayant une première interception de surface La région de source 164 est espacée de la
jonction 168 corps/drain afin de former un canal périmé-
trique 166 Ainsi la limite active/inactive définie entre la région de drain 20 et la région 50 de terminaison de source à la surface 14 du dispositif conventionnel 10
est remplacée par un canal actif 166 commandé par la porte.
Selon la forme réelle du dispositif, la présente invention peut contribuer à une augmentation sensible de la largeur
du canal Par exemple, l'incorporation d'un canal périmé-
trique dans 1 e dispositif de 100 V, 1 A précédemment -cité
augmentera la largeur du canal de 6,7 cm à 7,6 cm.
Cela peut efficacement diminuer la valeur de R ON de 13 % car RON est inversement proportionnelle à la largeur du
canal du dispositif.
Dans le dispositif 100 est incorporée une porte 138 qui comprend un oxyde de porte 140, une électrode de porte 142 et des ouvertures 144 d'une façon analogue à ce qui
' a été décrit pour le dispositif conventionnel 10.
Cependant, tandis que la porte 38 selon l'art antérieur se termine sur une bande diélectrique 52, le bord 170 de la porte à ouverture 138 de la présente invention se conforme généralement, par sa forme, au contour du canal périmétrique 166, comme le montre la figure 4 La bande diélectrique 52 nécessaire dans le dispositif 10, comme on peut le voir sur les figures 1 et 2, est évitée grâce
à la présente invention.
Une terminaison de bordure 154, semblable à la terminaison conventionnelle de bordure 54, comprenant un oxyde de champ 156, une électrode de terminaison de champ 158 s'étendant vers le bord 117 de la pastille, forme un périmètre inactif de support de tension à la surface 114 du dispositif 100 Une électrode de source 148 recouvre toutes les structures sur la première surface 114, et elle est isolée de la porte 138 par un matériau diélectrique 146, elle contacte la région de terminaison de source 150 et se termine à la surface de l'oxyde de
champ 156 au-dessus de la couche de drain 120 du type N-.
Le dispositif de la présente invention peut facilement être fabriqué en utilisant des techniques conventionnelles de traitement Il ne faut aucune étape supplémentaire de traitement Pour fabriquer la structure du dispositif au lieu du dispositif conventionnel 10, il faut simplement substituer des photomasques modifiés Par ailleurs, ceux qui sont compétents enla matière reconnaîtront que la présente invention n'est pas limitée à la configuration géométrique révélée Par exemple, les cellules ne doivent pas nécessairement être de forme hexagonale, et elles ne doivent pas non plus nécessairement avoir toutes la même forme, et elles ne doivent pas non plus être agencées en une disposition à deux dimensions Il faut également remarquer que les terminaisons de bordure 54 et 154 sont simplement données à titre d'exemple -parmi celles utilisées
dans des MOSFET verticaux conventionnel de puissance.
On peut les substituer par une grande variété de terminaisons
conventionnelle inactivesde bordure.
Claims (7)
1. Dispositif MOSFET vertical comprenant une surface majeure ayant une portion active commandée par la porte et une portion inactive adjacente caractérisé en ce que un canal périmétrique ( 166)commandé par la porte est disposé à la limite entre la portion active et la
portion inactive.
2. Dispositif selon la revendication 1, caractérisé en ce que la portion active commandée par la porte comprend un certain nombre de cellules espacées ( 136) agencées en une disposition à deux dimensions sur la surface majeure précitée, chaque cellule ayant un canal commandé par la
porte décrivant son pourtour.
3. Dispositif selon la revendication 2, caractérisé
en ce que chaque cellule est de forme hexagonale.
4. Dispositif selon la revendication 1, caractérisé en ce qu'à la surface majeure, le canal périmétrique commandé par la porte entoure sensiblement la portion active.
5 Dispositif selon la revendication 4, caractérisé en ce que sur la surface majeure le canal périmétrique commandé par la porte est entouré de façon adjacente par une région supplémentaire de source ( 164); et la région supplémentaire de source est entourée
par une région de terminaison de source ( 150).
6. Dispositif selon la revendication 1, caractérisé en ce qu'il comprend de plus:
une première région de corps ( 124) entourée de façon.
adjacente par une région de drain sur la surface majeure précitée; une première région de source ( 128) disposée dans les limites de la première région de corps et espacée de la région de drain, afin de définir un canal dans la première
253278-5
1 1 région de corps à la surface majeure; une région de corps supplémentaire ( 162) entourant ledit canal et qui en est espacée par la région de drain; et une région supplémentaire de source ( 164) disposée dans les limites de la région supplémentaire de corps afin
de définir le canal péripétrique dans la région supplémen-
taire de corps à la surface majeure -
7. Dispositif selon la revendication 6, caractérisé en ce qu'il comprend de plus
un certain nombre de premières régions de' corps ayant des-
canaux, chacune desdites premières régions-de corps
étant entourée par le canal périmétrique.
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US06/415,486 US4532534A (en) | 1982-09-07 | 1982-09-07 | MOSFET with perimeter channel |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| FR2532785A1 true FR2532785A1 (fr) | 1984-03-09 |
| FR2532785B1 FR2532785B1 (fr) | 1986-12-12 |
Family
ID=23645872
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| FR8314225A Expired FR2532785B1 (fr) | 1982-09-07 | 1983-09-06 | Transistor a effet de champ metal-oxyde-semiconducteur avec canal perimetrique |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US4532534A (fr) |
| JP (1) | JPS5965483A (fr) |
| DE (1) | DE3331329A1 (fr) |
| FR (1) | FR2532785B1 (fr) |
| GB (1) | GB2127222B (fr) |
| IT (1) | IT1167579B (fr) |
Families Citing this family (67)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2134705B (en) * | 1983-01-28 | 1985-12-24 | Philips Electronic Associated | Semiconductor devices |
| US4809047A (en) * | 1983-09-06 | 1989-02-28 | General Electric Company | Insulated-gate semiconductor device with improved base-to-source electrode short and method of fabricating said short |
| JPS60150674A (ja) * | 1984-01-18 | 1985-08-08 | Hitachi Ltd | 半導体装置 |
| US4672407A (en) * | 1984-05-30 | 1987-06-09 | Kabushiki Kaisha Toshiba | Conductivity modulated MOSFET |
| US4631564A (en) * | 1984-10-23 | 1986-12-23 | Rca Corporation | Gate shield structure for power MOS device |
| JP2572210B2 (ja) * | 1984-11-20 | 1997-01-16 | 三菱電機株式会社 | 縦型パワ−ｍｏｓ電界効果型半導体装置 |
| US4646117A (en) * | 1984-12-05 | 1987-02-24 | General Electric Company | Power semiconductor devices with increased turn-off current ratings and limited current density in peripheral portions |
| JPS61182264A (ja) * | 1985-02-08 | 1986-08-14 | Nissan Motor Co Ltd | 縦型ｍｏｓトランジスタ |
| US4639754A (en) * | 1985-02-25 | 1987-01-27 | Rca Corporation | Vertical MOSFET with diminished bipolar effects |
| JPH0752770B2 (ja) * | 1985-09-30 | 1995-06-05 | 株式会社東芝 | 導電変調型ｍｏｓｆｅｔ |
| US4682195A (en) * | 1985-09-30 | 1987-07-21 | General Electric Company | Insulated gate device with configured emitter contact pad |
| US4963951A (en) * | 1985-11-29 | 1990-10-16 | General Electric Company | Lateral insulated gate bipolar transistors with improved latch-up immunity |
| EP0229362B1 (fr) * | 1986-01-10 | 1993-03-17 | General Electric Company | Dispositif semi-conducteur et méthode de fabrication |
| US4792837A (en) * | 1986-02-26 | 1988-12-20 | Ge Solid State Patents, Inc. | Orthogonal bipolar transistor |
| US5191402A (en) * | 1986-10-27 | 1993-03-02 | Seiko Epson Corporation | Semiconductor device having an inter-layer insulating film disposed between two wiring layers |
| US5612557A (en) * | 1986-10-27 | 1997-03-18 | Seiko Epson Corporation | Semiconductor device having an inter-layer insulating film disposed between two wiring layers |
| US4717679A (en) * | 1986-11-26 | 1988-01-05 | General Electric Company | Minimal mask process for fabricating a lateral insulated gate semiconductor device |
| US4775879A (en) * | 1987-03-18 | 1988-10-04 | Motorola Inc. | FET structure arrangement having low on resistance |
| EP0293846A1 (fr) * | 1987-06-05 | 1988-12-07 | Siemens Aktiengesellschaft | Transistor MIS de puissance |
| JP2604777B2 (ja) * | 1988-01-18 | 1997-04-30 | 松下電工株式会社 | 二重拡散型電界効果半導体装置の製法 |
| US5472888A (en) * | 1988-02-25 | 1995-12-05 | International Rectifier Corporation | Depletion mode power MOSFET with refractory gate and method of making same |
| DE58905356D1 (de) * | 1988-05-11 | 1993-09-30 | Siemens Ag | MOS-Halbleiterbauelement für hohe Sperrspannung. |
| US4898835A (en) * | 1988-10-12 | 1990-02-06 | Sgs-Thomson Microelectronics, Inc. | Single mask totally self-aligned power MOSFET cell fabrication process |
| US5072266A (en) | 1988-12-27 | 1991-12-10 | Siliconix Incorporated | Trench DMOS power transistor with field-shaping body profile and three-dimensional geometry |
| JPH02312280A (ja) * | 1989-05-26 | 1990-12-27 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ |
| US5381025A (en) * | 1989-08-17 | 1995-01-10 | Ixys Corporation | Insulated gate thyristor with gate turn on and turn off |
| WO1991003078A1 (fr) * | 1989-08-17 | 1991-03-07 | Ixys Corporation | Thyristor a grille isolee interruptible |
| JPH04363069A (ja) * | 1990-09-24 | 1992-12-15 | Nippondenso Co Ltd | 縦型半導体装置 |
| KR930000212Y1 (ko) * | 1990-12-17 | 1993-01-18 | 삼성전자주식회사 | 분리형 공기조화기의 체결장치 |
| US5304831A (en) * | 1990-12-21 | 1994-04-19 | Siliconix Incorporated | Low on-resistance power MOS technology |
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| JPH04291767A (ja) * | 1991-03-20 | 1992-10-15 | Fuji Electric Co Ltd | 伝導度変調型ｍｏｓｆｅｔ |
| DE4219019B4 (de) * | 1991-06-10 | 2004-12-16 | Fuji Electric Co., Ltd., Kawasaki | MOS-Halbleiterbauelement |
| US5430314A (en) * | 1992-04-23 | 1995-07-04 | Siliconix Incorporated | Power device with buffered gate shield region |
| US5381031A (en) * | 1993-12-22 | 1995-01-10 | At&T Corp. | Semiconductor device with reduced high voltage termination area and high breakdown voltage |
| US5723890A (en) * | 1994-01-07 | 1998-03-03 | Fuji Electric Co., Ltd. | MOS type semiconductor device |
| US5701023A (en) * | 1994-08-03 | 1997-12-23 | National Semiconductor Corporation | Insulated gate semiconductor device typically having subsurface-peaked portion of body region for improved ruggedness |
| TW280945B (fr) * | 1994-11-21 | 1996-07-11 | Fuji Electric Co Ltd | |
| US5703389A (en) * | 1995-02-24 | 1997-12-30 | Motorola, Inc. | Vertical IGFET configuration having low on-resistance and method |
| US5539246A (en) * | 1995-03-01 | 1996-07-23 | Lsi Logic Corporation | Microelectronic integrated circuit including hexagonal semiconductor "gate " device |
| US5656850A (en) * | 1995-03-01 | 1997-08-12 | Lsi Logic Corporation | Microelectronic integrated circuit including hexagonal semiconductor "and"g |
| US5541547A (en) * | 1995-05-03 | 1996-07-30 | Sun Microsystems, Inc. | Test generator system for controllably inducing power pin latch-up and signal pin latch-up in a CMOS device |
| US5940721A (en) * | 1995-10-11 | 1999-08-17 | International Rectifier Corporation | Termination structure for semiconductor devices and process for manufacture thereof |
| TW344130B (en) | 1995-10-11 | 1998-11-01 | Int Rectifier Corp | Termination structure for semiconductor device and process for its manufacture |
| US5747853A (en) * | 1996-08-07 | 1998-05-05 | Megamos Corporation | Semiconductor structure with controlled breakdown protection |
| US5770880A (en) * | 1996-09-03 | 1998-06-23 | Harris Corporation | P-collector H.V. PMOS switch VT adjusted source/drain |
| US6011298A (en) * | 1996-12-31 | 2000-01-04 | Stmicroelectronics, Inc. | High voltage termination with buried field-shaping region |
| US6404025B1 (en) * | 1997-10-02 | 2002-06-11 | Magepower Semiconductor Corp. | MOSFET power device manufactured with reduced number of masks by fabrication simplified processes |
| US5965925A (en) * | 1997-10-22 | 1999-10-12 | Artisan Components, Inc. | Integrated circuit layout methods and layout structures |
| US6022790A (en) * | 1998-08-05 | 2000-02-08 | International Rectifier Corporation | Semiconductor process integration of a guard ring structure |
| EP1209752B1 (fr) | 2000-05-22 | 2011-08-31 | Mitsubishi Denki Kabushiki Kaisha | Dispositif semi-conducteur |
| US6506638B1 (en) | 2000-10-12 | 2003-01-14 | Advanced Micro Devices, Inc. | Vertical double gate transistor structure |
| US6710405B2 (en) | 2001-01-17 | 2004-03-23 | Ixys Corporation | Non-uniform power semiconductor device |
| JP4572795B2 (ja) * | 2005-02-10 | 2010-11-04 | サンケン電気株式会社 | 絶縁ゲート型バイポーラトランジスタ |
| JP4179292B2 (ja) * | 2005-02-21 | 2008-11-12 | サンケン電気株式会社 | 半導体装置 |
| WO2008022149A2 (fr) * | 2006-08-14 | 2008-02-21 | Ixys Corporation | Vidéo et contenu commande par retroéclairage |
| US9484451B2 (en) * | 2007-10-05 | 2016-11-01 | Vishay-Siliconix | MOSFET active area and edge termination area charge balance |
| US8492836B2 (en) | 2009-10-14 | 2013-07-23 | Mitsubishi Electric Corporation | Power semiconductor device |
| JP2012204811A (ja) * | 2011-03-28 | 2012-10-22 | Sony Corp | 半導体装置 |
| JP5609939B2 (ja) * | 2011-09-27 | 2014-10-22 | 株式会社デンソー | 半導体装置 |
| US9431249B2 (en) | 2011-12-01 | 2016-08-30 | Vishay-Siliconix | Edge termination for super junction MOSFET devices |
| US9614043B2 (en) | 2012-02-09 | 2017-04-04 | Vishay-Siliconix | MOSFET termination trench |
| US9842911B2 (en) | 2012-05-30 | 2017-12-12 | Vishay-Siliconix | Adaptive charge balanced edge termination |
| US9508596B2 (en) | 2014-06-20 | 2016-11-29 | Vishay-Siliconix | Processes used in fabricating a metal-insulator-semiconductor field effect transistor |
| US9887259B2 (en) | 2014-06-23 | 2018-02-06 | Vishay-Siliconix | Modulated super junction power MOSFET devices |
| CN106575666B (zh) | 2014-08-19 | 2021-08-06 | 维西埃-硅化物公司 | 超结金属氧化物半导体场效应晶体管 |
| JP2019165182A (ja) * | 2018-03-20 | 2019-09-26 | 株式会社東芝 | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2033658A (en) * | 1978-10-13 | 1980-05-21 | Int Rectifier Corp | Mosfet device |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52132684A (en) * | 1976-04-29 | 1977-11-07 | Sony Corp | Insulating gate type field effect transistor |
| US4055884A (en) * | 1976-12-13 | 1977-11-01 | International Business Machines Corporation | Fabrication of power field effect transistors and the resulting structures |
| DE3012185A1 (de) * | 1980-03-28 | 1981-10-08 | Siemens AG, 1000 Berlin und 8000 München | Feldeffekttransistor |
| US4412242A (en) * | 1980-11-17 | 1983-10-25 | International Rectifier Corporation | Planar structure for high voltage semiconductor devices with gaps in glassy layer over high field regions |
-
1982
- 1982-09-07 US US06/415,486 patent/US4532534A/en not_active Expired - Lifetime
-
1983
- 1983-08-26 GB GB08322980A patent/GB2127222B/en not_active Expired
- 1983-08-31 DE DE3331329A patent/DE3331329A1/de active Granted
- 1983-09-06 JP JP58164921A patent/JPS5965483A/ja active Granted
- 1983-09-06 FR FR8314225A patent/FR2532785B1/fr not_active Expired
- 1983-09-06 IT IT22794/83A patent/IT1167579B/it active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB2033658A (en) * | 1978-10-13 | 1980-05-21 | Int Rectifier Corp | Mosfet device |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0455350B2 (fr) | 1992-09-03 |
| IT1167579B (it) | 1987-05-13 |
| GB2127222A (en) | 1984-04-04 |
| DE3331329A1 (de) | 1984-03-08 |
| DE3331329C2 (fr) | 1992-04-09 |
| GB2127222B (en) | 1986-01-02 |
| FR2532785B1 (fr) | 1986-12-12 |
| GB8322980D0 (en) | 1983-09-28 |
| IT8322794A0 (it) | 1983-09-06 |
| JPS5965483A (ja) | 1984-04-13 |
| US4532534A (en) | 1985-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4532534A (en) | MOSFET with perimeter channel | |
| US6642551B2 (en) | Stable high voltage semiconductor device structure | |
| US6184555B1 (en) | Field effect-controlled semiconductor component | |
| KR950012753A (ko) | 박막형 반도체장치 및 그 제작방법 | |
| FR2479567A1 (fr) | Dispositif mosfet vertical avec une region d'anode | |
| JP2018110234A (ja) | 半導体デバイスおよびその製造方法 | |
| JPH0358187B2 (fr) | ||
| JP2000508122A (ja) | 半導体デバイス | |
| FR2461360A1 (fr) | Procede de fabrication d'un transistor a effet de champ du type dmos a fonctionnement vertical et transistor obtenu par ce procede | |
| US20210234038A1 (en) | Semiconductor device | |
| JP3117023B2 (ja) | プレーナ型半導体装置及びその製造方法 | |
| US20170040317A1 (en) | Semiconductor Device with a Laterally Varying Doping Profile, and Method for Manufacturing Thereof | |
| FR2657463A1 (fr) | Dispositif semiconducteur avec forte resistance aux surtensions. | |
| FR2460542A1 (fr) | Transistor a effet de champ vertical de puissance pour hautes frequences et procede de realisation d'un tel transistor | |
| EP0827209A1 (fr) | Configuration de grille pour un transistor avec une région de base commune | |
| FR2476914A1 (fr) | Dispositif mosfet vertical avec electrode de blindage | |
| JP7843603B2 (ja) | ショットキーバリアダイオード | |
| FR2458907A1 (fr) | Transistor a effet de champ a tension de seuil ajustable | |
| WO2002031889A1 (fr) | Diac planar | |
| US20240006498A1 (en) | Field effect transistor device | |
| US12513924B2 (en) | Semiconductor device | |
| TWI817691B (zh) | 半導體裝置 | |
| JP7516736B2 (ja) | 半導体装置 | |
| JP2024098293A (ja) | 半導体装置 | |
| JP4029549B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| ST | Notification of lapse |