FR2773418A1 - Procede de fabrication d'un conducteur de mot - Google Patents

Procede de fabrication d'un conducteur de mot Download PDF

Info

Publication number
FR2773418A1
FR2773418A1 FR9800082A FR9800082A FR2773418A1 FR 2773418 A1 FR2773418 A1 FR 2773418A1 FR 9800082 A FR9800082 A FR 9800082A FR 9800082 A FR9800082 A FR 9800082A FR 2773418 A1 FR2773418 A1 FR 2773418A1
Authority
FR
France
Prior art keywords
layer
silicon
metal silicide
word
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR9800082A
Other languages
English (en)
Other versions
FR2773418B1 (fr
Inventor
Der Yuan Wu
Yi Chung Sheng
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
United Microelectronics Corp
Original Assignee
United Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW085111565A external-priority patent/TW316326B/zh
Priority to GB9624435A priority Critical patent/GB2319658B/en
Priority to DE19648733A priority patent/DE19648733C2/de
Priority to JP9011965A priority patent/JPH10107034A/ja
Priority to NL1007868A priority patent/NL1007868C2/nl
Application filed by United Microelectronics Corp filed Critical United Microelectronics Corp
Priority to FR9800082A priority patent/FR2773418B1/fr
Publication of FR2773418A1 publication Critical patent/FR2773418A1/fr
Application granted granted Critical
Publication of FR2773418B1 publication Critical patent/FR2773418B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/031—Manufacture or treatment of conductive parts of the interconnections
    • H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

Dans la fabrication d'un conducteur de mot (26) sur un substrat (20), on forme une couche de siliciure de métal (28) sur le conducteur de mot (26) en silicium polycristallin, et on forme ensuite sur cette couche une couche riche en silicium (30) qui est soit une couche supplémentaire de siliciure de métal ayant une concentration en silicium plus élevée, soit une couche de silicium pur.

Description

PROCEDE DE FABRICATION D'UN CONDUCTEUR DE MOT
L'invention concerne de façon générale la fabrication de circuits intégrés (Cl) à semiconducteurs, et elle concerne plus particulièrement la fabrication d'un conducteur de mot dans des circuits de mémoire vive dynamique.
Pour maximiser l'aire de surface d'un condensateur pour une mémoire vive dynamique (ou DRAM), le condensateur est formé de façon caractéristique au-dessus de conducteurs de mot. Cependant, du fait que les conducteurs de mot et les cellules de mémoire sont tous constitués par des couches conductrices, une couche isolante est nécessaire entre eux. L'oxyde de silicium et le nitrure de silicium sont tous deux largement utilisés à titre de couches isolantes. Cependant, I'utilisation de nitrure de silicium occasionne un effet de contrainte de potentiel sur la grille de transistor associée, et occasionne également des difficultés dans la définition du motif de la grille. De ce fait, L'oxyde de silicium est le matériau que l'on utilise le plus souvent pour cette application. On utilise fréquemment le dépôt pour former une couche d'oxyde de silicium (couche de recouvrement), et en particulier le dépôt chimique en phase vapeur à basse pression (ou LPCVD pour "low pressure chemical vapor deposition") à 700"C est préféré, du fait du rendement résultant.
On décrit dans ce qui suit un processus classique pour former un conducteur de mot qui est utilisé dans la fabrication d'une mémoire
DRAM.
En se référant à la figure 1A, on note qu'on fournit un substrat 10 avec une couche d'oxyde de grille 14 et un conducteur de mot 16. On forme ensuite une couche réfractaire de siliciure de tungsténe (WSi2) 18 sur le conducteur de mot 16, qui consiste en silicium polycristallin. Cette façon de procéder réduit la résistance d'interconnexion. Les siliciures qui présentent un intérêt peuvent être formés par trois techniques de base, chacune d'elles faisant intervenir un dépôt suivi par une étape thermique pour former le siliciure 18
1) dépôt de tungstène pur sur la couche de silicium polycristallin 16;
2) évaporation simultanée de silicium et de tungstène à partir de deux sources (co-évaporation); et
3) dépot de siliciure de tungstène par pulvérisation cathodique, soit à partir d'une cible composite, soit par co-pulvérisation cathodique ou par formation de couches multiples.
En se référant maintenant à la figure 1B, on note qu'il est nécessaire de former une couche isolante 20 sur la surface de la couche de siliciure de tungstène 18, pour isoler la couche de siliciure de tungstène 18 vis-å-vis de couches qui seront déposées par la suite. On peut utiliser pour cette application de l'oxyde de silicium et du nitrure de silicium déposés en phase vapeur, mais une couche d'oxyde de silicium 20 formée par LPCVD à 700"C procure généralement de meilleures propriétés de matériau, et elle est donc préférée. La couche d'oxyde 20 qui est formée doit être stable et présenter des propriétés électriques et physiques appropriées. Cependant, en pratique, la surface de la couche de siliciure de tungstène 18 se convertit aisément en oxyde de tungstène en présence d'oxygène et à une température élevée, telle que 700"C. Bien que l'oxyde de tungstène soit initialement volatil, il reste inévitablement sur la surface supérieure de la couche de siliciure de tungstène 18 après le dépot de la couche d'oxyde de recouvrement 20, à cause du rendement du processus de dépôt. Par conséquent, la couche d'oxyde de tungstène (W03) 22, qui est indésirable, est inévitablement formée sous la couche d'oxyde de silicium 20. En d'autres termes, la couche d'oxyde de tungstène 22 est formée entre la couche de siliciure de tungstène 18 et la couche d'oxyde de silicium 20. En outre, la couche d'oxyde de tungstène 22 n'est pas lisse, et présente un certain nombre de zones concaves et convexes, ce qui fait que la surface de la couche d'oxyde de silicium 20 est également rugueuse. Un autre effet que l'on peut observer consiste en ce que la couche de silicium polycristallin 16 devient plus épaisse, tandis qu'au contraire la couche de siliciure de tungstène 18 devient plus mince. Les effets indésirables qui sont mentionnés ci-dessus rendent assez difficile la définition du motif du conducteur de mot 16.
Un but de l'invention est donc de procurer un procédé pour fabriquer un conducteur de mot qui surmonte les problèmes mentionnés cidessus.
L'invention atteint les buts indiqués ci-dessus en procurant un nouveau procédé de fabrication d'un conducteur de mot, qui comprend la formation d'un ensemble de lignes de grilles sur un substrat; la formation d'une première couche de siliciure de métal sur chaque ligne de grilles; et la formation d'une autre couche de siliciure de métal qui est riche en silicium, ou bien la formation, à la place, d'une couche de silicium sur la couche de siliciure de métal formée précédemment.
D'autres caractéristiques et avantages de l'invention seront mieux compris à la lecture de la description détaillée qui va suivre d'un mode de réalisation préféré, donné à titre d'exemple non limitatif. La suite de la description se réfère aux dessins annexés, dans lesquels
Les figures 1A et 1B sont des coupes montrant un processus classique (de l'art antérieur) pour la fabrication d'un conducteur de mot; et
Les figures 2A à 2B sont des coupes montrant le processus d'un mode de réalisation préféré d'un procédé de fabrication d'un conducteur de mot conforme à l'invention.
En se référant tout d'abord à la figure 2A, on note qu'on fournit un substrat 20 avec une couche d'oxyde de grille 24 et un conducteur de mot 26 en silicium polycristallin. On forme ensuite sur le conducteur de mot 26 une couche de siliciure de métal réfractaire 20, de préférence un siliciure de tungstène. Du fait que les étapes de fabrication jusqu'à ce point sont connues de l'homme de l'art, il est inutile de les décrire en détail. Ensuite, on forme un siliciure de métal riche en silicium, ou même une couche de silicium pur, 30, sur la surface supérieure de la couche de siliciure de métal 28. La couche 30 a donc une concentration en silicium supérieure à celle de la couche 28. La couche de siliciure de métal riche en silicium, 30, est de préférence une couche de siliciure de tungstène qui est déposée par dépôt chimique en phase vapeur avec pour réactifs du chlorure de silicium (SiC12H2) et du fluorure de tungstène (WF6). Le fluorure de tungstène est un gaz corrosif, avec une densité relativement élevée, et une pression de vapeur modérément élevée à la température ambiante. On a utilisé avec succès, pour le dépôt de siliciure de tung sterne, un système à parois froides qui est disponible dans le commerce.
Le chlorure de silicium et le fluorure de tungstène peuvent être par exemple dans un rapport de 1:1.
En se référant ensuite à la figure 2B, on note qu'on forme ensuite une couche d'oxyde de recouvrement 32 sur la surface supérieure de la couche 30 de siliciure de tungstène riche en silicium, ou de silicium pur. Avec ce procédé, on a trouvé qu'il n'y a pas de formation nuisible d'oxyde de tungstène, ce qui permet de définir le motif du conducteur de mot avec moins de difficultés. En outre, on peut faire en sorte que la surface de la couche d'oxyde 32 reste lisse. De plus, le fait de traiter un conducteur de mot conformément au mode de réalisation préféré de l'invention qui est décrit ci-dessus, ne changera pas l'épaisseur de la couche de silicium polycristallin de grille, 26, ou de la couche de siliciure de métal 28.
II va de soi que de nombreuses modifications peuvent être apportées au dispositif et au procédé décrits et représentés, sans sortir du cadre de l'invention.

Claims (6)

REVENDICATIONS
1. Procédé de fabrication d'un conducteur de mot (26), caractérisé en ce qu'il comprend les étapes suivantes on fournit un substrat (20); on forme une grille sur le substrat (20); on forme une première couche de siliciure de métal (28) sur la grille; et on forme une seconde couche de siliciure de métal (30) sur la première couche de siliciure de métal (28), la seconde couche de siliciure de métal (30) ayant une concentration en silicium supérieure à celle de la première couche de siliciure de métal (28).
2. Conducteur de mot d'une mémoire vive dynamique (ou
DRAM), caractérisé en ce qu'il est fabriqué conformément au procédé de la revendication 1.
3. Procédé selon la revendication 1 caractérisé en ce qu'il comprend en outre la formation d'une couche d'oxyde de recouvrement (32) au-dessus de la seconde couche de siliciure de métal (30).
4. Procédé de fabrication d'un conducteur de mot (26), caractérisé en ce qu'il comprend les étapes suivantes : on fournit un substrat (20); on forme une grille sur le substrat (20); on forme une couche de siliciure de métal (28) sur la grille; et on forme une couche de silicium (30) sur la couche de siliciure de métal (28).
5. Conducteur de mot d'une mémoire vive dynamique (ou
DRAM), caractérisé en ce qu'il est fabriqué conformément au procédé de la revendication 4.
6. Procédé selon la revendication 3. caractérisé en ce qu'il comprend en outre la formation d'une couche d'oxyde de recouvrement (32) sur la couche de silicium (30).
FR9800082A 1996-09-21 1998-01-07 Procede de fabrication d'un conducteur de mot Expired - Fee Related FR2773418B1 (fr)

Priority Applications (5)

Application Number Priority Date Filing Date Title
GB9624435A GB2319658B (en) 1996-09-21 1996-11-25 Method of fabricating a word line
DE19648733A DE19648733C2 (de) 1996-09-21 1996-11-25 Verfahren zur Herstellung von Wortzeilen in dynamischen Schreib-Lesespeichern
JP9011965A JPH10107034A (ja) 1996-09-21 1997-01-07 ワードラインの製造方法
NL1007868A NL1007868C2 (nl) 1996-09-21 1997-12-23 Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling.
FR9800082A FR2773418B1 (fr) 1996-09-21 1998-01-07 Procede de fabrication d'un conducteur de mot

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
TW085111565A TW316326B (en) 1996-09-21 1996-09-21 Manufacturing method of word line
GB9624435A GB2319658B (en) 1996-09-21 1996-11-25 Method of fabricating a word line
NL1007868A NL1007868C2 (nl) 1996-09-21 1997-12-23 Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling.
FR9800082A FR2773418B1 (fr) 1996-09-21 1998-01-07 Procede de fabrication d'un conducteur de mot

Publications (2)

Publication Number Publication Date
FR2773418A1 true FR2773418A1 (fr) 1999-07-09
FR2773418B1 FR2773418B1 (fr) 2002-12-06

Family

ID=27447012

Family Applications (1)

Application Number Title Priority Date Filing Date
FR9800082A Expired - Fee Related FR2773418B1 (fr) 1996-09-21 1998-01-07 Procede de fabrication d'un conducteur de mot

Country Status (5)

Country Link
JP (1) JPH10107034A (fr)
DE (1) DE19648733C2 (fr)
FR (1) FR2773418B1 (fr)
GB (1) GB2319658B (fr)
NL (1) NL1007868C2 (fr)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100290781B1 (ko) * 1998-06-30 2001-06-01 박종섭 반도체 소자 및 그 제조방법
JP2000294775A (ja) * 1999-04-07 2000-10-20 Sony Corp 半導体装置の製造方法
US7243027B2 (en) 2005-07-07 2007-07-10 Schlumberger Technology Corporation Method and system to generate deliverable files
KR100771538B1 (ko) 2005-12-14 2007-10-31 주식회사 하이닉스반도체 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263243A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp 高融点金属シリサイド配線の製造方法
JPS6376479A (ja) * 1986-09-19 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63227058A (ja) * 1987-03-17 1988-09-21 Matsushita Electronics Corp 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ
JPS63272028A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 高融点金属シリサイド膜の形成方法
US5635765A (en) * 1996-02-26 1997-06-03 Cypress Semiconductor Corporation Multi-layer gate structure

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4128670A (en) * 1977-11-11 1978-12-05 International Business Machines Corporation Fabrication method for integrated circuits with polysilicon lines having low sheet resistance
US4389257A (en) * 1981-07-30 1983-06-21 International Business Machines Corporation Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes
US4851295A (en) * 1984-03-16 1989-07-25 Genus, Inc. Low resistivity tungsten silicon composite film
JPS61276373A (ja) * 1985-05-31 1986-12-06 Nippon Texas Instr Kk 半導体装置の製造工程
JPS61296764A (ja) * 1985-06-25 1986-12-27 Mitsubishi Electric Corp 金属電極配線膜を有する半導体装置
US4690730A (en) * 1986-03-07 1987-09-01 Texas Instruments Incorporated Oxide-capped titanium silicide formation
US4737474A (en) * 1986-11-17 1988-04-12 Spectrum Cvd, Inc. Silicide to silicon bonding process
JPS63133672A (ja) * 1986-11-26 1988-06-06 Nec Corp 半導体装置
US4774201A (en) * 1988-01-07 1988-09-27 Intel Corporation Tungsten-silicide reoxidation technique using a CVD oxide cap
JPH0273669A (ja) * 1988-09-09 1990-03-13 Sony Corp 半導体装置
KR930004295B1 (ko) * 1988-12-24 1993-05-22 삼성전자 주식회사 Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법
US4981442A (en) * 1989-03-23 1991-01-01 Nippon Acchakutanshi Seizo Kabushiki Kaisha Electrical harness
US4978637A (en) * 1989-05-31 1990-12-18 Sgs-Thomson Microelectronics, Inc. Local interconnect process for integrated circuits
KR920015622A (ko) * 1991-01-31 1992-08-27 원본미기재 집적 회로의 제조방법
US5591674A (en) * 1991-12-30 1997-01-07 Lucent Technologies Inc. Integrated circuit with silicon contact to silicide
JP3067433B2 (ja) * 1992-12-04 2000-07-17 キヤノン株式会社 半導体装置の製造方法
JPH06334453A (ja) * 1993-05-25 1994-12-02 Canon Inc 増幅装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61263243A (ja) * 1985-05-17 1986-11-21 Matsushita Electronics Corp 高融点金属シリサイド配線の製造方法
JPS6376479A (ja) * 1986-09-19 1988-04-06 Oki Electric Ind Co Ltd 半導体装置の製造方法
JPS63227058A (ja) * 1987-03-17 1988-09-21 Matsushita Electronics Corp 高融点金属シリサイドゲ−トｍｏｓ電界効果トランジスタ
JPS63272028A (ja) * 1987-04-30 1988-11-09 Oki Electric Ind Co Ltd 高融点金属シリサイド膜の形成方法
US5635765A (en) * 1996-02-26 1997-06-03 Cypress Semiconductor Corporation Multi-layer gate structure

Non-Patent Citations (4)

* Cited by examiner, † Cited by third party
Title
PATENT ABSTRACTS OF JAPAN vol. 011, no. 117 (E - 498) 11 April 1987 (1987-04-11) *
PATENT ABSTRACTS OF JAPAN vol. 012, no. 308 (E - 647) 22 August 1988 (1988-08-22) *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 023 (E - 705) 19 January 1989 (1989-01-19) *
PATENT ABSTRACTS OF JAPAN vol. 013, no. 097 (E - 723) 7 March 1989 (1989-03-07) *

Also Published As

Publication number Publication date
DE19648733C2 (de) 2002-11-07
JPH10107034A (ja) 1998-04-24
DE19648733A1 (de) 1998-04-16
NL1007868C2 (nl) 1999-06-24
FR2773418B1 (fr) 2002-12-06
GB9624435D0 (en) 1997-01-15
GB2319658B (en) 2001-08-22
GB2319658A (en) 1998-05-27

Similar Documents

Publication Publication Date Title
EP0002165B1 (fr) Procédé de fabrication d'une structure de conducteurs et application aux transistors à effet de champ
EP0143700B1 (fr) Procédé de fabrication de circuit intégré avec connexions de siliciure de tantale et circuit intégré réalisé selon ce procédé
US6806573B2 (en) Low angle, low energy physical vapor deposition of alloys
JP3177228B2 (ja) 導体のための超薄単一相障壁層およびその製法
EP0325808B1 (fr) Procédé pour établir une structure d'interconnexion électrique sur un dispositif semiconducteur au silicium
KR930003243A (ko) (111) 결정방향을 가지는 질화티타늄 방벽층을 형성시키는 방법
FR2774809A1 (fr) Structure de couches barriere comportant deux couches et procede de fabrication
JP2002524872A (ja) 拡散バリアー層及びその製造方法
US5963828A (en) Method for tungsten nucleation from WF6 using titanium as a reducing agent
Fischer et al. Study of Ta–Si–N thin films for use as barrier layer in copper metallizations
EP0490761A1 (fr) Procédé de réalisation d'une barrière de diffusion électriquement conductrice à l'interface métal/silicium d'un transistor MOS et transistor correspondant
EP0362081B1 (fr) Procédé de formation autoalignée de siliciure de tungstène
US6593616B2 (en) Buried bit line memory circuitry
FR2773418A1 (fr) Procede de fabrication d'un conducteur de mot
EP0900859B1 (fr) Procédé de dépôt d'une couche diélectric de Ta205
US6103606A (en) Method of fabricating a word line
US4954852A (en) Sputtered metallic silicide gate for GaAs integrated circuits
US6344281B1 (en) Aluminum metallization method and product
EP0206929A1 (fr) Procédé de fabrication d'un circuit intégré et notamment d'une mémoire eprom comportant deux composants distincts isolés électriquement
EP0904599B1 (fr) PROCEDE DE GRAVURE DE LA GRILLE EN TECHNOLOGIE MOS UTILISANT UN MASQUE DUR A BASE DE SiON
JP2782600B2 (ja) ２層構造の銅拡散防止膜の形成方法
US6107195A (en) Method for depositing a low-resistivity titanium-oxynitride (TiON) film that provides for good texture of a subsequently deposited conductor layer
EP0279752B1 (fr) Procédé de formation de trous de passage métallisés de hauteurs inégales
EP4006997B1 (fr) Procédé de réalisation d'un dispositif quantique
FR2664096A1 (fr) Procede de metallisation pour dispositif a semi-conducteur utilisant du nitrure de titane amorphe.

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140930