NL1007868C2 - Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. - Google Patents
Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. Download PDFInfo
- Publication number
- NL1007868C2 NL1007868C2 NL1007868A NL1007868A NL1007868C2 NL 1007868 C2 NL1007868 C2 NL 1007868C2 NL 1007868 A NL1007868 A NL 1007868A NL 1007868 A NL1007868 A NL 1007868A NL 1007868 C2 NL1007868 C2 NL 1007868C2
- Authority
- NL
- Netherlands
- Prior art keywords
- layer
- word line
- silicon
- gate
- metal silicide
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
- H10W20/064—Manufacture or treatment of conductive parts of the interconnections by modifying the conductivity of conductive parts, e.g. by alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D64/00—Electrodes of devices having potential barriers
- H10D64/01—Manufacture or treatment
- H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
- H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
- H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
- H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
- H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
- H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
Description
Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling.
De onderhavige uitvinding heeft betrekking op een werkwijze voor het vervaardigen van een woordregel met hierop een isolerende laag in een halfgeleider-geïntegreerde schakeling (IC), in het bijzonder een dynamisch random access-geheugen (DRAM). In een verder aspect heeft de uitvinding 5 betrekking op een met de werkwijze verkregen halfgeleider-geïntegreerde schakeling (IC).
Om het oppervlaktegebied van een condensator voor dynamisch random access geheugen (DRAM) te maximaliseren, wordt de condensator gewoonlijk over woordregels gevormd.
10 Echter, aangezien de woordregels en de opslagcellen beide geleidende lagen zijn, is een isolerende laag daartussen noodzakelijk. Wijd en zijd worden zowel siliciumoxide als siliciumnitride als isolerende lagen toegepast. Echter, het gebruik van siliciumnitride veroorzaakt een mogelijk span-15 ningseffect op de ermee samenhangende transistorpoort en veroorzaakt ook moeilijkheden bij het vormen van het patroon van de poort. Derhalve wordt als materiaal voor deze toepassing meestal siliciumoxide gebruikt. Vaak wordt afzetten gebruikt om een siliciumoxide (dekoxide)laag te vormen, in het bijzon-20 der geniet lage druk chemische dampafzetting (LPCVD) bij 700°C de voorkeur vanwege de doelmatigheid ervan. Hierna wordt een conventionele werkwijze beschreven voor het vormen van een woordregel gebruikt bij DRAM-fabricage.
Thans wordt verwezen naar figuur IA, alwaar een sub-25 straat 10 met een poortlaag 14 en een woordregel 16 is verschaft . Vervolgens wordt een vuurvaste wolframsilicide (WSi2)laag 18 op de woordregel 16, uit polysilicicum-materiaal, gevormd. Deze aanpak vermindert de verbindings-weerstand. De van belang zijnde siliciden kunnen met behulp 30 van drie basistechnieken worden gevormd, welke elk een afzetting omvatten gevolgd door een thermische stap om het sili-cide 18 te vormen: 1) afzetten van zuiver wolfram op de polysiliciumlaag 16; 1007868 2 2) gelijktijdige opdamping van silicium en wolfram uit twee bronnen (co-evaporatie); en 3) afzetten van wolframsilicide door middel van verstuiven, hetzij vanaf een samengesteld doel, of door co- 5 verstuiven of -laagvorming.
Thans wordt verwezen naar figuur 1B, waar een isolerende laag 20 moet worden gevormd op het oppervlak van de wolframsilicidelaag 18 om de wolframsilicidelaag 18 van de daarna afgezette lagen te isoleren. Door middel van damp af-10 gezet siliciumoxide en siliciumnitride kunnen voor deze toepassing worden gebruikt, maar een siliciumoxidelaag 20 gevormd door middel van LPCVD bij 700°C verschaft in het algemeen betere materiaaleigenschappen en geniet derhalve de voorkeur. De gevormde oxidelaag 20 moet stabiel zijn en ge-15 schikte elektrische en fysische eigenschappen vertonen. Echter, in de praktijk wordt het oppervlak van de siliciumsili-cidelaag 18 in aanwezigheid van zuurstof en bij een hoge temperatuur, zoals 700°C, gemakkelijk omgezet tot wolframoxide. Ofschoon het wolframoxide aanvankelijk vluchtig is, is het 20 onvermijdelijk dat het op het bovenste oppervlak van de wolframsilicidelaag 18 blijft nadat de dekoxidelaag 20 is afgezet vanwege de efficiëntie van het afzettingsproces. Derhalve is het onvermijdelijk dat de ongewenste wolframoxide (W03)laag 22 onder de siliciumoxidelaag 20 wordt gevormd. Met 25 andere woorden, de wolframoxidelaag 22 wordt gevormd tussen de wolframsilicidelaag 18 en de siliciumoxidelaag 20. Bovendien is de wolframoxidelaag 22 niet glad, met een aantal concave en covexe gebieden, als gevolg waarvan het oppervlak van de siliciumoxidelaag 20 eveneens ruw is. Een ander effect dat 30 kan worden waargenomen is dat de polysiliciumlaag 16 dikker wordt, terwijl, in tegenstelling daarmee, de wolframsilicidelaag 18 dunner wordt. De hierboven genoemde ongewenste effecten maken het vormen van een woordregel 16 patroon vrij moeilijk.
35 Het is derhalve een doel van de uitvinding om een werkwijze te verschaffen voor het vervaardigen van een woordregel om de hierboven genoemde problemen op te heffen.
De bovenstaande doelen worden volgens de uitvinding bereikt door het verschaffen van een nieuwe werkwijze voor 1Q07868 3 het vervaardigen van een woordregel, welke werkwijze de stappen omvat van: het verschaffen van een substraat; het vormen van een poort op het substraat; het vormen van een woordregel uit polysilicium op de poort; het vormen van een metaalsili-5 cidelaag op de woordregel; het op de metaalsilicidelaag vormen van een tussenlaag gekozen uit de groep bestaande uit een metaalsilicidelaag die rijk is aan silicium, en een zuivere siliciumlaag; en het vormen van een dekoxidelaag op de tussenlaag.
10 Opgemerkt wordt dat uit de Amerikaanse octrooipubli- katie US-A-5 635 765 bekend is om een tweede metaalsilicidelaag die rijk is aan silicium, aan te brengen op een op een poortoxidelaag gevormde eerste metaalsilicidelaag. Het betreft hier echter het vormen van een meerlaags poortstruc-15 tuur, en niet het vervaardigen van een woordregel tussen een poort en een dekoxidelaag. De Japanse octrooipublikaties JP-A-61 263 243 en JP-A-63 272 028 beschrijven het vormen van een siliciumrijke derde metaalsilicidelaag op een tweede metaalsilicidelaag die op een eerste metaalsilicidelaag is aan-20 gebracht. Ook deze publikaties betreffen echter niet het vervaardigen van een woordregel tussen een poort en een dekoxidelaag .
Voorts wordt opgemerkt dat uit de Japanse octrooipublikaties JP-A-63 076 479 en JP-A-63 227 058 bekend is om een 25 siliciumlaag aan te brengen op een op een poort gevormde metaalsilicidelaag. Deze publikaties hebben echter eveneens geen betrekking op het vervaardigen van een woordregel tussen een poort en een dekoxidelaag.
Andere doelen, kenmerken en voordelen van de uitvin-30 dig zullen duidelijk worden uit de volgende gedetailleerde beschrijving van niet-beperkende voorkeursuitvoeringen, onder verwijzing naar de bijgaande tekening waarin: - figuren IA en 1B dwarsdoorsneden betreffen en een conventionele werkwijze (volgens de stand van de techniek) voor 35 het vervaardigen van een woordregel uitbeelden; en - figuren 2A tot 2B dwarsdoorsneden weergeven welke de werkwijze een voorkeursuitvoering van een werkwijze voor het vervaardigen van een woordregel volgens de uitvinding uitbeelden .
1007868 4
Een voorbeelduitvoeringsvorm van de uitvinding zal thans in detail worden beschreven onder verwijzing naar de bijgaande tekening.
Thans wordt verwezen naar figuur 2A, waar een sub-5 straat 20 met een poort-oxidelaag 24 en een polysilicium woordregel 26 is verschaft. Een vuurvaste metaalsilicidelaag 28, bij voorkeur wolframsilieide, wordt vervolgens op de woordregel 26 gevormd. Aangezien de tot hier beschreven ver-vaardigingsstappen bij terzakekundigen bekend zijn, is het 10 niet nodig ze in detail te beschrijven. Vervolgens wordt een siliciumrijke metaalsilicide-, of zelfs een zuivere silicium-laag 30 op het bovenoppervlak van de metaalsilicidelaag 28 gevormd. Laag 30 heeft derhalve een hogere concentratie silicium dan de laag 28. De siliciumrijke metaalsilicidelaag 30 15 is bij voorkeur een wolframsilicidelaag die door chemische dampafzetting met behulp van de reactanten siliciumchloride (SiC^I^) en wolframfluoride (WFg) is gevormd. Wolframfluori-de is een corrosief gas met een relatief hoge dichtheid, en een matig hoge dampdruk bij kamertemperatuur. Een commercieel 20 koude-wandsysteem is met succes gebruikt voor wolframsilicide depositie. Siliciumchloride en wolframfluoride kunnen, bijvoorbeeld, aanwezig zijn in de verhouding van 1:1.
Thans wordt verwezen naar figuur 2B, waaraan dek-oxidelaag 32 vervolgens wordt aangebracht op het bovenopper-25 vlak van de siliciumrijke wolframsilicide of zuivere silici-umlaag 30. Met deze werkwijze is gevonden dat er geen nadelige vorming van wolframoxide plaatsvindt, waardoor het vormen van het woordregelpatroon minder moeilijk wordt. Verder kan het oppervlak van de oxidelaag 32 vlak worden gehouden. Bo-30 vendien zal het verwerken van een woordregel volgens de hierboven beschreven voorkeursuitvoering van de uitvinding de dikte van de poort, polysiliciumlaag 26, of de metaalsilici-umlaag 28 niet veranderen.
Ofschoon de uitvinding bij wijze van voorbeeld en in 35 termen van een voorkeursuitvoeringsvorm is beschreven, is het duidelijk dat de uitvinding niet tot één bepaalde uitvoeringsvorm beperkt is. Integendeel, de uitvinding dekt uiteenlopende modificaties, overeenkomstige opstellingen en werkwijzen. Derhalve dient het kader van de bijgaande conclusies 1007868 5 overeenkomstig de ruimste interpretatie te zijn, teneinde al dergelijke modificaties, overeenkomstige opstellingen en werkwijzen te dekken.
1007868
Claims (2)
1. Werkwijze voor het vervaardigen van een woordre-gel met hierop een isolerende laag in een halfgeleider-geïntegreerde schakeling (IC) in het bijzonder een dynamisch random access-geheugen (DRAM), welke werkwijze de stappen 5 omvat van: - het verschaffen van een substraat; - het vormen van een poort op het substraat; - het vormen van een woordregel op de poort; - het vormen van een metaalsilicidelaag op de woordregel; 10. het op de metaalsilicidelaag vormen van een tussenlaag gekozen uit de groep bestaande uit een metaalsilicidelaag die rijk is aan silicium, en een zuivere siliciumlaag; en - het vormen van een dekoxidelaag op de tussenlaag.
2. Halfgeleider-geïntegreerde schakeling (IC), in 15 het bijzonder een dynamisch random access-geheugen (DRAM), voorzien van een woordregel met hierop een isolerende laag, welke halfgeleider-geïntegreerde schakeling omvat: - een substraat; - een poort op het substraat; 20. een woordregel op de poort; - een metaalsilicidelaag op de woordregel; - een op de metaalsilicidelaag gevormde tussenlaag gekozen uit de groep bestaande uit een metaalsilicidelaag die rijk is aan silicium, en een zuivere siliciumlaag; en 25. een dekoxidelaag op de tussenlaag. 1007868
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| GB9624435A GB2319658B (en) | 1996-09-21 | 1996-11-25 | Method of fabricating a word line |
| DE19648733A DE19648733C2 (de) | 1996-09-21 | 1996-11-25 | Verfahren zur Herstellung von Wortzeilen in dynamischen Schreib-Lesespeichern |
| JP9011965A JPH10107034A (ja) | 1996-09-21 | 1997-01-07 | ワードラインの製造方法 |
| NL1007868A NL1007868C2 (nl) | 1996-09-21 | 1997-12-23 | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. |
| FR9800082A FR2773418B1 (fr) | 1996-09-21 | 1998-01-07 | Procede de fabrication d'un conducteur de mot |
Applications Claiming Priority (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW85111565 | 1996-09-21 | ||
| TW085111565A TW316326B (en) | 1996-09-21 | 1996-09-21 | Manufacturing method of word line |
| GB9624435A GB2319658B (en) | 1996-09-21 | 1996-11-25 | Method of fabricating a word line |
| GB9624435 | 1996-11-25 | ||
| NL1007868 | 1997-12-23 | ||
| NL1007868A NL1007868C2 (nl) | 1996-09-21 | 1997-12-23 | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. |
| FR9800082A FR2773418B1 (fr) | 1996-09-21 | 1998-01-07 | Procede de fabrication d'un conducteur de mot |
| FR9800082 | 1998-01-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| NL1007868C2 true NL1007868C2 (nl) | 1999-06-24 |
Family
ID=27447012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| NL1007868A NL1007868C2 (nl) | 1996-09-21 | 1997-12-23 | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. |
Country Status (5)
| Country | Link |
|---|---|
| JP (1) | JPH10107034A (nl) |
| DE (1) | DE19648733C2 (nl) |
| FR (1) | FR2773418B1 (nl) |
| GB (1) | GB2319658B (nl) |
| NL (1) | NL1007868C2 (nl) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100290781B1 (ko) * | 1998-06-30 | 2001-06-01 | 박종섭 | 반도체 소자 및 그 제조방법 |
| JP2000294775A (ja) * | 1999-04-07 | 2000-10-20 | Sony Corp | 半導体装置の製造方法 |
| US7243027B2 (en) | 2005-07-07 | 2007-07-10 | Schlumberger Technology Corporation | Method and system to generate deliverable files |
| KR100771538B1 (ko) | 2005-12-14 | 2007-10-31 | 주식회사 하이닉스반도체 | 낮은 저항의 텅스텐-폴리사이드 게이트 및 리세스채널을갖는 반도체소자의 제조방법 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263243A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electronics Corp | 高融点金属シリサイド配線の製造方法 |
| JPS6376479A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63227058A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electronics Corp | 高融点金属シリサイドゲ−トmos電界効果トランジスタ |
| JPS63272028A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 高融点金属シリサイド膜の形成方法 |
| US5635765A (en) * | 1996-02-26 | 1997-06-03 | Cypress Semiconductor Corporation | Multi-layer gate structure |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4128670A (en) * | 1977-11-11 | 1978-12-05 | International Business Machines Corporation | Fabrication method for integrated circuits with polysilicon lines having low sheet resistance |
| US4389257A (en) * | 1981-07-30 | 1983-06-21 | International Business Machines Corporation | Fabrication method for high conductivity, void-free polysilicon-silicide integrated circuit electrodes |
| US4851295A (en) * | 1984-03-16 | 1989-07-25 | Genus, Inc. | Low resistivity tungsten silicon composite film |
| JPS61276373A (ja) * | 1985-05-31 | 1986-12-06 | Nippon Texas Instr Kk | 半導体装置の製造工程 |
| JPS61296764A (ja) * | 1985-06-25 | 1986-12-27 | Mitsubishi Electric Corp | 金属電極配線膜を有する半導体装置 |
| US4690730A (en) * | 1986-03-07 | 1987-09-01 | Texas Instruments Incorporated | Oxide-capped titanium silicide formation |
| US4737474A (en) * | 1986-11-17 | 1988-04-12 | Spectrum Cvd, Inc. | Silicide to silicon bonding process |
| JPS63133672A (ja) * | 1986-11-26 | 1988-06-06 | Nec Corp | 半導体装置 |
| US4774201A (en) * | 1988-01-07 | 1988-09-27 | Intel Corporation | Tungsten-silicide reoxidation technique using a CVD oxide cap |
| JPH0273669A (ja) * | 1988-09-09 | 1990-03-13 | Sony Corp | 半導体装置 |
| KR930004295B1 (ko) * | 1988-12-24 | 1993-05-22 | 삼성전자 주식회사 | Vlsi 장치의 n+ 및 p+ 저항영역에 저저항 접속방법 |
| US4981442A (en) * | 1989-03-23 | 1991-01-01 | Nippon Acchakutanshi Seizo Kabushiki Kaisha | Electrical harness |
| US4978637A (en) * | 1989-05-31 | 1990-12-18 | Sgs-Thomson Microelectronics, Inc. | Local interconnect process for integrated circuits |
| KR920015622A (ko) * | 1991-01-31 | 1992-08-27 | 원본미기재 | 집적 회로의 제조방법 |
| US5591674A (en) * | 1991-12-30 | 1997-01-07 | Lucent Technologies Inc. | Integrated circuit with silicon contact to silicide |
| JP3067433B2 (ja) * | 1992-12-04 | 2000-07-17 | キヤノン株式会社 | 半導体装置の製造方法 |
| JPH06334453A (ja) * | 1993-05-25 | 1994-12-02 | Canon Inc | 増幅装置 |
-
1996
- 1996-11-25 GB GB9624435A patent/GB2319658B/en not_active Expired - Fee Related
- 1996-11-25 DE DE19648733A patent/DE19648733C2/de not_active Expired - Fee Related
-
1997
- 1997-01-07 JP JP9011965A patent/JPH10107034A/ja active Pending
- 1997-12-23 NL NL1007868A patent/NL1007868C2/nl not_active IP Right Cessation
-
1998
- 1998-01-07 FR FR9800082A patent/FR2773418B1/fr not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61263243A (ja) * | 1985-05-17 | 1986-11-21 | Matsushita Electronics Corp | 高融点金属シリサイド配線の製造方法 |
| JPS6376479A (ja) * | 1986-09-19 | 1988-04-06 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
| JPS63227058A (ja) * | 1987-03-17 | 1988-09-21 | Matsushita Electronics Corp | 高融点金属シリサイドゲ−トmos電界効果トランジスタ |
| JPS63272028A (ja) * | 1987-04-30 | 1988-11-09 | Oki Electric Ind Co Ltd | 高融点金属シリサイド膜の形成方法 |
| US5635765A (en) * | 1996-02-26 | 1997-06-03 | Cypress Semiconductor Corporation | Multi-layer gate structure |
Non-Patent Citations (4)
| Title |
|---|
| PATENT ABSTRACTS OF JAPAN vol. 011, no. 117 (E - 498) 11 April 1987 (1987-04-11) * |
| PATENT ABSTRACTS OF JAPAN vol. 012, no. 308 (E - 647) 22 August 1988 (1988-08-22) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 023 (E - 705) 19 January 1989 (1989-01-19) * |
| PATENT ABSTRACTS OF JAPAN vol. 013, no. 097 (E - 723) 7 March 1989 (1989-03-07) * |
Also Published As
| Publication number | Publication date |
|---|---|
| DE19648733C2 (de) | 2002-11-07 |
| GB2319658B (en) | 2001-08-22 |
| GB2319658A (en) | 1998-05-27 |
| FR2773418B1 (fr) | 2002-12-06 |
| DE19648733A1 (de) | 1998-04-16 |
| GB9624435D0 (en) | 1997-01-15 |
| FR2773418A1 (fr) | 1999-07-09 |
| JPH10107034A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6580111B2 (en) | Metal-insulator-metal capacitor | |
| KR100441190B1 (ko) | 확산 배리어층 및 그의 제조 방법 | |
| US5691235A (en) | Method of depositing tungsten nitride using a source gas comprising silicon | |
| US5977581A (en) | Dielectric material and process to create same | |
| KR100390952B1 (ko) | 커패시터 제조 방법 | |
| US20030073283A1 (en) | Method for increasing the capacitance in a storage trench and trench capacitor having increased capacitance | |
| KR970067616A (ko) | 자기 정렬 초박막층을 사용한 cvd 알루미늄의 선택적 블랭킷 증착 및 반사율 개선 방법 | |
| KR100510489B1 (ko) | 귀금속 산화막을 포함하는 층에 주름을 형성하여 집적회로 전극 및 캐패시터를 형성하는 방법, 및 그에 의하여제조되는 집적 회로 전극 및 캐패시터 | |
| NL1007868C2 (nl) | Werkwijze voor het vervaardigen van een woordregel, en hiermee verkregen geïntegreerde halfgeleiderschakeling. | |
| US6774023B1 (en) | Method of manufacturing a semiconductor device having a multilayer structure including a dual-layer silicide | |
| US20010026963A1 (en) | Method and apparatus for manufacturing semiconductor devices | |
| US8159016B2 (en) | Capacitor of a semiconductor device | |
| KR20010061151A (ko) | 반도체 소자의 전하저장 전극 형성방법 | |
| US6103606A (en) | Method of fabricating a word line | |
| KR100293713B1 (ko) | 메모리소자의 커패시터 제조방법 | |
| KR970018001A (ko) | 반도체 장치 내의 화학 증기 증착 알루미늄층의 제작 공정 | |
| US6054771A (en) | Interconnection system in a semiconductor device | |
| US6911689B2 (en) | Versatile system for chromium based diffusion barriers in electrode structures | |
| US6734100B2 (en) | Method of forming ruthenium thin film using plasma enhanced process | |
| KR100296444B1 (ko) | 워드라인제조방법 | |
| CN1067803C (zh) | 一种制造半导体集成电路字线的方法 | |
| KR102957611B1 (ko) | 박막 형성 방법, 커패시터의 제조 방법, 커패시터 및 이를 포함하는 메모리 소자 | |
| CN1189692A (zh) | 半导体器件中的互连系统 | |
| KR970072057A (ko) | 반도체 제조 공정시 입자 성장을 제어하는 방법 | |
| KR100326240B1 (ko) | 메모리소자의커패시터제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| V1 | Lapsed because of non-payment of the annual fee |
Effective date: 20140701 |