JP2000208552A - 高品質ボンディング特性の半導体製造装置 - Google Patents
高品質ボンディング特性の半導体製造装置Info
- Publication number
- JP2000208552A JP2000208552A JP11010720A JP1072099A JP2000208552A JP 2000208552 A JP2000208552 A JP 2000208552A JP 11010720 A JP11010720 A JP 11010720A JP 1072099 A JP1072099 A JP 1072099A JP 2000208552 A JP2000208552 A JP 2000208552A
- Authority
- JP
- Japan
- Prior art keywords
- bonding
- pattern
- semiconductor manufacturing
- wiring layer
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/019—Manufacture or treatment of bond pads
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/922—Bond pads being integral with underlying chip-level interconnections
- H10W72/9226—Bond pads being integral with underlying chip-level interconnections with via interconnections
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/921—Structures or relative sizes of bond pads
- H10W72/923—Bond pads having multiple stacked layers
Landscapes
- Wire Bonding (AREA)
Abstract
(57)【要約】
【課題】ボンディング条件出しを個々に実施することな
く、高品質なボンディング品質を有する、半導体処理装
置を提供する。 【解決手段】半導体のボンディング配線パターンに於い
て、最下層ボンディングパターンに抜きのパターンを具
備することで金属配線層との機械的密着性が向上でき、
ボンディング条件出しを個々に実施することなく、高品
質なボンディング品質を有する、半導体処理装置を提供
する事ができる。
く、高品質なボンディング品質を有する、半導体処理装
置を提供する。 【解決手段】半導体のボンディング配線パターンに於い
て、最下層ボンディングパターンに抜きのパターンを具
備することで金属配線層との機械的密着性が向上でき、
ボンディング条件出しを個々に実施することなく、高品
質なボンディング品質を有する、半導体処理装置を提供
する事ができる。
Description
【０００１】
【発明の属する技術分野】本発明は半導体製造方法に関
するものである。特に、ボンディング工程において、金
属配線を用いて外部に電気的接続を行う半導体装置のボ
ンディング工程を必要とする半導体装置に関するもので
ある。
するものである。特に、ボンディング工程において、金
属配線を用いて外部に電気的接続を行う半導体装置のボ
ンディング工程を必要とする半導体装置に関するもので
ある。
【０００２】
【従来の技術】近年、半導体の高集積化ならびに多層配
線化に伴い、ボンディング配線パターンの構造も酸化膜
と単一配線膜の単純な密着構造では無くなってきた。た
とえば、絶縁酸化膜に関しては平坦性を向上させる目的
でボロンや燐の不純物を含有させた材料を用い熱処理に
より平坦化を実現している。
線化に伴い、ボンディング配線パターンの構造も酸化膜
と単一配線膜の単純な密着構造では無くなってきた。た
とえば、絶縁酸化膜に関しては平坦性を向上させる目的
でボロンや燐の不純物を含有させた材料を用い熱処理に
より平坦化を実現している。
【０００３】また、配線層に関してはエレクトロマイグ
レーションあるいはコンタクト部分のスパイキング防止
として高融点金属を用いてバリアメタル化し、一方配線
表面においてはフォトリソグラヒィー工程でのハレーシ
ョン防止として高融点金属膜による反射防止膜を有する
構造を有している。
レーションあるいはコンタクト部分のスパイキング防止
として高融点金属を用いてバリアメタル化し、一方配線
表面においてはフォトリソグラヒィー工程でのハレーシ
ョン防止として高融点金属膜による反射防止膜を有する
構造を有している。
【０００４】このように近年の配線構造は種々の信頼性
向上を目的の為に構造的に複雑なものとなるばかりでな
く、材料的にも従来と比較して異種の者同士の接触とな
る構造を有している。上記の構造においてボンディング
工程を実施する場合に、従来の酸化膜（SiO2）とAL配線
の単純な構造で用いていたボンディング条件でボンディ
ングを実施した場合には、絶縁酸化膜と金属配線層の接
触部分の密着性が低下してボンディング後にその接触部
分から剥がれるという低ボンディング品質の状況が発生
する。
向上を目的の為に構造的に複雑なものとなるばかりでな
く、材料的にも従来と比較して異種の者同士の接触とな
る構造を有している。上記の構造においてボンディング
工程を実施する場合に、従来の酸化膜（SiO2）とAL配線
の単純な構造で用いていたボンディング条件でボンディ
ングを実施した場合には、絶縁酸化膜と金属配線層の接
触部分の密着性が低下してボンディング後にその接触部
分から剥がれるという低ボンディング品質の状況が発生
する。
【０００５】現在多層配線プロセスにけるボンディング
パッド部のは、いわゆる金属配線層間はいわゆるビアホ
ール構造で接続し、ボンディングのための金属配線層厚
を確保するような構造が一般的であるが、前述のような
ボンディングパッド部のボンディング品質を向上させる
ある手段は、ボンディング条件を見直し都度最適な条件
を設定しながらボンディングを実施することで対応して
いる。
パッド部のは、いわゆる金属配線層間はいわゆるビアホ
ール構造で接続し、ボンディングのための金属配線層厚
を確保するような構造が一般的であるが、前述のような
ボンディングパッド部のボンディング品質を向上させる
ある手段は、ボンディング条件を見直し都度最適な条件
を設定しながらボンディングを実施することで対応して
いる。
【０００６】
【発明が解決しようとする課題】しかしながら、従来の
半導体製造方法に於いては、ボンディング条件を都度見
つけ出す必要がありボンディング工程での加工時間が長
くなるのみでなく、ボンディング条件出しのみではボン
ディング剥がれという品質低下問題を回避することがで
きない場合があり、半導体のボンディング品質が低下す
ることが発生する。
半導体製造方法に於いては、ボンディング条件を都度見
つけ出す必要がありボンディング工程での加工時間が長
くなるのみでなく、ボンディング条件出しのみではボン
ディング剥がれという品質低下問題を回避することがで
きない場合があり、半導体のボンディング品質が低下す
ることが発生する。
【０００７】本発明はボンディング条件出しを個々に実
施することなく、高品質なボンディング品質を有する、
半導体処理装置を提供する事を目的としている。
施することなく、高品質なボンディング品質を有する、
半導体処理装置を提供する事を目的としている。
【０００８】
【課題を解決するための手段】本発明の半導体製造装置
は、ボンディング配線パターンに於いて、最下層ボンデ
ィングパターンに抜きのパターンを具備していること特
徴とする。
は、ボンディング配線パターンに於いて、最下層ボンデ
ィングパターンに抜きのパターンを具備していること特
徴とする。
【０００９】
【作用】以上説明した本発明の半導体製造装置によれ
ば、ボンディング配線パターンに於いて、最下層ボンデ
ィングパターンに抜きのパターンを具備していること
で、絶縁酸化膜とボンディング配線層との密着性が向上
される。
ば、ボンディング配線パターンに於いて、最下層ボンデ
ィングパターンに抜きのパターンを具備していること
で、絶縁酸化膜とボンディング配線層との密着性が向上
される。
【００１０】
【発明の実施の形態】本発明の半導体製造装置の実施例
を以下に示す。
を以下に示す。
【００１１】（実施例）図１に、本発明での半導体製造
装置におけるボンディングパッド部分の側面から見た断
面図を示す。また、図２に本発明である第1金属配線層
２のボンディング部分の上面図を示す。図３に従来構造
での同部分の上面図を示す。
装置におけるボンディングパッド部分の側面から見た断
面図を示す。また、図２に本発明である第1金属配線層
２のボンディング部分の上面図を示す。図３に従来構造
での同部分の上面図を示す。
【００１２】シリコン６上に第１層間絶縁膜１を形成す
る。次に前述の第１層間絶縁膜１上に第１金属配線層２
をスパッタリング技術で形成する。次に前記金属配線層
２をフォトリソグラフ技術でパターンニングする。この
パターンニングの際に用いるパッド部分のパターンを抜
きより大きな寸法のパターンを有するガラスマスを用い
る。次に第２層間絶縁膜３を形成し、続いて第２層間絶
縁膜３を金属配線層２で形成された抜きパターンより大
きな穴いわゆるビアホールができるようにパターンニン
グする。続いてドライエッチング技術を用いて第２層間
絶縁膜３をエッチングする。次に第２金属配線層４をス
パッタリング技術で形成し、前述の第２金属配線層４を
抜きのパターン無し（いわゆるべたパターン）で形成す
る。次に前述の第２金属配線層４上にパッシベーション
膜５を形成する。
る。次に前述の第１層間絶縁膜１上に第１金属配線層２
をスパッタリング技術で形成する。次に前記金属配線層
２をフォトリソグラフ技術でパターンニングする。この
パターンニングの際に用いるパッド部分のパターンを抜
きより大きな寸法のパターンを有するガラスマスを用い
る。次に第２層間絶縁膜３を形成し、続いて第２層間絶
縁膜３を金属配線層２で形成された抜きパターンより大
きな穴いわゆるビアホールができるようにパターンニン
グする。続いてドライエッチング技術を用いて第２層間
絶縁膜３をエッチングする。次に第２金属配線層４をス
パッタリング技術で形成し、前述の第２金属配線層４を
抜きのパターン無し（いわゆるべたパターン）で形成す
る。次に前述の第２金属配線層４上にパッシベーション
膜５を形成する。
【００１３】本製造の方法では、第１金属配線層２が抜
きのパターンになっていることで、次のビアホール形成
時のドライエッチング第１層間絶縁膜１にまでエッチン
グが届き、第１層間絶縁膜表面がエッチングされ金属と
の密着性が上がる状態となると共に、第１層間絶縁膜１
と第２金属配線層４が直接接触する構造となることで、
第２金属配線層４との機械的密着性が上がった状態が得
られる。
きのパターンになっていることで、次のビアホール形成
時のドライエッチング第１層間絶縁膜１にまでエッチン
グが届き、第１層間絶縁膜表面がエッチングされ金属と
の密着性が上がる状態となると共に、第１層間絶縁膜１
と第２金属配線層４が直接接触する構造となることで、
第２金属配線層４との機械的密着性が上がった状態が得
られる。
【００１４】
【発明の効果】半導体製造装置において、半導体のボン
ディング配線パターンに於いて、最下層ボンディングパ
ターンに抜きのパターンを具備することで金属配線層と
の機械的密着性が向上でき、ボンディング条件出しを個
々に実施することなく、高品質なボンディング品質を有
する、半導体処理装置を提供する事ができる。
ディング配線パターンに於いて、最下層ボンディングパ
ターンに抜きのパターンを具備することで金属配線層と
の機械的密着性が向上でき、ボンディング条件出しを個
々に実施することなく、高品質なボンディング品質を有
する、半導体処理装置を提供する事ができる。
【図１】 本発明の半導体製造装置のボンディングパッ
ド部断面図。
ド部断面図。
【図２】 本発明の半導体製造装置の第１金属配線層の
ボンディングパッド部上面図。
ボンディングパッド部上面図。
【図３】 従来の半導体製造装置の第1金属配線層のボ
ンディングパッド部上面図。
ンディングパッド部上面図。
１、第１層間絶縁膜 ２、第１金属配線層 ３、第２層間絶縁膜 ４、第２金属配線層 ５、パッシベーション膜 ６、シリコン
Claims (1)
- 【請求項１】半導体のボンディング配線パターンに於い
て、最下層ボンディングパターンに抜きのパターンを具
備することを特徴とする半導体製造装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010720A JP2000208552A (ja) | 1999-01-19 | 1999-01-19 | 高品質ボンディング特性の半導体製造装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11010720A JP2000208552A (ja) | 1999-01-19 | 1999-01-19 | 高品質ボンディング特性の半導体製造装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000208552A true JP2000208552A (ja) | 2000-07-28 |
Family
ID=11758134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11010720A Withdrawn JP2000208552A (ja) | 1999-01-19 | 1999-01-19 | 高品質ボンディング特性の半導体製造装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000208552A (ja) |
-
1999
- 1999-01-19 JP JP11010720A patent/JP2000208552A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4824803A (en) | Multilayer metallization method for integrated circuits | |
| JP3128811B2 (ja) | 半導体装置の製造方法 | |
| US5403777A (en) | Semiconductor bond pad structure and method | |
| US5559056A (en) | Method and apparatus for capping metallization layer | |
| US6818539B1 (en) | Semiconductor devices and methods of fabricating the same | |
| KR19980018795A (ko) | 반도체 장치 및 그 제조 방법 (Semiconductor Device and Method of Manufacturing the Same) | |
| US4321284A (en) | Manufacturing method for semiconductor device | |
| JP2002367956A (ja) | 半導体装置の電極パッド及びその製造方法 | |
| JPH0964050A (ja) | 半導体素子およびその製造方法 | |
| JP2515408B2 (ja) | バイポ−ラ型半導体装置 | |
| US7163884B2 (en) | Semiconductor device and fabrication method thereof | |
| JP2720480B2 (ja) | 多層配線形成法 | |
| JP2734881B2 (ja) | 半導体装置の製造方法 | |
| JPH05299418A (ja) | 半導体装置の製造方法 | |
| JPH0669154A (ja) | スル−ホ−ル構造およびその製造方法 | |
| JPH05226475A (ja) | 半導体装置の製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPH05175196A (ja) | 半導体装置の配線構造 | |
| JPH0878518A (ja) | 半導体装置の製造方法 | |
| JPS62249451A (ja) | 多層配線構造体の製造法 | |
| JPH11186269A (ja) | 半導体集積回路およびその製造方法 | |
| JPH053253A (ja) | 半導体装置の製造方法 | |
| JP2000021976A (ja) | 半導体装置の製造方法 | |
| JPH03188634A (ja) | 半導体装置 | |
| JPS6149439A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040210 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20040408 |