JP2000216352A - キャパシタ製造方法 - Google Patents
キャパシタ製造方法Info
- Publication number
- JP2000216352A JP2000216352A JP11365350A JP36535099A JP2000216352A JP 2000216352 A JP2000216352 A JP 2000216352A JP 11365350 A JP11365350 A JP 11365350A JP 36535099 A JP36535099 A JP 36535099A JP 2000216352 A JP2000216352 A JP 2000216352A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- capacitor
- tialn
- sccm
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
- H10D84/01—Manufacture or treatment
- H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
- H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
- H10D84/0144—Manufacturing their gate insulating layers
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/682—Capacitors having no potential barriers having dielectrics comprising perovskite structures
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D1/00—Resistors, capacitors or inductors
- H10D1/60—Capacitors
- H10D1/68—Capacitors having no potential barriers
- H10D1/692—Electrodes
- H10D1/696—Electrodes comprising multiple layers, e.g. comprising a barrier layer and a metal layer
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
- H10P14/40—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials
- H10P14/418—Formation of materials, e.g. in the shape of layers or pillars of conductive or resistive materials the conductive layers comprising transition metals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W20/00—Interconnections in chips, wafers or substrates
- H10W20/01—Manufacture or treatment
- H10W20/031—Manufacture or treatment of conductive parts of the interconnections
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
- Physical Vapour Deposition (AREA)
Abstract
(57)【要約】
【課題】 キャパシタの上部電極上に、優れた高温耐酸
化特性を有しかつTi拡散を効果的に抑制できるTiAlN膜
を、上部電極の拡散防止膜として用いるキャパシタ製造
方法を提供する。 【解決手段】 本発明の方法は、上部電極を構成するた
めの第２のPt膜６を有するキャパシタにおいて、第２の
Pt膜６上にTiAlN膜７（Ti1-xAlxN、x＜１）を形成する
段階を含むことを特徴とする。
化特性を有しかつTi拡散を効果的に抑制できるTiAlN膜
を、上部電極の拡散防止膜として用いるキャパシタ製造
方法を提供する。 【解決手段】 本発明の方法は、上部電極を構成するた
めの第２のPt膜６を有するキャパシタにおいて、第２の
Pt膜６上にTiAlN膜７（Ti1-xAlxN、x＜１）を形成する
段階を含むことを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は半導体素子の製造方
法に関し、特に、高密度の高速素子に適用される強誘電
率または高誘電率の誘電膜を有するキャパシタ製造方法
に関する。
法に関し、特に、高密度の高速素子に適用される強誘電
率または高誘電率の誘電膜を有するキャパシタ製造方法
に関する。
【０００２】
【従来の技術】半導体素子において強誘電体材料をキャ
パシタに用いることによって既存のDRAM素子で必要とす
るリフレッシュの限界を克服し、大容量のメモリを用い
得る素子の開発が進められてきた。そのうち、SBT（SrB
i2Ta2O9、所謂Y１）は優れた磁化率及び漏洩電流の特
性、他の強誘電体に比べて優れた疲労度の特性を有する
ので、これに対する研究が盛んに行われている。キャパ
シタを形成するためのY１の上・下部電極としては白金
（Pt）を主に使っており、蒸着及びエッチングの前後に
結晶化及び回復を行うため、８００℃程度の高温酸化雰
囲気で複数回のアニーリング工程を施すことにより、Y
１の磁化及び誘電特性を向上させている。
パシタに用いることによって既存のDRAM素子で必要とす
るリフレッシュの限界を克服し、大容量のメモリを用い
得る素子の開発が進められてきた。そのうち、SBT（SrB
i2Ta2O9、所謂Y１）は優れた磁化率及び漏洩電流の特
性、他の強誘電体に比べて優れた疲労度の特性を有する
ので、これに対する研究が盛んに行われている。キャパ
シタを形成するためのY１の上・下部電極としては白金
（Pt）を主に使っており、蒸着及びエッチングの前後に
結晶化及び回復を行うため、８００℃程度の高温酸化雰
囲気で複数回のアニーリング工程を施すことにより、Y
１の磁化及び誘電特性を向上させている。
【０００３】
【発明が解決しようとする課題】しかし、高温酸化雰囲
気に耐える拡散防止膜の不在で、キャパシタの下部電極
と基板との間を相互接続する方法としては、NPP（non−
poly plug）構造を採択している。また、キャパシタの
上部電極形成時のエッチング工程から生じるPt残留物
（residue）及び重合体の発生を減らすため、上部電極
にハード・マスクとしてTiNを適用しているが、エッチ
ング後にY１の回復のためにアニーリングする時、TiNが
酸化されてTiO2に変わる。このTiO2膜は表面が粗く、多
孔性であり、絶縁膜の特性を有するため、金属配線の接
続のためにコンタクトホールを形成する時、Pt上部電極
上のTiO2膜を完全に除去する必要がある。さらに、相互
接続配線の形成工程後のアニーリング及び洗浄の過程
で、膜のリフトが発生する等の問題がある。
気に耐える拡散防止膜の不在で、キャパシタの下部電極
と基板との間を相互接続する方法としては、NPP（non−
poly plug）構造を採択している。また、キャパシタの
上部電極形成時のエッチング工程から生じるPt残留物
（residue）及び重合体の発生を減らすため、上部電極
にハード・マスクとしてTiNを適用しているが、エッチ
ング後にY１の回復のためにアニーリングする時、TiNが
酸化されてTiO2に変わる。このTiO2膜は表面が粗く、多
孔性であり、絶縁膜の特性を有するため、金属配線の接
続のためにコンタクトホールを形成する時、Pt上部電極
上のTiO2膜を完全に除去する必要がある。さらに、相互
接続配線の形成工程後のアニーリング及び洗浄の過程
で、膜のリフトが発生する等の問題がある。
【０００４】また、金属配線の形成時、基板の活性領域
と金属配線との間のオーミック・コンタクトのため形成
されるTi膜はPt上部電極上にも形成される。このような
Ti膜において、Tiが上部電極であるPt膜の結晶粒界に沿
ってY１膜に拡散し、Y１の残留分極値及び疲労度の特性
を低下させる問題がある。それを防止するためには、キ
ャパシタの上部電極と活性領域とを接続するための金属
配線の工程を別に行う必要があるため、マスク製造工
程、蒸着工程及びエッチング工程等の追加工程が必要で
あり、全体として過程が複雑となるという不都合があ
る。
と金属配線との間のオーミック・コンタクトのため形成
されるTi膜はPt上部電極上にも形成される。このような
Ti膜において、Tiが上部電極であるPt膜の結晶粒界に沿
ってY１膜に拡散し、Y１の残留分極値及び疲労度の特性
を低下させる問題がある。それを防止するためには、キ
ャパシタの上部電極と活性領域とを接続するための金属
配線の工程を別に行う必要があるため、マスク製造工
程、蒸着工程及びエッチング工程等の追加工程が必要で
あり、全体として過程が複雑となるという不都合があ
る。
【０００５】従って、本発明の主な目的は、キャパシタ
の上部電極上に、優れた高温耐酸化特性を有し、かつ上
部電極内の結晶粒界へのTi拡散を効果的に抑制できるTi
AlN膜を、上部電極の拡散防止膜として用いるキャパシ
タ製造方法を提供することにある。
の上部電極上に、優れた高温耐酸化特性を有し、かつ上
部電極内の結晶粒界へのTi拡散を効果的に抑制できるTi
AlN膜を、上部電極の拡散防止膜として用いるキャパシ
タ製造方法を提供することにある。
【０００６】本発明の他の目的は、高密度の高速素子に
適用される強誘電率または高誘電率の誘電膜を有する半
導体素子のキャパシタ製造方法を提供することにある。
適用される強誘電率または高誘電率の誘電膜を有する半
導体素子のキャパシタ製造方法を提供することにある。
【０００７】
【課題を解決するための手段】前述の目的を達成するた
めの本発明のキャパシタ製造方法は、上部電極を構成す
るための上部Pt膜を有するキャパシタにおいて、前記上
部Pt膜上にTiAlN膜（Ti1-xAlxN、x＜１）を形成する段
階を含むことを特徴とする。
めの本発明のキャパシタ製造方法は、上部電極を構成す
るための上部Pt膜を有するキャパシタにおいて、前記上
部Pt膜上にTiAlN膜（Ti1-xAlxN、x＜１）を形成する段
階を含むことを特徴とする。
【０００８】ここで、前記キャパシタの誘電膜はSrBi2T
a2O9膜で形成することがよい。
a2O9膜で形成することがよい。
【０００９】また、前記TiAlN膜（Ti1-xAlxN、x＜１）
は、その造成がTi0.9Al0.1NないしTi 0.6Al0.4Nのターゲ
ットを利用したスパッタリング法で、３ｋＷないし１０
ｋＷの電力を印加し、半導体基板の温度は２５℃ないし
５５０℃条件下で工程ガスとして１．７×１０-7ｍ3／
ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３
０ｓｃｃｍ）のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃ
ｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５０ｓｃｃ
ｍ）のN2を注入して形成することがよい。
は、その造成がTi0.9Al0.1NないしTi 0.6Al0.4Nのターゲ
ットを利用したスパッタリング法で、３ｋＷないし１０
ｋＷの電力を印加し、半導体基板の温度は２５℃ないし
５５０℃条件下で工程ガスとして１．７×１０-7ｍ3／
ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３
０ｓｃｃｍ）のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃ
ｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５０ｓｃｃ
ｍ）のN2を注入して形成することがよい。
【００１０】さらに、本発明によると、請求項１に記載
のキャパシタ製造方法は、半導体基板上に絶縁膜を形成
する段階と、前記キャパシタの下部電極としての下部Pt
膜を前記絶縁膜上に形成する段階と、前記下部Pt膜上に
誘電膜を形成する段階と、前記誘電膜上に上部Pt膜を形
成する段階と、前記TiAlN膜、前記上部Pt膜、前記誘電
膜および前記下部Pt膜を選択的にエッチングして前記キ
ャパシタのパターンを形成する段階と、をさらに含むこ
とを特徴とする。
のキャパシタ製造方法は、半導体基板上に絶縁膜を形成
する段階と、前記キャパシタの下部電極としての下部Pt
膜を前記絶縁膜上に形成する段階と、前記下部Pt膜上に
誘電膜を形成する段階と、前記誘電膜上に上部Pt膜を形
成する段階と、前記TiAlN膜、前記上部Pt膜、前記誘電
膜および前記下部Pt膜を選択的にエッチングして前記キ
ャパシタのパターンを形成する段階と、をさらに含むこ
とを特徴とする。
【００１１】また、本発明によると、請求項１に記載の
キャパシタ製造方法は、半導体基板上に絶縁膜を形成す
る段階と、４５０℃ないし５５０℃の酸素雰囲気で熱処
理工程を行って前記絶縁膜上にTiOx膜を形成する段階
と、キャパシタの下部電極としての下部Pt膜を前記TiOx
膜上に形成する段階と、前記下部Pt膜上に誘電膜を形成
する段階と、前記誘電膜上に上部Pt膜を形成する段階
と、前記TiAlN膜、前記上部Pt膜、前記誘電膜、前記下
部Pt膜および前記TiOx膜を選択的にエッチングしてキャ
パシタのパターンを形成する段階と、をさらに含むこと
を特徴とする。
キャパシタ製造方法は、半導体基板上に絶縁膜を形成す
る段階と、４５０℃ないし５５０℃の酸素雰囲気で熱処
理工程を行って前記絶縁膜上にTiOx膜を形成する段階
と、キャパシタの下部電極としての下部Pt膜を前記TiOx
膜上に形成する段階と、前記下部Pt膜上に誘電膜を形成
する段階と、前記誘電膜上に上部Pt膜を形成する段階
と、前記TiAlN膜、前記上部Pt膜、前記誘電膜、前記下
部Pt膜および前記TiOx膜を選択的にエッチングしてキャ
パシタのパターンを形成する段階と、をさらに含むこと
を特徴とする。
【００１２】さらに、本発明によると、請求項１に記載
のキャパシタ製造方法は、半導体基板上に絶縁膜を形成
する段階と、TixAly （０．６≦x ≦０．９、０．１≦y
≦０．４）のターゲットを利用したスパッタリング法
で、３ｋＷないし１０ｋＷの電力を印加し、半導体基板
の温度は２５℃ないし５５０℃条件下で工程ガスとして
１．７×１０-7ｍ3／ｓ（１０ｓｃｃｍ）ないし５．０
×１０-7ｍ3／ｓ（３０ｓｃｃｍ）のAr、８．３×１０
-7ｍ3／ｓ（５０ｓｃｃｍ）ないし２．５×１０- 6ｍ3／
ｓ（１５０ｓｃｃｍ）のN2を注入して、前記絶縁膜上に
補充的なTiAlN膜（Ti1-xAlxN、x＜１）を形成する段階
と、前記キャパシタの下部電極としての下部Pt膜を前記
補充的なTiAlN膜上に形成する段階と、前記下部Pt膜上
に誘電膜を形成する段階と、前記誘電膜上に上部Pt膜を
形成する段階と、前記TiAlN膜、前記上部Pt膜、前記誘
電膜、前記下部Pt膜および前記補充的なTiAlN膜を選択
的にエッチングしてキャパシタのパターンを形成する段
階、をさらに含むことを特徴とする。
のキャパシタ製造方法は、半導体基板上に絶縁膜を形成
する段階と、TixAly （０．６≦x ≦０．９、０．１≦y
≦０．４）のターゲットを利用したスパッタリング法
で、３ｋＷないし１０ｋＷの電力を印加し、半導体基板
の温度は２５℃ないし５５０℃条件下で工程ガスとして
１．７×１０-7ｍ3／ｓ（１０ｓｃｃｍ）ないし５．０
×１０-7ｍ3／ｓ（３０ｓｃｃｍ）のAr、８．３×１０
-7ｍ3／ｓ（５０ｓｃｃｍ）ないし２．５×１０- 6ｍ3／
ｓ（１５０ｓｃｃｍ）のN2を注入して、前記絶縁膜上に
補充的なTiAlN膜（Ti1-xAlxN、x＜１）を形成する段階
と、前記キャパシタの下部電極としての下部Pt膜を前記
補充的なTiAlN膜上に形成する段階と、前記下部Pt膜上
に誘電膜を形成する段階と、前記誘電膜上に上部Pt膜を
形成する段階と、前記TiAlN膜、前記上部Pt膜、前記誘
電膜、前記下部Pt膜および前記補充的なTiAlN膜を選択
的にエッチングしてキャパシタのパターンを形成する段
階、をさらに含むことを特徴とする。
【００１３】前述の他の目的を達成するための本発明の
半導体キャパシタ製造方法は、また、本発明によると、
半導体素子のキャパシタ製造方法において、半導体基板
上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に
第１導電膜を形成する段階と、前記第１導電膜上に誘電
膜を形成する段階と、前記誘電膜上に第２導電膜を形成
する段階と、前記第２導電膜上にTiAlN膜（Ti1-xAlxN、
x＜１）を形成する段階と、前記TiAlN膜、前記第２導電
膜、前記誘電膜および前記第１導電膜を選択的にエッチ
ングして前記キャパシタのパターンを形成する段階と、
前記選択的なエッチングで得られたキャパシタのパター
ンを熱処理する段階と、前記熱処理したキャパシタのパ
ターン上に第２絶縁膜を形成する段階と、前記第２絶縁
膜を選択的にエッチングして前記TiAlN膜の表面に形成
されるAl2O3膜を露出させるための第１コンタクトホー
ルを形成し、前記第１絶縁膜及び前記第２絶縁膜を選択
的にエッチングして前記半導体基板の活性領域を露出さ
せるための第２コンタクトホールを形成する段階と、前
記Al2O3膜の露出された部分を除去する段階と、前記第
１及び第２コンタクトホールを通じて前記第２導電膜と
前記半導体基板とを電気的に接続する金属配線を形成す
る段階と、からなることを特徴する。
半導体キャパシタ製造方法は、また、本発明によると、
半導体素子のキャパシタ製造方法において、半導体基板
上に第１絶縁膜を形成する段階と、前記第１絶縁膜上に
第１導電膜を形成する段階と、前記第１導電膜上に誘電
膜を形成する段階と、前記誘電膜上に第２導電膜を形成
する段階と、前記第２導電膜上にTiAlN膜（Ti1-xAlxN、
x＜１）を形成する段階と、前記TiAlN膜、前記第２導電
膜、前記誘電膜および前記第１導電膜を選択的にエッチ
ングして前記キャパシタのパターンを形成する段階と、
前記選択的なエッチングで得られたキャパシタのパター
ンを熱処理する段階と、前記熱処理したキャパシタのパ
ターン上に第２絶縁膜を形成する段階と、前記第２絶縁
膜を選択的にエッチングして前記TiAlN膜の表面に形成
されるAl2O3膜を露出させるための第１コンタクトホー
ルを形成し、前記第１絶縁膜及び前記第２絶縁膜を選択
的にエッチングして前記半導体基板の活性領域を露出さ
せるための第２コンタクトホールを形成する段階と、前
記Al2O3膜の露出された部分を除去する段階と、前記第
１及び第２コンタクトホールを通じて前記第２導電膜と
前記半導体基板とを電気的に接続する金属配線を形成す
る段階と、からなることを特徴する。
【００１４】ここで、前記第１及び第２導電膜は、それ
ぞれPt膜で形成することがよい。
ぞれPt膜で形成することがよい。
【００１５】また、前記誘電膜は、SrBi2Ta2O9膜で形成
することがよい。
することがよい。
【００１６】さらに、前記TiAlN膜は、化学気相成長法
（CVD）で形成することがよい。さらに、前記TiAlN膜
は、TixAly （０．６≦x ≦０．９、０．１≦y ≦０．
４）のターゲットを利用したスパッタリング法で、３ｋ
Ｗないし１０ｋＷの電力を印加し、半導体基板の温度は
２５℃ないし５５０℃条件下で工程ガスとして１．７×
１０-7ｍ3／ｓ（１０ｓｃｃｍ）ないし５．０×１０-7
ｍ3／ｓ（３０ｓｃｃｍ）のAr、８．３×１０-7ｍ3／ｓ
（５０ｓｃｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５
０ｓｃｃｍ）のN2を注入して形成することが好ましい。
（CVD）で形成することがよい。さらに、前記TiAlN膜
は、TixAly （０．６≦x ≦０．９、０．１≦y ≦０．
４）のターゲットを利用したスパッタリング法で、３ｋ
Ｗないし１０ｋＷの電力を印加し、半導体基板の温度は
２５℃ないし５５０℃条件下で工程ガスとして１．７×
１０-7ｍ3／ｓ（１０ｓｃｃｍ）ないし５．０×１０-7
ｍ3／ｓ（３０ｓｃｃｍ）のAr、８．３×１０-7ｍ3／ｓ
（５０ｓｃｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５
０ｓｃｃｍ）のN2を注入して形成することが好ましい。
【００１７】さらに、前記Al2O3膜の露出部分は、反応
性イオンのエッチングで除去されて、前記TiAlN膜を露
出させることがよい。
性イオンのエッチングで除去されて、前記TiAlN膜を露
出させることがよい。
【００１８】また、前記露出されたAl2O3膜は、希釈さ
れたHFと緩衝酸化エッチング剤（BOE）とが１００：１
ないし５００：１の比率で混合された溶液を用いたウェ
ットエッチングで除去することがよい。
れたHFと緩衝酸化エッチング剤（BOE）とが１００：１
ないし５００：１の比率で混合された溶液を用いたウェ
ットエッチングで除去することがよい。
【００１９】また、前記第１導電膜と前記第１絶縁膜と
の間の接着力を向上させるために４５０℃ないし５５０
℃の酸素雰囲気で熱処理工程を行うことによって、前記
第１絶縁膜上にTiOx膜を形成することが好ましい。
の間の接着力を向上させるために４５０℃ないし５５０
℃の酸素雰囲気で熱処理工程を行うことによって、前記
第１絶縁膜上にTiOx膜を形成することが好ましい。
【００２０】さらに、前記第１導電膜と前記第１絶縁膜
との間の接着力を向上させるためにTixAly（０．６≦x
≦０．９、０．１≦y≦０．４）のターゲットを利用し
たスパッタリング法で、３ｋＷないし１０ｋＷの電力を
印加し、半導体基板の温度は２５℃ないし５５０℃条件
下で工程ガスとして１．７×１０-7ｍ3／ｓ（１０ｓｃ
ｃｍ）ないし５．０×１０-7ｍ3／ｓ（３０ｓｃｃｍ）
のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃｃｍ）ないし
２．５×１０-6ｍ3／ｓ（１５０ｓｃｃｍ）のN2を注入
して、前記第１の縁膜上に補充的なTiAlN膜（Ti1-xAl
xN、x＜１）を形成することが好ましい。
との間の接着力を向上させるためにTixAly（０．６≦x
≦０．９、０．１≦y≦０．４）のターゲットを利用し
たスパッタリング法で、３ｋＷないし１０ｋＷの電力を
印加し、半導体基板の温度は２５℃ないし５５０℃条件
下で工程ガスとして１．７×１０-7ｍ3／ｓ（１０ｓｃ
ｃｍ）ないし５．０×１０-7ｍ3／ｓ（３０ｓｃｃｍ）
のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃｃｍ）ないし
２．５×１０-6ｍ3／ｓ（１５０ｓｃｃｍ）のN2を注入
して、前記第１の縁膜上に補充的なTiAlN膜（Ti1-xAl
xN、x＜１）を形成することが好ましい。
【００２１】
【発明の実施の形態】以下、本発明の一実施の形態によ
るキャパシタ製造方法について図１ないし図４を参照し
て説明する。
るキャパシタ製造方法について図１ないし図４を参照し
て説明する。
【００２２】まず、図１に示すように、活性領域２及び
ワード・ライン（図示せず）の形成が完了したシリコン
基板１上に第１層間絶縁膜３を形成し、第１層間絶縁膜
３上においてキャパシタの下部電極に第１のPt膜４、Y
１膜５を蒸着し、キャパシタの上部電極に第２のPt膜６
を蒸着し、第２のPt膜６上にTiAlN（Ti1-xAlxN）膜７を
形成する。
ワード・ライン（図示せず）の形成が完了したシリコン
基板１上に第１層間絶縁膜３を形成し、第１層間絶縁膜
３上においてキャパシタの下部電極に第１のPt膜４、Y
１膜５を蒸着し、キャパシタの上部電極に第２のPt膜６
を蒸着し、第２のPt膜６上にTiAlN（Ti1-xAlxN）膜７を
形成する。
【００２３】上記第１のPt膜４及び第２のPt膜６は、ス
パッタリング法または電子ビーム蒸着法を用いて、１０
０ｎｍ（１０００Å）ないし３００ｎｍ（３０００Å）
の厚さで形成する。
パッタリング法または電子ビーム蒸着法を用いて、１０
０ｎｍ（１０００Å）ないし３００ｎｍ（３０００Å）
の厚さで形成する。
【００２４】上記Y１膜５は、スピン・オン（spin−o
n）または化学気相成長法（CVD）を用いて、１００ｎｍ
（１０００Å）ないし４００ｎｍ（４０００Å）の厚さ
で形成する。Y１膜５の形成後に、Y１膜５を結晶化する
ために、RTA（Rapid Thermal Annealing）または炉内ア
ニーリング（furnace Annealing）を、５００℃ないし
９００℃の酸素雰囲気で３０分ないし２時間行う。
n）または化学気相成長法（CVD）を用いて、１００ｎｍ
（１０００Å）ないし４００ｎｍ（４０００Å）の厚さ
で形成する。Y１膜５の形成後に、Y１膜５を結晶化する
ために、RTA（Rapid Thermal Annealing）または炉内ア
ニーリング（furnace Annealing）を、５００℃ないし
９００℃の酸素雰囲気で３０分ないし２時間行う。
【００２５】TiAlN膜７はスパッタリング法または化学
気相成長法を用いて、１０ｎｍ（１００Å）ないし１０
０ｎｍ（１０００Å）の厚さで形成する。ここで、Ti
1-xAlxN膜のｘは０．１０ないし０．４０とする。TiAlN
膜７をスパッタリング法で形成する時に用いられるTiAl
ターゲットの組成はTi0.9Al0.1ないしTi0.6Al0.4とし、
電力は３ｋＷないし１０ｋＷ、基板の温度は２５℃ない
し５５０℃とし、ヒーティングのArは１．７×１０-7ｍ
3／ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ
（３０ｓｃｃｍ）、工程ガスでは１．７×１０-7ｍ3／
ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３
０ｓｃｃｍ）のAr、及び８．３×１０-7ｍ3／ｓ（５０
ｓｃｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５０ｓｃ
ｃｍ）のN2を注入する。
気相成長法を用いて、１０ｎｍ（１００Å）ないし１０
０ｎｍ（１０００Å）の厚さで形成する。ここで、Ti
1-xAlxN膜のｘは０．１０ないし０．４０とする。TiAlN
膜７をスパッタリング法で形成する時に用いられるTiAl
ターゲットの組成はTi0.9Al0.1ないしTi0.6Al0.4とし、
電力は３ｋＷないし１０ｋＷ、基板の温度は２５℃ない
し５５０℃とし、ヒーティングのArは１．７×１０-7ｍ
3／ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ
（３０ｓｃｃｍ）、工程ガスでは１．７×１０-7ｍ3／
ｓ（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３
０ｓｃｃｍ）のAr、及び８．３×１０-7ｍ3／ｓ（５０
ｓｃｃｍ）ないし２．５×１０-6ｍ3／ｓ（１５０ｓｃ
ｃｍ）のN2を注入する。
【００２６】次に、図２に示したように、第２のPt膜
６、Y１膜５及び第１のPt膜４を選択的にエッチングし
てキャパシタを形成し、Y１膜５の回復のためのアニー
リング工程を行う。この際、TiAlN膜７の表面にAl2O3膜
８が形成される。
６、Y１膜５及び第１のPt膜４を選択的にエッチングし
てキャパシタを形成し、Y１膜５の回復のためのアニー
リング工程を行う。この際、TiAlN膜７の表面にAl2O3膜
８が形成される。
【００２７】続いて、図３に示したように、キャパシタ
の形成が完了した全体構造上に第２層間絶縁膜９を形成
し、第２層間絶縁膜９を選択的にエッチングすることに
よって、Al2O3膜８を露出させる第１のコンタクトホー
ル１１ａを形成し、第２層間絶縁膜９及び第１層間絶縁
膜３を選択して、活性領域２を露出させる第２のコンタ
クトホール１１ｂを形成する。続いて、第１のコンタク
トホール１１ａの底に露出されたAl2O3膜８を反応性イ
オンエッチングなどのドライエッチング法、または希釈
された緩衝酸化エッチング剤（BOE）が１００：１ない
し５００：１で混合された溶液を用いたウェットエッチ
ング法で除去することによって、TiAlN膜７を露出させ
る。
の形成が完了した全体構造上に第２層間絶縁膜９を形成
し、第２層間絶縁膜９を選択的にエッチングすることに
よって、Al2O3膜８を露出させる第１のコンタクトホー
ル１１ａを形成し、第２層間絶縁膜９及び第１層間絶縁
膜３を選択して、活性領域２を露出させる第２のコンタ
クトホール１１ｂを形成する。続いて、第１のコンタク
トホール１１ａの底に露出されたAl2O3膜８を反応性イ
オンエッチングなどのドライエッチング法、または希釈
された緩衝酸化エッチング剤（BOE）が１００：１ない
し５００：１で混合された溶液を用いたウェットエッチ
ング法で除去することによって、TiAlN膜７を露出させ
る。
【００２８】その後、各々３００Åなし７００Åの厚さ
を有するTi膜とTiN膜とからなる拡散防止膜（不図示）
を図３の構造上に形成する。続いて、拡散防止膜を選択
的にエッチングして、図４に示したように活性領域２と
第２のPt膜６上のTiAlN膜７を接続する金属配線１０を
形成する。
を有するTi膜とTiN膜とからなる拡散防止膜（不図示）
を図３の構造上に形成する。続いて、拡散防止膜を選択
的にエッチングして、図４に示したように活性領域２と
第２のPt膜６上のTiAlN膜７を接続する金属配線１０を
形成する。
【００２９】本発明の他の実施形態においては、図５に
示したように第１のPt膜４を形成する前に、第１のPt膜
４と第１層間絶縁膜３との間の接着力を向上させるため
Ti膜１２を蒸着し、４５０℃ないし５５０℃の酸化雰囲
気で急速熱処理（RTA）や炉内アニーリングを実施してT
iOxを形成してもよい。または、第１のPt膜４を形成す
る前に、第１のPt膜４と第１層間絶縁膜３との間の接着
力を向上させるためにTiAlNを使うことができ、この
際、TiAlNの形成条件は前述したTiAlN膜７の形成条件と
同様である。
示したように第１のPt膜４を形成する前に、第１のPt膜
４と第１層間絶縁膜３との間の接着力を向上させるため
Ti膜１２を蒸着し、４５０℃ないし５５０℃の酸化雰囲
気で急速熱処理（RTA）や炉内アニーリングを実施してT
iOxを形成してもよい。または、第１のPt膜４を形成す
る前に、第１のPt膜４と第１層間絶縁膜３との間の接着
力を向上させるためにTiAlNを使うことができ、この
際、TiAlNの形成条件は前述したTiAlN膜７の形成条件と
同様である。
【００３０】上記において、本発明の好適な実施の形態
について説明したが、本発明の請求の範囲を逸脱するこ
となく、当業者は種々の改変を成し得るであろう。
について説明したが、本発明の請求の範囲を逸脱するこ
となく、当業者は種々の改変を成し得るであろう。
【００３１】
【発明の効果】本発明によれば、Pt／Y１／Ptからなる
キャパシタの上部電極上に、TiAlN膜を拡散防止膜とし
て形成することにより、酸化雰囲気下の薄膜蒸着、膜質
改善のためのアニーリングの際、耐酸化性を高め、膜の
リフトを防止し得、後続工程における信頼性を確保する
ことができる。
キャパシタの上部電極上に、TiAlN膜を拡散防止膜とし
て形成することにより、酸化雰囲気下の薄膜蒸着、膜質
改善のためのアニーリングの際、耐酸化性を高め、膜の
リフトを防止し得、後続工程における信頼性を確保する
ことができる。
【００３２】さらに、キャパシタの上部電極上に残って
いるTiAlN膜のTi拡散が効果的に抑制されるので、Tiの
拡散防止工程を省けて、製造コストを節減することがで
きる。
いるTiAlN膜のTi拡散が効果的に抑制されるので、Tiの
拡散防止工程を省けて、製造コストを節減することがで
きる。
【図１】 本発明の一実施の形態によるキャパシタ製造
工程を示す断面図である。
工程を示す断面図である。
【図２】 図１と同様で、キャパシタ製造工程を示す断
面図である。
面図である。
【図３】 図１と同様で、キャパシタ製造工程を示す断
面図である。
面図である。
【図４】 図１と同様で、キャパシタ製造工程を示す断
面図である。
面図である。
【図５】 本発明の他の実施例によるキャパシタ製造工
程を示す断面図である。
程を示す断面図である。
４ 第１のPt膜、５ Y１膜、６ 第２のPt膜、７ TiA
lN膜、８ Al2O3膜。
lN膜、８ Al2O3膜。
Claims (15)
- 【請求項１】 上部電極を構成するための上部Pt膜を有
するキャパシタにおいて、前記上部Pt膜上にTiAlN膜（T
i1-xAlxN、x＜１）を形成する段階を含むことを特徴と
するキャパシタ製造方法。 - 【請求項２】 前記キャパシタの誘電膜は、SrBi2Ta2O9
膜で形成することを特徴とする請求項１に記載のキャパ
シタ製造方法。 - 【請求項３】 前記TiAlN膜（Ti1-xAlxN、x＜１）は、
その造成がTi0.9Al0. 1NないしTi0.6Al0.4Nのターゲット
を利用したスパッタリング法で、３ｋＷないし１０ｋＷ
の電力を印加し、半導体基板の温度は２５℃ないし５５
０℃条件下で工程ガスとして１．７×１０-7ｍ3／ｓ
（１０ｓｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３０
ｓｃｃｍ）のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃｃ
ｍ）ないし２．５×１０-6ｍ3／ｓ（１５０ｓｃｃｍ）
のN2を注入して形成することを特徴とする請求項１に記
載のキャパシタ製造方法。 - 【請求項４】 半導体基板上に絶縁膜を形成する段階
と、 前記キャパシタの下部電極としての下部Pt膜を前記絶縁
膜上に形成する段階と、 前記下部Pt膜上に誘電膜を形成する段階と、 前記誘電膜上に前記上部Pt膜を形成する段階と、 前記TiAlN膜、前記上部Pt膜、前記誘電膜および前記下
部Pt膜を選択的にエッチングして前記キャパシタのパタ
ーンを形成する段階と、をさらに含むことを特徴とする
請求項１に記載のキャパシタ製造方法。 - 【請求項５】 半導体基板上に絶縁膜を形成する段階
と、 ４５０℃ないし５５０℃の酸素雰囲気で熱処理工程を行
って前記絶縁膜上にTiOx膜を形成する段階と、 前記キャパシタの下部電極としての下部Pt膜を前記TiOx
膜上に形成する段階と、 前記下部Pt膜上に誘電膜を形成する段階と、 前記誘電膜上に前記上部Pt膜を形成する段階と、 前記TiAlN膜、前記上部Pt膜、前記誘電膜、前記下部Pt
膜および前記TiOx膜を選択的にエッチングしてキャパシ
タのパターンを形成する段階と、をさらに含むことを特
徴とする請求項１に記載のキャパシタ製造方法。 - 【請求項６】 半導体基板上に絶縁膜を形成する段階
と、 TixAly （０．６≦x ≦０．９、０．１≦y ≦０．４）
のターゲットを利用したスパッタリング法で、３ｋＷな
いし１０ｋＷの電力を認可し、前記半導体基板の温度は
２５℃ないし５５０℃条件下で工程ガスとして１．７×
１０-7ｍ3／ｓ（１０ｓｃｃｍ）ないし５．０×１０-7
ｍ3／ｓ（３０ｓｃｃｍ）のＡｒ、８．３×１０-7ｍ3／
ｓ（５０ｓｃｃｍ）ないし２．５×１０-6ｍ3／ｓ（１
５０ｓｃｃｍ）のＮ2を注入して、前記絶縁膜上に補充
的なTiAlN膜（Ti1-xAlxN、x＜１）を形成する段階と、 前記キャパシタの下部電極としての下部Pt膜を前記補充
的なTiAlN膜上に形成する段階と、 前記下部Pt膜上に誘電膜を形成する段階と、 前記誘電膜上に前記上部Pt膜を形成する段階と、 前記TiAlN膜、前記上部Pt膜、前記誘電膜、前記下部Pt
膜および前記補充的なTiAlN膜を選択的にエッチングし
て前記キャパシタのパターンを形成する段階と、をさら
に含むことを特徴とする請求項１に記載のキャパシタ製
造方法。 - 【請求項７】 半導体素子のキャパシタ製造方法におい
て、 半導体基板上に第１絶縁膜を形成する段階と、 前記第１絶縁膜上に第１導電膜を形成する段階と、 前記第１導電膜上に誘電膜を形成する段階と、 前記誘電膜上に第２導電膜を形成する段階と、 前記第２導電膜上にTiAlN膜（Ti1-xAlxN、x＜１）を形
成する段階と、 前記TiAlN膜、前記第２導電膜、前記誘電膜および前記
第１導電膜を選択的にエッチングして前記キャパシタの
パターンを形成する段階と、 前記選択的なエッチングで得られた前記キャパシタのパ
ターンを熱処理する段階と、 前記熱処理したキャパシタのパターン上に第２絶縁膜を
形成する段階と、 前記第２絶縁膜を選択的にエッチングして前記TiAlN膜
の表面に形成されるAl2O3膜を露出させるための第１コ
ンタクトホールを形成し、前記第１絶縁膜及び前記第２
絶縁膜を選択的にエッチングして前記半導体基板の活性
領域を露出させるための第２コンタクトホールを形成す
る段階と、 前記Al2O3膜の露出された部分を除去する段階と、 前記第１及び第２コンタクトホールを通じて前記第２導
電膜と前記半導体基板とを電気的に接続する金属配線を
形成する段階と、 からなることを特徴とする半導体素子のキャパシタ製造
方法。 - 【請求項８】 前記第１及び第２導電膜は、それぞれPt
膜で形成することを特徴とする請求項７に記載の半導体
素子のキャパシタ製造方法。 - 【請求項９】 前記誘電膜は、SrBi2Ta2O9膜で形成する
ことを特徴とする請求項７に記載の半導体素子のキャパ
シタ製造方法。 - 【請求項１０】 前記TiAlN膜は、化学気相成長法（Ｃ
ＶＤ）で形成することを特徴とする請求項７に記載の半
導体素子のキャパシタ製造方法。 - 【請求項１１】 前記TiAlN膜は、TixAly （０．６≦x
≦０．９、０．１≦y ≦０．４）のターゲットを利用し
たスパッタリング法で、３ｋＷないし１０ｋＷの電力を
印加し、半導体基板の温度は２５℃ないし５５０℃条件
下で工程ガスとして１．７×１０-7ｍ3／ｓ（１０ｓｃ
ｃｍ）ないし５．０×１０-7ｍ3／ｓ（３０ｓｃｃｍ）
のＡｒ、８．３×１０-7ｍ3／ｓ（５０ｓｃｃｍ）ない
し２．５×１０-6ｍ3／ｓ（１５０ｓｃｃｍ）のN2を注
入して形成することを特徴とする請求項７に記載の半導
体素子のキャパシタ製造方法。 - 【請求項１２】 前記Al2O3膜の露出部分は、反応性イ
オンのエッチングで除去されて、前記TiAlN膜を露出さ
せることを特徴とする請求項７に記載の半導体素子のキ
ャパシタ製造方法。 - 【請求項１３】 前記露出されたAl2O3膜は、希釈され
たHFと緩衝酸化エッチング剤（BOE）とが１００：１な
いし５００：１の比率で混合された溶液を用いたウェッ
トエッチングで除去することを特徴とする請求項７に記
載の半導体素子のキャパシタ製造方法。 - 【請求項１４】 前記第１導電膜と前記第１絶縁膜との
間の接着力を向上させるために４５０℃ないし５５０℃
の酸素雰囲気で熱処理工程を行うことによって、前記第
１絶縁膜上にTiOx膜を形成することを特徴とする請求項
７に記載の半導体素子のキャパシタ製造方法。 - 【請求項１５】 前記第１導電膜と前記第１絶縁膜との
間の接着力を向上させるためにTixAly（０．６≦x≦
０．９、０．１≦y≦０．４）のターゲットを利用した
スパッタリング法で、３ｋＷないし１０ｋＷの電力を印
加し、前記半導体基板の温度は２５℃ないし５５０℃条
件下で工程ガスとして１．７×１０-7ｍ3／ｓ（１０ｓ
ｃｃｍ）ないし５．０×１０-7ｍ3／ｓ（３０ｓｃｃ
ｍ）のAr、８．３×１０-7ｍ3／ｓ（５０ｓｃｃｍ）な
いし２．５×１０-6ｍ3／ｓ（１５０ｓｃｃｍ）のN2を
注入して、前記第１の縁膜上に補充的なTiAlN膜（Ti1-x
AlxN、x＜１）を形成することを特徴とする請求項７に
記載の半導体素子のキャパシタ製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR98-58607 | 1998-12-24 | ||
| KR1019980058607A KR100324591B1 (ko) | 1998-12-24 | 1998-12-24 | 티타늄 알루미늄 질소 합금막을 상부전극의 확산방지막으로서 이용하는 캐패시터 제조 방법 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006310106A Division JP4053070B2 (ja) | 1998-12-24 | 2006-11-16 | 半導体素子のキャパシタ製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000216352A true JP2000216352A (ja) | 2000-08-04 |
| JP4053703B2 JP4053703B2 (ja) | 2008-02-27 |
Family
ID=19565689
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36535099A Expired - Fee Related JP4053703B2 (ja) | 1998-12-24 | 1999-12-22 | キャパシタ製造方法 |
| JP2006310106A Expired - Fee Related JP4053070B2 (ja) | 1998-12-24 | 2006-11-16 | 半導体素子のキャパシタ製造方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2006310106A Expired - Fee Related JP4053070B2 (ja) | 1998-12-24 | 2006-11-16 | 半導体素子のキャパシタ製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6171941B1 (ja) |
| JP (2) | JP4053703B2 (ja) |
| KR (1) | KR100324591B1 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2001099181A3 (en) * | 2000-06-16 | 2002-04-11 | Infineon Technologies Corp | Clean method for recessed conductive barriers |
| WO2002029865A3 (en) * | 2000-10-05 | 2003-04-10 | Motorola Inc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| JP2007059946A (ja) * | 1998-12-24 | 2007-03-08 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| JP2013191599A (ja) * | 2012-03-12 | 2013-09-26 | Ricoh Co Ltd | 電気−機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6590246B1 (en) * | 2000-02-08 | 2003-07-08 | Micron Technology, Inc. | Structures and methods for improved capacitor cells in integrated circuits |
| KR20020010974A (ko) * | 2000-07-31 | 2002-02-07 | 박종섭 | 금속배선 형성 단계를 감소시킬 수 있는 강유전체 메모리소자 제조 방법 |
| KR100532409B1 (ko) * | 2001-08-14 | 2005-11-30 | 삼성전자주식회사 | 유전체막과 상부 전극 계면에서의 누설 전류 특성이개선된 반도체 소자의 커패시터 형성 방법 |
| KR100442709B1 (ko) * | 2001-09-22 | 2004-08-02 | 학교법인 국민학원 | 이종 질화물의 이중 방지막을 갖는 커패시터 및 그의 전극형성 방법 |
| KR100546304B1 (ko) | 2002-03-29 | 2006-01-26 | 삼성전자주식회사 | 반도체 메모리 소자의 제조방법 |
| US6797620B2 (en) | 2002-04-16 | 2004-09-28 | Applied Materials, Inc. | Method and apparatus for improved electroplating fill of an aperture |
| KR100870315B1 (ko) * | 2002-07-18 | 2008-11-25 | 매그나칩 반도체 유한회사 | 반도체 소자의 제조방법 |
| JP3835403B2 (ja) * | 2002-11-26 | 2006-10-18 | セイコーエプソン株式会社 | 電気光学装置及び電子機器 |
| KR100753671B1 (ko) * | 2004-12-30 | 2007-08-31 | 매그나칩 반도체 유한회사 | 반도체 소자의 형성 방법 |
| JP5154744B2 (ja) * | 2005-07-14 | 2013-02-27 | ルネサスエレクトロニクス株式会社 | 半導体装置およびその製造方法 |
Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204967A (ja) * | 1989-06-20 | 1991-09-06 | Ramtron Corp | 集積回路用コンデンサおよびその製造方法 |
| JPH0817822A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置およびその製造方法 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08181327A (ja) * | 1994-09-30 | 1996-07-12 | Sgs Thomson Microelectron Inc | 薄膜トランジスタ及びその製造方法 |
| JPH08186236A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08250680A (ja) * | 1995-02-13 | 1996-09-27 | Texas Instr Inc <Ti> | 微小電子回路構造を形成する方法 |
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH09260614A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 強誘電体薄膜を含む電子回路素子の製造方法 |
| JPH09280947A (ja) * | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体素子 |
| JPH09289297A (ja) * | 1996-02-22 | 1997-11-04 | Toshiba Corp | 半導体記憶装置 |
| JPH09293838A (ja) * | 1996-04-25 | 1997-11-11 | Sharp Corp | 不揮発性半導体メモリ素子の製造方法 |
| JPH1022274A (ja) * | 1996-07-08 | 1998-01-23 | Fujitsu Ltd | エッチング方法及び半導体装置の製造方法 |
| JPH1056144A (ja) * | 1996-06-17 | 1998-02-24 | Samsung Electron Co Ltd | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 |
| JP2007059946A (ja) * | 1998-12-24 | 2007-03-08 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2559030B2 (ja) * | 1986-07-25 | 1996-11-27 | 日本電信電話株式会社 | 金属薄膜の製造方法 |
| US5231306A (en) | 1992-01-31 | 1993-07-27 | Micron Technology, Inc. | Titanium/aluminum/nitrogen material for semiconductor devices |
| JPH07221177A (ja) * | 1994-02-04 | 1995-08-18 | Matsushita Electron Corp | 半導体装置とその製造方法 |
| US5504041A (en) * | 1994-08-01 | 1996-04-02 | Texas Instruments Incorporated | Conductive exotic-nitride barrier layer for high-dielectric-constant materials |
| US5622893A (en) | 1994-08-01 | 1997-04-22 | Texas Instruments Incorporated | Method of forming conductive noble-metal-insulator-alloy barrier layer for high-dielectric-constant material electrodes |
| US5525542A (en) | 1995-02-24 | 1996-06-11 | Motorola, Inc. | Method for making a semiconductor device having anti-reflective coating |
| KR0147640B1 (ko) * | 1995-05-30 | 1998-08-01 | 김광호 | 반도체 장치의 커패시터 및 그 제조방법 |
| JP3474352B2 (ja) * | 1996-03-18 | 2003-12-08 | 株式会社東芝 | 薄膜キャパシタ及び半導体装置 |
| JPH09260600A (ja) * | 1996-03-19 | 1997-10-03 | Sharp Corp | 半導体メモリ素子の製造方法 |
| US5930639A (en) * | 1996-04-08 | 1999-07-27 | Micron Technology, Inc. | Method for precision etching of platinum electrodes |
| JP3125982B2 (ja) * | 1996-11-29 | 2001-01-22 | 株式会社半導体エネルギー研究所 | 絶縁ゲート型電界効果半導体装置 |
| US6025205A (en) * | 1997-01-07 | 2000-02-15 | Tong Yang Cement Corporation | Apparatus and methods of forming preferred orientation-controlled platinum films using nitrogen |
| KR19980070914A (ko) * | 1997-01-31 | 1998-10-26 | 윌리엄비.켐플러 | 집적 회로 구조의 제조 방법 |
-
1998
- 1998-12-24 KR KR1019980058607A patent/KR100324591B1/ko not_active Expired - Fee Related
-
1999
- 1999-12-13 US US09/460,388 patent/US6171941B1/en not_active Expired - Lifetime
- 1999-12-22 JP JP36535099A patent/JP4053703B2/ja not_active Expired - Fee Related
-
2006
- 2006-11-16 JP JP2006310106A patent/JP4053070B2/ja not_active Expired - Fee Related
Patent Citations (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03204967A (ja) * | 1989-06-20 | 1991-09-06 | Ramtron Corp | 集積回路用コンデンサおよびその製造方法 |
| JPH0817822A (ja) * | 1994-06-27 | 1996-01-19 | Nec Corp | 半導体装置およびその製造方法 |
| JPH08116032A (ja) * | 1994-08-01 | 1996-05-07 | Texas Instr Inc <Ti> | マイクロ電子構造体とその製造法 |
| JPH08181327A (ja) * | 1994-09-30 | 1996-07-12 | Sgs Thomson Microelectron Inc | 薄膜トランジスタ及びその製造方法 |
| JPH08186236A (ja) * | 1994-12-28 | 1996-07-16 | Matsushita Electron Corp | 半導体装置およびその製造方法 |
| JPH08250680A (ja) * | 1995-02-13 | 1996-09-27 | Texas Instr Inc <Ti> | 微小電子回路構造を形成する方法 |
| JPH0997883A (ja) * | 1995-09-29 | 1997-04-08 | Sony Corp | 半導体メモリ素子のキャパシタ構造及びその形成方法 |
| JPH09289297A (ja) * | 1996-02-22 | 1997-11-04 | Toshiba Corp | 半導体記憶装置 |
| JPH09260614A (ja) * | 1996-03-19 | 1997-10-03 | Fujitsu Ltd | 強誘電体薄膜を含む電子回路素子の製造方法 |
| JPH09280947A (ja) * | 1996-04-11 | 1997-10-31 | Matsushita Electric Ind Co Ltd | 強誘電体素子 |
| JPH09293838A (ja) * | 1996-04-25 | 1997-11-11 | Sharp Corp | 不揮発性半導体メモリ素子の製造方法 |
| JPH1056144A (ja) * | 1996-06-17 | 1998-02-24 | Samsung Electron Co Ltd | 強誘電体キャパシターを具備する半導体メモリ装置及びその製造方法 |
| JPH1022274A (ja) * | 1996-07-08 | 1998-01-23 | Fujitsu Ltd | エッチング方法及び半導体装置の製造方法 |
| JP2007059946A (ja) * | 1998-12-24 | 2007-03-08 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007059946A (ja) * | 1998-12-24 | 2007-03-08 | Hynix Semiconductor Inc | 半導体素子のキャパシタ製造方法 |
| WO2001099181A3 (en) * | 2000-06-16 | 2002-04-11 | Infineon Technologies Corp | Clean method for recessed conductive barriers |
| WO2002029865A3 (en) * | 2000-10-05 | 2003-04-10 | Motorola Inc | Method of manufacturing a semiconductor component and semiconductor component thereof |
| JP2013191599A (ja) * | 2012-03-12 | 2013-09-26 | Ricoh Co Ltd | 電気−機械変換素子、液滴吐出ヘッド及び液滴吐出装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2007059946A (ja) | 2007-03-08 |
| KR20000042442A (ko) | 2000-07-15 |
| KR100324591B1 (ko) | 2002-04-17 |
| US6171941B1 (en) | 2001-01-09 |
| JP4053070B2 (ja) | 2008-02-27 |
| JP4053703B2 (ja) | 2008-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2802262B2 (ja) | 半導体素子のキャパシター製造方法 | |
| JP4804603B2 (ja) | 半導体装置のキャパシタ製造方法 | |
| JPH1154718A (ja) | 低温処理により安定化される金属酸化膜からなる緩衝膜を具備した集積回路装置及びその製造方法 | |
| JP2000216352A (ja) | キャパシタ製造方法 | |
| JP2002509647A (ja) | チタン酸バリウムストロンチウムの薄膜を製造する方法 | |
| JP2000349252A (ja) | 半導体メモリ装置及びその製造方法 | |
| TW434887B (en) | Method of manufacturing ferroelectric memory device | |
| JP4342131B2 (ja) | 容量素子の製造方法及び半導体装置の製造方法 | |
| JP2000138350A (ja) | 半導体記憶装置の製造方法 | |
| JP4925494B2 (ja) | 高誘電率の誘電膜を有する半導体装置のキャパシタ製造方法 | |
| JP3426170B2 (ja) | 半導体装置の製造方法 | |
| JP2003282737A (ja) | 半導体素子のルテニウム・ストレージ電極の形成方法 | |
| US6338996B1 (en) | Semiconductor memory device production method | |
| KR100293720B1 (ko) | 반도체 소자의 캐패시터 형성 방법 | |
| JP2002100740A (ja) | 半導体記憶素子及びその製造方法 | |
| KR100474589B1 (ko) | 캐패시터제조방법 | |
| JP3830652B2 (ja) | 半導体装置及びその製造方法 | |
| JP2000058789A (ja) | 半導体装置の製造方法 | |
| JPH11168200A (ja) | キャパシタを有する半導体装置およびその製造方法 | |
| JP3929743B2 (ja) | 容量素子の製造方法 | |
| KR100209377B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR100646947B1 (ko) | 반도체 소자의 커패시터 제조 방법 | |
| KR100359785B1 (ko) | 반도체 소자 및 그 제조방법 | |
| JPH07142424A (ja) | 半導体装置の製造方法 | |
| KR100676534B1 (ko) | 반도체 소자의 커패시터 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050531 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061116 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070605 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070921 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071025 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071113 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071206 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101214 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111214 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121214 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131214 Year of fee payment: 6 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |