JP2000261153A - プリント配線組立体 - Google Patents
プリント配線組立体Info
- Publication number
- JP2000261153A JP2000261153A JP11064691A JP6469199A JP2000261153A JP 2000261153 A JP2000261153 A JP 2000261153A JP 11064691 A JP11064691 A JP 11064691A JP 6469199 A JP6469199 A JP 6469199A JP 2000261153 A JP2000261153 A JP 2000261153A
- Authority
- JP
- Japan
- Prior art keywords
- printed wiring
- resistor
- printed
- conductive pattern
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000009413 insulation Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 16
- 239000011162 core material Substances 0.000 description 7
- 238000009966 trimming Methods 0.000 description 6
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- 229910052709 silver Inorganic materials 0.000 description 5
- 239000004332 silver Substances 0.000 description 5
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 3
- 229910052799 carbon Inorganic materials 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 239000002344 surface layer Substances 0.000 description 3
- 238000005530 etching Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【課題】 プリント配線組立体の厚みを低減するととも
に配線スペースの拡大を図ること。 【解決手段】 プリント配線板1の上に形成された導電
パターン2,3は互いに交差する。交差部は導電パター
ン2上に抵抗体6を印刷することによって形成されてい
る。なお、導電パターン2および抵抗体6間にはアンダ
コート層が配置されている。印刷した抵抗体を交差部に
配置するようにしたので、プリント配線組立体の厚みを
増すことなく、交差配線が可能になった。
に配線スペースの拡大を図ること。 【解決手段】 プリント配線板1の上に形成された導電
パターン2,3は互いに交差する。交差部は導電パター
ン2上に抵抗体6を印刷することによって形成されてい
る。なお、導電パターン2および抵抗体6間にはアンダ
コート層が配置されている。印刷した抵抗体を交差部に
配置するようにしたので、プリント配線組立体の厚みを
増すことなく、交差配線が可能になった。
Description
【0001】
【発明の属する技術分野】本発明は、プリント配線組立
体に関し、特に、プリント配線板上に多数の抵抗体を効
率的に実装したプリント配線組立体に関する。
体に関し、特に、プリント配線板上に多数の抵抗体を効
率的に実装したプリント配線組立体に関する。
【0002】
【従来の技術】抵抗体を実装したプリント配線組立体の
例を説明する。図13は第1の従来例に係るプリント配
線組立体の要部断面図である。同図において、プリント
配線板(内層コア材)100上に導電パターン101が
形成され、その端部には電極102,102が形成され
ている。さらに、電極102,102間には銀ペースト
103,103を介して抵抗体104が設けられてい
て、この抵抗体104の上層にはオーバコート105が
設けられている。
例を説明する。図13は第1の従来例に係るプリント配
線組立体の要部断面図である。同図において、プリント
配線板(内層コア材)100上に導電パターン101が
形成され、その端部には電極102,102が形成され
ている。さらに、電極102,102間には銀ペースト
103,103を介して抵抗体104が設けられてい
て、この抵抗体104の上層にはオーバコート105が
設けられている。
【0003】図14は、第2の従来例に係るプリント配
線組立体の要部斜視図である。同図において、プリント
配線板106にはスルーホール107が形成されてい
て、このスルーホール107,107間は導電パターン
108で接続されている。そして、この導電パターン1
08上にはさらに別の導電パターン109,109が形
成され、それらの間にはチップ型の抵抗体110が設け
られている。
線組立体の要部斜視図である。同図において、プリント
配線板106にはスルーホール107が形成されてい
て、このスルーホール107,107間は導電パターン
108で接続されている。そして、この導電パターン1
08上にはさらに別の導電パターン109,109が形
成され、それらの間にはチップ型の抵抗体110が設け
られている。
【0004】図15は、第3の従来例に係るプリント配
線組立体の要部斜視図である。同図において、プリント
配線板111上には配線112,113,114,11
5が交差して設けられている。これらの配線に用いられ
る線は導体からなる心材に絶縁被覆が施されたものであ
る。なお、上記各抵抗体の実装態様のほか、プリント配
線板に設けられたスルーホール内に抵抗体を充填する例
も知られている。
線組立体の要部斜視図である。同図において、プリント
配線板111上には配線112,113,114,11
5が交差して設けられている。これらの配線に用いられ
る線は導体からなる心材に絶縁被覆が施されたものであ
る。なお、上記各抵抗体の実装態様のほか、プリント配
線板に設けられたスルーホール内に抵抗体を充填する例
も知られている。
【0005】また、プリント配線組立体において、配線
が交差するような場合はこれを迂回する次のような対策
がとられている。図16,図17は迂回配線の例を示す
プリント配線板の斜視図である。まず、図16では、プ
リンタ配線板111の上には導電パターン116と、こ
の導電パターン116と交差しないように迂回する別の
導電パターン117とが設けられている。また、図17
ではプリンタ配線板111の上に導電パターン116
と、別の導電パターン118,119とが設けられてい
る。そして、導電パターン118,119は裏面の導電
パターン121で接続されたバイアホール120,12
0にそれぞれ接続されている。
が交差するような場合はこれを迂回する次のような対策
がとられている。図16,図17は迂回配線の例を示す
プリント配線板の斜視図である。まず、図16では、プ
リンタ配線板111の上には導電パターン116と、こ
の導電パターン116と交差しないように迂回する別の
導電パターン117とが設けられている。また、図17
ではプリンタ配線板111の上に導電パターン116
と、別の導電パターン118,119とが設けられてい
る。そして、導電パターン118,119は裏面の導電
パターン121で接続されたバイアホール120,12
0にそれぞれ接続されている。
【0006】
【発明が解決しようとする課題】図14に例を挙げたチ
ップ型の抵抗体はプリント配線板の表層に実装するもの
に限定され、プリント配線板の厚み・及びサイズを小さ
くすることができない。また、チップ型の抵抗体と導電
パターンとが交差する場合は、導電パータンの配線層に
高さがあるためプリント配線板上に安定して抵抗体を配
置できない。
ップ型の抵抗体はプリント配線板の表層に実装するもの
に限定され、プリント配線板の厚み・及びサイズを小さ
くすることができない。また、チップ型の抵抗体と導電
パターンとが交差する場合は、導電パータンの配線層に
高さがあるためプリント配線板上に安定して抵抗体を配
置できない。
【0007】図13のようにプリント抵抗体を使用した
場合には、チップ型の抵抗体を使用した場合よりはプリ
ント配線組立体の厚み・及びサイズを小さくすることが
できるが、多数の抵抗体を実装する場合、より一層の小
形化が望まれる。また、抵抗体をスルーホール内に充填
する方法では、トリミングができないために抵抗体の充
填量の管理が難しく、十分な抵抗値の信頼性が得られな
い。
場合には、チップ型の抵抗体を使用した場合よりはプリ
ント配線組立体の厚み・及びサイズを小さくすることが
できるが、多数の抵抗体を実装する場合、より一層の小
形化が望まれる。また、抵抗体をスルーホール内に充填
する方法では、トリミングができないために抵抗体の充
填量の管理が難しく、十分な抵抗値の信頼性が得られな
い。
【0008】図15の交差配線では専用の布線機が必要
となるため、この配線方法を汎用的にプリンタ配線組立
体の配線に採用することは困難である。また、図16,
図17の配線では、配線長や配線面積を大きくとること
になるため、ノイズの影響を受けやすく、かつ小形化も
困難である。
となるため、この配線方法を汎用的にプリンタ配線組立
体の配線に採用することは困難である。また、図16,
図17の配線では、配線長や配線面積を大きくとること
になるため、ノイズの影響を受けやすく、かつ小形化も
困難である。
【0009】本発明は、上述の課題を解決し、抵抗体を
実装した場合の小型化を図ることができるプリント配線
組立体を提供することを目的とする。
実装した場合の小型化を図ることができるプリント配線
組立体を提供することを目的とする。
【0010】
【課題を解決するための手段】本発明は、プリント配線
板の表層・内層問わずプリント配線板上に導電パターン
および印刷受動素子を多層に配置し、かつこれらを交差
させることによって交差配線部を形成した点に第1の特
徴がある。また、本発明は、プリント配線板の表層・内
層問わずプリント配線板上に設けられた複数の印刷受動
素子を多層に配置し、かつこれらを交差させることによ
って交差配線部を形成した点に第2の特徴がある。
板の表層・内層問わずプリント配線板上に導電パターン
および印刷受動素子を多層に配置し、かつこれらを交差
させることによって交差配線部を形成した点に第1の特
徴がある。また、本発明は、プリント配線板の表層・内
層問わずプリント配線板上に設けられた複数の印刷受動
素子を多層に配置し、かつこれらを交差させることによ
って交差配線部を形成した点に第2の特徴がある。
【0011】上記特徴によれば、印刷した受動素子の部
分で配線を交差させるようにしたので、スルーホールや
バイアホールを削除ないし低減できる。したがって、プ
リント配線板上のスペースを有効に利用できるともに、
配線長の短縮化を図ることもできる。
分で配線を交差させるようにしたので、スルーホールや
バイアホールを削除ないし低減できる。したがって、プ
リント配線板上のスペースを有効に利用できるともに、
配線長の短縮化を図ることもできる。
【0012】
【発明の実施の形態】以下、図面を参照して本発明の実
施形態を説明する。図1は本発明の一実施形態に係るプ
リント配線組立体の要部平面図、図2は図1の要部拡大
図、図3は図1のA−A断面図、図4は図1のB−B断
面図である。これらの図において、内層コア材1上に導
電パターン2ならびに導電パターン3,3が形成されて
いて、導電パターン3,3の延長線は導電パターン2と
直交している。導電パターン3,3の端部には電極4,
4が形成されていて、さらに電極4,4間には銀ペース
ト5,5を介して抵抗体6が設けられている。すなわ
ち、抵抗体6は導電パターン2をまたぐ形で配置され、
互いの絶縁のため導電パターン2と抵抗体6との間には
アンダコート層7が設けられ、かつ抵抗体6の上層には
オーバコート層8が設けられている。
施形態を説明する。図1は本発明の一実施形態に係るプ
リント配線組立体の要部平面図、図2は図1の要部拡大
図、図3は図1のA−A断面図、図4は図1のB−B断
面図である。これらの図において、内層コア材1上に導
電パターン2ならびに導電パターン3,3が形成されて
いて、導電パターン3,3の延長線は導電パターン2と
直交している。導電パターン3,3の端部には電極4,
4が形成されていて、さらに電極4,4間には銀ペース
ト5,5を介して抵抗体6が設けられている。すなわ
ち、抵抗体6は導電パターン2をまたぐ形で配置され、
互いの絶縁のため導電パターン2と抵抗体6との間には
アンダコート層7が設けられ、かつ抵抗体6の上層には
オーバコート層8が設けられている。
【0013】なお、導電パターン2は一例として半導体
パッケージ(QFP:クワッド・フラット・パッケー
ジ)9に接続されている。また、図2から理解されるよ
うに、抵抗体6には抵抗値の調整のためのスリット(ト
リミング)10が形成されている。
パッケージ(QFP:クワッド・フラット・パッケー
ジ)9に接続されている。また、図2から理解されるよ
うに、抵抗体6には抵抗値の調整のためのスリット(ト
リミング)10が形成されている。
【0014】上記プリント配線組立体の製造手順は次の
とおりである。まず、内層コア材1に、エッチング手法
により導電パターン3,3と電極4,4とを形成する。
続いてアンダコート層7を塗布し、硬化させる。アンダ
コート層7の上にカーボンペースト(カーボンと樹脂と
の混合物)からなる抵抗体6を印刷し、さらに焼成、ト
リミングを施す。そして、最後にオーバコート層8を塗
布、硬化させる。
とおりである。まず、内層コア材1に、エッチング手法
により導電パターン3,3と電極4,4とを形成する。
続いてアンダコート層7を塗布し、硬化させる。アンダ
コート層7の上にカーボンペースト(カーボンと樹脂と
の混合物)からなる抵抗体6を印刷し、さらに焼成、ト
リミングを施す。そして、最後にオーバコート層8を塗
布、硬化させる。
【0015】この第1の実施形態は、次のような各種変
形が可能である。図5は、導電パターン2と導電パター
ン3,3の延長線とが角度θを有して交差している例で
ある。また、図6,図7は導電パターン2が抵抗体6の
中央で交差するのではなく、一方に偏倚している例であ
る。このように、導電パターンはより高い自由度をもっ
て配線可能である。特に、図7の拡大図に示した例で
は、導電パターン2が片方に偏倚しているので、トリミ
ングを施す作業が容易である。
形が可能である。図5は、導電パターン2と導電パター
ン3,3の延長線とが角度θを有して交差している例で
ある。また、図6,図7は導電パターン2が抵抗体6の
中央で交差するのではなく、一方に偏倚している例であ
る。このように、導電パターンはより高い自由度をもっ
て配線可能である。特に、図7の拡大図に示した例で
は、導電パターン2が片方に偏倚しているので、トリミ
ングを施す作業が容易である。
【0016】次に、本発明の第2の実施形態を説明す
る。図8は本発明の第2の実施形態に係るプリント配線
組立体の要部平面図、図9は図8の拡大図、図10は図
9のC−C断面図、図11は図9のD−D断面図であ
る。これらの図において、内層コア材1上に導電パター
ン11,11が形成されていて、この導電パターン1
1,11の端部には電極12,12が形成されていて、
さらに電極12,12間には銀ペースト13,13を介
して抵抗体14が設けられている。
る。図8は本発明の第2の実施形態に係るプリント配線
組立体の要部平面図、図9は図8の拡大図、図10は図
9のC−C断面図、図11は図9のD−D断面図であ
る。これらの図において、内層コア材1上に導電パター
ン11,11が形成されていて、この導電パターン1
1,11の端部には電極12,12が形成されていて、
さらに電極12,12間には銀ペースト13,13を介
して抵抗体14が設けられている。
【0017】さらに、内層コア材1上には前記抵抗体1
4と直交し、これをまたぐ形で抵抗体15が設けられ、
この抵抗体15は導電パターン16,16の電極17,
17に対してそれぞれ銀ペースト18,18を介して接
続されている。抵抗体14と抵抗体15との間には、互
いを絶縁するアンダコート層19が設けられ、かつ抵抗
体15の上層にはオーバコート層20が設けられてい
る。
4と直交し、これをまたぐ形で抵抗体15が設けられ、
この抵抗体15は導電パターン16,16の電極17,
17に対してそれぞれ銀ペースト18,18を介して接
続されている。抵抗体14と抵抗体15との間には、互
いを絶縁するアンダコート層19が設けられ、かつ抵抗
体15の上層にはオーバコート層20が設けられてい
る。
【0018】また、図9から理解されるように、抵抗体
14には抵抗値の調整のためのトリミング21,22が
形成され、抵抗体15には同じくトリミング23が形成
されている。抵抗体14,15は抵抗体6と同様、カー
ボンペーストからなり、互いに異なるサイズのものを使
用できる。
14には抵抗値の調整のためのトリミング21,22が
形成され、抵抗体15には同じくトリミング23が形成
されている。抵抗体14,15は抵抗体6と同様、カー
ボンペーストからなり、互いに異なるサイズのものを使
用できる。
【0019】上記第2の実施形態に係るプリント配線組
立体の製造手順は次のとおりである。まず、内層コア材
1に、エッチング手法により導電パターン11,11と
電極12,12とを形成し、電極12,12間に抵抗体
14を印刷(塗布)し、さらに焼成、トリミングを施
す。続いて、アンダコート層19を塗布し、硬化させ
る。そして、抵抗体15を塗布し、焼成、トリミングを
施す。最後にオーバコート層20を塗布、硬化させる。
立体の製造手順は次のとおりである。まず、内層コア材
1に、エッチング手法により導電パターン11,11と
電極12,12とを形成し、電極12,12間に抵抗体
14を印刷(塗布)し、さらに焼成、トリミングを施
す。続いて、アンダコート層19を塗布し、硬化させ
る。そして、抵抗体15を塗布し、焼成、トリミングを
施す。最後にオーバコート層20を塗布、硬化させる。
【0020】この第2の実施形態は、第1の実施形態と
同様、各種変形が可能である。図12は、抵抗体14と
抵抗体15とが互いに角度θを有して交差している例で
ある。また、図6,図7の例と同様、抵抗体14,15
の一方が、他方の中央で交差するのではなく、一方に偏
倚するようにしてもよい。このように、第2の実施形態
では第1の実施形態よりもさらに高い自由度をもって配
線をすることが可能である。特に、図9の拡大図に示し
た例では、導電パターン2が片方に偏倚しているので、
トリミングを施す作業が容易である。
同様、各種変形が可能である。図12は、抵抗体14と
抵抗体15とが互いに角度θを有して交差している例で
ある。また、図6,図7の例と同様、抵抗体14,15
の一方が、他方の中央で交差するのではなく、一方に偏
倚するようにしてもよい。このように、第2の実施形態
では第1の実施形態よりもさらに高い自由度をもって配
線をすることが可能である。特に、図9の拡大図に示し
た例では、導電パターン2が片方に偏倚しているので、
トリミングを施す作業が容易である。
【0021】以上の説明では、抵抗体と導電パターン、
または抵抗体同士を多層に配置し、かつ互いを交差させ
て交差配線部を形成した。しかし、本発明は抵抗体に限
らず、印刷によって形成される他の受動素子によって交
差配線部を形成してもよい。
または抵抗体同士を多層に配置し、かつ互いを交差させ
て交差配線部を形成した。しかし、本発明は抵抗体に限
らず、印刷によって形成される他の受動素子によって交
差配線部を形成してもよい。
【0022】
【発明の効果】以上の説明から明らかなように、請求項
1〜請求項5の発明によれば、プリント配線板上での交
差配線を、プリント配線組立体全体の厚み・及びサイズ
を増大させずに実現できる。特に、スルーホールやバイ
アホールの削除ないし低減、および多層化によりプリン
ト配線板上のスペースを有効に利用できるともに、配線
長の短縮化を図ることができる。その結果、プリント配
線組立体の小型化だけでなく、放射ノイズの低下も期待
できる。
1〜請求項5の発明によれば、プリント配線板上での交
差配線を、プリント配線組立体全体の厚み・及びサイズ
を増大させずに実現できる。特に、スルーホールやバイ
アホールの削除ないし低減、および多層化によりプリン
ト配線板上のスペースを有効に利用できるともに、配線
長の短縮化を図ることができる。その結果、プリント配
線組立体の小型化だけでなく、放射ノイズの低下も期待
できる。
【図1】 本発明の第1実施形態に係るプリント配線組
立体の要部平面図である。
立体の要部平面図である。
【図2】 本発明の第1実施形態に係るプリント配線組
立体の要部拡大平面図である。
立体の要部拡大平面図である。
【図3】 図2のA−A断面図である。
【図4】 図2のB−B断面図である。
【図5】 第1実施形態の第1変形例に係るプリント配
線組立体の要部平面図である。
線組立体の要部平面図である。
【図6】 第1実施形態の第2変形例に係るプリント配
線組立体の要部平面図である。
線組立体の要部平面図である。
【図7】 第1実施形態の第2変形例に係るプリント配
線組立体の要部拡大平面図である。
線組立体の要部拡大平面図である。
【図8】 本発明の第2実施形態に係るプリント配線組
立体の要部平面図である。
立体の要部平面図である。
【図9】 本発明の第2実施形態に係るプリント配線組
立体の要部拡大平面図である。
立体の要部拡大平面図である。
【図10】 図9のC−C断面図である。
【図11】 図9のD−D断面図である。
【図12】 第2実施形態の変形例に係るプリント配線
組立体の要部平面図である。
組立体の要部平面図である。
【図13】 従来のプリント配線組立体の断面図であ
る。
る。
【図14】 従来のプリント配線組立体の斜視図であ
る。
る。
【図15】 従来のプリント配線組立体の斜視図であ
る。
る。
【図16】 従来のプリント配線組立体の斜視図であ
る。
る。
【図17】 従来のプリント配線組立体の斜視図であ
る。
る。
1…プリント配線板、 2,3…導電パターン、 4…
電極、 5…銀ペースト、 6…抵抗体、 7…アンダ
コート層、 8…オーバコート層
電極、 5…銀ペースト、 6…抵抗体、 7…アンダ
コート層、 8…オーバコート層
Claims (5)
- 【請求項1】 プリント配線板、ならびに該プリント配
線板上に印刷された受動素子および導電パターンからな
るプリント配線組立体において、 前記導電パターンおよび前記受動素子を多層に配置し、
かつ互いを交差させることによって交差配線部を形成し
たことを特徴とするプリント配線組立体。 - 【請求項2】 プリント配線板、ならびに該プリント配
線板上に印刷された受動素子および導電パターンからな
るプリント配線組立体において、 複数の前記受動素子を多層に配置し、かつ互いを交差さ
せることによって交差配線部を形成したことを特徴とす
るプリント配線組立体。 - 【請求項3】 前記受動素子が、間隔を有して配置され
た電極間に接続されており、該受動素子とともに前記交
差配線部を形成する前記導電パターンは、前記間隔の中
央から一方に偏倚した位置で該受動素子に交差している
ことを特徴とする請求項1記載のプリント配線組立体。 - 【請求項4】 前記交差配線部を形成している複数の受
動素子の少なくとも一が、他の受動素子に対してその中
央部から偏倚した位置で交差していることを特徴とする
請求項2記載のプリント配線組立体。 - 【請求項5】 前記交差配線部には、層間を絶縁するた
めのアンダコート層を設けたことを特徴とする請求項1
〜4のいずれかに記載のプリント配線組立体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11064691A JP2000261153A (ja) | 1999-03-11 | 1999-03-11 | プリント配線組立体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11064691A JP2000261153A (ja) | 1999-03-11 | 1999-03-11 | プリント配線組立体 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000261153A true JP2000261153A (ja) | 2000-09-22 |
Family
ID=13265438
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11064691A Pending JP2000261153A (ja) | 1999-03-11 | 1999-03-11 | プリント配線組立体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000261153A (ja) |
-
1999
- 1999-03-11 JP JP11064691A patent/JP2000261153A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0632643Y2 (ja) | チツプ形ネツトワーク抵抗器 | |
| JP2004111967A (ja) | 低抵抗高密度信号線をする電子パッケージおよびその製造方法 | |
| US4725925A (en) | Circuit board | |
| US9832877B2 (en) | Collective substrate for resistor devices | |
| JPS6149838B2 (ja) | ||
| JP2664485B2 (ja) | セラミック多層配線板 | |
| JPH0661609A (ja) | 回路基板 | |
| JP3913094B2 (ja) | 厚膜多層配線基板 | |
| JPH05102621A (ja) | 導電パターン | |
| JPS6116552A (ja) | 集積回路装置 | |
| JPH07183627A (ja) | 部品実装プリント基板 | |
| JP2001155903A (ja) | 電子部品 | |
| JPH10233485A (ja) | 複合チップ部品 | |
| JP2754764B2 (ja) | 混成集積回路 | |
| JP2568044Y2 (ja) | 電子部品 | |
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JP2743524B2 (ja) | 混成集積回路装置 | |
| JPH0487361A (ja) | 混成集積回路装置 | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JPH0487356A (ja) | 混成集積回路の製造方法 | |
| JPH06152093A (ja) | プリント配線板 | |
| JPS6346596B2 (ja) | ||
| JPS5927068Y2 (ja) | 混成集積回路 | |
| JPH0793504B2 (ja) | プリント配線基板 | |
| JP2002009223A (ja) | 半導体チップ実装用配線基板、その製造方法及び半導体装置 |