JP2000299469A

JP2000299469A - 半導体装置およびその作製方法

Info

Publication number: JP2000299469A
Application number: JP2000033377A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Tomohito Murakami; 智史村上; Jun Koyama; 潤小山; Yukio Tanaka; 幸夫田中; Hideto Kitakado; 英人北角
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 1999-02-12
Filing date: 2000-02-10
Publication date: 2000-10-24
Anticipated expiration: 2020-02-10
Also published as: JP4549475B2

Abstract

(57)【要約】【課題】シフトレジスタ、バッファ回路など駆動回路
を同一基板上に組込んだアクティブマトリクス型液晶表
示装置において、画素部の開口率を向上させると共に最
適なＴＦＴの構成を提供する。【解決手段】バッファ回路にはゲート電極とオーバー
ラップするＬＤＤを設けたｎチャネル型ＴＦＴを形成
し、画素部のｎチャネル型ＴＦＴにはゲート電極とオー
バーラップしないＬＤＤを設けた構造とする。画素部に
設ける保持容量は、遮光膜と遮光膜上に形成される誘電
体膜と画素電極で形成し、特に遮光膜にＡｌを用い、誘
電体膜を陽極酸化法で形成し、酸化Ａｌ膜を用いる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は絶縁表面を有する基
板上に薄膜トランジスタで構成された回路を有する半導
体装置およびその作製方法に関する。特に本発明は、画
素部とその周辺に設けられる駆動回路を同一基板上に設
けた液晶表示装置に代表される電気光学装置、および電
気光学装置を搭載した電子機器に好適に利用できる。
尚、本願明細書において半導体装置とは、半導体特性を
利用することで機能する装置全般を指し、上記電気光学
装置およびその電気光学装置を搭載した電子機器をその
範疇に含んでいる。

【０００２】

【従来の技術】絶縁表面を有する基板上に、薄膜トラン
ジスタ（以下、ＴＦＴと記す）で形成した大面積集積回
路を有する半導体装置の開発が進んでいる。アクティブ
マトリクス型液晶表示装置、ＥＬ表示装置、および密着
型イメージセンサはその代表例として知られている。Ｔ
ＦＴはその構造や作製方法によって分類されている。特
に、結晶構造を有する半導体膜を活性層にしたＴＦＴ
（結晶質ＴＦＴと記す）は電界効果移動度が高いことか
ら、いろいろな機能回路を形成することも可能であっ
た。

【０００３】例えば、アクティブマトリクス型液晶表示
装置には、機能ブロックごとにｎチャネル型ＴＦＴで構
成される画素部又は画素マトリクス回路や、ＣＭＯＳ回
路を基本としたシフトレジスタ回路、レベルシフタ回
路、バッファ回路、およびサンプリング回路などの駆動
回路が一枚の基板上に形成された。また、密着型イメー
ジセンサでは、サンプルホールド回路、シフトレジスタ
回路、マルチプレクサ回路などの集積回路がＴＦＴを用
いて形成されていた。

【０００４】ＴＦＴなどの電界効果トランジスタの特性
は、ドレイン電流とドレイン電圧が比例して増加する線
形領域と、ドレイン電圧が増加してもドレイン電流が飽
和する飽和領域と、ドレイン電圧を印加しても理想的に
は電流が流れない遮断領域とに分けて考えることができ
る。本明細書では、線形領域と飽和領域をＴＦＴのオン
領域と呼び、遮断領域をオフ領域と呼ぶ。また、便宜
上、オン領域のドレイン電流をオン電流と呼びオフ領域
の電流をオフ電流と呼ぶ。

【０００５】これらの回路はそれぞれにおいて動作条件
が必ずしも同一でないので、当然ＴＦＴに要求される特
性も少なからず異なっていた。画素部においては、ｎチ
ャネル型ＴＦＴから成るスイッチ素子と補助の保持容量
を設けた構成であり、液晶に電圧を印加して駆動させる
ものである。ここで、液晶は交流で駆動させる必要があ
り、フレーム反転駆動と呼ばれる方式が採用されてい
た。従って、要求されるＴＦＴの特性は、漏れ電流を十
分低減させておく必要があった。また、バッファ回路は
高い駆動電圧が印加されるため、耐圧を高めておく必要
があった。また電流駆動能力を高めるために、オン電流
を十分確保する必要があった。

【０００６】しかし、結晶質ＴＦＴのオフ電流は高くな
りやすいといった問題点があった。そして、結晶質ＴＦ
Ｔは信頼性の面で依然ＬＳＩなどに用いられるＭＯＳト
ランジスタ（単結晶半導体基板上に作製されるトランジ
スタ）に及ばないとされている。例えば、結晶質ＴＦＴ
にはオン電流の低下といった劣化現象が観測されること
があった。この原因はホットキャリア効果であり、ドレ
イン近傍の高電界によって発生したホットキャリアが劣
化現象を引き起こすものと考えられていた。

【０００７】ＴＦＴの構造には、低濃度ドレイン（ＬＤ
Ｄ：Lightly Doped Drain）構造が知られている。この
構造はチャネル領域と、高濃度に不純物が添加されるソ
ース領域またはドレイン領域との間に低濃度の不純物領
域を設けたものであり、この低濃度不純物領域はＬＤＤ
領域と呼ばれている。ＬＤＤ構造はさらにゲート電極と
の位置関係により、ゲート電極とオーバーラップするＬ
ＤＤ構造（以下このＬＤＤ構造をＧＯＬＤ（Gate-drain
Overlapped LDD）と記す）や、ゲート電極とオーバー
ラップしないＬＤＤ構造などがある。ＧＯＬＤ構造は、
ドレイン近傍の高電界を緩和してホットキャリア効果を
防ぎ、信頼性を向上させることができた。例えば、「Mu
tsuko Hatano,Hajime Akimoto and Takeshi Sakai,IEDM
97 TECHNICAL DIGEST,p523-526,1997」では、シリコン
で形成したサイドウォールによるＧＯＬＤ構造である
が、他の構造のＴＦＴと比べ、きわめて優れた信頼性が
得られることが確認されている。

【０００８】また、アクティブマトリクス型液晶表示装
置の画素部には、数十から数百万個の各画素にＴＦＴが
配置され、そのＴＦＴのそれぞれには画素電極が設けら
れている。液晶を挟んだ対向基板側には対向電極が設け
られており、液晶を誘電体とした一種のコンデンサを形
成していた。そして、各画素に印加する電位をＴＦＴの
スイッチング機能により制御して、このコンデンサへの
電荷を制御することで液晶を駆動して透過光量を制御し
て画像を表示する仕組みになっていた。

【０００９】このコンデンサはリーク電流により次第に
その容量が減少するため、透過光量が変化して画像表示
のコントラストを低下させる原因となっていた。そこ
で、従来では容量配線を設けて、液晶を誘電体とするコ
ンデンサとは別のコンデンサ（保持容量）を並列に設け
てあった。この保持容量は、液晶を誘電体とするコンデ
ンサが損失する容量を補う働きをしていた。

【００１０】

【発明が解決しようとする課題】しかしながら、画素部
のスイッチング素子としてのＴＦＴと、シフトレジスタ
やバッファ回路などの駆動回路のＴＦＴとでは、その要
求される特性は必ずしも同じでなかった。例えば、画素
部のＴＦＴにおいては、ゲート電極に大きな逆バイアス
（ｎチャネル型ＴＦＴであればマイナス）電圧が印加さ
れるが、駆動回路のロジック回路を構成するＴＦＴは基
本的に逆バイアス電圧が印加されて動作することはな
い。また、前者の動作速度は後者の１／１００以下で良
かった。このように、動作条件や必要とされる特性が大
きく異なるＴＦＴを同じような構造のもので使用するこ
とは好ましくなかった。

【００１１】また、ＧＯＬＤ構造では通常のＬＤＤ構造
に比べてオフ電流が大きくなってしまう問題があった。
オフ電流の増加を防ぐために、一対のソース・ドレイン
間に複数のゲートを設けたマルチゲート構造とすること
も可能であるが、ＧＯＬＤ構造のＴＦＴはそれだけでは
不十分であった。したがって、大面積集積回路のＴＦＴ
をすべて同じ構造で形成することは必ずしも好ましくな
かった。例えば、画素部のｎチャネル型ＴＦＴでは、オ
フ電流が増加すると消費電力が増えたり画像表示に異常
が現れたりするので、ＧＯＬＤ構造の結晶質ＴＦＴをそ
のまま適用することは好ましくなかった。また、ゲート
電極とオーバーラップしないＬＤＤ構造は直列抵抗の増
加により、オン電流が低下してしまうことが問題であっ
た。オン電流はＴＦＴのチャネル幅などにより自由に設
計できるものではあるが、例えば、バッファ回路を構成
するＴＦＴにゲート電極とオーバーラップしないＬＤＤ
構造を設ける必要は必ずしもなかった。

【００１２】さらに、画素部に容量配線を用いた保持容
量を形成して十分な容量を確保しようとすると、開口率
を犠牲にしなければならなかった。特に、プロジェクタ
ー型表示装置に用いられるような小型の高精細パネルで
は、一個当たりの画素面積も小さいため、容量配線によ
る開口率の低下は問題となっていた。

【００１３】本発明はこのような課題を解決するための
技術であり、ＭＯＳトランジスタと同等かそれ以上の信
頼性が得られる結晶質ＴＦＴを実現することを目的とし
ている。そして、そのような結晶質ＴＦＴでさまざまな
機能回路を形成した大面積集積回路を有する半導体装置
の信頼性を高めることを目的としている。また、本発明
の他の目的は、画素部のＴＦＴと保持容量の構成に関
し、アクティブマトリクス型液晶表示装置の開口率を向
上させることを目的としている。

【００１４】

【課題を解決するための手段】上記問題点を解決するた
めに本発明の構成は、同一基板上に、駆動回路と画素部
とが薄膜トランジスタで構成されている半導体装置にお
いて、前記駆動回路は、チャネル形成領域と、ＧＯＬＤ
構造を形成する一導電型の第３の不純物領域と、ゲート
電極の外側に設けられたソース領域またはドレイン領域
を形成する一導電型の第１の不純物領域とを有する第１
の薄膜トランジスタと、チャネル形成領域と、ＧＯＬＤ
構造を形成する一導電型の第３の不純物領域と、ゲート
電極の外側に設けられたＬＤＤ構造を形成する一導電型
の第２の不純物領域と、ソース領域またはドレイン領域
を形成する一導電型の第１の不純物領域とを有する第２
の薄膜トランジスタと、チャネル形成領域と、ゲート電
極の外側に設けられたＬＤＤ構造を形成する一導電型の
第２の不純物領域とソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域とを有する第３の薄
膜トランジスタと、チャネル形成領域とソース領域また
はドレイン領域を形成する一導電型とは反対の導電型の
第５の不純物領域とを有する第５の薄膜トランジスタと
を、それぞれの機能回路ごとに薄膜トランジスタに要求
される動作特性を考慮して設け、前記画素部は、チャネ
ル形成領域と、ゲート電極の外側に設けられたＬＤＤ構
造を形成する一導電型の第４の不純物領域と、ソース領
域またはドレイン領域を形成する一導電型の第１の不純
物領域とを有する第４の薄膜トランジスタを設けた構成
とすることに特徴を有している。

【００１５】また、他の発明の構成は、前記画素部に設
けられる保持容量を、前記第４の薄膜トランジスタ上に
絶縁層を介して形成された遮光膜と、前記第４の薄膜ト
ランジスタに接続された画素電極と、前記遮光膜と、前
記遮光膜に接する誘電体膜と、該誘電体膜に接する画素
電極とで形成し、該保持容量が前記第４の薄膜トランジ
スタに接続していることに特徴を有している。前記遮光
膜は、アルミニウム、タンタル、チタンから選ばれた一
種または複数種の元素を主成分とする材料から成り、前
記誘電体膜は前記遮光膜材料の酸化物であることが望ま
しい。または前記誘電体膜を、窒化シリコン、酸化シリ
コン、窒酸化シリコン、ＤＬＣ、ポリイミドから選ばれ
た材料で形成しても良い。

【００１６】上記問題点を解決するために、本発明の半
導体装置の作製方法は、絶縁表面を有する基板上に、複
数の島状半導体層を形成する工程と、前記島状半導体層
に接してゲート絶縁膜を形成する工程と、前記ゲート絶
縁膜に接してゲート電極を形成する工程と、一導電型の
不純物元素を前記島状半導体層の選択された領域に添加
して、第１の不純物領域と、前記ゲート電極とオーバー
ラップする第３の不純物領域とを有する第１の薄膜トラ
ンジスタを形成する工程と、一導電型の不純物元素を前
記島状半導体層の選択された領域に添加して、第１の不
純物領域と、前記ゲート電極とオーバーラップする第３
の不純物領域と、前記ゲート電極とオーバーラップしな
い第２の不純物領域とを有する第２の薄膜トランジスタ
を形成する工程と、一導電型の不純物元素を前記島状半
導体層の選択された領域に添加して、第１の不純物領域
と、前記ゲート電極とオーバーラップしない第２の不純
物領域とを有する第３の薄膜トランジスタを形成する工
程と、一導電型とは反対の導電型の不純物元素を前記島
状半導体層の選択された領域に添加して、第５の不純物
領域を有する第５の薄膜トランジスタを形成する工程
と、一導電型の不純物元素を前記島状半導体層の選択さ
れた領域に添加して、第１の不純物領域と、前記ゲート
電極とオーバーラップしない第４の不純物領域とを有す
る第４の薄膜トランジスタを形成する工程とを有するこ
とを特徴としている。第１の薄膜トランジスタ〜第５の
薄膜トランジスタは同一工程で、それぞれの機能回路ご
とに薄膜トランジスタに要求される動作特性を考慮して
同一基板上に形成されるものである。

【００１７】また、他の発明の構成は、前記画素部に設
けられる保持容量を、前記第４の薄膜トランジスタ上に
絶縁層を形成する工程と、前記絶縁膜上に遮光膜を形成
する工程と、前記遮光膜に接する誘電体膜を形成する工
程と、前記誘電体膜に接する導電膜を形成する工程とか
ら形成し、前記遮光膜に接する誘電体膜を形成する工程
が陽極酸化法であることが望ましい実施形態である。従
って、前記遮光膜の材料は、アルミニウム、タンタル、
チタンから選ばれた一種または複数種の元素を主成分と
する材料で形成することが望ましい。

【００１８】

【発明の実施の形態】[実施形態１]本発明の実施形態を
図１〜図３を用いて説明する。ここでは、画素部とその
周辺に設けられる駆動回路のＴＦＴを同時に作製する方
法について説明する。

【００１９】（島状半導体層、ゲート絶縁膜形成の工
程）図１において、基板１０１には、無アルカリガラス
基板や石英基板を使用することが望ましい。その他にも
シリコン基板や金属基板の表面に絶縁膜を形成したもの
を基板としても良い。そして、基板１０１のＴＦＴが形
成される表面には、酸化シリコン膜、窒化シリコン膜、
または窒酸化シリコン膜からなる下地膜１０２をプラズ
マＣＶＤ法やスパッタ法で１００〜４００ｎｍの厚さに
形成した。例えば下地膜１０２として、窒化シリコン膜
１０２を２５〜１００ｎｍ、ここでは５０ｎｍの厚さ
に、酸化シリコン膜１０３を５０〜３００ｎｍ、ここで
は１５０ｎｍの厚さとした２層構造で形成すると良い。
下地膜１０２は基板からの不純物汚染を防ぐために設け
られるものであり、石英基板を用いた場合には必ずしも
設けなくても良い。次に下地膜１０２の上に２０〜１０
０ｎｍの厚さの、非晶質シリコン膜を公知の成膜法で形
成した。非晶質シリコン膜は含有水素量にもよるが、好
ましくは４００〜５５０℃で数時間加熱して脱水素処理
を行い、含有水素量を５atomic％以下として結晶化の工
程を行うことが望ましい。また、非晶質シリコン膜をス
パッタ法や蒸着法などの他の作製方法で形成しても良い
が、膜中に含まれる酸素、窒素などの不純物元素を十分
低減させておくことが望ましい。ここでは、下地膜と非
晶質シリコン膜とは、同じ成膜法で形成することが可能
であるので両者を連続形成しても良い。下地膜を形成
後、一旦大気雰囲気にさらされないようにすることで表
面の汚染を防ぐことが可能となり、作製されるＴＦＴの
特性バラツキを低減させることができる。非晶質シリコ
ン膜から結晶質シリコン膜を形成する工程は、公知のレ
ーザー結晶化技術または熱結晶化の技術を用いれば良
い。また、シリコンの結晶化を助長する触媒元素を用い
て熱結晶化の方法で結晶質シリコン膜を作製しても良
い。その他に、微結晶シリコン膜を用いても良いし、結
晶質シリコン膜を直接堆積成膜しても良い。さらに、単
結晶シリコンを基板上に貼りあわせるＳＯＩ（Silicon
On Insulators）の公知技術を使用して結晶質シリコン
膜を形成しても良い。こうして形成された結晶質シリコ
ン膜の不要な部分をエッチング除去して、島状半導体層
１０４〜１０６を形成した。結晶質シリコン膜のｎチャ
ネル型ＴＦＴが作製される領域には、しきい値電圧を制
御するため、あらかじめ１×１０¹⁵〜５×１０¹⁷ｃｍ^-3
程度の濃度でボロン（Ｂ）を添加しておいても良い。次
に、島状半導体層１０４〜１０６を覆って、酸化シリコ
ン、窒酸化シリコン、または窒化シリコンを主成分とす
るゲート絶縁膜１０７を形成した。ゲート絶縁膜１０７
は、１０〜２００ｎｍ、好ましくは５０〜１５０ｎｍの
厚さに形成すれば良い。例えば、プラズマＣＶＤ法でＮ
₂ＯとＳｉＨ₄を原料とした窒化酸化シリコン膜を７５ｎ
ｍ形成し、その後、酸素雰囲気中または酸素と塩酸の混
合雰囲気中、８００〜１０００℃で熱酸化して１１５ｎ
ｍのゲート絶縁膜としても良い（図１（Ａ））。

【００２０】（第１の低濃度不純物領域の形成）駆動回
路のｎチャネル型ＴＦＴに、ＬＤＤ領域となる低濃度不
純物領域を形成するために、島状半導体層１０４、１０
６の全面と、島状半導体層１０５のチャネル形成領域を
レジスト膜でマスク１０８〜１１１を形成した。このと
き、島状半導体層の周辺の配線を形成する領域にもレジ
ストマスクを形成しておいても良い。そして、ｎ型を付
与する不純物元素を添加して低濃度不純物領域を形成し
た。ここではフォスフィン（ＰＨ₃）を用いたイオンド
ープ法でリン（Ｐ）を添加した。この工程では、ゲート
絶縁膜１０７を通してその下の半導体層にリンを添加し
た。添加するリン濃度は、１×１０¹⁶〜１×１０¹⁹atom
s/cm³の範囲にするのが好ましく、ここでは１×１０¹⁸a
toms/cm³とした。そして、島状半導体層１０５にリンが
添加された第１の低濃度不純物領域１１２、１１３が形
成された。この第１の低濃度不純物領域はｎチャネル型
ＴＦＴにおいてＬＤＤ領域を形成するためのものであ
り、後にゲート電極との位置関係により、ゲート電極と
重ならない第２の不純物領域と、ゲート電極と重なる第
３の不純物領域とに区別される。

【００２１】その後、窒素雰囲気中で４００〜９００
℃、好ましくは５５０〜８００℃で１〜１２時間の熱処
理を行ない、この工程で添加されたｎ型を付与する不純
物元素を活性化する工程を行なった(図１（Ｂ）)。

【００２２】（ゲート電極用および配線用導電膜の形
成）第１の導電膜１１４を、タンタル（Ｔａ）、チタン
（Ｔｉ）、モリブデン（Ｍｏ）、タングステン（Ｗ）か
ら選ばれた元素を主成分とする導電性材料で１０〜１０
０ｎｍの厚さに形成した。第１の導電層には、窒化タン
タル（ＴａＮ）や窒化タングステン（ＷＮ）を用いるこ
とが望ましい。また、図示しないが、第１の導電膜の下
にシリコン膜を２〜２０ｎｍ程度の厚さで形成しておい
ても良い。さらに、第１の導電膜１１４上に第２の導電
膜１１５をＴａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を主
成分とする導電性材料で、１００〜４００ｎｍの厚さに
形成した。例えば、Ｔａを２００ｎｍの厚さに形成すれ
ば良い（図１（Ｃ））。

【００２３】第２の導電膜１１５をＴａ膜を用いる場合
には、スパッタ法で形成することが可能である。Ｔａ膜
はスパッタガスにＡｒを用いる。また、これらのスパッ
タガス中に適量のＸｅやＫｒを加えておくと、形成する
膜の内部応力を緩和して膜の剥離を防止することができ
る。α相のＴａ膜の抵抗率は２０μΩcm程度でありゲー
ト電極に使用することができるが、β相のＴａ膜の抵抗
率は１８０μΩcm程度でありゲート電極とするには不向
きである。しかし、ＴａＮ膜はα相に近い結晶構造を持
つので、この上にＴａ膜を形成すればα相のＴａ膜が容
易に得られる。従って、第１の導電膜１１４を１０〜５
０ｎｍの厚さでＴａＮ膜で形成しておいても良い。Ｔａ
膜は抵抗率を１０〜５０μΩcmの範囲ですることが好ま
しい。

【００２４】その他、第２の導電膜をＷ膜で形成する場
合には、Ｗをターゲットとしたスパッタ法で、アルゴン
（Ａｒ）ガスと窒素（Ｎ₂）ガスを導入して第１の導電
膜１１４を窒化タングステン（ＷＮ）膜で形成し、第２
の導電膜１１５をＡｒガスのスパッタでＷ膜で形成す
る。また、Ｗ膜を６フッ化タングステン（ＷＦ₆）を用
いて熱ＣＶＤ法で形成することも可能である。いずれに
してもゲート電極として使用するためには低抵抗化を図
る必要があり、Ｗ膜の抵抗率を２０μΩｃｍ以下にする
ことが望ましい。Ｗ膜は結晶粒を大きくすることで低抵
抗率化を図ることができるが、Ｗ膜中に酸素などの不純
物元素が多い場合には結晶化が阻害され高抵抗化する。
このことより、スパッタ法による場合、純度９９．９９
９９％のＷターゲットを用い、さらに成膜時に気相中か
らの不純物の混入がないように十分配慮してＷ膜を形成
することにより、抵抗率９〜２０μΩｃｍを実現するこ
とができる。

【００２５】（ゲート電極（ｐ−ｃｈ）、配線電極の形
成と第５の不純物領域の形成）レジストマスク１１６〜
１１９を形成し、第１の導電膜と第２の導電膜の一部を
エッチング除去して、ｐチャネル型ＴＦＴのゲート電極
１２０、ゲート配線１２２、１２３を形成した。ｎチャ
ネル型ＴＦＴのゲート電極は後の工程で形成するため、
第１の導電膜と第２の導電膜が半導体層１０５、１０６
上の全面で残るようにした。そして、レジストマスク１
１６〜１１９をそのまま残してマスクとし、ｐチャネル
型ＴＦＴが形成される半導体層１０４の一部に、ｐ型を
付与する不純物元素を添加するの工程を行った。ここで
はボロンをその不純物元素として、ジボラン（Ｂ₂Ｈ₆）
を用いてイオンドープ法で添加した。ここでは２×１０
²⁰atoms/cm³の濃度にボロンを添加した。そして、図２
（Ａ）に示すようにボロンが高濃度に添加された第５の
不純物領域１２５、１２６が形成された。また、この工
程において、レジストマスク１１６〜１１９を使用して
ゲート絶縁膜１０７の一部をエッチング除去して、島状
半導体層１０４の一部を露出させた後、ｐ型を付与する
不純物元素を添加するの工程を行っても良い。

【００２６】（ゲート電極（ｎ−ｃｈ）の形成）レジス
トマスク１２７〜１３０を形成し、ｎチャネル型ＴＦＴ
のゲート電極１３１、１３２を形成した。このときゲー
ト電極１３１は低濃度不純物領域１１２、１１３と一部
が重なるように形成した（図２（Ｂ））。

【００２７】（第１の不純物領域の形成）レジストマス
ク１３４〜１３６を形成し、ｎチャネル型ＴＦＴにおい
て、ソース領域またはドレイン領域として機能する第１
の不純物領域を形成する工程を行なった。レジストマス
ク１３６はｎチャネル型ＴＦＴのゲート電極１３２を覆
う形で形成された。これは、画素部のｎチャネル型ＴＦ
Ｔにおいて、オフセットＬＤＤ領域となる第４の不純物
領域を形成するために設けた。そして、ｎ型を付与する
不純物元素を添加して第１の不純物領域１３９〜１４３
を形成した。ここでも、フォスフィン（ＰＨ₃）を用い
たイオンドープ法で行い、この領域のリンの濃度は１×
１０¹⁹〜１×１０²¹atoms/cm³とするのが好ましく、こ
こでは１×１０²⁰atoms/cm³とした。また、同時に島状
半導体層１０４のボロンが添加されている領域１２５、
１２６の一部にもリンが添加された領域１３７、１３８
が形成された（図２（Ｃ））。

【００２８】（第２の低濃度不純物領域の形成）画素部
のｎチャネル型ＴＦＴの、ＬＤＤ領域となる低濃度不純
物領域（本発明では第４の不純物領域と記す）を島状半
導体層１０６に形成するためにｎ型を付与する不純物元
素を添加する工程を行った。添加するリン濃度は、第１
の低濃度不純物領域と同程度かそれより少なくするのが
好ましく、ここでは２×１０¹⁷atoms/cm³とした。そし
て、島状半導体層にリンが添加された第２の低濃度不純
物領域１４４〜１４７を形成した(図３（Ａ）)。

【００２９】（熱活性化の工程）ゲート絶縁膜、ゲート
電極上の全面に（島状半導体層１０４〜１０６の一部が
露出されている場合にはその上面にも）第１の層間絶縁
膜１４８を形成した。第１の層間絶縁膜は窒化シリコン
膜、酸化シリコン膜、または窒酸化シリコン膜で形成す
れば良い。また、窒化シリコン膜と、酸化シリコン膜ま
たは窒酸化シリコン膜の２層構造としても良い（図示せ
ず）。いずれにしても、第１の層間絶縁膜は５００〜１
０００ｎｍの厚さとなるように形成すれば良い。その
後、それぞれの濃度で添加されたｎ型またはｐ型を付与
する不純物元素を活性化するための熱処理の工程を行っ
た。この工程は、電気加熱炉を用いた熱アニール法や、
ハロゲンランプを用いたラピットサーマルアニール法
（ＲＴＡ法）で行うことができる。ここでは熱アニール
法で活性化の工程を行った。加熱処理は、窒素雰囲気中
において３００〜７００℃、好ましくは３５０〜５５０
℃、例えば５２５℃、２時間の熱処理を行った。この処
理で、半導体層の結晶化の工程でシリコンの結晶化を助
長する触媒元素を用いて熱結晶化の方法で結晶質シリコ
ン膜を作製した場合には、その触媒元素をリンを添加し
た領域に偏析させるゲッタリング効果が同時に得られ、
チャネル形成領域から触媒元素を除去することができ
た。さらに、３〜１００％の水素を含む雰囲気中で、３
００〜４５０℃で１〜１２時間の熱処理を行い、島状半
導体層を水素化する工程を行った。この工程は、プラズ
マ水素化法を用い、プラズマ化されることにより生成さ
れた水素雰囲気中で２００〜４５０℃の熱処理を行って
も良い（図３（Ｂ））。

【００３０】（ソース・ドレイン配線、層間絶縁膜の形
成）第１の層間絶縁膜１４８にはその後、それぞれのＴ
ＦＴのソース領域と、ドレイン領域に達するコンタクト
ホールが形成された。そして、ソース配線１４９、１５
０、１５１と、ドレイン配線１５２、１５３を形成し
た。図示していないが、本実施例ではこの電極を、Ｔｉ
膜を１００ｎｍ、Ｔｉを含むＡｌ膜３００ｎｍ、Ｔｉ膜
１５０ｎｍをスパッタ法で連続して形成した３層構造の
電極として用いた。そして、第１の層間絶縁膜、ソース
配線、ドレイン配線、およびそれぞれの配線電極上にパ
ッシベーション膜１５４を形成した。パッシベーション
膜１５４は、窒化シリコン膜、酸化シリコン膜、または
窒酸化シリコン膜で５０〜５００ｎｍの厚さで形成し
た。その後、この状態で水素化処理を行うとＴＦＴの特
性向上に対して好ましい結果が得られた。例えば、３〜
１００％の水素を含む雰囲気中で、３００〜４５０℃で
１〜１２時間の熱処理を行うと良く、あるいはプラズマ
水素化法を用い、プラズマ化されることにより生成され
た水素雰囲気中で２００〜４５０℃の熱処理を行っても
同様の効果が得られた。その後、有機樹脂からなる第２
の層間絶縁膜１５５を約１０００ｎｍの厚さに形成し
た。有機樹脂膜としては、ポリイミド、アクリル、ポリ
イミドアミド等を使用することができる。有機樹脂膜を
用いることの利点は、成膜方法が簡単である点や、比誘
電率が低いので、寄生容量を低減できる点、平坦性に優
れる点などが上げられる。なお上述した以外の有機樹脂
膜を用いることもできる。ここでは、基板に塗布後、熱
重合するタイプのポリイミドを用い、３００℃で焼成し
て形成した。

【００３１】（保持容量、画素電極の形成）画素部の第
２の層間絶縁膜上に遮光膜１５６を形成した。遮光膜１
５６はアルミニウム（Ａｌ）、チタン（Ｔｉ）、タンタ
ル（Ｔａ）から選ばれた元素を主成分とする膜で１００
〜３００ｎｍの厚さに形成した。そしてこの部分に保持
容量を形成する目的で、遮光膜１５６上に誘電体膜１５
７を５０〜２００ｎｍの厚さで形成した。この誘電体膜
１５７は、陽極酸化法を用いて遮光膜１５６の表面に形
成された酸化膜を用いても良い。その他にも酸化シリコ
ン膜、窒化シリコン膜、窒酸化シリコン膜やＤＬＣ（Di
amond like carbon）膜やポリイミド膜を用いても良
い。しかしながら、例えばポリイミドの比誘電率３〜４
に対して陽極酸化法で作製された酸化Ａｌの比誘電率は
７〜９であるので、少ない面積で大きな容量を形成する
目的には後者の方が非常に適していた。

【００３２】具体的には、Ａｌ膜上に陽極酸化法で酸化
Ａｌ膜を形成し、その上に０．７８５mm2の電極を作製
して容量を測定した結果、酸化Ａｌ膜の厚さが５０nmの
とき１１００pF、１００nmのとき６３０pFが得られた。
この容量の値はポリイミドを同様な厚さで形成した場合
の２〜３倍の値であった。液晶表示装置の画素部に設け
る保持容量は画素の大きさに依存するが１００〜３００
fFの容量が必要であり、酸化Ａｌ膜を用いて保持容量を
形成するとこの容量を得るために必要な面積をポリイミ
ドを用いた場合の１／３程度にすることができた。

【００３３】そして、第２の層間絶縁膜１５５に設けら
れた開孔部１５９と、パッシベーション膜１５４に設け
られた開孔部１５８で、ドレイン配線１５３に達するコ
ンタクトホールを形成し、画素電極１６０を形成した。
画素電極１６０は、透過型液晶表示装置とする場合には
透明導電膜を用い、反射型の液晶表示装置とする場合に
は金属膜を用いれば良い。ここでは透過型の液晶表示装
置とするために、酸化インジウム・スズ（ＩＴＯ）膜を
１００ｎｍの厚さにスパッタ法で形成した。画素電極１
６０は、誘電体膜１５７を介して遮光膜１５６上まで延
在して形成され、画素電極１６０が遮光膜１５６と重な
る領域で保持容量１８４が形成された（図３（Ｃ））。

【００３４】以上の工程で、画素部にはｎチャネル型Ｔ
ＦＴ１８３が形成され、周辺に設けられる駆動回路には
ｐチャネル型ＴＦＴ１８１、ｎチャネル型ＴＦＴ１８２
が同一基板上に形成されたアクティブマトリクス基板が
作製された。

【００３５】駆動回路のｐチャネル型ＴＦＴ１８１に
は、チャネル形成領域１６１、ソースまたはドレイン領
域として機能する第５の不純物領域１６２、１６３が形
成された。そして、第５の不純物領域１６２はソース領
域として、第５の不純物領域１６３はドレイン領域とな
った。また、ｎチャネル型ＴＦＴ１８２には、チャネル
形成領域１６４、第１の不純物領域１６５、１６６、第
１の低濃度不純物領域からゲート電極と重なり、ＬＤＤ
領域として機能する第３の不純物領域１６７、１６８が
形成された。第１の不純物領域１６５はソース領域とし
て、第１の不純物領域１６６はドレイン領域として機能
した。

【００３６】また、画素部のｎチャネル型ＴＦＴ１８３
には、チャネル形成領域１６９、１７０、ソースまたは
ドレイン領域として機能する第１の不純物領域１７１、
１７２、１７３、第２の低濃度不純物領域からゲート電
極と重ならないＬＤＤ領域として機能する第４の不純物
領域１７４〜１７７が形成された。

【００３７】本発明は、画素部および駆動回路のそれぞ
れのｎチャネル型ＴＦＴの動作環境を考慮して、ＬＤＤ
領域となる第２の不純物領域、第３の不純物領域、第４
の不純物領域のチャネル長方向の長さを同一基板上で異
ならせ、それぞれの回路を構成するＴＦＴに対して、最
適な形状を作り込むことができた。ｎチャネル型ＴＦＴ
１８２は駆動電圧が１０Ｖ程度のロジック回路などに適
している。チャネル長３〜７μｍに対してゲート電極と
オーバーラップしたＬＤＤ領域（第３の不純物領域）の
長さ（Ｌov）は０．５〜３．０μｍ、代表的には１．５
μｍとすれば良い。また、画素部のｎチャネル型ＴＦＴ
１８３はマルチゲート構造であるが、極性反転して駆動
されるために、ソース側およびドレイン側の両方にゲー
ト電極と重ならないＬＤＤ領域となる第４の不純物領域
１７４〜１７７が設けられている。この領域の長さ（Lo
ff）は０．５〜３．５μｍ、代表的には２．０μｍとす
れば良い。

【００３８】以上の様に本発明は、画素部および駆動回
路がそれぞれ要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化することで、半導体装置の動作性能
と信頼性を向上させることを可能とすることができる。
具体的には、各回路仕様に応じてｎチャネル型ＴＦＴの
ＬＤＤ領域の設計をそれぞれ異ならせ、ゲート電極とオ
ーバーラップするＬＤＤ領域またはオーバーラップしな
いＬＤＤ領域を適宣設けることによって、同一の基板上
にホットキャリア劣化の対策を重視したＴＦＴ構造と、
低オフ電流値を重視したＴＦＴ構造とを実現することが
できる。

【００３９】[実施形態２]アクティブマトリクス基板の
画素部のｎチャネル型ＴＦＴに接続される保持容量の他
の構成について説明する。図４は実施形態１と同様にし
て作製されたアクティブマトリクス基板の画素部の断面
構造図を示す。

【００４０】基板４０１上に下地膜４０２、４０３が形
成され、島状半導体層４０４には第１の不純物領域と第
４の不純物領域が形成されている。ゲート絶縁膜４０５
上にはゲート電極４０６が形成され、第１の層間絶縁膜
４０７上にはソース配線４０８、ドレイン配線４０９が
形成されている。そして、パッシベーション膜４１０、
第２の層間絶縁膜４１１上に遮光膜４１２、画素電極４
１８が形成されている。

【００４１】ｎチャネル型ＴＦＴ４２０に接続される保
持容量４２１は、第２の層間絶縁膜４１１上に形成され
た遮光膜４１２と、その上に形成された誘電体膜４１３
と、画素電極４１８とから形成されている。また、第２
の層間絶縁膜の開口が形成される領域には絶縁体のスペ
ーサー４１４が設けられ、パッシベーション膜４１０に
設けられた開孔４１５、第２の層間絶縁膜４１１に設け
られた開孔４１６、スペーサー４１４に設けられた開口
４１７で、画素電極４１８がドレイン配線４０９に接続
されている。このようにスペーサー４１４を設けること
により、遮光膜と画素電極との間で発生するショートを
防止することができる。保持容量４２１は遮光膜４１
２、誘電体膜４１３、画素電極４１８が重なる部分で形
成されている。

【００４２】[実施形態３]図５は画素部のｎチャネル型
ＴＦＴに接続される保持容量の他の構成について示して
いる。図５（Ａ）は実施形態１と同様にして作製された
画素部のｎチャネル型ＴＦＴである。基板５０１上に下
地膜５０２、５０３が形成され、島状半導体層５０４に
は第１の不純物領域と第４の不純物領域が形成されてい
る。ゲート絶縁膜５０５上にはゲート電極５０６が形成
され、第１の層間絶縁膜５０７上にはソース配線５０
８、ドレイン配線５０９が形成されている。さらに、パ
ッシベーション膜５１０、第２の層間絶縁膜上に遮光膜
５１２、有機樹脂で形成したスペーサー５１３を形成し
た。その後、図５（Ｂ）のように陽極酸化法で遮光膜の
表面に誘電体膜５１４を形成した。そして、図５（Ｃ）
のようにパッシベーション膜５１０に設けられた開孔５
１５、第２の層間絶縁膜５１１に設けられた開孔５１
６、スペーサー５１３に設けられた開口５１７で、画素
電極５１８がドレイン配線５０９に接続されている。保
持容量５２１は遮光膜５１２、誘電体膜５１４、画素電
極５１８が重なる部分で形成されている。このようにス
ペーサー５１３を設けることにより、遮光膜と画素電極
との間で発生するショートを防止することができ、ま
た、遮光膜５１２の表面に誘電体膜５１４を形成すると
きに端部への回り込みを防止することができる。

【００４３】

【実施例】[実施例１]本実施例では本発明を用いて、画
素部とその駆動回路を同一基板上に作製する一例を図６
〜８を用いて説明する。本明細書ではこのような基板を
便宜上アクティブマトリックス基板と呼ぶ。最初に、基
板６０１上に下地膜として窒酸化シリコン膜６０２ａを
５０〜５００ｎｍ、代表的には１００ｎｍの厚さに形成
した。窒酸化シリコン膜６０２ａは、ＳｉＨ₄とＮ₂Ｏと
ＮＨ₃から作製されるものであり、含有する窒素濃度を
２５atomic％以上５０atomic％未満となるようにした。
その後、窒素雰囲気中で４５０〜６５０℃の熱処理を施
し、窒酸化シリコン膜６０２ａを緻密化した。さらに窒
酸化シリコン膜６０２ｂを１００〜５００ｎｍ、代表的
には２００ｎｍの厚さに形成し、連続して非晶質半導体
膜（図示せず）を２０〜８０ｎｍの厚さに形成した。そ
して公知の結晶化の方法により結晶質シリコン膜を形成
した（図示せず）。結晶質シリコン膜の不要な部分はエ
ッチング除去され、島状の結晶質半導体膜６０３〜６０
６が形成され、さらにゲート絶縁膜６０７が形成され
た。ゲート絶縁膜６０７は、ＳｉＨ₄とＮ₂Ｏとから作製
される窒酸化シリコン膜であり、ここでは１０〜２００
ｎｍ、好ましくは５０〜１５０ｎｍの厚さで形成した
（図６（Ａ））。

【００４４】次に、島状半導体層６０３、６０６の全面
と、島状半導体層６０４、６０５のチャネル形成領域を
覆うレジストマスク６０８〜６１１を形成した。そし
て、フォスフィン（ＰＨ₃）を用いたイオンドープ法で
ｎ型を付与する不純物元素を添加して第１の低濃度不純
物領域を形成した。この工程では、ゲート絶縁膜６０７
を通してその下の島状半導体層にリンを添加するため
に、加速電圧は６５ｋｅＶに設定した。島状半導体に添
加されるリンの濃度は、１×１０¹⁶〜１×１０¹⁹atoms/
cm³の範囲にするのが好ましく、ここでは１×１０¹⁸ato
ms/cm³とした。そして、リンが添加された第１の低濃度
不純物領域６１２〜６１５を形成した(図６（Ｂ）)。

【００４５】第１の導電膜６１６を、スパッタ法により
窒化タンタル（ＴａＮ）または窒化タングステン（Ｗ
Ｎ）で形成した。また、図示しないが、第１の導電膜の
下にシリコン膜を２〜２０ｎｍ程度の厚さで形成してお
いても良い。続いて、アルミニウム（Ａｌ）や銅（Ｃ
ｕ）を主成分とする第３の導電膜６１７を、１００〜３
００ｎｍの厚さに形成した（図６（Ｃ））。そして、入
出力端子から駆動回路の入出力までの配線の一部とする
ために、第３の導電膜をエッチングして配線６１８を形
成した。例えば、第３の導電膜にＡｌを用いれば、リン
酸溶液により下地ＴａＮと選択性良くエッチングするこ
とができた。さらに、第１の導電層６１６と配線６１８
上に第２の導電膜６１９をＴａ、Ｔｉ、Ｍｏ、Ｗから選
ばれた元素を主成分とする導電性材料で、１００〜４０
０ｎｍの厚さに形成した。例えば、Ｔａを２００ｎｍの
厚さに形成すれば良い（図６（Ｄ））。

【００４６】次に、レジストマスク６２０〜６２５を形
成し、第１の導電膜と第２の導電膜の一部をエッチング
除去して、入出力端子から駆動回路の入出力までの配線
６２６、ｐチャネル型ＴＦＴのゲート電極６２７と、ゲ
ート配線６３０を形成した。ＴａＮ膜とＴａ膜のエッチ
ングはＣＦ₄とＯ₂の混合ガスにより行うことができた。
そして、レジストマスク６２０〜６２５をそのまま残し
て、ｐチャネル型ＴＦＴが形成される島状半導体層６０
３の一部に、ｐ型を付与する不純物元素を添加する工程
を行った。ここではボロンをその不純物元素として、ジ
ボラン（Ｂ₂Ｈ₆）を用いてイオンドープ法で添加した。
この領域のボロン濃度は２×１０²⁰atoms/cm³とした。
そして、図７（Ａ）に示すようにボロンが高濃度に添加
された第５の不純物領域６３３、６３４が形成された。

【００４７】入出力端子から駆動回路の入出力までの配
線６２６は第３の導電層の回りを第１の導電層と第２の
導電層とで覆うようにして形成されている。

【００４８】図７（Ａ）で設けられたレジストマスクを
除去した後、新たにレジストマスク６３５〜６４０を形
成した。これはｎチャネル型ＴＦＴのゲート電極を形成
するためのものであり、ドライエッチング法によりｎチ
ャネル型ＴＦＴのゲート電極６４１〜６４３が形成され
た。このときゲート電極６４１、６４２は第１の低濃度
不純物領域６１２〜６１５の一部と重なるように形成さ
れた（図７（Ｂ））。

【００４９】このようにゲート電極６２７、６４１〜６
４３は第１の導電膜と第２の導電膜とから形成される。

【００５０】そして、新たなレジストマスク６４５〜６
４９を形成した。レジストマスク６４７、６４９はｎチ
ャネル型ＴＦＴのゲート電極６４２、６４３と第２の不
純物領域の一部を覆う形で形成された。そして、ｎ型を
付与する不純物元素を添加して第１の不純物領域を形成
する工程を行い、ｎチャネル型ＴＦＴが形成される島状
半導体層に第１の不純物領域６５０〜６５５が形成され
た（図７（Ｃ））。

【００５１】画素部のｎチャネル型ＴＦＴのＬＤＤ領域
となる第２の低濃度不純物領域を島状半導体層６０６に
形成するためにｎ型を付与する不純物元素を添加する工
程を行った。添加するリン濃度は、第２および第３の不
純物領域と同程度かそれより少なくするのが好ましく、
ここでは２×１０¹⁷atoms/cm³とし、ゲート電極をマス
クとして自己整合的に第２の低濃度不純物領域６５６〜
６５８を形成した(図８（Ａ）)。

【００５２】そして、第１の層間絶縁膜６５９をプラズ
マＣＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ ₃を原料とした窒酸
化シリコン膜で形成した。この窒酸化シリコン膜中の含
有水素濃度は１〜３０atomic％となるように形成するこ
とが望ましかった。その後、この状態で窒素雰囲気中で
４００〜８００℃、１〜１２時間、例えば５２５℃で８
時間の加熱処理を行った。この工程により添加されたｎ
型及びｐ型を付与する不純物元素を活性化させることが
できた。この熱処理の後に水素化の工程を行なった。こ
では３〜１００％の水素雰囲気中で３００〜５００℃、
好ましくは３５０〜４５０℃で２〜１２時間の水素化処
理の工程を行うと良い。または、２００〜５００℃、好
ましくは３００〜４５０℃の基板温度でプラズマ化させ
ることによってできた水素で水素化処理をしても良い
（図８（Ｂ））。

【００５３】その後、第１の絶縁膜６５９は所定のレジ
ストマスクを形成して、エッチング処理によりそれぞれ
のＴＦＴのソース領域と、ドレイン領域に達するコンタ
クトホールを形成した。そして、ソース配線６６０、６
６３、６６４、６６６とドレイン配線６６１、６６２、
６６５、６５７を形成した。図示していないが、本実施
例ではこの電極を、Ｔｉ膜を１００ｎｍ、Ｔｉを含むＡ
ｌ膜３００ｎｍ、Ｔｉ膜１５０ｎｍをスパッタ法で連続
して形成した３層構造の電極として用いた。

【００５４】そしてこの上に、パッシベーション膜６７
０を形成した。パッシベーション膜６７０はプラズマＣ
ＶＤ法でＳｉＨ₄、Ｎ₂Ｏ、ＮＨ₃から形成される窒酸化
シリコン膜、またはＳｉＨ₄、Ｎ₂、ＮＨ₃から作製され
る窒化シリコン膜で形成すれば良い。まず、膜の形成に
先立ってＮ₂Ｏ、Ｎ₂、ＮＨ₃等を導入してプラズマ水素
化処理により水素化の工程を行なった。プラズマ化され
ることにより気相中で生成された水素は第１の層間絶縁
膜中に供給され、基板を２００〜４００℃に加熱してお
けば、その水素を下層側にも拡散して半導体層を水素化
することができた。このパッシベーション膜の作製条件
は特に限定されるものではないが、緻密な膜とすること
が望ましい。また、パッシベーション膜を形成した後
に、水素化の工程を水素または窒素を含む雰囲気中で３
００〜５５０℃の加熱処理を１〜１２時間の加熱処理に
より行っても良い。

【００５５】その後、有機樹脂からなる第２の層間絶縁
膜６７１を約１０００ｎｍの厚さに形成した。有機樹脂
膜としては、ポリイミド、アクリル、ポリイミドアミド
等を使用することができる。有機樹脂膜を用いることの
利点は、成膜方法が簡単である点や、比誘電率が低いの
で、寄生容量を低減できる点、平坦性に優れる点などが
上げられる。なお上述した以外の有機樹脂膜を用いるこ
ともできる。ここでは、基板に塗布後、熱重合するタイ
プのポリイミドを用い、３００℃で焼成して形成した。

【００５６】第２の層間絶縁膜上に窒酸化シリコン膜や
酸化シリコン膜などで絶縁膜６４４を５〜５０ｎｍ形成
しておくと、この上に形成する遮光膜の密着性を高める
ことができた。また、有機樹脂で形成した第２の層間絶
縁膜表面をＣＦ₄プラズマで処理して表面改質すると、
この上に形成する膜の密着性を向上させることができ
た。そしてスパッタ法や真空蒸着法でＡｌ膜を形成しエ
ッチング処理して遮光膜６７２とした。この遮光膜６７
２は陽極酸化法によってその表面に５０〜２００ｎｍの
酸化膜を形成した。陽極酸化は、まず十分にアルカリイ
オン濃度の小さい酒石酸エチレングリコール溶液を作製
した。酒石酸の濃度としては、０．１〜１０％、好まし
くは３％とし、これに１〜２０％のアンモニア水を加
え、ｐＨが７±０．５となるように調節した。この溶液
中に陰極となる白金電極を設け、遮光膜６７２が形成さ
れている基板を溶液に浸した。そして、遮光膜６７２を
陽極として、直流電流を２ｍＡ一定となるようにした。
溶液中の陰極と陽極との間の電圧は酸化膜の成長に従い
時間と共に変化するが、電流が一定となるように電圧を
調整し、１５０Ｖとなったところで電圧を一定として、
その後電流が０．１ｍＡになるまで保持した。このよう
にして遮光膜６７２の表面には厚さ５０〜２００ｎｍの
酸化Ａｌ膜６７３を形成することができた。尚、ここで
示した陽極酸化法に係わる数値は一例にすぎず、作製す
る素子の大きさ等によって当然最適値は変化しうるもの
である。そして、絶縁膜６４４、第２の層間絶縁膜６７
１、パッシベーション膜６７０に設けられた開孔部でド
レイン配線６６７に達するコンタクトホールを形成し、
画素電極６７６を形成した。画素電極６７６は、透過型
液晶表示装置とする場合には透明導電膜を用い、反射型
の液晶表示装置とする場合には金属膜を用いれば良かっ
た。ここでは透過型の液晶表示装置とするために、酸化
インジウム・スズ（ＩＴＯ）膜を１００ｎｍの厚さにス
パッタ法で形成した。画素電極６７６は、酸化Ａｌ膜６
７３を介して遮光膜６７２上まで延在して形成され、画
素電極６７６が遮光膜６７２と重なる領域で保持容量７
００が形成された。以上の工程で、画素部とその周辺に
設けられる駆動回路のＴＦＴが同一基板上に形成された
アクティブマトリクス基板が作製された（図８
（Ｃ））。

【００５７】ｐチャネル型ＴＦＴ７０１は自己整合的
（セルフアライン）に形成され、ｎチャネル型ＴＦＴ７
０２〜７０４は非自己整合的（ノンセルフアライン）に
形成された。駆動回路のｐチャネル型ＴＦＴ７０１に
は、チャネル形成領域６７７、第５の不純物領域６７
８、６７９が形成された。第５の不純物領域６７８はソ
ース領域として、第５の不純物領域６７９はドレイン領
域となった。一方、ｎチャネル型ＴＦＴ７０２には、チ
ャネル形成領域６８０、ソース領域となる第１の不純物
領域６８１、ドレイン領域となる第１の不純物領域６８
２、第１の低濃度不純物領域からゲート電極と重なりＬ
ＤＤ領域となる第３の不純物領域６８３、６８４が形成
された。このｎチャネル型ＴＦＴはシフトレジスタ回路
やバッファ回路に適している。また、ｎチャネル型ＴＦ
Ｔ７０３には、チャネル形成領域６８５、ソース領域と
なる第１の不純物領域６８６、ドレイン領域となる第１
の不純物領域６８７、第１の低濃度不純物領域からゲー
ト電極と重なりＬＤＤ領域となる第３の不純物領域６８
８ａ、６８９ａとゲート電極と重ならないＬＤＤ領域と
なる第２の不純物領域６８８ｂ、６８９ｂが形成され
た。このようなｎチャネル型ＴＦＴは、アナログスイッ
チが形成されるサンプリング回路に適していた。画素部
のｎチャネル型ＴＦＴ７０４には、チャネル形成領域６
９０、６９１、第１の不純物領域６９２、６９６、第２
の低濃度不純物領域からゲート電極と重ならないＬＤＤ
領域となる第４の不純物領域６９３〜６９５が形成され
た。

【００５８】以上の様に本発明は、画素部および駆動回
路がそれぞれ要求する仕様に応じて各回路を構成するＴ
ＦＴの構造を最適化することで、半導体装置の動作性能
と信頼性を向上させることを可能とすることができる。
例えば、駆動回路のｎチャネル型ＴＦＴ７０２にはゲー
ト電極と重なるＬＤＤ領域（ＧＯＬＤ）が設けられてい
る。このようなＬＤＤを設けることにより、キンク効果
やホットエレクトロン効果などによる特性の変動を防ぐ
ことができ、シフトレジスタや、特にバッファ回路など
に適している。また、ｎチャネル型ＴＦＴ７０３にはゲ
ート絶縁膜を介してゲート電極と重なるＬＤＤ領域（Ｇ
ＯＬＤ）６８８ａ、６８９ａ、ゲート電極と重ならない
ＬＤＤ領域６８８ｂ、６８９ｂが形成され、オフ電流値
を下げる目的とホットキャリア効果によるＴＦＴの劣化
を防ぐ上で効果がある。また、画素部に設けるｎチャネ
ル型ＴＦＴはゲート電極と重ならないＬＤＤ領域６９３
〜６９５のみを設ける構造とし、主にオフ電流値を下げ
てスイッチング動作を確実なものとすると共に、消費電
力を低減させる上で効果的である。

【００５９】[実施例２]本実例では、アクティブマトリ
クス基板から、アクティブマトリクス型液晶表示装置を
作製する工程を説明する。図９に示すように、図８
（Ｃ）の状態の基板に対し、配向膜９０１を形成する。
通常液晶表示素子の配向膜にはポリイミド樹脂が多く用
いられている。対向側の基板９０２には、透明導電膜９
０３と、配向膜９０４とを形成した。配向膜は形成され
た後、ラビング処理を施して液晶分子がある一定のプレ
チルト角を持って平行配向するようにした。そして、画
素部と、駆動回路が形成されたアクティブマトリクス基
板と対向基板とを、公知のセル組み工程によってシール
材やスペーサ（共に図示せず）などを介して貼りあわせ
る。その後、両基板の間に液晶材料９０５を注入し、封
止剤（図示せず）によって完全に封止した。液晶材料に
はＴＮ液晶の他に反強誘電性液晶（Antiferroelectric
Liquid Crystal）、しきい値なし反強誘電性液晶などを
適用できる。このようにして図９に示すアクティブマト
リクス型液晶表示装置が完成した。

【００６０】次に、このアクティブマトリクス型液晶表
示装置の構成を、図１０の斜視図および図１１の上面図
を用いて説明する。尚、図１０と図１１は、図６〜図８
の断面構造図と対応付けるため、共通の符号を用いてい
る。アクティブマトリクス基板は、ガラス基板６０１上
に形成された、画素部１００１と、走査（ゲート）線駆
動回路１００２と、信号(ソース)線駆動回路１００３で
構成される。画素部にはｎチャネル型ＴＦＴ７０４が形
成され、周辺に設けられる駆動回路はＣＭＯＳ回路を基
本として構成されている。走査（ゲート）線駆動回路１
００２と、信号（ソース）線駆動回路１００３はそれぞ
れゲート配線６４３とソース配線６６６で画素部１００
１に接続されている。また、ＦＰＣ１０３１が接続され
た外部入出力端子１０３４から駆動回路の入出力端子ま
での配線６２６、６６８が設けられている。

【００６１】図１１は画素部１００１の一部分を示す上
面図である。ここで図１１（Ａ）は半導体層、ゲート電
極、ソース配線の重ねあわせを示す上面図であり、同図
（Ｂ）はその上に形成される遮光膜、画素電極の重ねあ
わせを示す上面図である。ゲート電極６４３は、図示さ
れていないゲート絶縁膜を介してその下の半導体層６０
６と交差している。図示はしていないが、半導体層６０
６には、ソース領域、ドレイン領域、第４の不純物領域
が形成されている。また、画素ＴＦＴの上には遮光膜６
７２と、誘電体膜（図示せず）と、各画素ごとに設けら
れる画素電極６７６が形成され、遮光膜６７２と画素電
極６７６とが誘電体膜を介して重なる領域で保持容量７
００が形成される。遮光膜を形成するＡｌ膜の表面を酸
化して容量部を形成するための誘電体膜としたことで、
必要な容量を形成するための面積を少なくすることが可
能であり、さらに、本実施例のように画素部のｎチャネ
ル型ＴＦＴ上に形成される遮光膜を保持容量の一方の電
極とすることで、アクティブマトリクス型液晶表示装置
の画像表示部の開口率を向上させることができた。ま
た、図１１で示すＡ―Ａ'に沿った断面構造は、図８に
示す画素部のＡ―Ａ'断面図に対応している。

【００６２】[実施例３]図１２に、画素部のＴＦＴに設
けられる保持容量の接続方法の他の構成例を示す。図１
２は実施形態１と同様にして作製されたアクティブマト
リクス基板の画素部の断面構造図を示す。基板１２０１
上に下地膜１２０２、１２０３が形成され、島状半導体
層１２０４には第１の不純物領域と第４の不純物領域が
形成されている。ゲート絶縁膜１２０５上にはゲート電
極１２０６が形成され、第１の層間絶縁膜１２０７上に
はソース配線１２０８、ドレイン配線１２０９が形成さ
れている。さらに、パッシベーション膜１２１１、第２
の層間絶縁膜１２１２上に遮光膜１２１３が形成されて
いる。

【００６３】図１２（Ａ）において、ｎチャネル型ＴＦ
Ｔに接続される保持容量１２４０は、第２の層間絶縁膜
１２１２上に形成された遮光膜１２１３と、その上に形
成された誘電体膜１２１４と、画素電極１２１５とから
形成されている。そして、保持容量１２４０の一方の電
極である画素電極１２１５は、パッシベーション膜１２
１１と第２の層間絶縁膜１２１２に設けられた開孔１２
６０でドレイン配線１２０９に接続されている。また、
他方の電極である遮光膜は、パッシベーション膜１２１
１と第２の層間絶縁膜１２１２に設けられた開孔１２６
１で、第１の層間絶縁膜１２０７上に形成された配線電
極１２１０と接続されている。また、図１２（Ｂ）では
画素電極１２１５と同じ材料で形成された配線１２１６
と、遮光膜１２１３が誘電体膜１２１４を介して接続部
１２５１で静電結合して、パッシベーション膜１２１１
と第２の層間絶縁膜１２１２に設けられた開孔１２６１
で第１の層間絶縁膜１２０７上に形成された配線電極１
２１０と接続することも可能である。また、図１２
（Ｂ）では、遮光膜１２１３が誘電体膜１２１４、配向
膜１２１７、液晶１２１８、対向基板側の配向膜１２１
９を介して共通電極１２２０と静電的に結合させること
も可能である。

【００６４】[実施例４]図１３は、実施例１で示したア
クティブマトリクス基板の回路構成の一例を示す。本実
施例のアクティブマトリクス基板は、ソース信号線側駆
動回路１３０１、ゲート信号線側駆動回路（Ａ）１３０
７、ゲート信号線側駆動回路（Ｂ）１３１１、プリチャ
ージ回路１３１２、画素部１３０６を有している。ソー
ス信号線側駆動回路１３０１は、シフトレジスタ回路１
３０２、レベルシフタ回路１３０３、バッファ回路１３
０４、サンプリング回路１３０５を備えている。また、
ゲート信号線側駆動回路（Ａ）１３０７は、シフトレジ
スタ回路１３０８、レベルシフタ回路１３０９、バッフ
ァ回路１３１０を備えている。ゲート信号線側駆動回路
（Ｂ）１３１１も同様な構成である。

【００６５】ここで、それぞれの回路の駆動電圧の一例
を示すと、シフトレジスタ回路１３０２、１３０８は１
０〜１６Ｖであり、レベルシフタ回路１３０３、１３０
９、バッファ回路１３０４、１３１０、サンプリング回
路１３０５、画素部１３０６は１４〜１６Ｖであった。
サンプリング回路１３０５、画素部１３０６は印加され
る電圧の振幅であり、通常極性反転された電圧が交互に
印加されていた。本発明は、ｎチャネル型ＴＦＴの駆動
電圧を考慮して、ＬＤＤ領域となる第２の不純物領域の
長さを同一基板上で異ならしめることが容易であり、そ
れぞれの回路を構成するＴＦＴに対して、最適な形状を
同一工程で作り込むことができた。

【００６６】図１４（Ａ）はシフトレジスタ回路のＴＦ
Ｔの構成例を示している。シフトレジスタ回路のｎチャ
ネル型ＴＦＴはシングルゲート構造であり、チャネル形
成領域２０４とゲート電極２１０とオーバーラップする
第３の不純物領域（ＬＤＤ領域）２０５、２０６が設け
られている。その外側にはソース領域またはドレイン領
域となる第１の不純物領域２０７、２０８が形成されて
いる。この領域のチャネル長方向の長さは、チャネル長
を３〜７μｍとして、０．５〜３μｍとすれば良い。こ
のＬＤＤの構成は、ホットキャリア劣化対策に有効であ
り、オフ領域の特性を重視しないシフトレジスタ回路な
どに適している。一方、ｐチャネル型ＴＦＴには、チャ
ネル形成領域２０１、ゲート電極２０９の外側にソース
領域またはドレイン領域となる第５の不純物領域２０
２、２０３が形成されている。そして、各ＴＦＴのソー
スまたはドレイン領域とコンタクトを形成するソース配
線２１１、２１２とドレイン配線２１３が形成されてい
る。

【００６７】図１４（Ｂ）はレベルシフタ回路、バッフ
ァ回路のＴＦＴの構成例を示している。これらの回路の
ｎチャネル型ＴＦＴはダブルゲート構造としてあるが、
勿論シングルゲート構造としても問題ない。このｎチャ
ネル型ＴＦＴもチャネル形成領域２０４ａ、２０４ｂ、
ゲート電極２１０ａ、２１０ｂとオーバーラップする第
３の不純物領域（ＬＤＤ領域）２０５ａ、２０５ｂ、２
０６ａ、２０６ｂが設けられた構造である。このような
ＬＤＤを設けることにより、ドレイン近傍の高電界領域
が緩和され、キンク効果やホットエレクトロン効果など
による特性の変動を防ぐことができる。その結果、バッ
ファ回路の信頼性を高めることができる。また、ｐチャ
ネル型ＴＦＴは図１４（Ａ）と同様な構成とする。

【００６８】図１４（Ｃ）はサンプリング回路のＴＦＴ
の構成例を示している。この回路のｎチャネル型ＴＦＴ
はシングルゲート構造であるがチャネル形成領域の外側
に、極性反転して駆動することに対応して、ソース側お
よびドレイン側の両方にゲート電極とオーバーラップす
るＬＤＤ領域となる第２の不純物領域２０５ｃ、２０６
ｃが設けられている。第２の不純物領域２０５ｃと２０
６ｃの長さは、それぞれ等しくすることが好ましく、
０．５〜３．０μｍの範囲で形成すると良い。これらの
ＬＤＤ領域によりオフ電流値を下げる目的と、ホットキ
ャリア効果によるＴＦＴの劣化を防ぐ目的を同時に達成
できる。また、ｐチャネル型ＴＦＴは図１４（Ａ）と同
様な構成とする。

【００６９】また、図１４（Ｄ）は、１．５〜５Ｖ程度
の駆動電圧で高速動作させる駆動回路に適した構成で、
ｎチャネル型ＴＦＴのソース領域２０７側には、ゲート
電極２１０とオーバーラップしない第２の不純物領域２
０５ｄが設けられ、ドレイン領域２０８側にはゲート電
極２１０とオーバーラップする第３の不純物領域２０６
ｄが設けられている。このようにして、寄生容量による
動作周波数の低下を防ぐ構成となっている。

【００７０】[実施例５]本実施例では、本発明に適用で
きる半導体層の作製方法について説明する。図１５にお
いて基板１５０１はガラス基板、セラミクス基板、石英
基板などを用いることができる。また、酸化シリコン膜
や窒化シリコン膜などの絶縁膜を表面に形成したシリコ
ン基板やステンレスに代表される金属基板を用いても良
い。ガラス基板を用いる場合には、歪み点以下の温度で
予め加熱処理しておくことが望ましい。例えば、コーニ
ング社の＃１７３７基板を用いる場合には、５００〜６
５０℃、好ましくは５９５〜６４５℃で１〜２４時間の
加熱処理をしておくと良い。

【００７１】そして、基板１５０１の主表面に、下地膜
を形成した。下地膜の材質に特別な限定はないが、窒酸
化シリコン膜１５０２で形成した。その他にも窒化シリ
コン膜、酸化シリコン膜、窒酸化シリコン膜、酸化タン
タル膜から選ばれた一層もしくは複数の層で形成するこ
とも可能である。窒酸化シリコン膜を用いる場合には、
２０〜１００ｎｍ、代表的には５０ｎｍの厚さに形成す
れば良い。また、１０〜１００nmの窒化シリコン膜上に
窒酸化シリコン膜を５０〜５００ｎｍ、代表的には５０
〜２００ｎｍの厚さに形成しても良い。そしてこの上に
非晶質半導体層１５０３を形成した。これはプラズマＣ
ＶＤ法、減圧ＣＶＤ法、スパッタ法などの成膜法で形成
される非晶質半導体であれば良く、シリコン（Ｓｉ）、
ゲルマニウム（Ｇｅ）、またシリコンゲルマニウム合
金、炭化シリコンがあり、その他にガリウム砒素などの
化合物半導体材料を用いることができる。半導体層は１
０〜１００ｎｍ、代表的には５０ｎｍの厚さとして形成
した。また、下地膜１５０１と非晶質半導体層１５０３
とをプラズマＣＶＤ法やスパッタ法で連続形成すること
も可能である。それぞれの層が形成された後、その表面
が大気雰囲気に触れないことにより、その表面の汚染を
防ぐことができる（図１５（Ａ））。

【００７２】次に結晶化の工程を行った。非晶質半導体
層を結晶化する工程は、公知のレーザー結晶化技術また
は熱結晶化の技術を用いれば良い。また、プラズマＣＶ
Ｄ法で作製される非晶質半導体層には１０〜４０atomic
％の割合で膜中に水素が含まれていて、結晶化の工程に
先立って４００〜５００℃の熱処理の工程を行い水素を
膜中から脱離させて含有水素量を５atomic％以下として
おくことが望ましかった（図１５（Ｂ））。そして、結
晶性半導体層１５０４から島状の結晶性半導体層１５０
５を形成し、さらにゲート絶縁膜１５０５を形成した。
ゲート絶縁膜１５０５には、窒化シリコン膜、酸化シリ
コン膜、窒酸化シリコン膜、などの材料で形成すれば良
い。ゲート絶縁膜１５０５の厚さは１０〜１０００ｎ
ｍ、好ましくは５０〜４００ｎｍとして形成すれば良
い。以降の工程は実施例１に従うと本発明の半導体装置
を形成することができる（図１５（Ｃ））。

【００７３】図１６は、基板１６０１の主表面に、窒酸
化シリコン膜からなる下地膜１６０２を形成し、図１５
と同様にその表面に非晶質半導体層１６０３を形成し
た。非晶質半導体層の厚さは、１０〜２００ｎｍ、好ま
しくは３０〜１００ｎｍに形成すれば良い。さらに、重
量換算で１０ｐｐｍの触媒元素を含む水溶液をスピンコ
ート法で塗布して、触媒元素含有層１６０４を非晶質半
導体層１６０３の全面に形成した。ここで使用可能な触
媒元素は、ニッケル（Ｎｉ）の以外にも、ゲルマニウム
（Ｇｅ）、鉄（Ｆｅ）、パラジウム（Ｐｄ）、スズ（Ｓ
ｎ）、鉛（Ｐｂ）、コバルト（Ｃｏ）、白金（Ｐｔ）、
銅（Ｃｕ）、金（Ａｕ）、といった元素であった。非晶
質半導体層の内部応力は、作製条件により一様に決まる
ものではなかった。しかし、結晶化の工程に先立って４
００〜６００℃の熱処理の工程を行い水素を膜中から脱
離させる必要があった（図１６（Ａ））。そして、５０
０〜６００℃で４〜１２時間、例えば５５０℃で8時間
の熱処理を行い、結晶質半導体層１６０５が形成された
(図１６（Ｂ）)。

【００７４】次に、結晶化の工程で用いた触媒元素を結
晶質半導体膜から除去するゲッタリングの工程を行っ
た。このゲッタリングの工程により結晶質半導体膜中の
触媒元素の濃度を１×１０¹⁷atms/cm³以下、好ましくは
１×１０¹⁶atms/cm³にまで低減することができた。ま
ず、結晶質半導体層１６０５の表面にマスク絶縁膜膜１
６０６を１５０ｎｍの厚さに形成し、パターニングによ
り開口部１６０７が設けられ、結晶質半導体層を露出さ
せた領域を設けた。そして、リンを添加する工程を実施
して、結晶質半導体層にリン含有領域１６０８を設けた
（図１６（Ｃ））。この状態で、窒素雰囲気中で５５０
〜８００℃、５〜２４時間、例えば６００℃、１２時間
の熱処理を行うと、リン含有領域１６０８がゲッタリン
グサイトとして働き、結晶質半導体層１６０５に残存し
ていた触媒元素をリン含有領域１６０８に偏析させるこ
とができた（図１６（Ｄ））。そして、マスク絶縁膜膜
１６０６と、リン含有領域１６０８とをエッチングして
除去することにより、結晶化の工程で使用した触媒元素
の濃度を１×１０¹⁷atms/cm³以下にまで低減された結晶
質半導体層を得ることができた。そして、島状半導体層
１６０９に密接してゲート絶縁膜１６１０を形成した
（図１６（Ｅ））。

【００７５】また、図１７は、基板１７０１上に、下地
膜１７０２、非晶質半導体層１７０３の順に形成し、そ
して、非晶質半導体層１７０３の表面にマスク絶縁膜１
７０４を形成した。この時、マスク絶縁膜１７０４の厚
さは１５０ｎｍとした。さらに、マスク絶縁膜１７０４
をパターニングして、選択的に開口部１７０５を形成
し、その後、重量換算で１０ｐｐｍの触媒元素を含む水
溶液を塗布した。これにより、触媒元素含有層１７０６
が形成された。触媒元素含有層１７０６は開口部１７０
５のみで非晶質半導体層１７０３と接触した（図１７
（Ａ））。次に、５００〜６５０℃で４〜２４時間、例
えば５７０℃、１４時間の熱処理を行い、結晶質半導体
層１７０７を形成した。この結晶化の過程では、触媒元
素が接した非晶質半導体層の領域が最初に結晶化し、そ
こから横方向へと結晶化が進行した。こうして形成され
た結晶質半導体層１７０７は棒状または針状の結晶が集
合して成り、その各々の結晶は巨視的に見ればある特定
の方向性をもって成長しているため、結晶性が揃ってい
るという利点があった(図１７（Ｂ）)。

【００７６】次に、図１６と同様に結晶化の工程で用い
た触媒元素を結晶質半導体膜から除去する工程を行っ
た。図１７（Ｂ）と同じ状態の基板に対し、リンを添加
する工程を実施して、結晶質半導体層にリン含有領域１
７０９を設けた。この領域のリンの含有量は１×１０¹⁹
〜１×１０²¹／ｃｍ³とした（図１７（Ｃ））。この状
態で、窒素雰囲気中で５５０〜８００℃、５〜２４時
間、例えば６００℃、１２時間の熱処理を行うと、リン
含有領域１７０９がゲッタリングサイトとして働き、結
晶質半導体層１７０７に残存していた触媒元素をリン含
有領域１７０９に偏析させることができた（図１７
（Ｄ））。

【００７７】そして、マスク絶縁膜１７０４と、リン含
有領域１７０９とをエッチングして除去して、島状の結
晶性半導体層１７１０を形成した。そして、結晶性半導
体層１７１０に密接してゲート絶縁膜１７１１を形成し
た。ゲート絶縁膜１７１１には、酸化シリコン膜、窒酸
化シリコン膜から選ばれた一層もしくは複数の層から形
成した。その厚さは１０〜１００ｎｍ、好ましくは５０
〜８０ｎｍとして形成すれば良い。そして、ハロゲン
（代表的には塩素）と酸素を含む雰囲気中で熱処理を行
った。例えば、９５０℃、３０分とした。尚、処理温度
は７００〜１１００℃の範囲で選択すれば良く、処理時
間も１０分から８時間の間で選択すれば良かった。その
結果、島状半導体層１７１０とゲート絶縁膜１７１１と
の界面で熱酸化膜が形成され、界面準位密度の低い良好
な界面を形成することができた（図１７（Ｅ））。

【００７８】[実施例６]本実施例では、本発明のＴＦＴ
回路によるアクティブマトリクス型液晶表示装置を組み
込んだ半導体装置について図１８〜２０で説明する。

【００７９】このような半導体装置には、携帯情報端末
（電子手帳、モバイルコンピュータ、携帯電話等）、ビ
デオカメラ、スチルカメラ、パーソナルコンピュータ、
テレビ等が挙げられる。それらの一例を図１８に示す。

【００８０】図１８（Ａ）は携帯電話であり、本体９０
０１、音声出力部９００２、音声入力部９００３、表示
装置９００４、操作スイッチ９００５、アンテナ９００
６から構成されている。本発明は音声出力部９００２、
音声入力部９００３、及びアクティブマトリクス基板を
備えた表示装置９００４に適用することができる。

【００８１】図１８（Ｂ）はビデオカメラであり、本体
９１０１、表示装置９１０２、音声入力部９１０３、操
作スイッチ９１０４、バッテリー９１０５、受像部９１
０６から成っている。本発明は音声入力部９１０３、及
びアクティブマトリクス基板を備えた表示装置９１０
２、受像部９１０６に適用することができる。

【００８２】図１８（Ｃ）はモバイルコンピュータであ
り、本体９２０１、カメラ部９２０２、受像部９２０
３、操作スイッチ９２０４、表示装置９２０５で構成さ
れている。本発明は受像部９２０３、及びアクティブマ
トリクス基板を備えた表示装置９２０５に適用すること
ができる。

【００８３】図１８（Ｄ）はヘッドマウントディスプレ
イであり、本体９３０１、表示装置９３０２、アーム部
９３０３で構成される。本発明は表示装置９３０２に適
用することができる。また、表示されていないが、その
他の信号制御用回路に使用することもできる。

【００８４】図１８（Ｅ）はリア型プロジェクターであ
り、本体９４０１、光源９４０２、表示装置９４０３、
偏光ビームスプリッタ９４０４、リフレクター９４０
５、９４０６、スクリーン９４０７で構成される。本発
明は表示装置９４０３に適用することができる。

【００８５】図１８（Ｆ）は携帯書籍であり、本体９５
０１、表示装置９５０２、９５０３、記憶媒体９５０
４、操作スイッチ９５０５、アンテナ９５０６から構成
されており、ミニディスク（ＭＤ）やＤＶＤに記憶され
たデータや、アンテナで受信したデータを表示するもの
である。表示装置９５０２、９５０３は直視型の表示装
置であり、本発明はこの適用することができる。

【００８６】図１９（Ａ）はパーソナルコンピュータで
あり、本体２４０１、画像入力部２４０２、表示装置２
４０３、キーボード２４０４で構成される。

【００８７】図１９（Ｂ）はプログラムを記録した記録
媒体（以下、記録媒体と呼ぶ）を用いるプレーヤーであ
り、本体２４１３、表示装置２４１４、スピーカ部２４
１５、記録媒体２４１６、操作スイッチ２４１７で構成
される。なお、この装置は記録媒体としてＤＶＤ（Ｄｉ
ｇｉｔａｌＶｅｒｓａｔｉｌｅＤｉｓｃ）、ＣＤ等
を用い、音楽鑑賞や映画鑑賞やゲームやインターネット
を行うことができる。本発明は表示装置２４１４やその
他の信号制御回路に適用することができる。

【００８８】図１９（Ｃ）はデジタルカメラであり、本
体２４１８、投射装置２４１９、接眼部２４２０、操作
スイッチ２４２１、受像部（図示しない）で構成され
る。本発明を表示装置２４１９やその他の信号制御回路
に適用することができる。

【００８９】図２０（Ａ）はフロント型プロジェクター
であり、投射装置２６０１、スクリーン２６０２で構成
される。本発明は表示装置やその他の信号制御回路に適
用することができる。

【００９０】図２０（Ｂ）はリア型プロジェクターであ
り、本体２７０１、投射装置２７０２、ミラー２７０
３、スクリーン２７０４で構成される。本発明は表示装
置２７０２（特に５０〜１００インチの場合に効果的で
ある）やその他の信号制御回路に適用することができ
る。

【００９１】なお、図２０（Ｃ）は、図２０（Ａ）及び
図２０（Ｂ）中における投射装置２６０１、２７０２の
構造の一例を示した図である。投射装置２６０１、２７
０２は、光源光学系２８０１、ミラー２８０２、２８０
５〜２８０７、ダイクロイックミラー２８０３、２８０
４、光学レンズ２８０８、２８０９、プリズム２８１
１、液晶表示装置２８１０、投射光学系２８１２で構成
される。投射光学系２８１２は、投射レンズを備えた光
学系で構成される。本実施例は液晶表示装置２８１０を
三つ使用する三板式の例を示したが、特に限定されず、
例えば単板式であってもよい。また、図２０（Ｃ）中に
おいて矢印で示した光路に実施者が適宜、光学レンズ
や、偏光機能を有するフィルムや、位相差を調節するた
めのフィルム、ＩＲフィルム等の光学系を設けてもよ
い。

【００９２】また、図２０（Ｄ）は、図２０（Ｃ）中に
おける光源光学系２８０１の構造の一例を示した図であ
る。本実施例では、光源光学系２８０１は、光源２８１
３、２８１４、合成プリズム２８１５、コリメータレン
ズ２８１６、２８２０、レンズアレイ２８１７、２８１
８、偏光変換素子２８１９で構成される。なお、図２０
（Ｄ）に示した光源光学系は光源を２つ用いたが、光源
を３〜４つ、あるいはそれ以上用いてもよく、勿論、光
源を１つ用いてもよい。また、光源光学系に実施者が適
宜、光学レンズや、偏光機能を有するフィルムや、位相
差を調節するフィルム、ＩＲフィルム等を設けてもよ
い。

【００９３】また、ここでは図示しなかったが、本発明
はその他にも、イメージセンサやＥＬ型表示素子に適用
することも可能である。このように、本発明の適用範囲
はきわめて広く、あらゆる分野の電子機器に適用するこ
とが可能である。

【００９４】また、ここでは図示しなかったが、本発明
はその他にも、カーナビゲーションシステムやイメージ
センサパーソナルコンピュータの表示部に適用すること
も可能である。このように、本発明の適用範囲はきわめ
て広く、あらゆる分野の電子機器に適用することが可能
である。

【００９５】[実施例７]本実施例では、本発明を用いて
ＥＬ（エレクトロルミネッセンス）表示装置を作製した
例について説明する。

【００９６】図２１（Ａ）は本発明を用いたＥＬ表示装
置の上面図である。図２１（Ａ）において、４０１０は
基板、４０１１は画素部、４０１２はソース側駆動回
路、４０１３はゲート側駆動回路であり、それぞれの駆
動回路は配線４０１４〜４０１６を経てＦＰＣ４０１７
に至り、外部機器へと接続される。

【００９７】このとき、少なくとも画素部、好ましくは
駆動回路及び画素部を囲むようにしてカバー材６００
０、シーリング材（ハウジング材ともいう）７０００、
密封材（第２のシーリング材）７００１が設けられてい
る。

【００９８】また、図２１（Ｂ）は本実施例のＥＬ表示
装置の断面構造であり、基板４０１０、下地膜４０２１
の上に駆動回路用ＴＦＴ（但し、ここではｎチャネル型
ＴＦＴとｐチャネル型ＴＦＴを組み合わせたＣＭＯＳ回
路を図示している。）４０２２及び画素部用ＴＦＴ４０
２３（但し、ここではＥＬ素子への電流を制御するＴＦ
Ｔだけ図示している。）が形成されている。

【００９９】本発明は、駆動回路用ＴＦＴ４０２２、画
素部用ＴＦ４０２３に際して用いることができる。

【０１００】本発明を用いて駆動回路用ＴＦＴ４０２
２、画素部用ＴＦＴ４０２３が完成したら、樹脂材料で
なる層間絶縁膜（平坦化膜）４０２６の上に画素部用Ｔ
ＦＴ４０２３のドレインと電気的に接続する透明導電膜
でなる画素電極４０２７を形成する。画素電極４０２７
が透明導電膜である場合、画素部用ＴＦＴとしては、ｐ
チャネル型ＴＦＴを用いることが好ましい。透明導電膜
としては、酸化インジウムと酸化スズとの化合物（ＩＴ
Ｏと呼ばれる）または酸化インジウムと酸化亜鉛との化
合物を用いることができる。そして、画素電極４０２７
を形成したら、絶縁膜４０２８を形成し、画素電極４０
２７上に開口部を形成する。

【０１０１】次に、ＥＬ層４０２９を形成する。ＥＬ層
４０２９は公知のＥＬ材料（正孔注入層、正孔輸送層、
発光層、電子輸送層または電子注入層）を自由に組み合
わせて積層構造または単層構造とすれば良い。どのよう
な構造とするかは公知の技術を用いれば良い。また、Ｅ
Ｌ材料には低分子系材料と高分子系（ポリマー系）材料
がある。低分子系材料を用いる場合は蒸着法を用いる
が、高分子系材料を用いる場合には、スピンコート法、
印刷法またはインクジェット法等の簡易な方法を用いる
ことが可能である。

【０１０２】本実施例では、シャドーマスクを用いて蒸
着法によりＥＬ層を形成する。シャドーマスクを用いて
画素毎に波長の異なる発光が可能な発光層（赤色発光
層、緑色発光層及び青色発光層）を形成することで、カ
ラー表示が可能となる。その他にも、色変換層（ＣＣ
Ｍ）とカラーフィルターを組み合わせた方式、白色発光
層とカラーフィルターを組み合わせた方式があるがいず
れの方法を用いても良い。勿論、単色発光のＥＬ表示装
置とすることもできる。

【０１０３】ＥＬ層４０２９を形成したら、その上に陰
極４０３０を形成する。陰極４０３０とＥＬ層４０２９
の界面に存在する水分や酸素は極力排除しておくことが
望ましい。従って、真空中でＥＬ層４０２９と陰極４０
３０を連続成膜するか、ＥＬ層４０２９を不活性雰囲気
で形成し、大気解放しないで陰極４０３０を形成すると
いった工夫が必要である。本実施例ではマルチチャンバ
ー方式（クラスターツール方式）の成膜装置を用いるこ
とで上述のような成膜を可能とする。

【０１０４】なお、本実施例では陰極４０３０として、
ＬｉＦ（フッ化リチウム）膜とＡｌ（アルミニウム）膜
の積層構造を用いる。具体的にはＥＬ層４０２９上に蒸
着法で１ｎｍ厚のＬｉＦ（フッ化リチウム）膜を形成
し、その上に３００ｎｍ厚のアルミニウム膜を形成す
る。勿論、公知の陰極材料であるＭｇＡｇ電極を用いて
も良い。そして陰極４０３０は４０３１で示される領域
において配線４０１６に接続される。配線４０１６は陰
極４０３０に所定の電圧を与えるための電源供給線であ
り、導電性ペースト材料４０３２を介してＦＰＣ４０１
７に接続される。

【０１０５】４０３１に示された領域において陰極４０
３０と配線４０１６とを電気的に接続するために、層間
絶縁膜４０２６及び絶縁膜４０２８にコンタクトホール
を形成する必要がある。これらは層間絶縁膜４０２６の
エッチング時（画素電極用コンタクトホールの形成時）
や絶縁膜４０２８のエッチング時（ＥＬ層形成前の開口
部の形成時）に形成しておけば良い。また、絶縁膜４０
２８をエッチングする際に、層間絶縁膜４０２６まで一
括でエッチングしても良い。この場合、層間絶縁膜４０
２６と絶縁膜４０２８が同じ樹脂材料であれば、コンタ
クトホールの形状を良好なものとすることができる。

【０１０６】このようにして形成されたＥＬ素子の表面
を覆って、パッシベーション膜６００３、充填材６００
４、カバー材６０００が形成される。

【０１０７】さらに、ＥＬ素子部を囲むようにして、カ
バー材６０００と基板４０１０の内側にシーリング材が
設けられ、さらにシーリング材７０００の外側には密封
材（第２のシーリング材）７００１が形成される。

【０１０８】このとき、この充填材６００４は、カバー
材６０００を接着するための接着剤としても機能する。
充填材６００４としては、ＰＶＣ（ポリビニルクロライ
ド）、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビ
ニルブチラル）またはＥＶＡ（エチレンビニルアセテー
ト）を用いることができる。この充填材６００４の内部
に乾燥剤を設けておくと、吸湿効果を保持できるので好
ましい。

【０１０９】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１１０】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１１１】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１１２】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１１３】また、配線４０１６はシーリング材７００
０および密封材７００１と基板４０１０との隙間を通っ
てＦＰＣ４０１７に電気的に接続される。なお、ここで
は配線４０１６について説明したが、他の配線４０１
４、４０１５も同様にしてシーリング材７０００および
密封材７００１の下を通ってＦＰＣ４０１７に電気的に
接続される。

【０１１４】さらに異なる形態のＥＬ表示装置を作製し
た例について、図２２（Ａ）、（Ｂ）を用いて説明す
る。図２１（Ａ）、（Ｂ）と同じ番号のものは同じ部分
を指しているので説明は省略する。

【０１１５】図２２（Ａ）は本実施例のＥＬ表示装置の
上面図であり、図２２（Ａ）をＡ-Ａ'で切断した断面図
を図２２（Ｂ）に示す。

【０１１６】図２１で示したものと同様にして、ＥＬ素
子の表面を覆ってパッシベーション膜６００３までを形
成する。

【０１１７】さらに、EL素子を覆うようにして充填材６
００４を設ける。この充填材６００４は、カバー材６０
００を接着するための接着剤としても機能する。充填材
６００４としては、ＰＶＣ（ポリビニルクロライド）、
エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブ
チラル）またはＥＶＡ（エチレンビニルアセテート）を
用いることができる。この充填材６００４の内部に乾燥
剤を設けておくと、吸湿効果を保持できるので好まし
い。

【０１１８】また、充填材６００４の中にスペーサーを
含有させてもよい。このとき、スペーサーをＢａＯなど
からなる粒状物質とし、スペーサー自体に吸湿性をもた
せてもよい。

【０１１９】スペーサーを設けた場合、パッシベーショ
ン膜６００３はスペーサー圧を緩和することができる。
また、パッシベーション膜とは別に、スペーサー圧を緩
和する樹脂膜などを設けてもよい。

【０１２０】また、カバー材６０００としては、ガラス
板、アルミニウム板、ステンレス板、ＦＲＰ（Ｆｉｂｅ
ｒｇｌａｓｓ−ＲｅｉｎｆｏｒｃｅｄＰｌａｓｔｉｃ
ｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、
マイラーフィルム、ポリエステルフィルムまたはアクリ
ルフィルムを用いることができる。なお、充填材６００
４としてＰＶＢやＥＶＡを用いる場合、数十μｍのアル
ミニウムホイルをＰＶＦフィルムやマイラーフィルムで
挟んだ構造のシートを用いることが好ましい。

【０１２１】但し、ＥＬ素子からの発光方向（光の放射
方向）によっては、カバー材６０００が透光性を有する
必要がある。

【０１２２】次に、充填材６００４を用いてカバー材６
０００を接着した後、充填材６００４の側面（露呈面）
を覆うようにフレーム材６００１を取り付ける。フレー
ム材６００１はシーリング材（接着剤として機能する）
６００２によって接着される。このとき、シーリング材
６００２としては、光硬化性樹脂を用いるのが好ましい
が、ＥＬ層の耐熱性が許せば熱硬化性樹脂を用いても良
い。なお、シーリング材６００２はできるだけ水分や酸
素を透過しない材料であることが望ましい。また、シー
リング材６００２の内部に乾燥剤を添加してあっても良
い。

【０１２３】また、配線４０１６はシーリング材６００
２と基板４０１０との隙間を通ってＦＰＣ４０１７に電
気的に接続される。なお、ここでは配線４０１６につい
て説明したが、他の配線４０１４、４０１５も同様にし
てシーリング材６００２の下を通ってＦＰＣ４０１７に
電気的に接続される。

【０１２４】ＥＬ表示装置の画素部の詳細な断面構造を
図２３に、上面構造を図２４（Ａ）に、回路図を図２４
（Ｂ）に示す。図２３、図２４（Ａ）及び図２４（Ｂ）
では共通の符号を用いるので互いに参照すれば良い。

【０１２５】図２３において、基板３００１上に設けら
れたスイッチング用ＴＦＴ３００２は本発明のｎチャネ
ル型ＴＦＴを用いて形成される（実施例１〜７参照）。
本実施例ではダブルゲート構造としているが、構造及び
作製プロセスに大きな違いはないので説明は省略する。
但し、ダブルゲート構造とすることで実質的に二つのＴ
ＦＴが直列された構造となり、オフ電流値を低減するこ
とができるという利点がある。なお、本実施例ではダブ
ルゲート構造としているが、シングルゲート構造でも構
わないし、トリプルゲート構造やそれ以上のゲート本数
を持つマルチゲート構造でも構わない。

【０１２６】また、電流制御用ＴＦＴ３００３は本発明
のｎチャネル型ＴＦＴを用いて形成される。このとき、
スイッチング用ＴＦＴ３００２のドレイン配線３０３５
は配線３０３６によって電流制御用ＴＦＴのゲート電極
３０３７に電気的に接続されている。また、３０３８で
示される配線は、スイッチング用ＴＦＴ３００２のゲー
ト電極３０３９a、３０３９bを電気的に接続するゲート
配線である。

【０１２７】このとき、電流制御用ＴＦＴ３００３が本
発明の構造であることは非常に重要な意味を持つ。電流
制御用ＴＦＴはＥＬ素子を流れる電流量を制御するため
の素子であるため、多くの電流が流れ、熱による劣化や
ホットキャリアによる劣化の危険性が高い素子でもあ
る。そのため、電流制御用ＴＦＴのドレイン側に、ゲー
ト絶縁膜を介してゲート電極に重なるようにＧＯＬＤ領
域（第２の不純物領域）を設ける本発明の構造は極めて
有効である。

【０１２８】また、本実施例では電流制御用ＴＦＴ３０
０３をシングルゲート構造で図示しているが、複数のＴ
ＦＴを直列につなげたマルチゲート構造としても良い。
さらに、複数のＴＦＴを並列につなげて実質的にチャネ
ル形成領域を複数に分割し、熱の放射を高い効率で行え
るようにした構造としても良い。このような構造は熱に
よる劣化対策として有効である。

【０１２９】また、図２４（Ａ）に示すように、電流制
御用ＴＦＴ３００３のゲート電極３０３７となる配線は
３００４で示される領域で、電流制御用ＴＦＴ３００３
のドレイン配線３０４０と絶縁膜を介して重なる。この
とき、３００４で示される領域ではコンデンサが形成さ
れる。このコンデンサ３００４は電流制御用ＴＦＴ３０
０３のゲートにかかる電圧を保持するためのコンデンサ
として機能する。なお、ドレイン配線３０４０は電流供
給線（電源線）３００６に接続され、常に一定の電圧が
加えられている。

【０１３０】スイッチング用ＴＦＴ３００２及び電流制
御用ＴＦＴ３００３の上には第１パッシベーション膜３
０４１が設けられ、その上に樹脂絶縁膜でなる平坦化膜
３０４２が形成される。平坦化膜３０４２を用いてＴＦ
Ｔによる段差を平坦化することは非常に重要である。後
に形成されるＥＬ層は非常に薄いため、段差が存在する
ことによって発光不良を起こす場合がある。従って、Ｅ
Ｌ層をできるだけ平坦面に形成しうるように画素電極を
形成する前に平坦化しておくことが望ましい。

【０１３１】また、３０４３は反射性の高い導電膜でな
る画素電極（ＥＬ素子の陰極）であり、電流制御用ＴＦ
Ｔ３００３のドレインに電気的に接続される。この場合
においては、電流制御用ＴＦＴとしてｎチャネル型ＴＦ
Ｔを用いることが好ましい。画素電極３０４３としては
アルミニウム合金膜、銅合金膜または銀合金膜など低抵
抗な導電膜またはそれらの積層膜を用いることが好まし
い。勿論、他の導電膜との積層構造としても良い。

【０１３２】また、絶縁膜（好ましくは樹脂）で形成さ
れたバンク３０４４a、３０４４bにより形成された溝
（画素に相当する）の中に発光層３０４５が形成され
る。なお、ここでは一画素しか図示していないが、Ｒ
（赤）、Ｇ（緑）、Ｂ（青）の各色に対応した発光層を
作り分けても良い。発光層とする有機ＥＬ材料としては
π共役ポリマー系材料を用いる。代表的なポリマー系材
料としては、ポリパラフェニレンビニレン（ＰＰＶ）
系、ポリビニルカルバゾール（ＰＶＫ）系、ポリフルオ
レン系などが挙げられる。

【０１３３】なお、ＰＰＶ系有機ＥＬ材料としては様々
な型のものがあるが、例えば「H. Shenk,H.Becker,O.Ge
lsen,E.Kluge,W.Kreuder,and H.Spreitzer,“Polymers
forLight Emitting Diodes”,Euro Display,Proceeding
s,1999,p.33-37」や特開平１０−９２５７６号公報に記
載されたような材料を用いれば良い。

【０１３４】具体的な発光層としては、赤色に発光する
発光層にはシアノポリフェニレンビニレン、緑色に発光
する発光層にはポリフェニレンビニレン、青色に発光す
る発光層にはポリフェニレンビニレン若しくはポリアル
キルフェニレンを用いれば良い。膜厚は３０〜１５０ｎ
ｍ（好ましくは４０〜１００ｎｍ）とすれば良い。

【０１３５】但し、以上の例は発光層として用いること
のできる有機ＥＬ材料の一例であって、これに限定する
必要はまったくない。発光層、電荷輸送層または電荷注
入層を自由に組み合わせてＥＬ層（発光及びそのための
キャリアの移動を行わせるための層）を形成すれば良
い。

【０１３６】例えば、本実施例ではポリマー系材料を発
光層として用いる例を示したが、低分子系有機ＥＬ材料
を用いても良い。また、電荷輸送層や電荷注入層として
炭化珪素等の無機材料を用いることも可能である。これ
らの有機ＥＬ材料や無機材料は公知の材料を用いること
ができる。

【０１３７】本実施例では発光層３０４５の上にＰＥＤ
ＯＴ（ポリチオフェン）またはＰＡｎｉ（ポリアニリ
ン）でなる正孔注入層３０４６を設けた積層構造のＥＬ
層としている。そして、正孔注入層３０４６の上には透
明導電膜でなる陽極３０４７が設けられる。本実施例の
場合、発光層３０４５で生成された光は上面側に向かっ
て（ＴＦＴの上方に向かって）放射されるため、陽極は
透光性でなければならない。透明導電膜としては酸化イ
ンジウムと酸化スズとの化合物や酸化インジウムと酸化
亜鉛との化合物を用いることができるが、耐熱性の低い
発光層や正孔注入層を形成した後で形成するため、可能
な限り低温で成膜できるものが好ましい。

【０１３８】陽極３０４７まで形成された時点でＥＬ素
子３００５が完成する。なお、ここでいうＥＬ素子３０
０５は、画素電極（陰極）３０４３、発光層３０４５、
正孔注入層３０４６及び陽極３０４７で形成されたコン
デンサを指す。図２４（Ａ）に示すように画素電極３０
４３は画素の面積にほぼ一致するため、画素全体がＥＬ
素子として機能する。従って、発光の利用効率が非常に
高く、明るい画像表示が可能となる。

【０１３９】ところで、本実施例では、陽極３０４７の
上にさらに第２パッシベーション膜３０４８を設けてい
る。第２パッシベーション膜３０４８としては窒化珪素
膜または窒化酸化珪素膜が好ましい。この目的は、外部
とＥＬ素子とを遮断することであり、有機ＥＬ材料の酸
化による劣化を防ぐ意味と、有機ＥＬ材料からの脱ガス
を抑える意味との両方を併せ持つ。これによりＥＬ表示
装置の信頼性が高められる。

【０１４０】以上のように本発明のＥＬ表示パネルは図
２３のような構造の画素からなる画素部を有し、オフ電
流値の十分に低いスイッチング用ＴＦＴと、ホットキャ
リア注入に強い電流制御用ＴＦＴとを有する。従って、
高い信頼性を有し、且つ、良好な画像表示が可能なＥＬ
表示パネルが得られる。

【０１４１】なお、図２３の構成は、実施形態１及び実
施例１〜４の構成と自由に組み合わせて実施することが
可能である。また、実施例６の電子機器の表示部として
本実施例のＥＬ表示装置を用いることは有効である。

【０１４２】また、画素部の他の構成として、ＥＬ素子
３００５の構造を反転させた構造について説明する。説
明には図２５を用いる。なお、図２３の構造と異なる点
はＥＬ素子の部分と電流制御用ＴＦＴだけであるので、
その他の説明は省略することとする。

【０１４３】図２５において、電流制御用ＴＦＴ３１０
３は本発明のｐチャネル型ＴＦＴを用いて形成される。
作製プロセスは実施形態１及び実施例１〜４を参照すれ
ば良い。

【０１４４】図２５では、画素電極（陽極）３０５０と
して透明導電膜を用いる。具体的には酸化インジウムと
酸化亜鉛との化合物でなる導電膜を用いる。勿論、酸化
インジウムと酸化スズとの化合物でなる導電膜を用いて
も良い。

【０１４５】そして、絶縁膜でなるバンク３０５１a、
３０５１bが形成された後、溶液塗布によりポリビニル
カルバゾールでなる発光層３０５２が形成される。その
上にはカリウムアセチルアセトネート（ａｃａｃＫと表
記される）でなる電子注入層３０５３、アルミニウム合
金でなる陰極３０５４が形成される。この場合、陰極３
０５４がパッシベーション膜としても機能する。こうし
てＥＬ素子３１０１が形成される。

【０１４６】発光層３０５２で発生した光は、矢印で示
されるようにＴＦＴが形成された基板の方に向かって放
射される。

【０１４７】なお、図２５の構成は、実施形態１及び実
施例１〜４の構成と自由に組み合わせて実施することが
可能である。また、実施例６の電子機器の表示部として
本実施例のＥＬ表示パネルを用いることは有効である。

【０１４８】図２４（Ｂ）に示した回路図とは異なる構
造の画素とした場合の例について図２６（Ａ）〜（Ｃ）
に示す。なお、本実施例において、３２０１はスイッチ
ング用ＴＦＴ３２０２のソース配線、３２０３はスイッ
チング用ＴＦＴ３２０２のゲート配線、３２０４は電流
制御用ＴＦＴ、３２０５はコンデンサ、３２０６、３２
０８は電流供給線、３２０７はＥＬ素子とする。

【０１４９】図２６（Ａ）は、二つの画素間で電流供給
線３２０６を共通とした場合の例である。即ち、二つの
画素が電流供給線３２０６を中心に線対称となるように
形成されている点に特徴がある。この場合、電源供給線
の本数を減らすことができるため、画素部をさらに高精
細化することができる。

【０１５０】また、図２６（Ｂ）は、電流供給線３２０
８をゲート配線３２０３と平行に設けた場合の例であ
る。なお、図２６（Ｂ）では電流供給線３２０８とゲー
ト配線３２０３とが重ならないように設けた構造となっ
ているが、両者が異なる層に形成される配線であれば、
絶縁膜を介して重なるように設けることもできる。この
場合、電源供給線３２０８とゲート配線３２０３とで専
有面積を共有させることができるため、画素部をさらに
高精細化することができる。

【０１５１】また、図２６（Ｃ）は、図２１（Ｂ）の構
造と同様に電流供給線３２０８をゲート配線３２０３
ａ、３２０３ｂと平行に設け、さらに、二つの画素を電
流供給線３２０８を中心に線対称となるように形成する
点に特徴がある。また、電流供給線３２０８をゲート配
線３２０３ａ、３２３０ｂのいずれか一方と重なるよう
に設けることも有効である。この場合、電源供給線の本
数を減らすことができるため、画素部をさらに高精細化
することができる。

【０１５２】なお、図２６で示す回路の構成は、実施形
態１及び実施例１〜４の構成と自由に組み合わせて実施
することが可能である。また、実施例６の電子機器の表
示部として本実施例の画素構造を有するＥＬ表示装置を
用いることは有効である。

【０１５３】図２４（Ａ）、（Ｂ）では電流制御用ＴＦ
Ｔ３００３のゲートにかかる電圧を保持するためにコン
デンサ３００４を設ける構造としているが、コンデンサ
３００４を省略することも可能である。電流制御用ＴＦ
Ｔ３００３として実施例１〜７に示すような本発明のｎ
チャネル型ＴＦＴを用いているため、ゲート絶縁膜を介
してゲート電極に重なるように設けられたＧＯＬＤ領域
（第２の不純物領域）を有している。この重なり合った
領域には一般的にゲート容量と呼ばれる寄生容量が形成
されるが、本実施例ではこの寄生容量をコンデンサ３０
０４の代わりとして積極的に用いる点に特徴がある。

【０１５４】この寄生容量のキャパシタンスは、上記ゲ
ート電極とＧＯＬＤ領域とが重なり合った面積によって
変化するため、その重なり合った領域に含まれるＧＯＬ
Ｄ領域の長さによって決まる。

【０１５５】また、図２６（Ａ）、（Ｂ）、（Ｃ）の構
造においても同様に、コンデンサ３２０５を省略するこ
とは可能である。

【０１５６】なお、このような構成は、実施形態１及び
実施例１〜４の構成と自由に組み合わせて実施すること
が可能である。また、実施例６の電子機器の表示部とし
て本実施例の画素構造を有するＥＬ表示装置を用いるこ
とは有効である。

【０１５７】[実施例８]図２７は実施例１の記載に基づ
いて作製されたｎチャネル型ＴＦＴの特性の一例であ
り、バイアスー温度（Ｂ−Ｔ）試験の結果を示す。図２
７で示すＴＦＴの構造はチャネル長８μｍ、チャネル幅
８μｍ、Ｌov＝２．５μｍでありＬoffは設けていな
い。Ｂ−Ｔ試験は、ゲート電極に２０Ｖのバイアスを印
加して１５０℃、１時間保持し、その後バイアスを遮断
して１５０℃、１時間の熱処理を加えた。図２７はその
結果をドレイン電圧（Ｖｄ）が１Ｖと５Ｖの場合のゲー
ト電圧（ＶＧ）対ドレイン電流（ＩＤ）の特性で示した
ものである。ゲート電極とオーバーラップするＬＤＤ領
域を設けた構造とすることによりホットキャリア効果に
よる劣化が防止され、バイアスストレスによる特性変化
は観測されていない。また、下地膜をＳｉＨ₄、ＮＨ₃、
Ｎ₂Ｏから作製される窒酸化シリコン膜（１００ｎｍ）
とＳｉＨ₄、Ｎ₂Ｏから作製される窒酸化シリコン膜（２
００ｎｍ）の２層構造で形成することで、基板に含まれ
る可動性イオンの影響を除去することが可能となり、Ｂ
−Ｔ試験によるしきい値電圧の変動も観測されていな
い。

【０１５８】図２８（Ａ）、（Ｂ）はこのようなＴＦＴ
を用いて作製したリングオシレータの動特性（電源電圧
１０Ｖ）を示している。リングオシレータは１９段であ
る。図２８（Ａ）はＬov＝２μｍとしたときのチャネル
長に対する発振周波数の変化を、注入した不純物元素の
活性化条件をパラメータとして示している。チャネル長
の増加と共に発振周波数は低下するが、活性化条件には
あまり依存していない。ゲート電極とオーバーラップす
るＬＤＤ構造を設けると、その部分による寄生容量の増
加により動作周波数の低下が懸念される。しかし、図２
８（Ｂ）で示すように、チャネル長６μｍとしてＬovの
値を１〜３μｍまで変化させると、Ｌovの長さ依存性は
観測されるものの、８〜１２ＭＨｚの周波数で発振させ
ることが可能であり、実用上何ら問題ないことが判明し
た。

【０１５９】このように、下地膜に窒酸化シリコン膜を
設け、ゲート電極とオーバーラップするＬＤＤ構造を有
するＴＦＴは、バイアスや熱によるストレスに対する耐
性が高く、またホットキャリア効果による劣化が無く、
かつ、高い周波数で動作させることが可能であるので、
駆動回路のシフトレジスタ回路やバッファ回路などを形
成する上で特に優れている。

【０１６０】

【発明の効果】本発明によれば、ｎチャネル型ＴＦＴの
チャネル形成領域とドレイン領域との間にＬＤＤ領域と
して、ゲート電極とオーバーラップする第３の不純物領
域、ゲート電極とオーバーラップしない第２の不純物領
域および第４の不純物領域を設け、異なる動作特性に応
じて構造を最適化させたｎチャネル型ＴＦＴを同一基板
上に形成することができる。例えば、アクティブマトリ
クス基板に形成されるＣＭＯＳ回路を基本として形成さ
れる駆動回路には、ゲート電極とオーバーラップする第
３の不純物領域を設けたｎチャネル型ＴＦＴを形成し、
画素部のｎチャネル型ＴＦＴにはゲート電極とオーバー
ラップしない第４の不純物領域を設けた構造とすること
ができる。

【０１６１】また、画素部に設ける保持容量を、遮光膜
と遮光膜上に形成される誘電体膜と画素電極で形成し、
特に遮光膜にＡｌを用い、誘電体膜を陽極酸化法で形成
し、酸化Ａｌ膜を用いることで、画像表示に必要な容量
を形成するための面積を少なくすることが可能であり、
さらに、画素ＴＦＴ上に形成される遮光膜を保持容量の
一方の電極とすることで、アクティブマトリクス型液晶
表示装置の画像表示部の開口率を向上させることができ
た。

【図面の簡単な説明】

【図１】画素部と周辺駆動回路の作製工程を示す断面
図。

【図２】画素部と周辺駆動回路の作製工程を示す断面
図。

【図３】画素部と周辺駆動回路の作製工程を示す断面
図。

【図４】保持容量の構成を示す断面図。

【図５】保持容量の作製工程を示す断面図。

【図６】画素部と周辺駆動回路の作製工程を示す断面
図。

【図７】画素部と周辺駆動回路の作製工程を示す断面
図。

【図８】画素部と周辺駆動回路の作製工程を示す断面
図。

【図９】アクティブマトリクス型液晶表示装置の断面
構造図。

【図１０】アクティブマトリクス型液晶表示装置の斜
視図。

【図１１】画素部の上面図。

【図１２】保持容量の構成を示す断面図。

【図１３】アクティブマトリクス型液晶表示装置の回
路ブロック図。

【図１４】本発明のＴＦＴの構成を示す断面図。

【図１５】結晶質半導体層の作製工程を示す断面図。

【図１６】結晶質半導体層の作製工程を示す断面図。

【図１７】結晶質半導体層の作製工程を示す断面図。

【図１８】半導体装置の一例を示す図。

【図１９】半導体装置の一例を示す図。

【図２０】プロジェクタの一例を示す図。

【図２１】アクティブマトリクス型ＥＬ表示装置の上
面図及び断面図。

【図２２】アクティブマトリクス型ＥＬ表示装置の上
面図及び断面図。

【図２３】アクティブマトリクス型ＥＬ表示装置の画
素部の断面図。

【図２４】アクティブマトリクス型ＥＬ表示装置の画
素部の上面図及び回路図。

【図２５】アクティブマトリクス型ＥＬ表示装置の画
素部の断面図。

【図２６】アクティブマトリクス型ＥＬ表示装置の画
素部の回路図。

【図２７】Ｌovを設けたＴＦＴのバイアスー温度試験
の結果を示すグラフ。

【図２８】Ｌovを設けたＴＦＴによるリングオシレー
タの特性を示すグラフ。

【符号の説明】

１０１基板１０２、１０３下地膜１０４〜１０６半導体層１０７ゲート絶縁膜１２０、１３１、１３２ゲート電極１２２、１２３配線電極１４８第１の層間絶縁膜１４９、１５０、１５１ソース配線１５２、１５３ドレイン配線１５４パッシベーション膜１５５第２の層間絶縁膜１５６遮光膜１５７誘電体膜１６０画素電極１６２、１６３第５の不純物領域１６６、１６５、１７１〜１７３第１の不純物領域１６７、１６８第３の不純物領域１７４〜１７７第４の不純物領域

───────────────────────────────────────────────────── フロントページの続き (72)発明者田中幸夫神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内 (72)発明者北角英人神奈川県厚木市長谷398番地株式会社半導体エネルギー研究所内

Claims

【特許請求の範囲】

【請求項１】同一基板上に、駆動回路と画素部とが薄膜
トランジスタで構成されている半導体装置において、前
記駆動回路は、ゲート電極の内側に設けられたチャネル
形成領域と一導電型の第３の不純物領域と、ゲート電極
の外側に設けられたソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域とを有する第１の薄
膜トランジスタと、チャネル形成領域とソース領域また
はドレイン領域を形成する一導電型とは反対の導電型の
第５の不純物領域とを有する第５の薄膜トランジスタと
を有していて、前記画素部は、ゲート電極の内側に設け
られたチャネル形成領域と、ゲート電極の外側に設けら
れた一導電型の第４の不純物領域とソース領域またはド
レイン領域を形成する一導電型の第１の不純物領域とを
有する第４の薄膜トランジスタを有していることを特徴
とする半導体装置。
【請求項２】同一基板上に、駆動回路と画素部とが薄膜
トランジスタで構成されている半導体装置において、前
記駆動回路は、ゲート電極の内側に設けられたチャネル
形成領域と一導電型の第３の不純物領域と、ゲート電極
の外側に設けられたソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域とを有する第１の薄
膜トランジスタと、ゲート電極の内側に設けられたチャ
ネル形成領域と一導電型の第３の不純物領域と、ゲート
電極の外側に設けられた一導電型の第２の不純物領域と
ソース領域またはドレイン領域を形成する一導電型の第
１の不純物領域とを有する第２の薄膜トランジスタと、
チャネル形成領域とソース領域またはドレイン領域を形
成する一導電型とは反対の導電型の第５の不純物領域と
を有する第５の薄膜トランジスタとを有していて、前記
画素部は、ゲート電極の内側に設けられたチャネル形成
領域と、ゲート電極の外側に設けられた一導電型の第４
の不純物領域とソース領域またはドレイン領域を形成す
る一導電型の第１の不純物領域とを有する第４の薄膜ト
ランジスタを有していることを特徴とする半導体装置。
【請求項３】同一基板上に、駆動回路と画素部とが薄膜
トランジスタで構成されている半導体装置において、前
記駆動回路は、ゲート電極の内側に設けられたチャネル
形成領域と一導電型の第３の不純物領域と、ゲート電極
の外側に設けられたソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域を有する第１の薄膜
トランジスタと、ゲート電極の内側に設けられたチャネ
ル形成領域と、ゲート電極の外側に設けられた一導電型
の第２の不純物領域とソース領域またはドレイン領域を
形成する一導電型の第１の不純物領域とを有する第３の
薄膜トランジスタと、チャネル形成領域とソース領域ま
たはドレイン領域を形成する一導電型とは反対の導電型
の第５の不純物領域とを有する第５の薄膜トランジスタ
とを有していて、前記画素部は、ゲート電極の内側に設
けられたチャネル形成領域と、ゲート電極の外側に設け
られた一導電型の第４の不純物領域とソース領域または
ドレイン領域を形成する一導電型の第１の不純物領域と
を有する第４の薄膜トランジスタを有していることを特
徴とする半導体装置。
【請求項４】同一基板上に、駆動回路と画素部とが薄膜
トランジスタで構成されている半導体装置において、前
記駆動回路は、ゲート電極の内側に設けられたチャネル
形成領域と一導電型の第３の不純物領域と、ゲート電極
の外側に設けられたソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域とを有する第１の薄
膜トランジスタと、ゲート電極の内側に設けられたチャ
ネル形成領域と一導電型の第３の不純物領域と、ゲート
電極の外側に設けられた一導電型の第２の不純物領域と
ソース領域またはドレイン領域を形成する一導電型の第
１の不純物領域とを有する第２の薄膜トランジスタと、
ゲート電極の内側に設けられたチャネル形成領域と、ゲ
ート電極の外側に設けられた一導電型の第２の不純物領
域とソース領域またはドレイン領域を形成する一導電型
の第１の不純物領域とを有する第３の薄膜トランジスタ
と、チャネル形成領域とソース領域またはドレイン領域
を形成する一導電型とは反対の導電型の第５の不純物領
域とを有する第５の薄膜トランジスタとを有していて、
前記画素部は、ゲート電極の内側に設けられたチャネル
形成領域と、ゲート電極の外側に設けられた一導電型の
第４の不純物領域とソース領域またはドレイン領域を形
成する一導電型の第１の不純物領域とを有する第４の薄
膜トランジスタを有していることを特徴とする半導体装
置。
【請求項５】請求項１乃至請求項４のいずれか一項にお
いて、第３の不純物領域と第４の不純物領域とには同一
の一導電型の不純物元素を含み、前記第４の不純物領域
に含まれる前記不純物元素の濃度が、前記第３の不純物
領域に含まれる前記不純物元素の濃度よりも少ないこと
を特徴とする半導体装置。
【請求項６】請求項２乃至請求項４のいずれか一項にお
いて、第２の不純物領域と第３の不純物領域とには同一
の一導電型の不純物元素を含み、前記第２の不純物領域
に含まれる前記不純物元素の濃度が、前記第３の不純物
領域に含まれる前記不純物元素の濃度と同じことを特徴
とする半導体装置。
【請求項７】請求項１乃至請求項６のいずれか一項にお
いて、前記画素部は、前記第４の薄膜トランジスタ上に
絶縁層を介して形成された遮光膜と、前記第４の薄膜ト
ランジスタに接続された画素電極と、前記遮光膜と、前
記遮光膜に接する誘電体膜と、該誘電体膜に接する画素
電極とで構成される保持容量とを有し、前記保持容量が
前記第４の薄膜トランジスタに接続していることを特徴
とする半導体装置。
【請求項８】請求項７において、前記遮光膜は、アルミ
ニウム、タンタル、チタンから選ばれた一種または複数
種を主成分とする材料から成り、前記誘電体膜は前記遮
光膜材料の酸化物であることを特徴とする半導体装置。
【請求項９】請求項７において、前記誘電体膜は、窒化
シリコン、酸化シリコン、窒酸化シリコン、ＤＬＣ、ポ
リイミドから選ばれた材料で形成されていることを特徴
とする半導体装置。
【請求項１０】請求項７において、前記絶縁層は、無機
絶縁膜と有機絶縁膜とを有し、前記遮光膜は、有機絶縁
膜に接して形成されていることを特徴とする半導体装
置。
【請求項１１】請求項７において、前記絶縁層は、無機
絶縁膜と有機絶縁膜とを有し、前記遮光膜は、無機絶縁
膜に接して形成されていることを特徴とする半導体装
置。
【請求項１２】請求項１乃至請求項１１のいずれか一項
において、前記半導体装置は、携帯電話、ビデオカメ
ラ、モバイルコンピュータ、ヘッドマウントディスプレ
イ、プロジェクター、携帯書籍、デジタルカメラ、カー
ナビゲーション、パーソナルコンピュータから選ばれた
いずれか一つであることを特徴とする半導体装置。
【請求項１３】絶縁表面を有する基板上に、複数の島状
半導体層を形成する工程と、前記島状半導体層に接して
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接
してゲート電極を形成する工程と、一導電型の不純物元
素を前記島状半導体層の選択された領域に添加して第１
の不純物領域と、前記ゲート電極とオーバーラップする
第３の不純物領域とを有する第１の薄膜トランジスタを
形成する工程と、一導電型とは反対の導電型の不純物元
素を前記島状半導体層の選択された領域に添加して第５
の不純物領域を有する第５の薄膜トランジスタを形成す
る工程と、一導電型の不純物元素を前記島状半導体層の
選択された領域に添加して第１の不純物領域と第４の不
純物領域とを有する第４の薄膜トランジスタを形成する
工程とを有することを特徴とする半導体装置の作製方
法。
【請求項１４】絶縁表面を有する基板上に、複数の島状
半導体層を形成する工程と、前記島状半導体層に接して
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接
してゲート電極を形成する工程と、一導電型の不純物元
素を前記島状半導体層の選択された領域に添加して第１
の不純物領域と、前記ゲート電極とオーバーラップする
第３の不純物領域とを有する第１の薄膜トランジスタを
形成する工程と、一導電型の不純物元素を前記島状半導
体層の選択された領域に添加して第１の不純物領域と、
前記ゲート電極とオーバーラップする第３の不純物領域
と、前記ゲート電極とオーバーラップしない第２の不純
物領域とを有する第２の薄膜トランジスタを形成する工
程と、一導電型とは反対の導電型の不純物元素を前記島
状半導体層の選択された領域に添加して第５の不純物領
域を有する第５の薄膜トランジスタを形成する工程と、
一導電型の不純物元素を前記島状半導体層の選択された
領域に添加して第１の不純物領域と第４の不純物領域と
を有する第４の薄膜トランジスタを形成する工程とを有
することを特徴とする半導体装置の作製方法。
【請求項１５】絶縁表面を有する基板上に、複数の島状
半導体層を形成する工程と、前記島状半導体層に接して
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接
してゲート電極を形成する工程と、一導電型の不純物元
素を前記島状半導体層の選択された領域に添加して第１
の不純物領域と、前記ゲート電極とオーバーラップする
第３の不純物領域とを有する第１の薄膜トランジスタを
形成する工程と、一導電型の不純物元素を前記島状半導
体層の選択された領域に添加して第１の不純物領域と、
前記ゲート電極とオーバーラップしない第２の不純物領
域とを有する第３の薄膜トランジスタを形成する工程
と、一導電型とは反対の導電型の不純物元素を前記島状
半導体層の選択された領域に添加して第５の不純物領域
を有する第５の薄膜トランジスタを形成する工程と、一
導電型の不純物元素を前記島状半導体層の選択された領
域に添加して第１の不純物領域と第４の不純物領域とを
有する第４の薄膜トランジスタを形成する工程とを有す
ることを特徴とする半導体装置の作製方法。
【請求項１６】絶縁表面を有する基板上に、複数の島状
半導体層を形成する工程と、前記島状半導体層に接して
ゲート絶縁膜を形成する工程と、前記ゲート絶縁膜に接
してゲート電極を形成する工程と、一導電型の不純物元
素を前記島状半導体層の選択された領域に添加して第１
の不純物領域と、前記ゲート電極とオーバーラップする
第３の不純物領域とを有する第１の薄膜トランジスタを
形成する工程と、一導電型の不純物元素を前記島状半導
体層の選択された領域に添加して第１の不純物領域と、
前記ゲート電極とオーバーラップする第３の不純物領域
と、前記ゲート電極とオーバーラップしない第２の不純
物領域とを有する第２の薄膜トランジスタを形成する工
程と、一導電型の不純物元素を前記島状半導体層の選択
された領域に添加して第１の不純物領域と、前記ゲート
電極とオーバーラップしない第２の不純物領域とを有す
る第３の薄膜トランジスタを形成する工程と、一導電型
とは反対の導電型の不純物元素を前記島状半導体層の選
択された領域に添加して第５の不純物領域を有する第５
の薄膜トランジスタを形成する工程と、一導電型の不純
物元素を前記島状半導体層の選択された領域に添加し
て、第１の不純物領域と第４の不純物領域とを有する第
４の薄膜トランジスタを形成する工程とを有することを
特徴とする半導体装置の作製方法。
【請求項１７】請求項１３乃至請求項１６のいずれか一
項において、前記第３の不純物領域と、前記第４の不純
物領域と、には同一の一導電型の不純物元素が添加さ
れ、前記第４の不純物領域に含まれる前記不純物元素の
濃度が前記第３の不純物領域に含まれる前記不純物元素
の濃度よりも少なく添加することを特徴とする半導体装
置の作製方法。
【請求項１８】請求項１３乃至請求項１６のいずれか一
項において、前記第２の不純物領域と、前記第３の不純
物領域と、には同一の一導電型の不純物元素が添加さ
れ、前記第２の不純物領域に含まれる前記不純物元素の
濃度が前記第３の不純物領域に含まれる前記不純物元素
の濃度と同じ濃度で添加することを特徴とする半導体装
置の作製方法。
【請求項１９】請求項１３乃至請求項１８のいずれか一
項において、前記第４の薄膜トランジスタ上に絶縁層を
形成する工程と、前記絶縁膜上に遮光膜を形成する工程
と、前記遮光膜に接する誘電体膜を形成する工程と、前
記誘電体膜に接する導電膜を形成する工程とから保持容
量を形成することを特徴とする半導体装置の作製方法。
【請求項２０】請求項１９において、前記遮光膜に接す
る誘電体膜を形成する工程が陽極酸化法であることを特
徴とする半導体装置の作製方法。
【請求項２１】請求項１９において、前記遮光膜は、ア
ルミニウム、タンタル、チタン、から選ばれた一種また
は複数種を主成分とする材料で形成することを特徴とす
る半導体装置の作製方法。
【請求項２２】請求項１９において、前記絶縁層は、無
機絶縁層と有機絶縁層とから形成され、前記遮光膜は有
機絶縁層に接して形成されることを特徴とする半導体装
置の作製方法。
【請求項２３】請求項１９において、前記絶縁層は、無
機絶縁層と有機絶縁層とから形成され、前記遮光膜は、
無機絶縁層に接して形成されることを特徴とする半導体
装置の作製方法。
【請求項２４】請求項１３乃至請求項２３のいずれか一
項において、前記半導体装置は、携帯電話、ビデオカメ
ラ、モバイルコンピュータ、ヘッドマウントディスプレ
イ、プロジェクター、携帯書籍、デジタルカメラ、カー
ナビゲーション、パーソナルコンピュータから選ばれた
一つであることを特徴とする半導体装置の作製方法。