JP2000299931A - 電源供給制御装置及び電源供給制御方法 - Google Patents
電源供給制御装置及び電源供給制御方法Info
- Publication number
- JP2000299931A JP2000299931A JP2000013062A JP2000013062A JP2000299931A JP 2000299931 A JP2000299931 A JP 2000299931A JP 2000013062 A JP2000013062 A JP 2000013062A JP 2000013062 A JP2000013062 A JP 2000013062A JP 2000299931 A JP2000299931 A JP 2000299931A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor switch
- power supply
- current
- fet
- load
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/18—Modifications for indicating state of switch
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/24—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only
- G05F3/242—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations wherein the transistors are of the field-effect type only with compensation for device parameters, e.g. channel width modulation, threshold voltage, processing, or external variations, e.g. temperature, loading, supply voltage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K17/082—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit
- H03K17/0822—Modifications for protecting switching circuit against overcurrent or overvoltage by feedback from the output to the control circuit in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/08—Modifications for protecting switching circuit against overcurrent or overvoltage
- H03K2017/0806—Modifications for protecting switching circuit against overcurrent or overvoltage against excessive temperature
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Electronic Switches (AREA)
- Direct Current Feeding And Distribution (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電流検出を行うために電力の供給
経路に直列接続されるシャント抵抗を不要として装置の
熱損失を抑え、短絡抵抗を持つ不完全短絡などのレアシ
ョートが発生した場合の異常電流に対しても高速応答を
可能とし、集積化が容易で安価な電源供給制御装置およ
び電源供給制御方法を提供する。 【解決手段】 第１半導体スイッチＦＥＴＱＡの異常電
流を検知して、異常電流発生時には第１半導体スイッチ
ＦＥＴＱＡをオン／オフ制御して振動電流を生成し、こ
の振動電流により第１半導体スイッチＦＥＴＱＡを遮断
するようにし、第１半導体スイッチＦＥＴＱＡのドレイ
ン−ソース間電圧と第２半導体スイッチリファレンスＦ
ＥＴＱＢのドレイン−ソース間電圧とをコンパレータＣ
ＭＰ１で比較し、この比較結果に応じて、第１半導体ス
イッチＦＥＴＱＡ及び第２半導体スイッチＦＥＴＱＢの
ゲート端子に駆動回路１１１から制御電圧を供給する。
経路に直列接続されるシャント抵抗を不要として装置の
熱損失を抑え、短絡抵抗を持つ不完全短絡などのレアシ
ョートが発生した場合の異常電流に対しても高速応答を
可能とし、集積化が容易で安価な電源供給制御装置およ
び電源供給制御方法を提供する。 【解決手段】 第１半導体スイッチＦＥＴＱＡの異常電
流を検知して、異常電流発生時には第１半導体スイッチ
ＦＥＴＱＡをオン／オフ制御して振動電流を生成し、こ
の振動電流により第１半導体スイッチＦＥＴＱＡを遮断
するようにし、第１半導体スイッチＦＥＴＱＡのドレイ
ン−ソース間電圧と第２半導体スイッチリファレンスＦ
ＥＴＱＢのドレイン−ソース間電圧とをコンパレータＣ
ＭＰ１で比較し、この比較結果に応じて、第１半導体ス
イッチＦＥＴＱＡ及び第２半導体スイッチＦＥＴＱＢの
ゲート端子に駆動回路１１１から制御電圧を供給する。
Description
【０００１】
【発明の属する技術分野】本発明は電源供給制御装置お
よび電源供給制御方法に関し、より詳しくは、制御信号
に応じてスイッチング制御により、電源から負荷への電
力供給を制御する半導体スイッチを備えた電源供給制御
装置および電源供給制御方法に関する。
よび電源供給制御方法に関し、より詳しくは、制御信号
に応じてスイッチング制御により、電源から負荷への電
力供給を制御する半導体スイッチを備えた電源供給制御
装置および電源供給制御方法に関する。
【０００２】
【従来の技術】従来の半導体スイッチを備えた電源供給
制御装置としては、例えば図７に示すようなものがあ
る。本従来例の電源供給制御装置は、自動車においてバ
ッテリからの電源を選択的に各負荷に供給して、負荷へ
の電力供給を制御する装置である。
制御装置としては、例えば図７に示すようなものがあ
る。本従来例の電源供給制御装置は、自動車においてバ
ッテリからの電源を選択的に各負荷に供給して、負荷へ
の電力供給を制御する装置である。
【０００３】同図において、本従来例の電源供給制御装
置は、電源１０１の出力電圧ＶＢを燃料タンク内に設け
られた燃料ゲージ等々の負荷１０２に供給する経路にシ
ャント抵抗ＲＳおよびサーマルＦＥＴＱＦのドレインＤ
−ソースＳを直列接続した構成である。
置は、電源１０１の出力電圧ＶＢを燃料タンク内に設け
られた燃料ゲージ等々の負荷１０２に供給する経路にシ
ャント抵抗ＲＳおよびサーマルＦＥＴＱＦのドレインＤ
−ソースＳを直列接続した構成である。
【０００４】また、シャント抵抗ＲＳを流れる電流を検
出してハードウェア回路によりサーマルＦＥＴＱＦの駆
動を制御するドライバ９０１と、ドライバ９０１でモニ
タした電流値に基づいてサーマルＦＥＴＱＦの駆動信号
をオン／オフ制御するＡ／Ｄ変換器９０２、マイコン
（ＣＰＵ）９０３およびマイコン９０３からの制御信号
に応じてランプ９２１を点灯するトランジスタＱ９２０
とを備えている。
出してハードウェア回路によりサーマルＦＥＴＱＦの駆
動を制御するドライバ９０１と、ドライバ９０１でモニ
タした電流値に基づいてサーマルＦＥＴＱＦの駆動信号
をオン／オフ制御するＡ／Ｄ変換器９０２、マイコン
（ＣＰＵ）９０３およびマイコン９０３からの制御信号
に応じてランプ９２１を点灯するトランジスタＱ９２０
とを備えている。
【０００５】半導体スイッチとしてのサーマルＦＥＴＱ
Ｆは、図示しない温度センサを内蔵してサーマルＦＥＴ
ＱＦが規定以上の温度まで上昇した場合には、内蔵する
ゲート遮断回路によってサーマルＦＥＴＱＦを強制的に
オフ制御する過熱遮断機能を備えている。また、図中の
ＲＧは抵抗であり、ＺＤ１はゲートＧ−ソースＳ間を１
２［Ｖ］に保ってゲートＧに過電圧が印加されようとし
た場合にこれをバイパスさせるツェナーダイオードであ
る。
Ｆは、図示しない温度センサを内蔵してサーマルＦＥＴ
ＱＦが規定以上の温度まで上昇した場合には、内蔵する
ゲート遮断回路によってサーマルＦＥＴＱＦを強制的に
オフ制御する過熱遮断機能を備えている。また、図中の
ＲＧは抵抗であり、ＺＤ１はゲートＧ−ソースＳ間を１
２［Ｖ］に保ってゲートＧに過電圧が印加されようとし
た場合にこれをバイパスさせるツェナーダイオードであ
る。
【０００６】また、本従来例の電源供給制御装置では、
負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソ
ースＳ間における過電流に対する保護機能をも備えてい
る。即ち、ドライバ９０１は、電流モニタ回路としての
差動増幅器９１１，９１３と、電流制限回路としての差
動増幅器９１２と、チャージポンプ回路９１５と、マイ
コン９０３からのオン／オフ制御信号および電流制限回
路からの過電流判定結果に基づき、内部抵抗ＲＧを介し
てサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９
１４を備えて構成されている。
負荷１０２またはサーマルＦＥＴＱＦのドレインＤ−ソ
ースＳ間における過電流に対する保護機能をも備えてい
る。即ち、ドライバ９０１は、電流モニタ回路としての
差動増幅器９１１，９１３と、電流制限回路としての差
動増幅器９１２と、チャージポンプ回路９１５と、マイ
コン９０３からのオン／オフ制御信号および電流制限回
路からの過電流判定結果に基づき、内部抵抗ＲＧを介し
てサーマルＦＥＴＱＦのゲートＧを駆動する駆動回路９
１４を備えて構成されている。
【０００７】シャント抵抗ＲＳの電圧降下に基づき差動
増幅器９１２を介して、電流が判定値（上限）を超えた
として過電流が検出された場合には、駆動回路９１４に
よってサーマルＦＥＴＱＦをオフ動作とし、その後電流
が低下して判定値（下限）を下回ったらサーマルＦＥＴ
ＱＦをオン動作させる。
増幅器９１２を介して、電流が判定値（上限）を超えた
として過電流が検出された場合には、駆動回路９１４に
よってサーマルＦＥＴＱＦをオフ動作とし、その後電流
が低下して判定値（下限）を下回ったらサーマルＦＥＴ
ＱＦをオン動作させる。
【０００８】一方、マイコン９０３は、電流モニタ回路
（差動増幅器９１１，９１３）を介して電流を常時モニ
タしており、正常値を上回る異常電流が流れていれば、
サーマルＦＥＴＱＦの駆動信号をオフすることによりサ
ーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９
０３からオフ制御の駆動信号が出力される前に、サーマ
ルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断
機能によってサーマルＦＥＴＱＦはオフ動作となる。
（差動増幅器９１１，９１３）を介して電流を常時モニ
タしており、正常値を上回る異常電流が流れていれば、
サーマルＦＥＴＱＦの駆動信号をオフすることによりサ
ーマルＦＥＴＱＦをオフ動作させる。なお、マイコン９
０３からオフ制御の駆動信号が出力される前に、サーマ
ルＦＥＴＱＦの温度が規定値を超えていれば、過熱遮断
機能によってサーマルＦＥＴＱＦはオフ動作となる。
【０００９】また、マイコン９０３は、電流モニタ回路
（差動増幅器９１１，９１３）を介して常時モニタして
いる電流が、正常値を上回る異常電流となるかを判断し
ており、このような異常電流が流れた場合には、オン制
御信号をトランジスタＱ９２０に出力してトランジスタ
Ｑ９２０をスイッチング動作させ、電源ＶＢをランプ９
２１に供給する。この結果、燃料タンク内の燃料ゲージ
に異常電流が流れたことを例えば運転者に報知すること
ができる。
（差動増幅器９１１，９１３）を介して常時モニタして
いる電流が、正常値を上回る異常電流となるかを判断し
ており、このような異常電流が流れた場合には、オン制
御信号をトランジスタＱ９２０に出力してトランジスタ
Ｑ９２０をスイッチング動作させ、電源ＶＢをランプ９
２１に供給する。この結果、燃料タンク内の燃料ゲージ
に異常電流が流れたことを例えば運転者に報知すること
ができる。
【００１０】
【発明が解決しようとする課題】しかしながら、上記従
来の電源供給制御装置にあっては、電流検出を行うため
に電力の供給経路に直列接続されるシャント抵抗ＲＳを
必要とした構成であり、近年のサーマルＦＥＴＱＦのオ
ン抵抗の低減に伴う負荷の大電流化により、シャント抵
抗の熱損失が無視できないという問題点がある。
来の電源供給制御装置にあっては、電流検出を行うため
に電力の供給経路に直列接続されるシャント抵抗ＲＳを
必要とした構成であり、近年のサーマルＦＥＴＱＦのオ
ン抵抗の低減に伴う負荷の大電流化により、シャント抵
抗の熱損失が無視できないという問題点がある。
【００１１】また、上述の過熱遮断機能や過電流制限回
路は、負荷１０２や配線にほぼ完全な短絡状態が発生し
て大電流が流れる場合には機能するが、ある程度の短絡
抵抗を持つ不完全短絡などのレアショートが発生して小
さい短絡電流が流れた場合には機能せず、電流のモニタ
回路を介してマイコン９０３により異常電流を検出して
サーマルＦＥＴＱＦをオフ制御するしかなく、このよう
な異常電流に対するマイコン制御による応答性が悪いと
いう事情もあった。
路は、負荷１０２や配線にほぼ完全な短絡状態が発生し
て大電流が流れる場合には機能するが、ある程度の短絡
抵抗を持つ不完全短絡などのレアショートが発生して小
さい短絡電流が流れた場合には機能せず、電流のモニタ
回路を介してマイコン９０３により異常電流を検出して
サーマルＦＥＴＱＦをオフ制御するしかなく、このよう
な異常電流に対するマイコン制御による応答性が悪いと
いう事情もあった。
【００１２】また、シャント抵抗ＲＳ、マイコン９０３
等が必要であるため、大きな実装スペースが必要であ
り、またこれらの比較的高価な部品により装置コストが
高くなってしまうという問題点もある。
等が必要であるため、大きな実装スペースが必要であ
り、またこれらの比較的高価な部品により装置コストが
高くなってしまうという問題点もある。
【００１３】本発明の目的は、上記従来の問題点や事情
を解決することにあり、電流検出を行うために電力の供
給経路に直列接続されるシャント抵抗を不要として装置
の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡
などのレアショートが発生した場合の異常電流に対して
も高速応答を可能とし、集積化が容易で安価な電源供給
制御装置および電源供給制御方法を提供することにあ
る。
を解決することにあり、電流検出を行うために電力の供
給経路に直列接続されるシャント抵抗を不要として装置
の熱損失を抑え、ある程度の短絡抵抗を持つ不完全短絡
などのレアショートが発生した場合の異常電流に対して
も高速応答を可能とし、集積化が容易で安価な電源供給
制御装置および電源供給制御方法を提供することにあ
る。
【００１４】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を解決するため、負荷への電力供給を制御する
第１半導体スイッチと、この第１半導体スイッチの異常
電流を検知して、異常電流発生時には第１半導体スイッ
チをオン／オフ制御して振動電流を生成し、この振動電
流により第１半導体スイッチを遮断する制御回路とを有
する電源供給制御装置であって、前記制御回路は、前記
第１半導体スイッチと並列接続され、前記第１半導体ス
イッチの正常電流動作範囲で最大値となる基準を表す第
１基準負荷への電力供給を制御する第２半導体スイッチ
と、前記第１半導体スイッチの第１端子間電圧と前記第
２半導体スイッチの第２端子間電圧とを比較する第１比
較手段と、この第１比較手段からの出力に応じて、前記
第１及び第２半導体スイッチの制御端子に制御電圧を供
給する制御電圧供給手段とを有することを要旨とする。
上記課題を解決するため、負荷への電力供給を制御する
第１半導体スイッチと、この第１半導体スイッチの異常
電流を検知して、異常電流発生時には第１半導体スイッ
チをオン／オフ制御して振動電流を生成し、この振動電
流により第１半導体スイッチを遮断する制御回路とを有
する電源供給制御装置であって、前記制御回路は、前記
第１半導体スイッチと並列接続され、前記第１半導体ス
イッチの正常電流動作範囲で最大値となる基準を表す第
１基準負荷への電力供給を制御する第２半導体スイッチ
と、前記第１半導体スイッチの第１端子間電圧と前記第
２半導体スイッチの第２端子間電圧とを比較する第１比
較手段と、この第１比較手段からの出力に応じて、前記
第１及び第２半導体スイッチの制御端子に制御電圧を供
給する制御電圧供給手段とを有することを要旨とする。
【００１５】請求項２記載の発明は、上記課題を解決す
るため、前記第１半導体スイッチと並列接続され、前記
負荷の正常電流動作範囲で最小値を表す第２基準負荷へ
の電力供給を制御する第３半導体スイッチと、前記第１
半導体スイッチの第１端子間電圧と前記第３半導体スイ
ッチの第３端子間電圧とを比較する第２比較手段とを有
することを要旨とする。
るため、前記第１半導体スイッチと並列接続され、前記
負荷の正常電流動作範囲で最小値を表す第２基準負荷へ
の電力供給を制御する第３半導体スイッチと、前記第１
半導体スイッチの第１端子間電圧と前記第３半導体スイ
ッチの第３端子間電圧とを比較する第２比較手段とを有
することを要旨とする。
【００１６】請求項３記載の発明は、上記課題を解決す
るため、前記第２比較手段からの出力に応じて、前記第
３端子間電圧よりも前記第１端子間電圧の方が大きい場
合には、前記負荷が最小使用電流よりも小さくなったこ
とを報知する報知手段を有することを要旨とする。
るため、前記第２比較手段からの出力に応じて、前記第
３端子間電圧よりも前記第１端子間電圧の方が大きい場
合には、前記負荷が最小使用電流よりも小さくなったこ
とを報知する報知手段を有することを要旨とする。
【００１７】請求項４記載の発明は、上記課題を解決す
るため、負荷への電力供給を制御する第１半導体スイッ
チと、前記第１半導体スイッチと並列接続され、前記第
１半導体スイッチの正常電流動作範囲で最大値となる基
準を表す第１基準負荷への電力供給を制御する第２半導
体スイッチとを有し、この半導体スイッチの異常電流を
検知して、異常電流発生時には第１半導体スイッチをオ
ン／オフ制御して振動電流を生成し、この振動電流によ
り第１半導体スイッチを遮断する制御ステップを有する
電源供給制御方法であって、前記制御ステップは、前記
第１半導体スイッチの第１端子間電圧と前記第２半導体
スイッチの第２端子間電圧とを比較する第１比較ステッ
プと、この第１比較ステップからの出力に応じて、前記
第１及び第２半導体スイッチの制御端子に制御電圧を供
給する制御電圧供給ステップとを有することを要旨とす
る。
るため、負荷への電力供給を制御する第１半導体スイッ
チと、前記第１半導体スイッチと並列接続され、前記第
１半導体スイッチの正常電流動作範囲で最大値となる基
準を表す第１基準負荷への電力供給を制御する第２半導
体スイッチとを有し、この半導体スイッチの異常電流を
検知して、異常電流発生時には第１半導体スイッチをオ
ン／オフ制御して振動電流を生成し、この振動電流によ
り第１半導体スイッチを遮断する制御ステップを有する
電源供給制御方法であって、前記制御ステップは、前記
第１半導体スイッチの第１端子間電圧と前記第２半導体
スイッチの第２端子間電圧とを比較する第１比較ステッ
プと、この第１比較ステップからの出力に応じて、前記
第１及び第２半導体スイッチの制御端子に制御電圧を供
給する制御電圧供給ステップとを有することを要旨とす
る。
【００１８】請求項５記載の発明は、上記課題を解決す
るため、前記第１半導体スイッチと並列接続され、前記
負荷の正常電流動作範囲で最小値を表す第２基準負荷へ
の電力供給を制御する第３半導体スイッチを有し、前記
第１半導体スイッチの第１端子間電圧と前記第３半導体
スイッチの第３端子間電圧とを比較する第２比較ステッ
プを有することを要旨とする。
るため、前記第１半導体スイッチと並列接続され、前記
負荷の正常電流動作範囲で最小値を表す第２基準負荷へ
の電力供給を制御する第３半導体スイッチを有し、前記
第１半導体スイッチの第１端子間電圧と前記第３半導体
スイッチの第３端子間電圧とを比較する第２比較ステッ
プを有することを要旨とする。
【００１９】請求項６記載の発明は、上記課題を解決す
るため、前記第２比較ステップからの出力に応じて、前
記第３端子間電圧よりも前記第１端子間電圧の方が大き
い場合には、前記負荷が最小使用電流よりも小さくなっ
たことを報知する報知ステップを有することを要旨とす
る。
るため、前記第２比較ステップからの出力に応じて、前
記第３端子間電圧よりも前記第１端子間電圧の方が大き
い場合には、前記負荷が最小使用電流よりも小さくなっ
たことを報知する報知ステップを有することを要旨とす
る。
【００２０】
【発明の実施の形態】以下、本発明に係る電源供給制御
装置および電源供給制御方法の実施の形態例について、
一実施形態を図１乃至図６を参照して詳細に説明する。
以下の説明では、電源供給制御装置および電源供給制御
方法は、例えば自動車においてバッテリからの電源を燃
料タンク内に設けられた燃料ゲージ等の負荷に供給し
て、負荷への電力供給を制御する電源供給制御装置に適
用した実施の形態例について説明するが、本発明はこの
ような形態に限定されるものではなく、電源から負荷へ
の電力供給をスイッチング制御する電源供給制御装置お
よび電源供給制御方法であればどのような形態であって
も適用可能である。
装置および電源供給制御方法の実施の形態例について、
一実施形態を図１乃至図６を参照して詳細に説明する。
以下の説明では、電源供給制御装置および電源供給制御
方法は、例えば自動車においてバッテリからの電源を燃
料タンク内に設けられた燃料ゲージ等の負荷に供給し
て、負荷への電力供給を制御する電源供給制御装置に適
用した実施の形態例について説明するが、本発明はこの
ような形態に限定されるものではなく、電源から負荷へ
の電力供給をスイッチング制御する電源供給制御装置お
よび電源供給制御方法であればどのような形態であって
も適用可能である。
【００２１】ここで、図１は本発明の一実施形態の電源
供給制御装置の回路構成図、図２は実施形態で使用する
半導体スイッチ（温度センサ内蔵ＦＥＴ）の詳細な回路
構成図、図３、図４および図５は実施形態の電源供給制
御装置および電源供給制御方法が利用する原理を説明す
る説明図、図６は短絡故障時および通常動作時の実施形
態の電源供給制御装置における半導体スイッチの電流と
電圧を例示する波形図である。
供給制御装置の回路構成図、図２は実施形態で使用する
半導体スイッチ（温度センサ内蔵ＦＥＴ）の詳細な回路
構成図、図３、図４および図５は実施形態の電源供給制
御装置および電源供給制御方法が利用する原理を説明す
る説明図、図６は短絡故障時および通常動作時の実施形
態の電源供給制御装置における半導体スイッチの電流と
電圧を例示する波形図である。
【００２２】本発明の一実施形態の電源供給制御装置に
ついて、図１を参照して説明すると、本実施形態の電源
供給制御装置は、電源１０１の出力電圧ＶＢを燃料ゲー
ジとなる負荷１０２に供給する経路に、半導体スイッチ
としての温度センサ内蔵ＦＥＴＱＡのドレインＤ−ソー
スＳＡを直列接続した構成である。ここで、温度センサ
内蔵ＦＥＴＱＡにはＤＭＯＳ構造のＮＭＯＳ型を使用し
ているがＰＭＯＳ型でも実現可能である。
ついて、図１を参照して説明すると、本実施形態の電源
供給制御装置は、電源１０１の出力電圧ＶＢを燃料ゲー
ジとなる負荷１０２に供給する経路に、半導体スイッチ
としての温度センサ内蔵ＦＥＴＱＡのドレインＤ−ソー
スＳＡを直列接続した構成である。ここで、温度センサ
内蔵ＦＥＴＱＡにはＤＭＯＳ構造のＮＭＯＳ型を使用し
ているがＰＭＯＳ型でも実現可能である。
【００２３】また同図において、温度センサ内蔵ＦＥＴ
ＱＡを駆動制御する部分については、リファレンスＦＥ
ＴＱＢ〜ＦＥＴＱＣ、抵抗Ｒ１，Ｒ２，ＲＧ，Ｒ８，Ｒ
１０、ツェナーダイオードＺＤ１、コンパレータＣＭＰ
１，ＣＭＰ２、駆動回路１１１、チャージポンプ回路１
１３およびスイッチＳＷ１を備えた構成である。なお、
参照符号として抵抗には“Ｒ”とそれに続く数字および
文字を使用しているが、以下の説明では参照符号として
使用すると共に、それぞれ該抵抗の抵抗値をも表すもの
とする。また、図１中の点線で囲った部分１１０ａはア
ナログ集積化されるチップ部分を示す。
ＱＡを駆動制御する部分については、リファレンスＦＥ
ＴＱＢ〜ＦＥＴＱＣ、抵抗Ｒ１，Ｒ２，ＲＧ，Ｒ８，Ｒ
１０、ツェナーダイオードＺＤ１、コンパレータＣＭＰ
１，ＣＭＰ２、駆動回路１１１、チャージポンプ回路１
１３およびスイッチＳＷ１を備えた構成である。なお、
参照符号として抵抗には“Ｒ”とそれに続く数字および
文字を使用しているが、以下の説明では参照符号として
使用すると共に、それぞれ該抵抗の抵抗値をも表すもの
とする。また、図１中の点線で囲った部分１１０ａはア
ナログ集積化されるチップ部分を示す。
【００２４】負荷１０２は燃料タンク内の残量を検出す
る可変抵抗からなる燃料ゲージであり、ユーザ等がスイ
ッチＳＷ１をオンさせることにより機能する。駆動回路
１１１には、コレクタ側が電位ＶＰに接続されたソース
トランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）
に接続されたシンクトランジスタＱ６とを直列接続して
備え、スイッチＳＷ１のオン／オフ切換えによる切換え
信号に基づき、ソーストランジスタＱ５およびシンクト
ランジスタＱ６をオン／オフ制御して、温度センサ内蔵
ＦＥＴＱＡを駆動制御する信号を出力する。なお図中、
ＶＢは電源１０１の出力電圧であり、例えば１２［Ｖ］
である。また、ＶＰはチャージポンプ回路１１３の出力
電圧であり、例えばＶＢ＋１０［Ｖ］である。
る可変抵抗からなる燃料ゲージであり、ユーザ等がスイ
ッチＳＷ１をオンさせることにより機能する。駆動回路
１１１には、コレクタ側が電位ＶＰに接続されたソース
トランジスタＱ５と、エミッタ側が接地電位（ＧＮＤ）
に接続されたシンクトランジスタＱ６とを直列接続して
備え、スイッチＳＷ１のオン／オフ切換えによる切換え
信号に基づき、ソーストランジスタＱ５およびシンクト
ランジスタＱ６をオン／オフ制御して、温度センサ内蔵
ＦＥＴＱＡを駆動制御する信号を出力する。なお図中、
ＶＢは電源１０１の出力電圧であり、例えば１２［Ｖ］
である。また、ＶＰはチャージポンプ回路１１３の出力
電圧であり、例えばＶＢ＋１０［Ｖ］である。
【００２５】半導体スイッチとしての温度センサ内蔵Ｆ
ＥＴＱＡは、より詳しくは図２に示すような構成を備え
ている。図２において、温度センサ内蔵ＦＥＴＱＡは、
内蔵抵抗ＲＧ、温度センサ１２１、ラッチ回路１２２及
び過熱遮断用ＦＥＴＱＳを備えている。なお、ＺＤ１は
ゲートＧ−ソースＳＡ間を１２［Ｖ］に保ってゲートＧ
に過電圧が印加されようとした場合にこれをバイパスさ
せるツェナーダイオードである。
ＥＴＱＡは、より詳しくは図２に示すような構成を備え
ている。図２において、温度センサ内蔵ＦＥＴＱＡは、
内蔵抵抗ＲＧ、温度センサ１２１、ラッチ回路１２２及
び過熱遮断用ＦＥＴＱＳを備えている。なお、ＺＤ１は
ゲートＧ−ソースＳＡ間を１２［Ｖ］に保ってゲートＧ
に過電圧が印加されようとした場合にこれをバイパスさ
せるツェナーダイオードである。
【００２６】つまり、本実施形態で使用する温度センサ
内蔵ＦＥＴＱＡは、温度センサ内蔵ＦＥＴＱＡが規定以
上の温度まで上昇したことが温度センサ１２１によって
検出された場合には、その旨の検出情報がラッチ回路１
２２に保持され、ゲート遮断回路としての過熱遮断用Ｆ
ＥＴＱＳがオン動作となることによって、温度センサ内
蔵ＦＥＴＱＡを強制的にオフ制御する過熱遮断機能を備
えている。
内蔵ＦＥＴＱＡは、温度センサ内蔵ＦＥＴＱＡが規定以
上の温度まで上昇したことが温度センサ１２１によって
検出された場合には、その旨の検出情報がラッチ回路１
２２に保持され、ゲート遮断回路としての過熱遮断用Ｆ
ＥＴＱＳがオン動作となることによって、温度センサ内
蔵ＦＥＴＱＡを強制的にオフ制御する過熱遮断機能を備
えている。
【００２７】温度センサ１２１は４個のダイオードが縦
続接続されてなり、実装上、温度センサ１２１は温度セ
ンサ内蔵ＦＥＴＱＡの近傍に配置形成されている。温度
センサ内蔵ＦＥＴＱＡの温度が上昇するにつれて温度セ
ンサ１２１の各ダイオードの抵抗値が減少するので、Ｆ
ＥＴＱ５１のゲート電位が“Ｌ”レベルとされる電位ま
で下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷
移する。これにより、ＦＥＴＱ５４のゲート電位が温度
センサ内蔵ＦＥＴＱＡのゲート制御端子（Ｇ）の電位に
プルアップされ、ＦＥＴＱ５４がオフ状態からオン状態
に遷移して、ラッチ回路１２２に“１”がラッチされる
こととなる。このとき、ラッチ回路１２２の出力が
“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態
からオン状態に遷移するので、温度センサ内蔵ＦＥＴＱ
Ａの真のゲート（ＴＧ）と温度センサ内蔵ＦＥＴＱＡの
ソース（ＳＡ）が同電位になって、温度センサ内蔵ＦＥ
ＴＱＡがオン状態からオフ状態に遷移して、過熱遮断さ
れることとなる。
続接続されてなり、実装上、温度センサ１２１は温度セ
ンサ内蔵ＦＥＴＱＡの近傍に配置形成されている。温度
センサ内蔵ＦＥＴＱＡの温度が上昇するにつれて温度セ
ンサ１２１の各ダイオードの抵抗値が減少するので、Ｆ
ＥＴＱ５１のゲート電位が“Ｌ”レベルとされる電位ま
で下がると、ＦＥＴＱ５１がオン状態からオフ状態に遷
移する。これにより、ＦＥＴＱ５４のゲート電位が温度
センサ内蔵ＦＥＴＱＡのゲート制御端子（Ｇ）の電位に
プルアップされ、ＦＥＴＱ５４がオフ状態からオン状態
に遷移して、ラッチ回路１２２に“１”がラッチされる
こととなる。このとき、ラッチ回路１２２の出力が
“Ｈ”レベルとなって過熱遮断用ＦＥＴＱＳがオフ状態
からオン状態に遷移するので、温度センサ内蔵ＦＥＴＱ
Ａの真のゲート（ＴＧ）と温度センサ内蔵ＦＥＴＱＡの
ソース（ＳＡ）が同電位になって、温度センサ内蔵ＦＥ
ＴＱＡがオン状態からオフ状態に遷移して、過熱遮断さ
れることとなる。
【００２８】また、本実施形態の電源供給制御装置で
は、負荷１０２または温度センサ内蔵ＦＥＴＱＡのソー
ス（ＳＡ）と負荷１０２間において発生する短絡故障に
よる過電流、或いは不完全短絡故障による異常電流に対
する保護機能をも備えている。以下、図１を参照して、
この保護機能を実現する構成について説明する。
は、負荷１０２または温度センサ内蔵ＦＥＴＱＡのソー
ス（ＳＡ）と負荷１０２間において発生する短絡故障に
よる過電流、或いは不完全短絡故障による異常電流に対
する保護機能をも備えている。以下、図１を参照して、
この保護機能を実現する構成について説明する。
【００２９】先ず、リファレンスＦＥＴＱＢ，ＦＥＴＱ
Ｃのドレインおよびゲートはそれぞれ温度センサ内蔵Ｆ
ＥＴＱＡのドレイン（Ｄ）および真のゲート（ＴＧ）に
接続され、リファレンスＦＥＴＱＢのソース（ＳＢ）は
抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他の端子
は接地電位（ＧＮＤ）に接続され、ＦＥＴＱＣのソース
（ＳＢ）は抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２
の他の端子は接地電位（ＧＮＤ）に接続されている。こ
のように、リファレンスＦＥＴＱＢ、ＦＥＴＱＣおよび
温度センサ内蔵ＦＥＴＱＡのドレイン（Ｄ）およびゲー
ト（ＴＧ）を共通化することにより同一チップからなる
電流振動型遮断機能付きスイッチング・デバイス（１１
０ａ）への集積化を容易にすることができる。
Ｃのドレインおよびゲートはそれぞれ温度センサ内蔵Ｆ
ＥＴＱＡのドレイン（Ｄ）および真のゲート（ＴＧ）に
接続され、リファレンスＦＥＴＱＢのソース（ＳＢ）は
抵抗Ｒ１の一方の端子に接続され、抵抗Ｒ１の他の端子
は接地電位（ＧＮＤ）に接続され、ＦＥＴＱＣのソース
（ＳＢ）は抵抗Ｒ２の一方の端子に接続され、抵抗Ｒ２
の他の端子は接地電位（ＧＮＤ）に接続されている。こ
のように、リファレンスＦＥＴＱＢ、ＦＥＴＱＣおよび
温度センサ内蔵ＦＥＴＱＡのドレイン（Ｄ）およびゲー
ト（ＴＧ）を共通化することにより同一チップからなる
電流振動型遮断機能付きスイッチング・デバイス（１１
０ａ）への集積化を容易にすることができる。
【００３０】また、リファレンスＦＥＴＱＢ，ＦＥＴＱ
Ｃおよび温度センサ内蔵ＦＥＴＱＡは同一プロセスで同
一チップ（１１０ａ）上に形成されたものを使用してい
る。本実施形態における電流検出手法は、コンパレータ
ＣＭＰ１による温度センサ内蔵ＦＥＴＱＡのソース電圧
ＶSAと基準電圧との差の検出によって行われることか
ら、同一チップ上にリファレンスＦＥＴＱＢおよび温度
センサ内蔵ＦＥＴＱＡを形成することにより、電流検出
における同相的誤差要因、即ち電源電圧、温度ドリフト
やロット間のバラツキの影響を除去（削減）することが
できる。さらに、抵抗Ｒ１をチップ１１０ａの外部に設
置しているので、基準電圧へのチップ１１０ａの温度変
化の影響を受け難くすることができ、高精度の電流検出
を実現することが可能となる。
Ｃおよび温度センサ内蔵ＦＥＴＱＡは同一プロセスで同
一チップ（１１０ａ）上に形成されたものを使用してい
る。本実施形態における電流検出手法は、コンパレータ
ＣＭＰ１による温度センサ内蔵ＦＥＴＱＡのソース電圧
ＶSAと基準電圧との差の検出によって行われることか
ら、同一チップ上にリファレンスＦＥＴＱＢおよび温度
センサ内蔵ＦＥＴＱＡを形成することにより、電流検出
における同相的誤差要因、即ち電源電圧、温度ドリフト
やロット間のバラツキの影響を除去（削減）することが
できる。さらに、抵抗Ｒ１をチップ１１０ａの外部に設
置しているので、基準電圧へのチップ１１０ａの温度変
化の影響を受け難くすることができ、高精度の電流検出
を実現することが可能となる。
【００３１】また、リファレンスＦＥＴＱＢ，ＦＥＴＱ
Ｃの電流容量が温度センサ内蔵ＦＥＴＱＡの電流容量よ
りも小さくなるように、それぞれのＦＥＴを構成する並
列接続のトランジスタ数の比を（リファレンスＦＥＴＱ
Ｂ，ＦＥＴＱＣのトランジスタ数：１個）＜（温度セン
サ内蔵ＦＥＴＱＡのトランジスタ数：１０００個）とな
るように構成している。
Ｃの電流容量が温度センサ内蔵ＦＥＴＱＡの電流容量よ
りも小さくなるように、それぞれのＦＥＴを構成する並
列接続のトランジスタ数の比を（リファレンスＦＥＴＱ
Ｂ，ＦＥＴＱＣのトランジスタ数：１個）＜（温度セン
サ内蔵ＦＥＴＱＡのトランジスタ数：１０００個）とな
るように構成している。
【００３２】コンパレータＣＭＰ１は、特許請求の範囲
にいう第１比較手段の一部を成す。コンパレータＣＭＰ
１の“＋”入力端子には、温度センサ内蔵ＦＥＴＱＡの
ソース電圧ＶSAが供給され、“−”入力端子には、リフ
ァレンスＦＥＴＱＢのソース電圧ＶSBが供給されてい
る。つまり、“−”入力端子に供給される電位より
“＋”入力端子に供給される電位が大きいときに出力は
有効（“Ｈ”レベル）となり、“−”入力端子に供給さ
れる電位より“＋”入力端子に供給される電位が小さい
ときに出力は無効（“Ｌ”レベル）となる。
にいう第１比較手段の一部を成す。コンパレータＣＭＰ
１の“＋”入力端子には、温度センサ内蔵ＦＥＴＱＡの
ソース電圧ＶSAが供給され、“−”入力端子には、リフ
ァレンスＦＥＴＱＢのソース電圧ＶSBが供給されてい
る。つまり、“−”入力端子に供給される電位より
“＋”入力端子に供給される電位が大きいときに出力は
有効（“Ｈ”レベル）となり、“−”入力端子に供給さ
れる電位より“＋”入力端子に供給される電位が小さい
ときに出力は無効（“Ｌ”レベル）となる。
【００３３】また、コンパレータＣＭＰ２は、特許請求
の範囲にいう第２比較手段の一部を成す。コンパレータ
ＣＭＰ２の“＋”入力端子には、温度センサ内蔵ＦＥＴ
ＱＡのソース電圧ＶSAが供給され、“−”入力端子に
は、リファレンスＦＥＴＱＣのソース電圧ＶSCが供給さ
れている。つまり、“−”入力端子に供給される電位よ
り“＋”入力端子に供給される電位が大きいときに出力
は有効（“Ｈ”レベル）となり、“−”入力端子に供給
される電位より“＋”入力端子に供給される電位が小さ
いときに出力は無効（“Ｌ”レベル）となる。
の範囲にいう第２比較手段の一部を成す。コンパレータ
ＣＭＰ２の“＋”入力端子には、温度センサ内蔵ＦＥＴ
ＱＡのソース電圧ＶSAが供給され、“−”入力端子に
は、リファレンスＦＥＴＱＣのソース電圧ＶSCが供給さ
れている。つまり、“−”入力端子に供給される電位よ
り“＋”入力端子に供給される電位が大きいときに出力
は有効（“Ｈ”レベル）となり、“−”入力端子に供給
される電位より“＋”入力端子に供給される電位が小さ
いときに出力は無効（“Ｌ”レベル）となる。
【００３４】次に、以上説明した本実施形態の電源供給
制御装置の回路構成を踏まえて、電源供給制御方法を説
明する。具体的な動作説明を行う前に、図３、図４およ
び図５を参照して、本実施形態の電源供給制御装置およ
び電源供給制御方法が利用する原理について説明する。
ここで、図３はオフ状態からオン状態への遷移時のドレ
イン−ソース間電圧の立ち下がり特性の説明図、図４は
概念的回路図、図５は温度センサ内蔵ＦＥＴのドレイン
電流とゲート−ソース間電圧との特性を説明する説明図
である。
制御装置の回路構成を踏まえて、電源供給制御方法を説
明する。具体的な動作説明を行う前に、図３、図４およ
び図５を参照して、本実施形態の電源供給制御装置およ
び電源供給制御方法が利用する原理について説明する。
ここで、図３はオフ状態からオン状態への遷移時のドレ
イン−ソース間電圧の立ち下がり特性の説明図、図４は
概念的回路図、図５は温度センサ内蔵ＦＥＴのドレイン
電流とゲート−ソース間電圧との特性を説明する説明図
である。
【００３５】半導体スイッチとして温度センサ内蔵ＦＥ
ＴＱＡを使用した場合、電源１０１から負荷１０２への
電力供給経路は、概念的に図４に示すような回路として
表される。負荷１０２には電力供給経路の配線インダク
タンスＬ０と配線抵抗Ｒ０とを含む。なお、経路または
負荷１０２において短絡故障が発生した場合にはＲ０に
は短絡抵抗も含まれることとなる。ここで短絡抵抗は、
本実施形態が適用対象としている自動車において負荷１
０２を燃料ゲージと仮定した場合には、上述の完全短絡
（デッドショート）の場合に約４０［ｍΩ］以下であ
り、不完全短絡の場合は約４０〜５００［ｍΩ］であ
る。
ＴＱＡを使用した場合、電源１０１から負荷１０２への
電力供給経路は、概念的に図４に示すような回路として
表される。負荷１０２には電力供給経路の配線インダク
タンスＬ０と配線抵抗Ｒ０とを含む。なお、経路または
負荷１０２において短絡故障が発生した場合にはＲ０に
は短絡抵抗も含まれることとなる。ここで短絡抵抗は、
本実施形態が適用対象としている自動車において負荷１
０２を燃料ゲージと仮定した場合には、上述の完全短絡
（デッドショート）の場合に約４０［ｍΩ］以下であ
り、不完全短絡の場合は約４０〜５００［ｍΩ］であ
る。
【００３６】このような電力供給経路の一部を成す温度
センサ内蔵ＦＥＴＱＡのドレイン−ソース間電圧ＶDS
は、温度センサ内蔵ＦＥＴＱＡがオフ状態からオン状態
へ遷移する際の立ち下がり電圧特性として、図３に示す
如くなる。即ち、短絡の場合、基準負荷（通常動作）の
場合、負荷１０２が抵抗１［ＫΩ］の場合についての立
ち下がり電圧特性である。このように、立ち下がり特性
は、電力供給経路および負荷の状態、即ち、経路が持つ
配線インダクタンス並びに配線抵抗および短絡抵抗に基
づく時定数に応じて変化する。
センサ内蔵ＦＥＴＱＡのドレイン−ソース間電圧ＶDS
は、温度センサ内蔵ＦＥＴＱＡがオフ状態からオン状態
へ遷移する際の立ち下がり電圧特性として、図３に示す
如くなる。即ち、短絡の場合、基準負荷（通常動作）の
場合、負荷１０２が抵抗１［ＫΩ］の場合についての立
ち下がり電圧特性である。このように、立ち下がり特性
は、電力供給経路および負荷の状態、即ち、経路が持つ
配線インダクタンス並びに配線抵抗および短絡抵抗に基
づく時定数に応じて変化する。
【００３７】このようなドレイン−ソース間電圧ＶDSの
特性の変化を利用して過電流検出を行う手法として、以
下で説明する手法の他に、所定タイミングで所定しきい
値との比較を行って過電流検出を行う手法が考えられる
が、所定タイミングを規定する手段および所定しきい値
との比較手段を構成するために、コンデンサや複数の抵
抗といった部品を必要とし、これらの部品がばらつくと
検出誤差となってしまうという問題がある。また、コン
デンサが必要であり、該コンデンサはチップ内に搭載で
きないことから、外付け部品が必要となり、装置コスト
のアップ要因となってしまうという問題もあった。
特性の変化を利用して過電流検出を行う手法として、以
下で説明する手法の他に、所定タイミングで所定しきい
値との比較を行って過電流検出を行う手法が考えられる
が、所定タイミングを規定する手段および所定しきい値
との比較手段を構成するために、コンデンサや複数の抵
抗といった部品を必要とし、これらの部品がばらつくと
検出誤差となってしまうという問題がある。また、コン
デンサが必要であり、該コンデンサはチップ内に搭載で
きないことから、外付け部品が必要となり、装置コスト
のアップ要因となってしまうという問題もあった。
【００３８】図３において、温度センサ内蔵ＦＥＴＱＡ
がオン状態に遷移してドレイン−ソース間電圧ＶDSが飽
和するまでの期間は、温度センサ内蔵ＦＥＴＱＡはピン
チオフ領域で動作する。
がオン状態に遷移してドレイン−ソース間電圧ＶDSが飽
和するまでの期間は、温度センサ内蔵ＦＥＴＱＡはピン
チオフ領域で動作する。
【００３９】また、負荷１０２の抵抗が１［ＫΩ］のと
きのドレイン−ソース間電圧ＶDSの変化について、次の
ように考察できる。つまり、第１に、例えば、温度セン
サ内蔵ＦＥＴＱＡに日立製の「ＨＡＦ２００１］を使用
した場合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲ
ート−ソース間電圧ＶTGS は、ほぼしきい値電圧１．６
［Ｖ］に維持される。第２に、駆動回路１１１によるゲ
ート（Ｇ）への充電は継続されるから、このまま行くと
ゲート−ソース間電圧ＶTGS は上昇して行ってしまう
が、ドレイン−ソース間電圧ＶDSが低下して、ゲート−
ドレイン間の容量ＣGDの電荷を放電させるので、ゲート
−ソース間電圧ＶTGS に達する電荷を吸収してしまうこ
とになる。即ち、ドレイン−ソース間電圧ＶDSはゲート
−ソース間電圧ＶTGS に達した電荷が電位上昇を生じさ
せないだけの電荷をゲート−ドレイン間の容量ＣGDから
放電させるような速度で降下することになる。これによ
り、ゲート−ソース間電圧ＶTGS は約１．６［Ｖ］ に
維持される。そして、ゲート−ドレイン間電圧ＶTGD の
低下につられてドレイン−ソース間電圧ＶDSも低下す
る。なお、この時、電荷を吸収する要因は２つあり、第
１はゲート−ドレイン間電圧ＶTGD の低下によるゲート
−ドレイン間容量ＣGDの放電（ミラー容量）であり、第
２はｎ領域の空乏層減少によるゲート−ドレイン間容量
ＣGDの容量増大である。
きのドレイン−ソース間電圧ＶDSの変化について、次の
ように考察できる。つまり、第１に、例えば、温度セン
サ内蔵ＦＥＴＱＡに日立製の「ＨＡＦ２００１］を使用
した場合、ドレイン電流ＩＤ＝１２［ｍＡ］だから、ゲ
ート−ソース間電圧ＶTGS は、ほぼしきい値電圧１．６
［Ｖ］に維持される。第２に、駆動回路１１１によるゲ
ート（Ｇ）への充電は継続されるから、このまま行くと
ゲート−ソース間電圧ＶTGS は上昇して行ってしまう
が、ドレイン−ソース間電圧ＶDSが低下して、ゲート−
ドレイン間の容量ＣGDの電荷を放電させるので、ゲート
−ソース間電圧ＶTGS に達する電荷を吸収してしまうこ
とになる。即ち、ドレイン−ソース間電圧ＶDSはゲート
−ソース間電圧ＶTGS に達した電荷が電位上昇を生じさ
せないだけの電荷をゲート−ドレイン間の容量ＣGDから
放電させるような速度で降下することになる。これによ
り、ゲート−ソース間電圧ＶTGS は約１．６［Ｖ］ に
維持される。そして、ゲート−ドレイン間電圧ＶTGD の
低下につられてドレイン−ソース間電圧ＶDSも低下す
る。なお、この時、電荷を吸収する要因は２つあり、第
１はゲート−ドレイン間電圧ＶTGD の低下によるゲート
−ドレイン間容量ＣGDの放電（ミラー容量）であり、第
２はｎ領域の空乏層減少によるゲート−ドレイン間容量
ＣGDの容量増大である。
【００４０】また、負荷抵抗＝１［ＫΩ］時のドレイン
−ソース間電圧ＶDSの変化について、次のような解釈も
可能である。つまり、温度センサ内蔵ＦＥＴＱＡがオン
状態に遷移した後の各経過時点で、駆動回路１１１によ
ってゲート（Ｇ）の送られる充電電荷を吸収し、真のゲ
ート（ＴＧ）の電圧ＶTGS を一定に保つうようなドレイ
ン−ソース間電圧ＶDSの値を表わしている。したがっ
て、ある経過時間の後にドレイン−ソース間電圧ＶDSが
図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれ
ば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］よりも
高くなっていることを意味する。
−ソース間電圧ＶDSの変化について、次のような解釈も
可能である。つまり、温度センサ内蔵ＦＥＴＱＡがオン
状態に遷移した後の各経過時点で、駆動回路１１１によ
ってゲート（Ｇ）の送られる充電電荷を吸収し、真のゲ
ート（ＴＧ）の電圧ＶTGS を一定に保つうようなドレイ
ン−ソース間電圧ＶDSの値を表わしている。したがっ
て、ある経過時間の後にドレイン−ソース間電圧ＶDSが
図３の負荷抵抗＝１［ＫＧ］時の曲線より上側にあれ
ば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］よりも
高くなっていることを意味する。
【００４１】さらに、同一経過時間における図３の負荷
抵抗＝１［ＫΩ］時の曲線からの距離をΔＶDSGAP とす
ると、ΔＶDSGAP ×ＣGD分の電荷をゲート−ソース間電
圧ＶTGS から引き去れば、ゲート−ソース間電圧電圧Ｖ
TGS は１．６［Ｖ］になることを意味する。換言すれ
ば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］からこ
の電荷分だけ電位が上昇していることを意味する。この
ことを式で示せば次式となる。
抵抗＝１［ＫΩ］時の曲線からの距離をΔＶDSGAP とす
ると、ΔＶDSGAP ×ＣGD分の電荷をゲート−ソース間電
圧ＶTGS から引き去れば、ゲート−ソース間電圧電圧Ｖ
TGS は１．６［Ｖ］になることを意味する。換言すれ
ば、ゲート−ソース間電圧ＶTGS は１．６［Ｖ］からこ
の電荷分だけ電位が上昇していることを意味する。この
ことを式で示せば次式となる。
【００４２】
【数１】 ＶTGS−１．６＝ΔＶDSGAP×２ＣGD／（ＣGS×２ＣGD） …（１） 即ち、ΔＶDSGAP は（ゲート−ソース間電圧ＶTGS −
１．６［Ｖ］）に比例する。
１．６［Ｖ］）に比例する。
【００４３】また、ゲート−ソース間電圧ＶTGS とドレ
イン電流ＩＤとの間には、図５の特性に示すように、比
例に近い１対１の関係がある。ここで、図５の特性は日
立製の「ＨＡＦ２００１」のものであり、図中のＶGSは
ここではゲート−ソース間電圧ＶTGS に相当する。した
がって、ΔＶDSGAP は図５の特性に示されるような対応
関係に基づいてドレイン電流ＩＤを表すということがで
きる。図５において、ドレイン電流ＩＤ＝１０［Ａ］近
辺の分解能は約６０［ｍＶ／Ａ］である。即ち、１
［Ａ］のドレイン電流ＩＤの変化が６０［ｍＶ］のゲー
ト−ソース間電圧ＶTGS の変化に対応し、±５［Ａ］の
ドレイン電流ＩＤの変化に対して±０．３［Ｖ］のゲー
ト−ソース間電圧ＶTGS の変化が対応する。なお、この
分解能は従来例においてシャント抵抗ＲＳ＝６０［ｍ
Ω］相当の分解能に相当する。
イン電流ＩＤとの間には、図５の特性に示すように、比
例に近い１対１の関係がある。ここで、図５の特性は日
立製の「ＨＡＦ２００１」のものであり、図中のＶGSは
ここではゲート−ソース間電圧ＶTGS に相当する。した
がって、ΔＶDSGAP は図５の特性に示されるような対応
関係に基づいてドレイン電流ＩＤを表すということがで
きる。図５において、ドレイン電流ＩＤ＝１０［Ａ］近
辺の分解能は約６０［ｍＶ／Ａ］である。即ち、１
［Ａ］のドレイン電流ＩＤの変化が６０［ｍＶ］のゲー
ト−ソース間電圧ＶTGS の変化に対応し、±５［Ａ］の
ドレイン電流ＩＤの変化に対して±０．３［Ｖ］のゲー
ト−ソース間電圧ＶTGS の変化が対応する。なお、この
分解能は従来例においてシャント抵抗ＲＳ＝６０［ｍ
Ω］相当の分解能に相当する。
【００４４】なお、ドレイン電流ＩＤがゼロの時はゲー
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶDSの曲線は決まるが、ドレイン電流ＩＤが
流れると、回路のインダクタンスＬｃおよび回路全体の
抵抗Ｒｃの影響を受けることになる。ドレイン電流ＩＤ
が増大するに連れてドレイン−ソース間電圧ＶDSの曲線
は浮き上がって行くが、完全短路（デッドショート）の
ようにドレイン電流ＩＤが大きくなると、ドレイン電流
ＩＤの立ち上り勾配はゲートを充電する回路による充電
速度で決まる一定値に収れんし、したがって、ゲート−
ソース間電圧ＶTGS の曲線も収れんすることとなる。な
お、ゲート−ドレイン間電圧ＶTGD が変化ゼロであると
きのゲート−ソース間電圧ＶTGS の曲線の立ち上がりで
決まるドレイン電流ＩＤの立ち上がり勾配が極限勾配で
ある。
トを充電する回路およびミラー容量だけでドレイン−ソ
ース間電圧ＶDSの曲線は決まるが、ドレイン電流ＩＤが
流れると、回路のインダクタンスＬｃおよび回路全体の
抵抗Ｒｃの影響を受けることになる。ドレイン電流ＩＤ
が増大するに連れてドレイン−ソース間電圧ＶDSの曲線
は浮き上がって行くが、完全短路（デッドショート）の
ようにドレイン電流ＩＤが大きくなると、ドレイン電流
ＩＤの立ち上り勾配はゲートを充電する回路による充電
速度で決まる一定値に収れんし、したがって、ゲート−
ソース間電圧ＶTGS の曲線も収れんすることとなる。な
お、ゲート−ドレイン間電圧ＶTGD が変化ゼロであると
きのゲート−ソース間電圧ＶTGS の曲線の立ち上がりで
決まるドレイン電流ＩＤの立ち上がり勾配が極限勾配で
ある。
【００４５】次に、再び図４に示す概念的回路図を参照
しながら、駆動回路１１１がオフ制御を行う時の温度セ
ンサ内蔵ＦＥＴＱＡにおける動作（ドレイン−ソース間
電圧ＶDSおよびドレイン電流ＩＤの力関係）について詳
細に説明する。
しながら、駆動回路１１１がオフ制御を行う時の温度セ
ンサ内蔵ＦＥＴＱＡにおける動作（ドレイン−ソース間
電圧ＶDSおよびドレイン電流ＩＤの力関係）について詳
細に説明する。
【００４６】駆動回路１１１のソーストランジスタＱ５
がオフ状態に遷移してシンクトランジスタＱ６がオン状
態に遷移すると、真のゲート（ＴＧ）に蓄積された電荷
は抵抗ＲＧおよびＲ８並びにシンクトランジスタＱ６を
介して放電する。
がオフ状態に遷移してシンクトランジスタＱ６がオン状
態に遷移すると、真のゲート（ＴＧ）に蓄積された電荷
は抵抗ＲＧおよびＲ８並びにシンクトランジスタＱ６を
介して放電する。
【００４７】この時、温度センサ内蔵ＦＥＴＱＡがオー
ミック領域にある間は、ゲート電荷が放電し、ゲート−
ソース間電圧ＶTGS が低下してもドレイン電流ＩＤには
殆ど影響を受けない。またドレイン−ソース間電圧ＶDS
も殆ど変化しない。
ミック領域にある間は、ゲート電荷が放電し、ゲート−
ソース間電圧ＶTGS が低下してもドレイン電流ＩＤには
殆ど影響を受けない。またドレイン−ソース間電圧ＶDS
も殆ど変化しない。
【００４８】温度センサ内蔵ＦＥＴＱＡがピンチオフ領
域に入ると、ゲート電荷の放電はゲート−ソース間電圧
ＶTGS を低下させてドレイン電流ＩＤを減少させようと
するが、ドレイン電流ＩＤは外部回路で決まる条件で動
作を続けようとするので、ドレイン−ソース間電圧ＶDS
が増加してゲート−ドレイン間容量ＣGDを充電すること
により、ゲートの放電電荷量をキャンセルしてドレイン
電流ＩＤへの影響を無くす働きをする。なお、ドレイン
−ソース間電圧ＶDSが変化できる範囲でこのうようなカ
バー動作が続くことになる。また、この現象は、ドレイ
ン電流ＩＤを変化させる力とドレイン−ソース間電圧Ｖ
DSを変化させる力の大小関係から生じるものであり、ド
レイン電流ＩＤを変化させる力に比べてドレイン−ソー
ス間電圧ＶDSを変化させる力が圧倒的に弱いことによる
ものである。
域に入ると、ゲート電荷の放電はゲート−ソース間電圧
ＶTGS を低下させてドレイン電流ＩＤを減少させようと
するが、ドレイン電流ＩＤは外部回路で決まる条件で動
作を続けようとするので、ドレイン−ソース間電圧ＶDS
が増加してゲート−ドレイン間容量ＣGDを充電すること
により、ゲートの放電電荷量をキャンセルしてドレイン
電流ＩＤへの影響を無くす働きをする。なお、ドレイン
−ソース間電圧ＶDSが変化できる範囲でこのうようなカ
バー動作が続くことになる。また、この現象は、ドレイ
ン電流ＩＤを変化させる力とドレイン−ソース間電圧Ｖ
DSを変化させる力の大小関係から生じるものであり、ド
レイン電流ＩＤを変化させる力に比べてドレイン−ソー
ス間電圧ＶDSを変化させる力が圧倒的に弱いことによる
ものである。
【００４９】ドレイン電流ＩＤの増加過程で駆動回路１
１１がオフ制御を行うようになっても、同様に、ドレイ
ン電流ＩＤはドレイン−ソース間電圧ＶDSが変化（増
加）できる間は、該ドレイン−ソース間電圧ＶDSの変化
によってカバーされ、ドレイン電流ＩＤは増加し続け
る。ドレイン−ソース間電圧ＶDSが増加できなくなった
時点で、ドレイン電流ＩＤはゲート電荷の放電のみで決
まる電位（ゲート−ソース間電圧ＶTGS ）に従って減少
する。すなわち、駆動回路１１１がオフ制御を行うよう
になっても、ドレイン電流ＩＤはドレイン−ソース間電
圧ＶDSの変化が終わるまではあまり影響を受けないこと
になる。以上のメカニズムが温度センサ内蔵ＦＥＴＱＡ
のオン／オフ動作の根源になっている。
１１がオフ制御を行うようになっても、同様に、ドレイ
ン電流ＩＤはドレイン−ソース間電圧ＶDSが変化（増
加）できる間は、該ドレイン−ソース間電圧ＶDSの変化
によってカバーされ、ドレイン電流ＩＤは増加し続け
る。ドレイン−ソース間電圧ＶDSが増加できなくなった
時点で、ドレイン電流ＩＤはゲート電荷の放電のみで決
まる電位（ゲート−ソース間電圧ＶTGS ）に従って減少
する。すなわち、駆動回路１１１がオフ制御を行うよう
になっても、ドレイン電流ＩＤはドレイン−ソース間電
圧ＶDSの変化が終わるまではあまり影響を受けないこと
になる。以上のメカニズムが温度センサ内蔵ＦＥＴＱＡ
のオン／オフ動作の根源になっている。
【００５０】最後に、ゲートを充電する回路が異なる
と、同じ負荷電流に対してドレイン−ソース間電圧ＶDS
の曲線は変わってくる。したがって、ゲート充電電流は
常に同じ条件を保つ必要がある。なお、ゲート充電電流
を減らせばドレイン−ソース間電圧ＶDSの曲線は上方に
シフトすることになる。この性質を利用して、同じドレ
イン電流ＩＤに対してドレイン−ソース間電圧ＶDSを増
大させるようにすれば、過熱遮断保護機能による過熱遮
断を促進させることができる。後述の過熱遮断促進回路
（過熱遮断促進回路）はこれを利用したものである。
と、同じ負荷電流に対してドレイン−ソース間電圧ＶDS
の曲線は変わってくる。したがって、ゲート充電電流は
常に同じ条件を保つ必要がある。なお、ゲート充電電流
を減らせばドレイン−ソース間電圧ＶDSの曲線は上方に
シフトすることになる。この性質を利用して、同じドレ
イン電流ＩＤに対してドレイン−ソース間電圧ＶDSを増
大させるようにすれば、過熱遮断保護機能による過熱遮
断を促進させることができる。後述の過熱遮断促進回路
（過熱遮断促進回路）はこれを利用したものである。
【００５１】次に、以上の考察を踏まえて、本実施形態
の電源供給制御装置の動作を説明する。先ず、サーマル
ＥＦＴＱＡおよび基準電圧の生成（リファレンスＦＥＴ
ＱＢ、抵抗Ｒ１）について説明する。温度センサ内蔵Ｆ
ＥＴＱＡおよびリファレンスＦＥＴＱＢは１０００：１
のカレントミラー（Current mirror）回路を構成し、両
者のソース電位が等しいときは、
の電源供給制御装置の動作を説明する。先ず、サーマル
ＥＦＴＱＡおよび基準電圧の生成（リファレンスＦＥＴ
ＱＢ、抵抗Ｒ１）について説明する。温度センサ内蔵Ｆ
ＥＴＱＡおよびリファレンスＦＥＴＱＢは１０００：１
のカレントミラー（Current mirror）回路を構成し、両
者のソース電位が等しいときは、
【数２】 ドレイン電流ＩＤQA＝１０００×ドレイン電流ＩＤQB …（２） となる。
【００５２】したがって、温度センサ内蔵ＦＥＴＱＡの
ドレイン電流としてＩＤQA＝５［Ａ］、リファレンスＦ
ＥＴＱＢのドレイン電流としてＩＤQB＝５［ｍＡ］がそ
れぞれ流れているときは、温度センサ内蔵ＦＥＴＱＡお
よびリファレンスＦＥＴＱＢのそれぞれのドレイン−ソ
ース間電圧ＶDSとゲート−ソース間電圧ＶTGS は一致す
る。即ち、
ドレイン電流としてＩＤQA＝５［Ａ］、リファレンスＦ
ＥＴＱＢのドレイン電流としてＩＤQB＝５［ｍＡ］がそ
れぞれ流れているときは、温度センサ内蔵ＦＥＴＱＡお
よびリファレンスＦＥＴＱＢのそれぞれのドレイン−ソ
ース間電圧ＶDSとゲート−ソース間電圧ＶTGS は一致す
る。即ち、
【数３】 ＶDSA ＝ＶDSB ，ＶTGSA＝ＶTGSB …（３） となる。
【００５３】ここで、ＶDSA ＝ＶDSB はそれぞれ温度セ
ンサ内蔵ＦＥＴＱＡ、リファレンスＦＥＴＱＢのドレイ
ン−ソース間電圧であり、ＶTGSA＝ＶTGSBはそれぞれ温
度センサ内蔵ＦＥＴＱＡ、リファレンスＦＥＴＱＢのゲ
ート−ソース間電圧である。
ンサ内蔵ＦＥＴＱＡ、リファレンスＦＥＴＱＢのドレイ
ン−ソース間電圧であり、ＶTGSA＝ＶTGSBはそれぞれ温
度センサ内蔵ＦＥＴＱＡ、リファレンスＦＥＴＱＢのゲ
ート−ソース間電圧である。
【００５４】したがって、リファレンスＦＥＴＱＢが完
全にオン状態に遷移しているときは、抵抗Ｒ１の両端に
ほぼ電源電圧ＶＢが印加されるから、温度センサ内蔵Ｆ
ＥＴＱＡに接続する５［Ａ］負荷に等価なリファレンス
ＦＥＴＱＢの負荷として、抵抗Ｒ１の抵抗値は、
全にオン状態に遷移しているときは、抵抗Ｒ１の両端に
ほぼ電源電圧ＶＢが印加されるから、温度センサ内蔵Ｆ
ＥＴＱＡに接続する５［Ａ］負荷に等価なリファレンス
ＦＥＴＱＢの負荷として、抵抗Ｒ１の抵抗値は、
【数４】 Ｒ１＝１２［Ｖ］／５［ｍＡ］＝１．４［ＫΩ］ …（４） として決定される。
【００５５】このように、ここでは、温度センサ内蔵Ｆ
ＥＴＱＡに５［Ａ］の負荷電流が流れたときのドレイン
−ソース間電圧ＶDSの値（曲線）を基準とするが、温度
センサ内蔵ＦＥＴＱＡに対してトランジスタ数比（＝電
流容量比）の小さいリファレンスＦＥＴＱＢを用いて基
準電圧を生成することにより、基準電圧を生成するため
の回路構成をより小型化して、小さなチップ占有面積で
要求機能を実現できるわけである。さらに、上述のよう
に、リファレンスＦＥＴＱＢと温度センサ内蔵ＦＥＴＱ
Ａと同一プロセスで、同一チップ上に構成することによ
り、ロット間ばらつき、温度ドリフトの影響を除去する
ことができて、検出精度を大幅に改善できる。
ＥＴＱＡに５［Ａ］の負荷電流が流れたときのドレイン
−ソース間電圧ＶDSの値（曲線）を基準とするが、温度
センサ内蔵ＦＥＴＱＡに対してトランジスタ数比（＝電
流容量比）の小さいリファレンスＦＥＴＱＢを用いて基
準電圧を生成することにより、基準電圧を生成するため
の回路構成をより小型化して、小さなチップ占有面積で
要求機能を実現できるわけである。さらに、上述のよう
に、リファレンスＦＥＴＱＢと温度センサ内蔵ＦＥＴＱ
Ａと同一プロセスで、同一チップ上に構成することによ
り、ロット間ばらつき、温度ドリフトの影響を除去する
ことができて、検出精度を大幅に改善できる。
【００５６】次に、ピンチオフ領域における動作につい
て説明する。温度センサ内蔵ＦＥＴＱＡがオフ状態から
オン状態になると、ドレイン電流はＩＤQAは回路抵抗で
決まる最終負荷電流値を目指して立ち上がっていく。ま
た、温度センサ内蔵ＦＥＴＱＡのゲート−ソース間電圧
ＶTGSAは、ドレイン電流ＩＤQAで決まる値を取り、ドレ
イン−ソース間電圧ＶDSA の低下によるコンデンサ容量
ＣGDのミラー効果でブレーキをかけられながら、これも
立ち上がっていく。さらに、リファレンスＦＥＴＱＢの
ゲート−ソース間電圧ＶTGSBは、リファレンスＦＥＴＱ
Ｂが抵抗Ｒ１＝１．４［ＫΩ］を負荷とするソースフォ
ロアとして動作することにより決まる。
て説明する。温度センサ内蔵ＦＥＴＱＡがオフ状態から
オン状態になると、ドレイン電流はＩＤQAは回路抵抗で
決まる最終負荷電流値を目指して立ち上がっていく。ま
た、温度センサ内蔵ＦＥＴＱＡのゲート−ソース間電圧
ＶTGSAは、ドレイン電流ＩＤQAで決まる値を取り、ドレ
イン−ソース間電圧ＶDSA の低下によるコンデンサ容量
ＣGDのミラー効果でブレーキをかけられながら、これも
立ち上がっていく。さらに、リファレンスＦＥＴＱＢの
ゲート−ソース間電圧ＶTGSBは、リファレンスＦＥＴＱ
Ｂが抵抗Ｒ１＝１．４［ＫΩ］を負荷とするソースフォ
ロアとして動作することにより決まる。
【００５７】また、温度センサ内蔵ＦＥＴＱＡのゲート
−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加に
応じて大きくなっていくので、ゲート−ソース間電圧は
ＶTGSB＜ＶTGSAとなる。また、
−ソース間電圧ＶTGSAは、ドレイン電流ＩＤQAの増加に
応じて大きくなっていくので、ゲート−ソース間電圧は
ＶTGSB＜ＶTGSAとなる。また、
【数５】 ＶDSA ＝ＶTGSB＋ＶTGD ，ＶDSB ＝ＶTGSB＋ＶTGD …（５） の関係があるから、
【数６】 ＶDSA −ＶDSB ＝ＶTGSA−ＶTGSB …（６） となる。
【００５８】ここで、ゲート−ソース間電圧の差ＶTGSA
−ＶTGSBは、ドレイン電流ＩＤQA−ＩＤQBを表わすか
ら、ＶTGSA−ＶTGSBを検出することにより、ＩＤQAと基
準電圧発生手段を流れる電流ＩＤQBは、ＶDSB が小さく
なるにつれて（このときはＶDSAも小さくなっている）I
ＤQA＝５［Ａ］に相当する５［ｍＡ］に近づく。
−ＶTGSBは、ドレイン電流ＩＤQA−ＩＤQBを表わすか
ら、ＶTGSA−ＶTGSBを検出することにより、ＩＤQAと基
準電圧発生手段を流れる電流ＩＤQBは、ＶDSB が小さく
なるにつれて（このときはＶDSAも小さくなっている）I
ＤQA＝５［Ａ］に相当する５［ｍＡ］に近づく。
【００５９】リファレンスＦＥＴＱＢのドレイン−ソー
ス間電圧ＶDSBは コンパレータＣＭＰ１に直接入力さ
れ、温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA もコンパレータＣＭＰ１に直接入力される。温
度センサ内蔵ＦＥＴＱＡがオン状態に遷移した直後は、
リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDS
B ＞温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA であるが、温度センサ内蔵ＦＥＴＱＡのドレイ
ン電流ＩＤQAが増加するに連れて温度センサ内蔵ＦＥＴ
ＱＡのドレイン−ソース間電圧ＶDSA は増加し、ついに
はリファレンスＦＥＴＱＢのドレイン−ソース間電圧Ｖ
DSB より大きくなり、この時、コンパレータＣＭＰ１の
出力は“Ｈ”レベルから“Ｌ”レベルに変化して、温度
センサ内蔵ＦＥＴＱＡをオフ状態に遷移させる。
ス間電圧ＶDSBは コンパレータＣＭＰ１に直接入力さ
れ、温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA もコンパレータＣＭＰ１に直接入力される。温
度センサ内蔵ＦＥＴＱＡがオン状態に遷移した直後は、
リファレンスＦＥＴＱＢのドレイン−ソース間電圧ＶDS
B ＞温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA であるが、温度センサ内蔵ＦＥＴＱＡのドレイ
ン電流ＩＤQAが増加するに連れて温度センサ内蔵ＦＥＴ
ＱＡのドレイン−ソース間電圧ＶDSA は増加し、ついに
はリファレンスＦＥＴＱＢのドレイン−ソース間電圧Ｖ
DSB より大きくなり、この時、コンパレータＣＭＰ１の
出力は“Ｈ”レベルから“Ｌ”レベルに変化して、温度
センサ内蔵ＦＥＴＱＡをオフ状態に遷移させる。
【００６０】温度センサ内蔵ＦＥＴＱＡがオフ状態に遷
移するときのドレイン−ソース間電圧ＶDSA をしきい値
ＶDSAth とすると、次式が成立する。
移するときのドレイン−ソース間電圧ＶDSA をしきい値
ＶDSAth とすると、次式が成立する。
【００６１】
【数７】 ＶDSAth −ＶDSA ＝ＶDSB （at ５［ｍＡ］） …（７） 過電流判定値は（７）式で決まることになる。
【００６２】次に、オーミック領域における動作につい
て説明する。配線が正常な状態で、温度センサ内蔵ＦＥ
ＴＱＡがオン状態に遷移すると、温度センサ内蔵ＦＥＴ
ＱＡは連続的にオン状態を維持することとなるので、ゲ
ート−ソース間電圧ＶTGSA、ＶTGSBは１０［Ｖ］近くま
で達し、温度センサ内蔵ＦＥＴＱＡ，リファレンスＦＥ
ＴＱＢともオーミック領域で動作する。
て説明する。配線が正常な状態で、温度センサ内蔵ＦＥ
ＴＱＡがオン状態に遷移すると、温度センサ内蔵ＦＥＴ
ＱＡは連続的にオン状態を維持することとなるので、ゲ
ート−ソース間電圧ＶTGSA、ＶTGSBは１０［Ｖ］近くま
で達し、温度センサ内蔵ＦＥＴＱＡ，リファレンスＦＥ
ＴＱＢともオーミック領域で動作する。
【００６３】このオーミック領域では、ゲート−ソース
間電圧ＶGSとドレイン電流ＩＤの間には１対１の関係は
無くなる。日立製の「ＨＡＦ２００１」の場合、オン抵
抗はゲート−ソース間電圧ＶGS＝１０［Ｖ］のとき、Ｒ
DS（ON）＝３０［ｍΩ］であるので、次式となる。
間電圧ＶGSとドレイン電流ＩＤの間には１対１の関係は
無くなる。日立製の「ＨＡＦ２００１」の場合、オン抵
抗はゲート−ソース間電圧ＶGS＝１０［Ｖ］のとき、Ｒ
DS（ON）＝３０［ｍΩ］であるので、次式となる。
【００６４】
【数８】 ＶDSB ＝５［Ａ］×３０［ｍΩ］＝０．１５［Ｖ］ ＶDSA ＝ＩＤQA×３０［ｍΩ］ ＶDSA −ＶDSB ＝３０［ｍΩ］×（ＩＤQA−５［Ａ］） …（８） また、配線の短絡等でドレイン電流ＩＤQAが増加すると
式（８）の値が大きくなり、過電流判定値を超えると温
度センサ内蔵ＦＥＴＱＡをオフ状態に遷移させる。この
後は上記ピンチオフ領域の状態に移り、温度センサ内蔵
ＦＥＴＱＡはオン状態およびオフ状態への遷移を繰り返
して、最終的に過熱遮断に至る。なお、過熱遮断に至る
前に、配線が正常に復帰すれば、（間欠的短絡故障の
例）、温度センサ内蔵ＦＥＴＱＡは連続的にオン状態を
維持するようになり、オーミック領域の動作に戻る。
式（８）の値が大きくなり、過電流判定値を超えると温
度センサ内蔵ＦＥＴＱＡをオフ状態に遷移させる。この
後は上記ピンチオフ領域の状態に移り、温度センサ内蔵
ＦＥＴＱＡはオン状態およびオフ状態への遷移を繰り返
して、最終的に過熱遮断に至る。なお、過熱遮断に至る
前に、配線が正常に復帰すれば、（間欠的短絡故障の
例）、温度センサ内蔵ＦＥＴＱＡは連続的にオン状態を
維持するようになり、オーミック領域の動作に戻る。
【００６５】図６には、本実施形態の電源供給制御装置
における温度センサ内蔵ＦＥＴＱＡの電流と電圧の波形
図を例示している。
における温度センサ内蔵ＦＥＴＱＡの電流と電圧の波形
図を例示している。
【００６６】ここで、図６（ａ）はドレイン電流ＩＤ
（Ａ）を、図６（ｂ）はドレイン−ソース間電圧ＶDSを
それぞれ示し、図中、（２）は正常動作の場合、（３）
は過負荷（ソース〜負荷間の配線短絡抵抗を含む）の場
合である。
（Ａ）を、図６（ｂ）はドレイン−ソース間電圧ＶDSを
それぞれ示し、図中、（２）は正常動作の場合、（３）
は過負荷（ソース〜負荷間の配線短絡抵抗を含む）の場
合である。
【００６７】過負荷状態の場合（図中（３））には、上
述したように温度センサ内蔵ＦＥＴＱＡがオン／オフ制
御を繰り返して行って、温度センサ内蔵ＦＥＴＱＡの周
期的な発熱作用によって、過熱遮断保護機能を働かせて
いる。
述したように温度センサ内蔵ＦＥＴＱＡがオン／オフ制
御を繰り返して行って、温度センサ内蔵ＦＥＴＱＡの周
期的な発熱作用によって、過熱遮断保護機能を働かせて
いる。
【００６８】次に、オーミック領域でのコンパレータＣ
ＭＰ２の動作について説明する。
ＭＰ２の動作について説明する。
【００６９】リファレンスＦＥＴＱＣのドレイン−ソー
ス間電圧ＶDSC はコンパレータＣＭＰ２に直接入力さ
れ、温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA もコンパレータＣＭＰ２に直接入力される。温
度センサ内蔵ＦＥＴＱＡがオフ状態からオン状態に遷移
した直後は、ＦＥＴＱＣのドレイン−ソース間電圧ＶDS
C ＞温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA であるが、負荷１０２の抵抗値が増して温度セ
ンサ内蔵ＦＥＴＱＡのドレイン電流ＩＤQAが増加するに
連れて温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間
電圧ＶDSA は増加し、ついにはリファレンスＦＥＴＱＣ
のドレイン−ソース間電圧ＶDSC より大きくなり、この
時、コンパレータＣＭＰ２の出力は“Ｌ”レベルから
“Ｈ”レベルに変化する。
ス間電圧ＶDSC はコンパレータＣＭＰ２に直接入力さ
れ、温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA もコンパレータＣＭＰ２に直接入力される。温
度センサ内蔵ＦＥＴＱＡがオフ状態からオン状態に遷移
した直後は、ＦＥＴＱＣのドレイン−ソース間電圧ＶDS
C ＞温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間電
圧ＶDSA であるが、負荷１０２の抵抗値が増して温度セ
ンサ内蔵ＦＥＴＱＡのドレイン電流ＩＤQAが増加するに
連れて温度センサ内蔵ＦＥＴＱＡのドレイン−ソース間
電圧ＶDSA は増加し、ついにはリファレンスＦＥＴＱＣ
のドレイン−ソース間電圧ＶDSC より大きくなり、この
時、コンパレータＣＭＰ２の出力は“Ｌ”レベルから
“Ｈ”レベルに変化する。
【００７０】ここで、温度センサ内蔵ＦＥＴＱＡ、リフ
ァレンスＦＥＴＱＢ、ＦＥＴＱＣのそれぞれのソース端
子に接続される負荷１０２、抵抗Ｒ１，Ｒ２の関係につ
いて説明する。
ァレンスＦＥＴＱＢ、ＦＥＴＱＣのそれぞれのソース端
子に接続される負荷１０２、抵抗Ｒ１，Ｒ２の関係につ
いて説明する。
【００７１】負荷１０２は、燃料タンク内に設けられた
可変抵抗ＶＲからなる燃料ゲージであり、満状態では極
めて小さい抵抗値となり、空状態では大きな抵抗値とな
る。そこで、抵抗Ｒ１を満状態の可変抵抗値に対応する
値とし、抵抗Ｒ２を空状態の可変抵抗値に対応する値と
し、Ｒ１＜Ｒ２となる。
可変抵抗ＶＲからなる燃料ゲージであり、満状態では極
めて小さい抵抗値となり、空状態では大きな抵抗値とな
る。そこで、抵抗Ｒ１を満状態の可変抵抗値に対応する
値とし、抵抗Ｒ２を空状態の可変抵抗値に対応する値と
し、Ｒ１＜Ｒ２となる。
【００７２】なお、温度センサ内蔵ＦＥＴＱＡの正常動
作範囲で最大値となる基準を表す第１基準負荷として抵
抗Ｒ１を用いることにしてもよい。また、負荷１０２と
なる燃料ゲージの正常電流動作範囲で最小値を表す第２
基準負荷として抵抗Ｒ２を用いることにしてもよい。
作範囲で最大値となる基準を表す第１基準負荷として抵
抗Ｒ１を用いることにしてもよい。また、負荷１０２と
なる燃料ゲージの正常電流動作範囲で最小値を表す第２
基準負荷として抵抗Ｒ２を用いることにしてもよい。
【００７３】したがって、燃料タンク内の燃料が満状態
から徐々に減少していく過程では、温度センサ内蔵ＦＥ
ＴＱＡのソース電圧ＶDSA が徐々に上昇していき、リフ
ァレンスＦＥＴＱＢのソース電圧ＶDSB より大きくなる
ので、コンパレータＣＭＰ１の出力は、“Ｌ”レベルか
ら“Ｈ”レベルに変化する。なお、上述したように、コ
ンパレータＣＭＰ１の出力が“Ｌ”レベルのときには、
温度センサ内蔵ＦＥＴＱＡはオフ制御されて遮断され、
温度センサ内蔵ＦＥＴＱＡ及び負荷１０２となる燃料ゲ
ージに対して過電流保護機能が作動する。
から徐々に減少していく過程では、温度センサ内蔵ＦＥ
ＴＱＡのソース電圧ＶDSA が徐々に上昇していき、リフ
ァレンスＦＥＴＱＢのソース電圧ＶDSB より大きくなる
ので、コンパレータＣＭＰ１の出力は、“Ｌ”レベルか
ら“Ｈ”レベルに変化する。なお、上述したように、コ
ンパレータＣＭＰ１の出力が“Ｌ”レベルのときには、
温度センサ内蔵ＦＥＴＱＡはオフ制御されて遮断され、
温度センサ内蔵ＦＥＴＱＡ及び負荷１０２となる燃料ゲ
ージに対して過電流保護機能が作動する。
【００７４】さらに、燃料の残量が少ない状態から徐々
に空状態まで減少していく過程では、温度センサ内蔵Ｆ
ＥＴＱＡのソース電圧ＶDSA がさらに上昇していき、リ
ファレンスＦＥＴＱＣのソース電圧ＶDSC より大きくな
るので、コンパレータＣＭＰ２の出力は、“Ｌ”レベル
から“Ｈ”レベルに変化する。この結果、トランジスタ
Ｑ９２０のベース電圧は、“Ｌ”レベルから“Ｈ”レベ
ルに変化してコレクタ−エミッタ間がオン制御され、ラ
ンプ９２１に電源ＶＢが供給されて点灯され、燃料タン
ク内の燃料が空状態まで減少したことを運転者に報知す
ることができる。
に空状態まで減少していく過程では、温度センサ内蔵Ｆ
ＥＴＱＡのソース電圧ＶDSA がさらに上昇していき、リ
ファレンスＦＥＴＱＣのソース電圧ＶDSC より大きくな
るので、コンパレータＣＭＰ２の出力は、“Ｌ”レベル
から“Ｈ”レベルに変化する。この結果、トランジスタ
Ｑ９２０のベース電圧は、“Ｌ”レベルから“Ｈ”レベ
ルに変化してコレクタ−エミッタ間がオン制御され、ラ
ンプ９２１に電源ＶＢが供給されて点灯され、燃料タン
ク内の燃料が空状態まで減少したことを運転者に報知す
ることができる。
【００７５】以上説明したように、本実施形態の電源供
給制御装置および電源供給制御方法では、電流検出を行
うために電力の供給経路に直列接続される従来のような
シャント抵抗を不要とし、シャント抵抗を用いずに高精
度の過電流検出が可能であり、装置全体としての熱損失
を抑えることができ、また、完全短絡による過電流検出
のみならず、ある程度の短絡抵抗を持つ不完全短絡など
のレアショートが発生した場合の異常電流をもハードウ
ェア回路によって連続的に検出可能である。
給制御装置および電源供給制御方法では、電流検出を行
うために電力の供給経路に直列接続される従来のような
シャント抵抗を不要とし、シャント抵抗を用いずに高精
度の過電流検出が可能であり、装置全体としての熱損失
を抑えることができ、また、完全短絡による過電流検出
のみならず、ある程度の短絡抵抗を持つ不完全短絡など
のレアショートが発生した場合の異常電流をもハードウ
ェア回路によって連続的に検出可能である。
【００７６】また、不完全短絡の場合、温度センサ内蔵
ＦＥＴＱＡのオン／オフ制御を繰り返し行って電流を大
きく変動させ、半導体スイッチの周期的な発熱作用によ
って過熱保護機能による温度センサ内蔵ＦＥＴＱＡの遮
断（オフ制御）を速めることができる。さらに、マイコ
ンを用いないハードウェア回路のみで構成して半導体ス
イッチのオン／オフ制御を行えるため、電源供給制御装
置の実装スペースを縮小でき、装置コストを大幅に削減
することができる。
ＦＥＴＱＡのオン／オフ制御を繰り返し行って電流を大
きく変動させ、半導体スイッチの周期的な発熱作用によ
って過熱保護機能による温度センサ内蔵ＦＥＴＱＡの遮
断（オフ制御）を速めることができる。さらに、マイコ
ンを用いないハードウェア回路のみで構成して半導体ス
イッチのオン／オフ制御を行えるため、電源供給制御装
置の実装スペースを縮小でき、装置コストを大幅に削減
することができる。
【００７７】また、本実施形態と同様に、ドレイン−ソ
ース間電圧ＶDSの特性の変化を利用するものの所定タイ
ミングで所定しきい値との比較を行って過電流検出を行
う他の手法と比較して、コンデンサや複数の抵抗といっ
た部品が不要になるので、該部品のバラツキによる検出
誤差がより低減できるとともに、電流振動型遮断機能付
きスイッチング・デバイス（チップ１１０ａ）に対する
外付けコンデンサも不要であることから、実装スペース
および装置コストをより削減することができる。
ース間電圧ＶDSの特性の変化を利用するものの所定タイ
ミングで所定しきい値との比較を行って過電流検出を行
う他の手法と比較して、コンデンサや複数の抵抗といっ
た部品が不要になるので、該部品のバラツキによる検出
誤差がより低減できるとともに、電流振動型遮断機能付
きスイッチング・デバイス（チップ１１０ａ）に対する
外付けコンデンサも不要であることから、実装スペース
および装置コストをより削減することができる。
【００７８】なお、本発明は、ＦＥＴ以外の半導体スイ
ッチング・デバイスに適用可能であり、半導体スイッチ
ＱＡとしては、例えばＤＭＯＳ構造、ＶＭＯＳ構造、あ
るいはＵＭＯＳ構造のパワーＭＯＳＴＥＴやこれらと類
似な構造のＭＯＳ静電誘導型トランジスタ（ＳＩＴ）が
使用可能である。
ッチング・デバイスに適用可能であり、半導体スイッチ
ＱＡとしては、例えばＤＭＯＳ構造、ＶＭＯＳ構造、あ
るいはＵＭＯＳ構造のパワーＭＯＳＴＥＴやこれらと類
似な構造のＭＯＳ静電誘導型トランジスタ（ＳＩＴ）が
使用可能である。
【００７９】
【発明の効果】請求項１記載の本発明によれば、第１半
導体スイッチの異常電流を検知して、異常電流発生時に
は第１半導体スイッチをオン／オフ制御して振動電流を
生成し、この振動電流により第１半導体スイッチを遮断
するようにし、第１半導体スイッチの第１端子間電圧と
第２半導体スイッチの第２端子間電圧とを比較し、この
比較結果に応じて、第１及び第２半導体スイッチの制御
端子に制御電圧を供給することで、第１半導体スイッチ
が正常電流動作範囲で最大値となるまでの動作を保証す
ることとしたので、従来のシャント抵抗を不要として装
置の熱損失を抑え、また、完全短絡による過電流のみな
らず、ある程度の短絡抵抗を持つ不完全短絡などのレア
ショートが発生した場合の異常電流をもハードウェア回
路またはマイコン等のプログラム処理によって連続的に
検出でき、特に半導体スイッチのオン／オフ制御をハー
ドウェア回路で構成した場合はマイコンも不要であるた
め、実装スペースを縮小できるとともに、装置コストを
大幅に削減することができる。
導体スイッチの異常電流を検知して、異常電流発生時に
は第１半導体スイッチをオン／オフ制御して振動電流を
生成し、この振動電流により第１半導体スイッチを遮断
するようにし、第１半導体スイッチの第１端子間電圧と
第２半導体スイッチの第２端子間電圧とを比較し、この
比較結果に応じて、第１及び第２半導体スイッチの制御
端子に制御電圧を供給することで、第１半導体スイッチ
が正常電流動作範囲で最大値となるまでの動作を保証す
ることとしたので、従来のシャント抵抗を不要として装
置の熱損失を抑え、また、完全短絡による過電流のみな
らず、ある程度の短絡抵抗を持つ不完全短絡などのレア
ショートが発生した場合の異常電流をもハードウェア回
路またはマイコン等のプログラム処理によって連続的に
検出でき、特に半導体スイッチのオン／オフ制御をハー
ドウェア回路で構成した場合はマイコンも不要であるた
め、実装スペースを縮小できるとともに、装置コストを
大幅に削減することができる。
【００８０】また、請求項２記載の本発明によれば、第
１半導体スイッチの第１端子間電圧と第３半導体スイッ
チの第３端子間電圧とを比較することで、負荷の正常電
流動作範囲で最小値となったことを検出することができ
る。
１半導体スイッチの第１端子間電圧と第３半導体スイッ
チの第３端子間電圧とを比較することで、負荷の正常電
流動作範囲で最小値となったことを検出することができ
る。
【００８１】また、請求項３記載の本発明によれば、第
３端子間電圧よりも第１端子間電圧の方が大きい場合に
は、負荷が最小使用電流よりも小さくなったことを報知
するので、例えば負荷として、燃料タンク内に設けられ
た燃料ゲージを用いた場合には、燃料が空状態になった
ことを運転者に報知することができる。
３端子間電圧よりも第１端子間電圧の方が大きい場合に
は、負荷が最小使用電流よりも小さくなったことを報知
するので、例えば負荷として、燃料タンク内に設けられ
た燃料ゲージを用いた場合には、燃料が空状態になった
ことを運転者に報知することができる。
【００８２】また、請求項４記載の本発明によれば、こ
の第１半導体スイッチの異常電流を検知して、異常電流
発生時には第１半導体スイッチをオン／オフ制御して振
動電流を生成し、この振動電流により第１半導体スイッ
チを遮断するようにし、第１半導体スイッチの第１端子
間電圧と第２半導体スイッチの第２端子間電圧とを比較
し、この比較結果に応じて、第１及び第２半導体スイッ
チの制御端子に制御電圧を供給することで、第１半導体
スイッチが正常電流動作範囲で最大値となるまでの動作
を保証することとしたので、従来のシャント抵抗を不要
として装置の熱損失を抑え、また、完全短絡による過電
流のみならず、ある程度の短絡抵抗を持つ不完全短絡な
どのレアショートが発生した場合の異常電流をもハード
ウェア回路またはマイコン等のプログラム処理によって
連続的に検出でき、特に半導体スイッチのオン／オフ制
御をハードウェア回路で構成した場合はマイコンも不要
であるため、実装スペースを縮小できるとともに、装置
コストを大幅に削減することができる。
の第１半導体スイッチの異常電流を検知して、異常電流
発生時には第１半導体スイッチをオン／オフ制御して振
動電流を生成し、この振動電流により第１半導体スイッ
チを遮断するようにし、第１半導体スイッチの第１端子
間電圧と第２半導体スイッチの第２端子間電圧とを比較
し、この比較結果に応じて、第１及び第２半導体スイッ
チの制御端子に制御電圧を供給することで、第１半導体
スイッチが正常電流動作範囲で最大値となるまでの動作
を保証することとしたので、従来のシャント抵抗を不要
として装置の熱損失を抑え、また、完全短絡による過電
流のみならず、ある程度の短絡抵抗を持つ不完全短絡な
どのレアショートが発生した場合の異常電流をもハード
ウェア回路またはマイコン等のプログラム処理によって
連続的に検出でき、特に半導体スイッチのオン／オフ制
御をハードウェア回路で構成した場合はマイコンも不要
であるため、実装スペースを縮小できるとともに、装置
コストを大幅に削減することができる。
【００８３】また、請求項５記載の本発明によれば、第
１半導体スイッチの第１端子間電圧と第３半導体スイッ
チの第３端子間電圧とを比較することで、負荷の正常電
流動作範囲で最小値となったことを検出することができ
る。
１半導体スイッチの第１端子間電圧と第３半導体スイッ
チの第３端子間電圧とを比較することで、負荷の正常電
流動作範囲で最小値となったことを検出することができ
る。
【００８４】また、請求項６記載の本発明によれば、第
３端子間電圧よりも第１端子間電圧の方が大きい場合に
は、負荷が最小使用電流よりも小さくなったことを報知
するので、例えば負荷として、燃料タンク内に設けられ
た燃料ゲージを用いた場合には、燃料が空状態になった
ことを運転者に報知することができる。
３端子間電圧よりも第１端子間電圧の方が大きい場合に
は、負荷が最小使用電流よりも小さくなったことを報知
するので、例えば負荷として、燃料タンク内に設けられ
た燃料ゲージを用いた場合には、燃料が空状態になった
ことを運転者に報知することができる。
【図１】本発明の一実施形態の電源供給制御装置の回路
構成図である。
構成図である。
【図２】実施形態で使用する半導体スイッチ（温度セン
サ内蔵ＦＥＴ）の詳細な回路構成図である。
サ内蔵ＦＥＴ）の詳細な回路構成図である。
【図３】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その１）であ
り、オフ状態からオン状態への遷移時のドレイン−ソー
ス間電圧の立ち下がり特性の説明図である。
御方法が利用する原理を説明する説明図（その１）であ
り、オフ状態からオン状態への遷移時のドレイン−ソー
ス間電圧の立ち下がり特性の説明図である。
【図４】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その２）であ
り、概念的回路図である。
御方法が利用する原理を説明する説明図（その２）であ
り、概念的回路図である。
【図５】実施形態の電源供給制御装置および電源供給制
御方法が利用する原理を説明する説明図（その３）であ
り、温度センサ内蔵ＦＥＴのドレイン電流とドレイン−
ソース間電圧との特性を説明する説明図である。
御方法が利用する原理を説明する説明図（その３）であ
り、温度センサ内蔵ＦＥＴのドレイン電流とドレイン−
ソース間電圧との特性を説明する説明図である。
【図６】短絡故障時および通常動作時の実施形態の電源
供給制御装置における半導体スイッチの電流（ａ）と電
圧（ｂ）を例示する波形図である。
供給制御装置における半導体スイッチの電流（ａ）と電
圧（ｂ）を例示する波形図である。
【図７】従来の半導体スイッチを備えた電源供給制御装
置の回路構成図である。
置の回路構成図である。
１０１ 電源 １０２ 負荷 １１０ａ チップ構成部分 １１１ 駆動回路（制御電圧供給手段） １１３ チャージポンプ回路 ＱＡ 温度センサ内蔵ＦＥＴ（半導体スイッチ） ＲＧ 内部抵抗 ＱＢ ＦＥＴ（第２半導体スイッチ） ＱＣ ＦＥＴ（第３半導体スイッチ） Ｒ１ 抵抗（第２負荷） Ｒ２ 抵抗（第３負荷） Ｑ５，Ｑ６ トランジスタ Ｑ５ｌ〜Ｑ５４ ＦＥＴ ＣＭＰｌ コンパレータ（第１比較手段） ＣＭＰ２ コンパレータ（第２比較手段、報知手段） Ｒ８〜Ｒ５５ 拡抗 ＺＤｌ ツェナーダイオード Ｄ５１ ダイオード １２１ 温度センサ １２２ ラッチ回路 ＱＳ 過熱遮断用ＦＥＴ ＳＷｌ スイッチ ＶＢ 電源電圧 ＶＰ チャージポンプ出力電圧
Claims (6)
- 【請求項１】 負荷への電力供給を制御する第１半導体
スイッチと、 この第１半導体スイッチの異常電流を検知して、異常電
流発生時には第１半導体スイッチをオン／オフ制御して
振動電流を生成し、この振動電流により第１半導体スイ
ッチを遮断する制御回路とを有する電源供給制御装置で
あって、 前記制御回路は、 前記第１半導体スイッチと並列接続され、前記第１半導
体スイッチの正常電流動作範囲で最大値となる基準を表
す第１基準負荷への電力供給を制御する第２半導体スイ
ッチと、 前記第１半導体スイッチの第１端子間電圧と前記第２半
導体スイッチの第２端子間電圧とを比較する第１比較手
段と、 この第１比較手段からの出力に応じて、前記第１及び第
２半導体スイッチの制御端子に制御電圧を供給する制御
電圧供給手段とを有することを特徴とする電源供給制御
装置。 - 【請求項２】 前記第１半導体スイッチと並列接続さ
れ、前記負荷の正常電流動作範囲で最小値を表す第２基
準負荷への電力供給を制御する第３半導体スイッチと、 前記第１半導体スイッチの第１端子間電圧と前記第３半
導体スイッチの第３端子間電圧とを比較する第２比較手
段とを有することを特徴とする請求項１記載の電源供給
制御装置。 - 【請求項３】 前記第２比較手段からの出力に応じて、
前記第３端子間電圧よりも前記第１端子間電圧の方が大
きい場合には、前記負荷が最小使用電流よりも小さくな
ったことを報知する報知手段を有することを特徴とする
請求項２記載の電源供給制御装置。 - 【請求項４】 負荷への電力供給を制御する第１半導体
スイッチと、 前記第１半導体スイッチと並列接続され、前記第１半導
体スイッチの正常電流動作範囲で最大値となる基準を表
す第１基準負荷への電力供給を制御する第２半導体スイ
ッチとを有し、 この半導体スイッチの異常電流を検知して、異常電流発
生時には第１半導体スイッチをオン／オフ制御して振動
電流を生成し、この振動電流により第１半導体スイッチ
を遮断する制御ステップを有する電源供給制御方法であ
って、 前記制御ステップは、 前記第１半導体スイッチの第１端子間電圧と前記第２半
導体スイッチの第２端子間電圧とを比較する第１比較ス
テップと、 この第１比較ステップからの出力に応じて、前記第１及
び第２半導体スイッチの制御端子に制御電圧を供給する
制御電圧供給ステップとを有することを特徴とする電源
供給制御方法。 - 【請求項５】 前記第１半導体スイッチと並列接続さ
れ、前記負荷の正常電流動作範囲で最小値を表す第２基
準負荷への電力供給を制御する第３半導体スイッチを有
し、 前記第１半導体スイッチの第１端子間電圧と前記第３半
導体スイッチの第３端子間電圧とを比較する第２比較ス
テップを有することを特徴とする請求項４記載の電源供
給制御方法。 - 【請求項６】 前記第２比較ステップからの出力に応じ
て、前記第３端子間電圧よりも前記第１端子間電圧の方
が大きい場合には、前記負荷が最小使用電流よりも小さ
くなったことを報知する報知ステップを有することを特
徴とする請求項５記載の電源供給制御方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000013062A JP3808265B2 (ja) | 1999-02-12 | 2000-01-21 | 電源供給制御装置及び電源供給制御方法 |
| US09/501,310 US6140806A (en) | 1999-02-12 | 2000-02-10 | Power supply control unit and power supply control method |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3502899 | 1999-02-12 | ||
| JP11-35028 | 1999-02-12 | ||
| JP2000013062A JP3808265B2 (ja) | 1999-02-12 | 2000-01-21 | 電源供給制御装置及び電源供給制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000299931A true JP2000299931A (ja) | 2000-10-24 |
| JP3808265B2 JP3808265B2 (ja) | 2006-08-09 |
Family
ID=26373917
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000013062A Expired - Fee Related JP3808265B2 (ja) | 1999-02-12 | 2000-01-21 | 電源供給制御装置及び電源供給制御方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6140806A (ja) |
| JP (1) | JP3808265B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021246044A1 (ja) * | 2020-06-04 | 2021-12-09 | パナソニックＩｐマネジメント株式会社 | 開閉装置用回路、開閉システム、及び開閉装置用処理方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3628576B2 (ja) * | 1999-02-14 | 2005-03-16 | 矢崎総業株式会社 | 微少電流検出装置 |
| JP3631933B2 (ja) * | 1999-02-14 | 2005-03-23 | 矢崎総業株式会社 | スイッチングデバイス |
| US6665161B1 (en) * | 1999-06-11 | 2003-12-16 | Bae Systems Information & Electronic Systems Integration, Inc. | Semiconductor circuit having increased susceptibility to ionizing radiation |
| JP3639189B2 (ja) * | 2000-06-22 | 2005-04-20 | 株式会社デンソー | 負荷駆動回路 |
| JP3741949B2 (ja) * | 2000-07-24 | 2006-02-01 | 矢崎総業株式会社 | 半導体スイッチング装置 |
| JP2003088100A (ja) * | 2001-09-13 | 2003-03-20 | Tdk Corp | スイッチング電源装置 |
| CN101180546B (zh) * | 2005-09-09 | 2011-04-20 | 半导体元件工业有限责任公司 | 形成电流感测电路的方法及其结构 |
| JP2007274828A (ja) * | 2006-03-31 | 2007-10-18 | Denso Corp | 駆動回路 |
| JP5044448B2 (ja) * | 2008-03-03 | 2012-10-10 | ルネサスエレクトロニクス株式会社 | 電源スイッチ回路 |
| JP5087441B2 (ja) * | 2008-03-19 | 2012-12-05 | 矢崎総業株式会社 | 電力供給装置 |
| US9268350B2 (en) * | 2013-08-08 | 2016-02-23 | Texas Instruments Incorporated | Power management apparatus with rapid short response and full load recovery |
| JP6329648B2 (ja) * | 2015-01-06 | 2018-05-23 | 日立オートモティブシステムズ株式会社 | 故障検出装置 |
| CN105491726B (zh) * | 2016-01-05 | 2017-05-10 | 杰华特微电子（杭州）有限公司 | 一种自适应电流控制电路 |
| US10432175B2 (en) * | 2018-01-10 | 2019-10-01 | Texas Instruments Incorporated | Low quiescent current load switch |
| JP2020167612A (ja) * | 2019-03-29 | 2020-10-08 | 住友電装株式会社 | 給電制御装置 |
| CN112448568B (zh) * | 2019-08-30 | 2021-11-05 | 圣邦微电子（北京）股份有限公司 | 一种过压钳位电路 |
| DE102020216396B3 (de) * | 2020-12-21 | 2022-05-12 | Siemens Aktiengesellschaft | Schutzschaltgerät und Verfahren |
| TWI838890B (zh) * | 2022-09-29 | 2024-04-11 | 力拓半導體股份有限公司 | 電子裝置以及其溫度偵測裝置 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4378580A (en) * | 1978-12-18 | 1983-03-29 | Allis-Chalmers Corporation | Conduction limit protection arrangement for power transistor switch |
| US4710699A (en) * | 1983-10-14 | 1987-12-01 | Omron Tateisi Electronics Co. | Electronic switching device |
| US4685040A (en) * | 1985-12-06 | 1987-08-04 | General Electric Company | Integrated circuit for controlling power converter by frequency modulation and pulse width modulation |
| US4809122A (en) * | 1987-07-31 | 1989-02-28 | Brunswick Corporation | Self-protective fuel pump driver circuit |
| US4933798A (en) * | 1987-10-22 | 1990-06-12 | Widmayer R&D Ventures | Self protecting and automatic resetting capacitor synchronous switch apparatus for control of AC power to inductive loads |
| US5018050A (en) * | 1987-11-17 | 1991-05-21 | Omron Tateisi Electronics Co. | Solid state relay |
| US6005303A (en) * | 1998-06-30 | 1999-12-21 | Intersil Corporation | Linear voltage regulator compatible with bipolar and MOSFET pass devices and associated methods |
-
2000
- 2000-01-21 JP JP2000013062A patent/JP3808265B2/ja not_active Expired - Fee Related
- 2000-02-10 US US09/501,310 patent/US6140806A/en not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2021246044A1 (ja) * | 2020-06-04 | 2021-12-09 | パナソニックＩｐマネジメント株式会社 | 開閉装置用回路、開閉システム、及び開閉装置用処理方法 |
| JP7634237B2 (ja) | 2020-06-04 | 2025-02-21 | パナソニックＩｐマネジメント株式会社 | 開閉装置用回路、開閉システム、及び開閉装置用処理方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3808265B2 (ja) | 2006-08-09 |
| US6140806A (en) | 2000-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3706515B2 (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2000299931A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JP2000299922A (ja) | 電源供給制御装置および電源供給制御方法 | |
| CN101189795B (zh) | 电源控制器和半导体装置 | |
| JP2000299924A (ja) | 電源供給制御装置及び方法 | |
| EP0402928A2 (en) | Circuit for internal current limiting in a fast high side power switch | |
| EP1122871B1 (en) | Power supply control device and method | |
| CN117240268A (zh) | 智能半导体开关 | |
| JP2004312231A (ja) | 半導体集積回路装置 | |
| JP3589392B2 (ja) | 過電流検出回路及び過電流検出・保護回路 | |
| JP2000236621A (ja) | 電源供給制御回路 | |
| JP2000298522A (ja) | 電源供給制御装置及び電源供給制御方法 | |
| JP2000298152A (ja) | 故障検出装置 | |
| JP2000299923A (ja) | 過電流動作点を自動変更できる電流振動型遮断機能付きスイッチング回路 | |
| JP2000235424A (ja) | カレントミラー回路、電流センサ及びこれを具備したスイッチング回路並びにスイッチングデバイス | |
| JP2000193692A (ja) | 過電流検出回路及び過電流検出・保護回路 | |
| JP2000299926A (ja) | 電源供給制御装置および電源供給制御方法 | |
| JP2000236246A (ja) | 電源供給制御装置 | |
| JP5351694B2 (ja) | 半導体スイッチの保護装置 | |
| JP2001320264A (ja) | 電源供給制御装置 | |
| JP2001160746A (ja) | 半導体スイッチング装置 | |
| JP3609637B2 (ja) | 扇風機 | |
| JP2000312142A (ja) | インテリジェントパワースイッチ装置 | |
| JP2000236247A (ja) | 電源供給制御装置 | |
| JP2000236245A (ja) | 電源供給制御装置及び電源供給制御方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040511 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050715 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050726 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050926 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060124 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060516 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060517 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |