JP2000305802A - インサーキットエミュレータ - Google Patents
インサーキットエミュレータInfo
- Publication number
- JP2000305802A JP2000305802A JP11109383A JP10938399A JP2000305802A JP 2000305802 A JP2000305802 A JP 2000305802A JP 11109383 A JP11109383 A JP 11109383A JP 10938399 A JP10938399 A JP 10938399A JP 2000305802 A JP2000305802 A JP 2000305802A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- user
- circuit
- reset
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims abstract description 76
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 23
- 230000000873 masking effect Effects 0.000 claims description 21
- 230000010354 integration Effects 0.000 claims description 15
- 238000004088 simulation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 15
- 239000000523 sample Substances 0.000 description 8
- 102100023696 Histone-lysine N-methyltransferase SETDB1 Human genes 0.000 description 6
- 101710168120 Histone-lysine N-methyltransferase SETDB1 Proteins 0.000 description 6
- 239000013256 coordination polymer Substances 0.000 description 3
- 230000015654 memory Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 208000009989 Posterior Leukoencephalopathy Syndrome Diseases 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】
【課題】 クロック切り替え時に発生するエミュレーシ
ョンＣＰＵの暴走を防止したインサーキットエミュレー
タを提供する。 【解決手段】 ユーザシステムを介して供給されるエミ
ュレーションＣＰＵに対するリセット信号であるユーザ
リセット信号をインサーキットエミュレータがスーパー
バイザ状態であるか否かを示すスーパーバイザ状態信号
にしたがってマスクするための第１のマスク回路と、ユ
ーザシステムから供給されるユーザ電源の有無を検出す
ると共に、その検出結果をスーパーバイザ状態信号にし
たがってマスクするためのユーザ電源検出リセット回路
と、第１のマスク回路の出力信号であるユーザリセット
マスク信号、及びユーザ電源検出リセット回路の出力信
号であるユーザ電源マスク信号を統合し、エミュレーシ
ョンＣＰＵをリセットするためのリセット信号を出力す
る第２のマスク回路とを有する構成とする。
ョンＣＰＵの暴走を防止したインサーキットエミュレー
タを提供する。 【解決手段】 ユーザシステムを介して供給されるエミ
ュレーションＣＰＵに対するリセット信号であるユーザ
リセット信号をインサーキットエミュレータがスーパー
バイザ状態であるか否かを示すスーパーバイザ状態信号
にしたがってマスクするための第１のマスク回路と、ユ
ーザシステムから供給されるユーザ電源の有無を検出す
ると共に、その検出結果をスーパーバイザ状態信号にし
たがってマスクするためのユーザ電源検出リセット回路
と、第１のマスク回路の出力信号であるユーザリセット
マスク信号、及びユーザ電源検出リセット回路の出力信
号であるユーザ電源マスク信号を統合し、エミュレーシ
ョンＣＰＵをリセットするためのリセット信号を出力す
る第２のマスク回路とを有する構成とする。
Description
【０００１】
【発明の属する技術分野】本発明は、インサーキットエ
ミュレータに関し、特にＣＰＵを有するＩＣカードのよ
うに頻繁にユーザシステム(ＩＣカードの場合はカード
リーダ)に着脱されるシステムのエミュレーションに用
いて好適なインサーキットエミュレータに関する。
ミュレータに関し、特にＣＰＵを有するＩＣカードのよ
うに頻繁にユーザシステム(ＩＣカードの場合はカード
リーダ)に着脱されるシステムのエミュレーションに用
いて好適なインサーキットエミュレータに関する。
【０００２】
【従来の技術】まず、インサーキットエミュレータで用
いる用語について簡単に説明する。
いる用語について簡単に説明する。
【０００３】ターゲットＣＰＵ：インサーキットエミュ
レータのエミュレーション対象となるユーザシステムの
ＣＰＵ。
レータのエミュレーション対象となるユーザシステムの
ＣＰＵ。
【０００４】エミュレーションＣＰＵ：インサーキット
エミュレータに内蔵されるターゲットＣＰＵの代替ＣＰ
Ｕ。命令実行時はターゲットＣＰＵと同様に動作する。
エミュレータに内蔵されるターゲットＣＰＵの代替ＣＰ
Ｕ。命令実行時はターゲットＣＰＵと同様に動作する。
【０００５】制御ＣＰＵ：インサーキットエミュレータ
本体を制御するＣＰＵ。インサーキットエミュレータは
複雑な装置であるためエミュレーションＣＰＵとは別に
ＣＰＵを内蔵している。制御ＣＰＵは主に操作者との情
報のやり取りやインサーキットエミュレータの内部回路
の制御を行う。また、ブレーク状態にあるエミュレーシ
ョンＣＰＵからデバッグに必要な情報を取り出す処理も
行う。
本体を制御するＣＰＵ。インサーキットエミュレータは
複雑な装置であるためエミュレーションＣＰＵとは別に
ＣＰＵを内蔵している。制御ＣＰＵは主に操作者との情
報のやり取りやインサーキットエミュレータの内部回路
の制御を行う。また、ブレーク状態にあるエミュレーシ
ョンＣＰＵからデバッグに必要な情報を取り出す処理も
行う。
【０００６】制御プログラム：制御ＣＰＵが実行するプ
ログラム。制御プログラムはインサーキットエミュレー
タの開発時点で作り込まれ、インサーキットエミュレー
タの電源投入時から処理を開始し、インサーキットエミ
ュレータの全ての制御を統括する。
ログラム。制御プログラムはインサーキットエミュレー
タの開発時点で作り込まれ、インサーキットエミュレー
タの電源投入時から処理を開始し、インサーキットエミ
ュレータの全ての制御を統括する。
【０００７】ユーザプログラム：ターゲットＣＰＵが実
行するユーザが開発したプログラム。インサーキットエ
ミュレータのデバッグ対象である。
行するユーザが開発したプログラム。インサーキットエ
ミュレータのデバッグ対象である。
【０００８】ユーザシステム：ターゲットＣＰＵを組み
込んだユーザの開発対象であるシステム。
込んだユーザの開発対象であるシステム。
【０００９】エミュレーションプローブ：インサーキッ
トエミュレータとユーザシステムを接続する専用ケーブ
ル。コネクタ部をユーザシステムのターゲットＣＰＵの
実装部位に接続する。但し、ＩＣカード用のエミュレー
ションプローブのコネクタ部は、ターゲットＣＰＵが組
み込まれるＩＣカードの形状をしており、ユーザシステ
ムはＩＣカードと接続して情報のやり取りを行うカード
リーダとなる。
トエミュレータとユーザシステムを接続する専用ケーブ
ル。コネクタ部をユーザシステムのターゲットＣＰＵの
実装部位に接続する。但し、ＩＣカード用のエミュレー
ションプローブのコネクタ部は、ターゲットＣＰＵが組
み込まれるＩＣカードの形状をしており、ユーザシステ
ムはＩＣカードと接続して情報のやり取りを行うカード
リーダとなる。
【００１０】ユーザ状態：エミュレーションＣＰＵがユ
ーザプログラムを実行している状態。
ーザプログラムを実行している状態。
【００１１】ブレーク状態：エミュレーションＣＰＵが
ユーザプログラムを実行していない状態。
ユーザプログラムを実行していない状態。
【００１２】オルタネートプログラム：ブレーク状態で
エミュレーションＣＰＵが実行するプログラム。制御Ｃ
ＰＵからの要求によってユーザプログラムで使用してい
るレジスタやメモリ内の情報を制御ＣＰＵに渡す処理等
を実行させる。
エミュレーションＣＰＵが実行するプログラム。制御Ｃ
ＰＵからの要求によってユーザプログラムで使用してい
るレジスタやメモリ内の情報を制御ＣＰＵに渡す処理等
を実行させる。
【００１３】スーパーバイザ状態：エミュレーションＣ
ＰＵがオルタネートプログラムを実行し、制御ＣＰＵが
ユーザプログラムで使用しているレジスタやメモリ内か
ら各種情報の取り出し、操作者と交信を行っている状
態。一般的に、操作者はスーパーバイザ状態の間にユー
ザプログラムの動作確認を行う。
ＰＵがオルタネートプログラムを実行し、制御ＣＰＵが
ユーザプログラムで使用しているレジスタやメモリ内か
ら各種情報の取り出し、操作者と交信を行っている状
態。一般的に、操作者はスーパーバイザ状態の間にユー
ザプログラムの動作確認を行う。
【００１４】コマンド：操作者から制御ＣＰＵへ与える
各種命令。制御ＣＰＵは与えられたコマンドを解釈して
操作者の意図した通りにインサーキットエミュレータを
制御する。典型的なコマンドとしては、「実行再開命
令」や「実行中断命令」のように動作を指定するコマン
ドや、ブレークポイント設定コマンドのように命令の実
行中断条件を設定する命令がある。
各種命令。制御ＣＰＵは与えられたコマンドを解釈して
操作者の意図した通りにインサーキットエミュレータを
制御する。典型的なコマンドとしては、「実行再開命
令」や「実行中断命令」のように動作を指定するコマン
ドや、ブレークポイント設定コマンドのように命令の実
行中断条件を設定する命令がある。
【００１５】上述したエミュレーションＣＰＵは、エミ
ュレーションプローブを用いてユーザシステムがインサ
ーキットエミュレータに接続されている状態（以下、ユ
ーザシステム接続と称す）では、ユーザシステムから供
給されるクロック（以下、ユーザクロックと称す）でユ
ーザプログラムを実行し、ユーザシステムと接続されて
いない状態（以下、ユーザシステム非接続と称す）で
は、インサーキットエミュレータの内部のクロック（以
下、内部クロックと称す）でユーザプログラムを実行す
る。
ュレーションプローブを用いてユーザシステムがインサ
ーキットエミュレータに接続されている状態（以下、ユ
ーザシステム接続と称す）では、ユーザシステムから供
給されるクロック（以下、ユーザクロックと称す）でユ
ーザプログラムを実行し、ユーザシステムと接続されて
いない状態（以下、ユーザシステム非接続と称す）で
は、インサーキットエミュレータの内部のクロック（以
下、内部クロックと称す）でユーザプログラムを実行す
る。
【００１６】従来のインサーキットエミュレータは、ク
ロック切り替え時のエミュレーションＣＰＵの誤動作を
防止するため、エミュレーションプローブの取り付け
時、あるいはエミュレーションプローブ取り外し時に、
手動でエミュレーションＣＰＵをリセットしている。
ロック切り替え時のエミュレーションＣＰＵの誤動作を
防止するため、エミュレーションプローブの取り付け
時、あるいはエミュレーションプローブ取り外し時に、
手動でエミュレーションＣＰＵをリセットしている。
【００１７】図９は従来のインサーキットエミュレータ
の構成を示す回路図である。
の構成を示す回路図である。
【００１８】図９に示すように、従来のインサーキット
エミュレータ２０１は、エミュレーションＣＰＵ２０７
をリセットするためのリセット信号ＲＥＳＥＴを出力す
るリセット回路２０２を有している。
エミュレータ２０１は、エミュレーションＣＰＵ２０７
をリセットするためのリセット信号ＲＥＳＥＴを出力す
るリセット回路２０２を有している。
【００１９】リセット回路２０２は、ユーザシステムか
ら供給されるリセット信号であるユーザリセット信号Ｕ
ＲＥＳＥＴを反転する第１のインバータ２０３と、第１
のインバータ２０３の出力信号、及びインサーキットエ
ミュレータ２０１がスーパーバイザ状態であるか否かを
示すスーパーバイザ状態信号ＳＶＭＯＤの論理積結果で
あるユーザリセットマスク信号ＭＵＲＥＳＥＴを出力す
る第１のＮＡＮＤゲート２０４と、ユーザリセットマス
ク信号ＭＵＲＥＳＥＴ、及び制御ソフトウェアの命令に
よってエミュレーションＣＰＵ２０４に対して発せられ
る強制リセット信号ＣＲＥＳＥＴの論理積結果を出力す
る第２のＮＡＮＤゲート２０５と、第２のＮＡＮＤゲー
ト２０５の出力信号を反転し、エミュレーションＣＰＵ
２０７に対するリセット信号ＲＥＳＥＴを出力する第２
のインバータ２０６とによって構成されている。
ら供給されるリセット信号であるユーザリセット信号Ｕ
ＲＥＳＥＴを反転する第１のインバータ２０３と、第１
のインバータ２０３の出力信号、及びインサーキットエ
ミュレータ２０１がスーパーバイザ状態であるか否かを
示すスーパーバイザ状態信号ＳＶＭＯＤの論理積結果で
あるユーザリセットマスク信号ＭＵＲＥＳＥＴを出力す
る第１のＮＡＮＤゲート２０４と、ユーザリセットマス
ク信号ＭＵＲＥＳＥＴ、及び制御ソフトウェアの命令に
よってエミュレーションＣＰＵ２０４に対して発せられ
る強制リセット信号ＣＲＥＳＥＴの論理積結果を出力す
る第２のＮＡＮＤゲート２０５と、第２のＮＡＮＤゲー
ト２０５の出力信号を反転し、エミュレーションＣＰＵ
２０７に対するリセット信号ＲＥＳＥＴを出力する第２
のインバータ２０６とによって構成されている。
【００２０】このような構成において、エミュレーショ
ンＣＰＵ２０７は、基本的にユーザリセット信号ＵＲＥ
ＳＥＴあるいは強制リセット信号ＣＲＥＳＥＴによって
リセットされる。上述したエミュレーションプローブの
取り付け時、あるいはエミュレーションプローブ取り外
し時は、通常、ユーザリセット信号ＵＲＥＳＥＴによっ
てエミュレーションＣＰＵ２０７がリセットされる。な
お、エミュレーションＣＰＵ２０７がブレーク状態にあ
るときはスーパーバイザ状態信号ＳＶＭＯＤによってユ
ーザリセット信号ＵＲＥＳＥＴがマスクされる。
ンＣＰＵ２０７は、基本的にユーザリセット信号ＵＲＥ
ＳＥＴあるいは強制リセット信号ＣＲＥＳＥＴによって
リセットされる。上述したエミュレーションプローブの
取り付け時、あるいはエミュレーションプローブ取り外
し時は、通常、ユーザリセット信号ＵＲＥＳＥＴによっ
てエミュレーションＣＰＵ２０７がリセットされる。な
お、エミュレーションＣＰＵ２０７がブレーク状態にあ
るときはスーパーバイザ状態信号ＳＶＭＯＤによってユ
ーザリセット信号ＵＲＥＳＥＴがマスクされる。
【００２１】
【発明が解決しようとする課題】上記したような従来の
インサーキットエミュレータでは、ユーザシステム非接
続の状態で、エミュレーションＣＰＵがブレーク状態か
らユーザ状態に切り替わると、エミュレーションＣＰＵ
はインサーキットエミュレータの内部クロックでユーザ
プログラムを実行する。
インサーキットエミュレータでは、ユーザシステム非接
続の状態で、エミュレーションＣＰＵがブレーク状態か
らユーザ状態に切り替わると、エミュレーションＣＰＵ
はインサーキットエミュレータの内部クロックでユーザ
プログラムを実行する。
【００２２】このとき、ユーザシステムを接続してエミ
ュレーションＣＰＵの動作クロックをユーザクロックに
切り替えると、エミュレーションＣＰＵはクロック切り
替え時のクロック波形の乱れによって暴走するおそれが
あった。
ュレーションＣＰＵの動作クロックをユーザクロックに
切り替えると、エミュレーションＣＰＵはクロック切り
替え時のクロック波形の乱れによって暴走するおそれが
あった。
【００２３】また、ユーザシステム接続の状態でエミュ
レーションＣＰＵがユーザ状態にあるとき、ユーザシス
テムとの接続が外れると、ユーザクロックが供給されな
くなるためエミュレーションＣＰＵの動作クロックは内
部クロックに切り換わる。このときも、エミュレーショ
ンＣＰＵはクロック切り替え時のクロック波形の乱れに
よって暴走するおそれがあった。
レーションＣＰＵがユーザ状態にあるとき、ユーザシス
テムとの接続が外れると、ユーザクロックが供給されな
くなるためエミュレーションＣＰＵの動作クロックは内
部クロックに切り換わる。このときも、エミュレーショ
ンＣＰＵはクロック切り替え時のクロック波形の乱れに
よって暴走するおそれがあった。
【００２４】本発明は上記したような従来の技術が有す
る問題点を解決するためになされたものであり、クロッ
ク切り替え時に発生するエミュレーションＣＰＵの暴走
を防止したインサーキットエミュレータを提供すること
を目的とする。
る問題点を解決するためになされたものであり、クロッ
ク切り替え時に発生するエミュレーションＣＰＵの暴走
を防止したインサーキットエミュレータを提供すること
を目的とする。
【００２５】
【課題を解決するための手段】上記目的を達成するため
本発明のインサーキットエミュレータは、エミュレーシ
ョン対象であるユーザシステムが有するＣＰＵの代替Ｃ
ＰＵとして動作するエミュレーションＣＰＵを内蔵する
インサーキットエミュレータであって、前記ユーザシス
テムから供給される前記エミュレーションＣＰＵに対す
るリセット信号であるユーザリセット信号を、前記イン
サーキットエミュレータがスーパーバイザ状態であるか
否かを示すスーパーバイザ状態信号にしたがってマスク
するための第１のマスク回路と、前記ユーザシステムか
ら供給されるユーザ電源の有無を検出すると共に、該検
出結果を前記スーパーバイザ状態信号にしたがってマス
クするためのユーザ電源検出リセット回路と、前記第１
のマスク回路の出力信号であるユーザリセットマスク信
号、及び前記ユーザ電源検出リセット回路の出力信号で
あるユーザ電源マスク信号を統合し、前記エミュレーシ
ョンＣＰＵをリセットするためのリセット信号を出力す
る第２のマスク回路と、を有する構成である。
本発明のインサーキットエミュレータは、エミュレーシ
ョン対象であるユーザシステムが有するＣＰＵの代替Ｃ
ＰＵとして動作するエミュレーションＣＰＵを内蔵する
インサーキットエミュレータであって、前記ユーザシス
テムから供給される前記エミュレーションＣＰＵに対す
るリセット信号であるユーザリセット信号を、前記イン
サーキットエミュレータがスーパーバイザ状態であるか
否かを示すスーパーバイザ状態信号にしたがってマスク
するための第１のマスク回路と、前記ユーザシステムか
ら供給されるユーザ電源の有無を検出すると共に、該検
出結果を前記スーパーバイザ状態信号にしたがってマス
クするためのユーザ電源検出リセット回路と、前記第１
のマスク回路の出力信号であるユーザリセットマスク信
号、及び前記ユーザ電源検出リセット回路の出力信号で
あるユーザ電源マスク信号を統合し、前記エミュレーシ
ョンＣＰＵをリセットするためのリセット信号を出力す
る第２のマスク回路と、を有する構成である。
【００２６】このとき、前記ユーザ電源検出リセット回
路は、前記ユーザ電源の有無を検出するユーザ電源検出
回路と、前記スーパーバイザ状態への切り替えを要求す
るスーパーバイザ割り込み要求信号及び前記スーパーバ
イザ状態信号から前記ユーザ電源検出回路の出力信号で
あるユーザ電源検出信号をマスクするためのスーパーバ
イザマスク信号を生成するスーパーバイザマスク信号生
成回路と、前記スーパーバイザマスク信号にしたがって
前記ユーザ電源検出信号をマスクするリセット信号・マ
スク信号統合回路と、を有する構成であってもよく、前
記ユーザ電源検出リセット回路は、前記ユーザシステム
から供給されるユーザ電源の有無を検出するユーザ電源
検出回路と、前記スーパーバイザ状態への切り替えを要
求するスーパーバイザ割り込み要求信号スーパーバイザ
割り込み要求信号及び前記スーパーバイザ状態信号から
前記ユーザ電源検出回路の出力信号であるユーザ電源検
出信号をマスクするためのスーパーバイザマスク信号を
生成するスーパーバイザマスク信号生成回路と、前記ユ
ーザシステムの接続状態または非接続状態に応じたステ
ータス信号であり、前記ユーザ電源検出信号をマスクす
るための信号を出力するユーザシステム接続切り替え信
号生成回路と、前記ユーザシステム接続切り替え信号生
成回路の出力信号、及び前記スーパーバイザマスク信号
にしたがって前記ユーザ電源検出信号をマスクするリセ
ット信号・マスク信号統合回路と、を有する構成であっ
てもよい。
路は、前記ユーザ電源の有無を検出するユーザ電源検出
回路と、前記スーパーバイザ状態への切り替えを要求す
るスーパーバイザ割り込み要求信号及び前記スーパーバ
イザ状態信号から前記ユーザ電源検出回路の出力信号で
あるユーザ電源検出信号をマスクするためのスーパーバ
イザマスク信号を生成するスーパーバイザマスク信号生
成回路と、前記スーパーバイザマスク信号にしたがって
前記ユーザ電源検出信号をマスクするリセット信号・マ
スク信号統合回路と、を有する構成であってもよく、前
記ユーザ電源検出リセット回路は、前記ユーザシステム
から供給されるユーザ電源の有無を検出するユーザ電源
検出回路と、前記スーパーバイザ状態への切り替えを要
求するスーパーバイザ割り込み要求信号スーパーバイザ
割り込み要求信号及び前記スーパーバイザ状態信号から
前記ユーザ電源検出回路の出力信号であるユーザ電源検
出信号をマスクするためのスーパーバイザマスク信号を
生成するスーパーバイザマスク信号生成回路と、前記ユ
ーザシステムの接続状態または非接続状態に応じたステ
ータス信号であり、前記ユーザ電源検出信号をマスクす
るための信号を出力するユーザシステム接続切り替え信
号生成回路と、前記ユーザシステム接続切り替え信号生
成回路の出力信号、及び前記スーパーバイザマスク信号
にしたがって前記ユーザ電源検出信号をマスクするリセ
ット信号・マスク信号統合回路と、を有する構成であっ
てもよい。
【００２７】また、前記ユーザ電源検出回路は、前記ユ
ーザ電源の電圧と所定の基準電圧とを比較し、前記基準
電圧に対する前記ユーザ電源の電圧の大小関係に応じた
ステータス信号を出力するコンパレータを有していても
よく、前記スーパーバイザマスク信号生成回路は、前記
スーパーバイザ割り込み要求信号、及び前記スーパーバ
イザ状態信号の論理積を出力する論理積ゲートであって
もよい。
ーザ電源の電圧と所定の基準電圧とを比較し、前記基準
電圧に対する前記ユーザ電源の電圧の大小関係に応じた
ステータス信号を出力するコンパレータを有していても
よく、前記スーパーバイザマスク信号生成回路は、前記
スーパーバイザ割り込み要求信号、及び前記スーパーバ
イザ状態信号の論理積を出力する論理積ゲートであって
もよい。
【００２８】さらに、前記ユーザシステム接続切り替え
信号生成回路は、前記ユーザシステムの接続状態または
非接続状態に応じて、ハイレベルまたはロウレベルを出
力するスイッチを有していてもよい。
信号生成回路は、前記ユーザシステムの接続状態または
非接続状態に応じて、ハイレベルまたはロウレベルを出
力するスイッチを有していてもよい。
【００２９】上記のように構成されたインサーキットエ
ミュレータは、ユーザリセット信号をスーパーバイザ状
態信号にしたがってマスクするための第１のマスク回路
と、ユーザ電源の有無を検出すると共に、該検出結果を
スーパーバイザ状態信号にしたがってマスクするための
ユーザ電源検出リセット回路と、第１のマスク回路の出
力信号であるユーザリセットマスク信号、及びユーザ電
源検出リセット回路の出力信号であるユーザ電源マスク
信号を統合し、エミュレーションＣＰＵをリセットする
ためのリセット信号を出力する第２のマスク回路とを有
することで、エミュレーションＣＰＵがスーパーバイザ
状態にないとき、すなわちユーザ状態にあるときにユー
ザ電源の供給が途絶えると、ユーザ電源検出リセット回
路からエミュレーションＣＰＵをリセットするための信
号が出力され、エミュレーションＣＰＵは自動的にリセ
ットされる。
ミュレータは、ユーザリセット信号をスーパーバイザ状
態信号にしたがってマスクするための第１のマスク回路
と、ユーザ電源の有無を検出すると共に、該検出結果を
スーパーバイザ状態信号にしたがってマスクするための
ユーザ電源検出リセット回路と、第１のマスク回路の出
力信号であるユーザリセットマスク信号、及びユーザ電
源検出リセット回路の出力信号であるユーザ電源マスク
信号を統合し、エミュレーションＣＰＵをリセットする
ためのリセット信号を出力する第２のマスク回路とを有
することで、エミュレーションＣＰＵがスーパーバイザ
状態にないとき、すなわちユーザ状態にあるときにユー
ザ電源の供給が途絶えると、ユーザ電源検出リセット回
路からエミュレーションＣＰＵをリセットするための信
号が出力され、エミュレーションＣＰＵは自動的にリセ
ットされる。
【００３０】また、ユーザシステム接続切り替え信号
を、ユーザ電源検出信号をマスクするレベルに設定して
おけば、ユーザシステムが接続されていない状態であっ
ても、エミュレーションＣＰＵがユーザ状態のときには
ユーザ電源検出リセット回路からエミュレーションＣＰ
Ｕをリセットするための信号が出力されない。
を、ユーザ電源検出信号をマスクするレベルに設定して
おけば、ユーザシステムが接続されていない状態であっ
ても、エミュレーションＣＰＵがユーザ状態のときには
ユーザ電源検出リセット回路からエミュレーションＣＰ
Ｕをリセットするための信号が出力されない。
【００３１】
【発明の実施の形態】次に本発明について図面を参照し
て説明する。
て説明する。
【００３２】（第１の実施の形態）図１は本発明のイン
サーキットエミュレータの第１の実施の形態の構成を示
す回路図である。また、図２は図１に示したユーザ電源
検出回路の一構成例を示す回路図であり、図３は図１に
示したスーパーバイザマスク信号生成回路の一構成例を
示す回路図であり、図４は図１に示したリセット信号・
マスク信号統合回路の一構成例を示す回路図である。
サーキットエミュレータの第１の実施の形態の構成を示
す回路図である。また、図２は図１に示したユーザ電源
検出回路の一構成例を示す回路図であり、図３は図１に
示したスーパーバイザマスク信号生成回路の一構成例を
示す回路図であり、図４は図１に示したリセット信号・
マスク信号統合回路の一構成例を示す回路図である。
【００３３】図１において、本実施の形態のインサーキ
ットエミュレータ１は、エミュレーションＣＰＵ７をリ
セットするためのリセット信号ＲＥＳＥＴを出力するリ
セット回路２を有している。
ットエミュレータ１は、エミュレーションＣＰＵ７をリ
セットするためのリセット信号ＲＥＳＥＴを出力するリ
セット回路２を有している。
【００３４】リセット回路２は、ユーザシステムから供
給されるエミュレーションＣＰＵ７に対するリセット信
号であるユーザリセット信号ＵＲＥＳＥＴを、インサー
キットエミュレータがスーパーバイザ状態であるか否か
を示すスーパーバイザ状態信号ＳＶＭＯＤにしたがって
マスクするための第１のマスク回路８と、ユーザシステ
ムから供給されるユーザ電源電圧ＵＳＲＶＤＤからユー
ザ電源の有無を検出し、その検出結果をスーパーバイザ
状態信号ＳＶＭＯＤにしたがってマスクするためのユー
ザ電源検出リセット回路３と、第１のマスク回路８の出
力信号であるユーザリセットマスク信号ＭＵＲＥＳＥＴ
、ユーザ電源検出リセット回路３の出力信号であるユ
ーザ電源マスク信号ＭＰＲＥＳＥＴ、及び制御ソフトウ
ェアの命令によってエミュレーションＣＰＵ７に対して
発せられる強制リセット信号ＣＲＥＳＥＴを統合し、エ
ミュレーションＣＰＵをリセットするためのリセット信
号を出力する第２のマスク回路９とによって構成されて
いる。
給されるエミュレーションＣＰＵ７に対するリセット信
号であるユーザリセット信号ＵＲＥＳＥＴを、インサー
キットエミュレータがスーパーバイザ状態であるか否か
を示すスーパーバイザ状態信号ＳＶＭＯＤにしたがって
マスクするための第１のマスク回路８と、ユーザシステ
ムから供給されるユーザ電源電圧ＵＳＲＶＤＤからユー
ザ電源の有無を検出し、その検出結果をスーパーバイザ
状態信号ＳＶＭＯＤにしたがってマスクするためのユー
ザ電源検出リセット回路３と、第１のマスク回路８の出
力信号であるユーザリセットマスク信号ＭＵＲＥＳＥＴ
、ユーザ電源検出リセット回路３の出力信号であるユ
ーザ電源マスク信号ＭＰＲＥＳＥＴ、及び制御ソフトウ
ェアの命令によってエミュレーションＣＰＵ７に対して
発せられる強制リセット信号ＣＲＥＳＥＴを統合し、エ
ミュレーションＣＰＵをリセットするためのリセット信
号を出力する第２のマスク回路９とによって構成されて
いる。
【００３５】第１のマスク回路８は、ユーザリセット信
号ＵＲＥＳＥＴを反転する第１のインバータ８１と、第
１のインバータ８１の出力信号、及びスーパーバイザ状
態信号ＳＶＭＯＤの論理積結果であるユーザリセットマ
スク信号ＭＵＲＥＳＥＴを出力する第１のＮＡＮＤゲー
ト８２とによって構成されている。
号ＵＲＥＳＥＴを反転する第１のインバータ８１と、第
１のインバータ８１の出力信号、及びスーパーバイザ状
態信号ＳＶＭＯＤの論理積結果であるユーザリセットマ
スク信号ＭＵＲＥＳＥＴを出力する第１のＮＡＮＤゲー
ト８２とによって構成されている。
【００３６】また、第２のマスク回路９は、ユーザリセ
ットマスク信号ＭＵＲＥＳＥＴ、ユーザ電源マスク信号
ＭＰＲＥＳＥＴ、及び強制リセット信号ＣＲＥＳＥＴの
論理積結果を出力する第２のＮＡＮＤゲート９１と、第
２のＮＡＮＤゲート９１の出力信号を反転し、リセット
信号ＲＥＳＥＴを出力する第２のインバータ９２とによ
って構成されている。
ットマスク信号ＭＵＲＥＳＥＴ、ユーザ電源マスク信号
ＭＰＲＥＳＥＴ、及び強制リセット信号ＣＲＥＳＥＴの
論理積結果を出力する第２のＮＡＮＤゲート９１と、第
２のＮＡＮＤゲート９１の出力信号を反転し、リセット
信号ＲＥＳＥＴを出力する第２のインバータ９２とによ
って構成されている。
【００３７】ユーザ電源検出リセット回路３は、ユーザ
システムからインサーキットエミュレータに供給される
ユーザ電源電圧ＵＳＲＶＤＤの有無を検出し、その検出
結果であるユーザ電源検出信号ＰＲＥＳＥＴを出力する
ユーザ電源検出回路４と、スーパーバイザ状態への切り
替えを要求する制御ＣＰＵからのスーパーバイザ割り込
み要求信号ＳＶＩ及びスーパーバイザ状態信号ＳＶＭＯ
Ｄにしたがってユーザ電源検出信号ＰＲＥＳＥＴをマス
クするためのスーパーバイザマスク信号ＳＶＭＡＳＫを
出力するスーパーバイザマスク信号生成回路５と、ユー
ザ電源検出信号ＰＲＥＳＥＴ及びスーパーバイザマスク
信号ＳＶＭＡＳＫからユーザ電源マスク信号ＭＰＲＥＳ
ＥＴを生成するリセット信号・マスク信号統合回路６と
によって構成されている。
システムからインサーキットエミュレータに供給される
ユーザ電源電圧ＵＳＲＶＤＤの有無を検出し、その検出
結果であるユーザ電源検出信号ＰＲＥＳＥＴを出力する
ユーザ電源検出回路４と、スーパーバイザ状態への切り
替えを要求する制御ＣＰＵからのスーパーバイザ割り込
み要求信号ＳＶＩ及びスーパーバイザ状態信号ＳＶＭＯ
Ｄにしたがってユーザ電源検出信号ＰＲＥＳＥＴをマス
クするためのスーパーバイザマスク信号ＳＶＭＡＳＫを
出力するスーパーバイザマスク信号生成回路５と、ユー
ザ電源検出信号ＰＲＥＳＥＴ及びスーパーバイザマスク
信号ＳＶＭＡＳＫからユーザ電源マスク信号ＭＰＲＥＳ
ＥＴを生成するリセット信号・マスク信号統合回路６と
によって構成されている。
【００３８】図２に示すように、ユーザ電源検出回路４
は、コンパレータ４１を有し、例えば、ユーザ電源電圧
ＵＳＲＶＤＤの電圧が所定の基準電位ＶＲＥＦよりも高
い場合はＨｉレベルを出力し、ユーザ電源電圧ＵＳＲＶ
ＤＤが基準電圧ＶＲＥＦよりも低い場合はＬｏｗレベル
を出力する。
は、コンパレータ４１を有し、例えば、ユーザ電源電圧
ＵＳＲＶＤＤの電圧が所定の基準電位ＶＲＥＦよりも高
い場合はＨｉレベルを出力し、ユーザ電源電圧ＵＳＲＶ
ＤＤが基準電圧ＶＲＥＦよりも低い場合はＬｏｗレベル
を出力する。
【００３９】図３に示すように、スーパーバイザマスク
信号生成回路５は、ＡＮＤゲート５１を有し、例えば、
スーパーバイザ状態信号ＳＶＭＯＤ及びスーパーバイザ
割り込み要求信号ＳＶＩが共にＨｉレベルのときはスー
パーバイザマスク信号ＳＶＭＡＳＫとしてＨｉレベルを
出力し、スーパーバイザ状態信号ＳＶＭＯＤまたはスー
パーバイザ割り込み要求信号ＳＶＩのいずれかがＬｏｗ
レベルのときはスーパーバイザマスク信号ＳＶＭＡＳＫ
としてＬｏｗレベルを出力する。
信号生成回路５は、ＡＮＤゲート５１を有し、例えば、
スーパーバイザ状態信号ＳＶＭＯＤ及びスーパーバイザ
割り込み要求信号ＳＶＩが共にＨｉレベルのときはスー
パーバイザマスク信号ＳＶＭＡＳＫとしてＨｉレベルを
出力し、スーパーバイザ状態信号ＳＶＭＯＤまたはスー
パーバイザ割り込み要求信号ＳＶＩのいずれかがＬｏｗ
レベルのときはスーパーバイザマスク信号ＳＶＭＡＳＫ
としてＬｏｗレベルを出力する。
【００４０】図４に示すように、リセット信号・マスク
信号統合回路６は、ユーザ電源検出信号ＰＲＥＳＥＴを
反転するインバータ６１と、インバータ６１の出力信号
及びスーパーバイザ状態信号ＳＶＭＡＳＫの論理積を出
力するＮＡＮＤゲート６２とを有している。リセット信
号・マスク信号統合回路６は、ユーザ電源マスク信号Ｍ
ＰＲＥＳＥＴとして、スーパーバイザマスク信号ＳＶＭ
ＡＳＫがＬｏｗレベルのときは常にＨｉレベルを出力
し、スーパーバイザマスク信号ＳＶＭＡＳＫがＨｉレベ
ルのときはユーザ電源検出信号ＰＲＥＳＥＴと同じレベ
ルを出力する。
信号統合回路６は、ユーザ電源検出信号ＰＲＥＳＥＴを
反転するインバータ６１と、インバータ６１の出力信号
及びスーパーバイザ状態信号ＳＶＭＡＳＫの論理積を出
力するＮＡＮＤゲート６２とを有している。リセット信
号・マスク信号統合回路６は、ユーザ電源マスク信号Ｍ
ＰＲＥＳＥＴとして、スーパーバイザマスク信号ＳＶＭ
ＡＳＫがＬｏｗレベルのときは常にＨｉレベルを出力
し、スーパーバイザマスク信号ＳＶＭＡＳＫがＨｉレベ
ルのときはユーザ電源検出信号ＰＲＥＳＥＴと同じレベ
ルを出力する。
【００４１】次に、図１に示したインサーキットエミュ
レータの動作について図５を参照して説明する。
レータの動作について図５を参照して説明する。
【００４２】図５は図１に示したインサーキットエミュ
レータの動作の様子を示すタイミングチャートである。
なお、以下では、制御ソフトから強制リセット信号ＣＲ
ＥＳＥＴが供給されずにＨｉレベルで固定され、ユーザ
システムが常にインサーキットエミュレータに接続され
ているものとして説明する。
レータの動作の様子を示すタイミングチャートである。
なお、以下では、制御ソフトから強制リセット信号ＣＲ
ＥＳＥＴが供給されずにＨｉレベルで固定され、ユーザ
システムが常にインサーキットエミュレータに接続され
ているものとして説明する。
【００４３】図５において、インサーキットエミュレー
タがスーパーバイザ状態で、かつユーザシステムが非接
続状態であるとき（時刻Ｔ０以前）、インサーキットエ
ミュレータ１にユーザ電源電圧ＵＳＲＶＤＤが供給され
ていないため、ユーザ電源検出信号ＰＲＥＳＥＴはＬｏ
ｗレベルになる。
タがスーパーバイザ状態で、かつユーザシステムが非接
続状態であるとき（時刻Ｔ０以前）、インサーキットエ
ミュレータ１にユーザ電源電圧ＵＳＲＶＤＤが供給され
ていないため、ユーザ電源検出信号ＰＲＥＳＥＴはＬｏ
ｗレベルになる。
【００４４】また、このときインサーキットエミュレー
タはスーパーバイザ状態であるため、スーパーバイザ状
態信号ＳＶＭＯＤがＬｏｗレベル、スーパーバイザ割り
込み要求信号ＳＶＩがＨｉレベルであり、スーパーバイ
ザマスク信号ＳＶＭＡＳＫはＬｏｗレベルになる。した
がって、ユーザ電源検出信号ＰＲＥＳＥＴはマスクさ
れ、ユーザ電源マスク信号ＭＰＲＥＳＥＴはＨｉレベル
になる。
タはスーパーバイザ状態であるため、スーパーバイザ状
態信号ＳＶＭＯＤがＬｏｗレベル、スーパーバイザ割り
込み要求信号ＳＶＩがＨｉレベルであり、スーパーバイ
ザマスク信号ＳＶＭＡＳＫはＬｏｗレベルになる。した
がって、ユーザ電源検出信号ＰＲＥＳＥＴはマスクさ
れ、ユーザ電源マスク信号ＭＰＲＥＳＥＴはＨｉレベル
になる。
【００４５】また、図１に示すように第１のインバータ
８１の入力がプルアップされているため、ユーザシステ
ム非接続状態のとき、ユーザリセット信号ＵＲＥＳＥＴ
はＨｉレベルとなる。ユーザリセット信号ＵＲＥＳＲＥ
Ｔはスーパーバイザ状態信号ＳＭＶＯＤがＬｏｗレベル
であるためにマスクされ、ユーザリセットマスク信号Ｍ
ＵＲＥＳＥＴはＨｉレベルになる。
８１の入力がプルアップされているため、ユーザシステ
ム非接続状態のとき、ユーザリセット信号ＵＲＥＳＥＴ
はＨｉレベルとなる。ユーザリセット信号ＵＲＥＳＲＥ
Ｔはスーパーバイザ状態信号ＳＭＶＯＤがＬｏｗレベル
であるためにマスクされ、ユーザリセットマスク信号Ｍ
ＵＲＥＳＥＴはＨｉレベルになる。
【００４６】したがって、エミュレーションＣＰＵ７に
対するＲＥＳＥＴ信号は、ユーザリセットマスク信号Ｍ
ＲＥＳＥＴ及びユーザ電源マスク信号ＭＰＲＥＳＥＴが
それぞれＨｉレベルであるためにＨｉレベルとなり、エ
ミュレーションＣＰＵ７はりセット解除の状態にある。
対するＲＥＳＥＴ信号は、ユーザリセットマスク信号Ｍ
ＲＥＳＥＴ及びユーザ電源マスク信号ＭＰＲＥＳＥＴが
それぞれＨｉレベルであるためにＨｉレベルとなり、エ
ミュレーションＣＰＵ７はりセット解除の状態にある。
【００４７】続いて、時刻Ｔ０においてユーザプログラ
ムが実行されると、エミュレーションＣＰＵ７はユーザ
状態となり、スーパーバイザ状態信号ＳＶＭＯＤがＨｉ
レベルに切り替わるため、スーパーバイザマスク信号Ｓ
ＶＭＡＳＫがＨｉレベルになり、ユーザ電源検出信号Ｐ
ＲＥＳＥＴに対するマスクが解除される。
ムが実行されると、エミュレーションＣＰＵ７はユーザ
状態となり、スーパーバイザ状態信号ＳＶＭＯＤがＨｉ
レベルに切り替わるため、スーパーバイザマスク信号Ｓ
ＶＭＡＳＫがＨｉレベルになり、ユーザ電源検出信号Ｐ
ＲＥＳＥＴに対するマスクが解除される。
【００４８】このとき、ユーザ電源検出信号ＰＲＥＳＥ
ＴがＬｏｗレベルであるため、ユーザ電源マスク信号Ｍ
ＰＲＥＳＥＴはＬｏｗレベルになり、リセット信号ＲＥ
ＳＥＴがＬｏｗレベルに切り替わってエミュレーション
ＣＰＵ７がリセットされる。
ＴがＬｏｗレベルであるため、ユーザ電源マスク信号Ｍ
ＰＲＥＳＥＴはＬｏｗレベルになり、リセット信号ＲＥ
ＳＥＴがＬｏｗレベルに切り替わってエミュレーション
ＣＰＵ７がリセットされる。
【００４９】このような状態でエミュレーションＣＰＵ
７の動作クロックを内部クロックからユーザクロックに
切り替えようとしても、ユーザシステムが非接続状態で
あるためエミュレーションＣＰＵ７にはクロックが供給
されない。しかしながらエミュレーションＣＰＵ７はリ
セット状態にあるため問題は発生しない。
７の動作クロックを内部クロックからユーザクロックに
切り替えようとしても、ユーザシステムが非接続状態で
あるためエミュレーションＣＰＵ７にはクロックが供給
されない。しかしながらエミュレーションＣＰＵ７はリ
セット状態にあるため問題は発生しない。
【００５０】次に、時刻Ｔ１においてエミュレーション
プローブを用いてインサーキットエミュレータにユーザ
システムを接続すると(以下、単に「ユーザシステムを
接続する」と称す)、ユーザシステムからインサーキッ
トエミュレータ１にユーザ電源及びユーザクロックがそ
れぞれ供給される。ユーザ電源電圧ＵＳＲＶＤＤが供給
されると、ユーザ電源検出回路４はユーザ電源検出信号
ＰＲＥＳＥＴをＨｉレベルに切り替える。
プローブを用いてインサーキットエミュレータにユーザ
システムを接続すると(以下、単に「ユーザシステムを
接続する」と称す)、ユーザシステムからインサーキッ
トエミュレータ１にユーザ電源及びユーザクロックがそ
れぞれ供給される。ユーザ電源電圧ＵＳＲＶＤＤが供給
されると、ユーザ電源検出回路４はユーザ電源検出信号
ＰＲＥＳＥＴをＨｉレベルに切り替える。
【００５１】このとき、スーパーバイザマスク信号ＳＶ
ＭＡＳＫは変化せずにＨｉレベルで維持され、ユーザ電
源検出信号ＰＲＥＳＥＴ信号がマスクされていないた
め、ユーザ電源マスク信号ＭＰＲＥＳＥＴがＨｉレベル
に切り替わり、エミュレーションＣＰＵ７のリセットが
解除される。
ＭＡＳＫは変化せずにＨｉレベルで維持され、ユーザ電
源検出信号ＰＲＥＳＥＴ信号がマスクされていないた
め、ユーザ電源マスク信号ＭＰＲＥＳＥＴがＨｉレベル
に切り替わり、エミュレーションＣＰＵ７のリセットが
解除される。
【００５２】一般に、時刻Ｔ１で供給されたユーザクロ
ックの発振が安定する時刻Ｔ２まで、ユーザシステムは
ユーザリセット信号ＵＲＥＳＥＴをＬｏｗレベルにドラ
イブする。このとき、スーパーバイザ状態信号ＳＶＭＯ
Ｄは変化せずにＨｉレベルで維持されているため、ユー
ザリセットマスク信号ＭＵＲＥＳＥＴはＬｏｗレベルに
切り替わる。
ックの発振が安定する時刻Ｔ２まで、ユーザシステムは
ユーザリセット信号ＵＲＥＳＥＴをＬｏｗレベルにドラ
イブする。このとき、スーパーバイザ状態信号ＳＶＭＯ
Ｄは変化せずにＨｉレベルで維持されているため、ユー
ザリセットマスク信号ＭＵＲＥＳＥＴはＬｏｗレベルに
切り替わる。
【００５３】よって、時刻Ｔ１ではユーザリセットマス
ク信号ＭＵＲＥＳＥＴがＬｏｗレベル、ユーザ電源マス
ク信号ＭＰＲＥＳＥＴがＨｉレベルとなり、リセット信
号ＲＥＳＥＴがＬｏｗレベルで維持されるため、エミュ
レーションＣＰＵ７はリセット状態で維持される。
ク信号ＭＵＲＥＳＥＴがＬｏｗレベル、ユーザ電源マス
ク信号ＭＰＲＥＳＥＴがＨｉレベルとなり、リセット信
号ＲＥＳＥＴがＬｏｗレベルで維持されるため、エミュ
レーションＣＰＵ７はリセット状態で維持される。
【００５４】次に、時刻Ｔ２においてユーザクロックの
発振が安定すると、ユーザシステムはユーザリセット信
号ＵＲＥＳＥＴをＨｉレベルにドライブしてリセットを
解除する。このとき、スーパーバイザ状態信号ＳＶＭＡ
ＳＫはＨｉレベルで維持され、ユーザリセット信号ＵＲ
ＥＳＥＴがマスクされていないため、ユーザリセットマ
スク信号ＭＵＲＥＳＥＴはＨｉレベルに切り替わる。
発振が安定すると、ユーザシステムはユーザリセット信
号ＵＲＥＳＥＴをＨｉレベルにドライブしてリセットを
解除する。このとき、スーパーバイザ状態信号ＳＶＭＡ
ＳＫはＨｉレベルで維持され、ユーザリセット信号ＵＲ
ＥＳＥＴがマスクされていないため、ユーザリセットマ
スク信号ＭＵＲＥＳＥＴはＨｉレベルに切り替わる。
【００５５】一方、ユーザ電源検出信号ＰＲＥＳＥＴは
Ｈｉレベルで維持され、ユーザ電源マスク信号ＭＰＲＥ
ＳＥＴはＨｉレベルで維持されているため、リセット信
号ＲＥＳＥＴはＨｉレベルに切り替わり、エミュレーシ
ョンＣＰＵ７はリセットが解除されてユーザプログラム
にしたがって処理を実行する。
Ｈｉレベルで維持され、ユーザ電源マスク信号ＭＰＲＥ
ＳＥＴはＨｉレベルで維持されているため、リセット信
号ＲＥＳＥＴはＨｉレベルに切り替わり、エミュレーシ
ョンＣＰＵ７はリセットが解除されてユーザプログラム
にしたがって処理を実行する。
【００５６】次に、時刻Ｔ３においてユーザシステムを
インサーキットエミュレータから外すと(以下、単に
「ユーザシステムを外す」と称す)、ユーザシステムか
らユーザ電源及びユーザクロックが供給されなくなる。
インサーキットエミュレータから外すと(以下、単に
「ユーザシステムを外す」と称す)、ユーザシステムか
らユーザ電源及びユーザクロックが供給されなくなる。
【００５７】このとき、ユーザ電源検出信号ＰＲＥＳＥ
ＴはＬｏｗレベルに切り替わり、スーパーバイザマスク
信号ＳＶＭＡＳＫはＨｉレベルで維持されているため、
ユーザ電源マスク信号ＭＰＲＥＳＥＴはＬｏｗレベルに
切り替わる。
ＴはＬｏｗレベルに切り替わり、スーパーバイザマスク
信号ＳＶＭＡＳＫはＨｉレベルで維持されているため、
ユーザ電源マスク信号ＭＰＲＥＳＥＴはＬｏｗレベルに
切り替わる。
【００５８】また、ユーザシステムが外されると、第１
のインバータ８１の入力がプルアップされているために
ユーザリセット信号ＵＲＥＳＥＴがＨｉレベルになる。
このとき、スーパーバイザ状態信号ＳＶＭＡＳＫはＨｉ
レベルで維持されているため、ユーザリセットマスク信
号ＭＵＲＥＳＥＴはＨｉレベルで維持される。
のインバータ８１の入力がプルアップされているために
ユーザリセット信号ＵＲＥＳＥＴがＨｉレベルになる。
このとき、スーパーバイザ状態信号ＳＶＭＡＳＫはＨｉ
レベルで維持されているため、ユーザリセットマスク信
号ＭＵＲＥＳＥＴはＨｉレベルで維持される。
【００５９】したがって、ユーザ電源マスク信号ＭＰＲ
ＥＳＥＴがＬｏｗレベル、ユーザリセットマスク信号Ｍ
ＵＲＥＳＥＴがＨｉレベルであるため、リセット信号Ｒ
ＥＳＥＴはＬｏｗレベルに切り替わり、エミュレーショ
ンＣＰＵ７は再びリセット状態になる。
ＥＳＥＴがＬｏｗレベル、ユーザリセットマスク信号Ｍ
ＵＲＥＳＥＴがＨｉレベルであるため、リセット信号Ｒ
ＥＳＥＴはＬｏｗレベルに切り替わり、エミュレーショ
ンＣＰＵ７は再びリセット状態になる。
【００６０】すなわち、本実施の形態のインサーキット
エミュレータでは、エミュレーションＣＰＵ７がユーザ
状態のときにユーザ電源及びユーザクロックの供給が途
絶えてもエミュレーションＣＰＵ７が自動的にリセット
される。このような状態で動作クロックをユーザクロッ
クから内部クロックに切り替えてもエミュレーションＣ
ＰＵ７が暴走することはない。
エミュレータでは、エミュレーションＣＰＵ７がユーザ
状態のときにユーザ電源及びユーザクロックの供給が途
絶えてもエミュレーションＣＰＵ７が自動的にリセット
される。このような状態で動作クロックをユーザクロッ
クから内部クロックに切り替えてもエミュレーションＣ
ＰＵ７が暴走することはない。
【００６１】次に、時刻Ｔ４においてエミュレーション
ＣＰＵ７がブレーク状態に移行すると、スーパーバイザ
割り込み要求信号ＳＶＩがＬｏｗレベルになるため、ス
ーパーバイザマスク信号ＳＶＭＡＳＫがＬｏｗレベルと
なり、ユーザ電源検出信号ＰＲＥＳＥＴはスーパーバイ
ザマスク信号ＳＶＭＡＳＫ信号によってマスクされる。
このとき、ユーザ電源検出信号ＰＲＥＳＥＴはＬｏｗレ
ベルであるが、スーパーバイザマスク信号ＳＶＭＡＳＫ
によってマスクされているため、ユーザ電源マスク信号
ＭＰＲＥＳＥＴはＨｉレベルになる。
ＣＰＵ７がブレーク状態に移行すると、スーパーバイザ
割り込み要求信号ＳＶＩがＬｏｗレベルになるため、ス
ーパーバイザマスク信号ＳＶＭＡＳＫがＬｏｗレベルと
なり、ユーザ電源検出信号ＰＲＥＳＥＴはスーパーバイ
ザマスク信号ＳＶＭＡＳＫ信号によってマスクされる。
このとき、ユーザ電源検出信号ＰＲＥＳＥＴはＬｏｗレ
ベルであるが、スーパーバイザマスク信号ＳＶＭＡＳＫ
によってマスクされているため、ユーザ電源マスク信号
ＭＰＲＥＳＥＴはＨｉレベルになる。
【００６２】一方、ユーザリセット信号ＵＲＥＳＥＴは
プルアップされているためＨｉレベルで維持され、スー
パーバイザ状態信号ＳＶＭＯＤがＨｉレベルであるた
め、ユーザリセットマスク信号ＭＵＲＥＳＥＴはＨｉレ
ベルで維持される。
プルアップされているためＨｉレベルで維持され、スー
パーバイザ状態信号ＳＶＭＯＤがＨｉレベルであるた
め、ユーザリセットマスク信号ＭＵＲＥＳＥＴはＨｉレ
ベルで維持される。
【００６３】したがって、ユーザ電源マスク信号ＭＰＲ
ＥＳＥＴ、及びユーザリセットマスク信号ＭＵＲＥＳＥ
ＴがそれぞれＨｉレベルであるため、リセット信号ＲＥ
ＳＥＴはＨｉレベルとなり、エミュレーションＣＰＵ７
はリセット状態が解除されて動作を再開する。
ＥＳＥＴ、及びユーザリセットマスク信号ＭＵＲＥＳＥ
ＴがそれぞれＨｉレベルであるため、リセット信号ＲＥ
ＳＥＴはＨｉレベルとなり、エミュレーションＣＰＵ７
はリセット状態が解除されて動作を再開する。
【００６４】次に、時刻Ｔ５においてエミュレーション
ＣＰＵ７がスーパーバイザ割り込み要求信号ＳＶＩを受
け付け、インサーキットエミュレータ１がスーザーバイ
ザ状態に移行すると、スーパーバイザ状態信号ＳＶＭＯ
ＤがＬｏｗレベルとなり、スーパーバイザ割り込み要求
信号ＳＶＩがＨｉレベルにクリアされる。
ＣＰＵ７がスーパーバイザ割り込み要求信号ＳＶＩを受
け付け、インサーキットエミュレータ１がスーザーバイ
ザ状態に移行すると、スーパーバイザ状態信号ＳＶＭＯ
ＤがＬｏｗレベルとなり、スーパーバイザ割り込み要求
信号ＳＶＩがＨｉレベルにクリアされる。
【００６５】このとき、スーパーバイザマスク信号ＳＶ
ＭＡＳＫＳはＬｏｗレベルで維持され、ユーザ電源検出
信号ＰＲＥＳＥＴがマスクされるため、ユーザ電源マス
ク信号ＭＰＲＥＳＥＴはＨｉレベルで維持される。
ＭＡＳＫＳはＬｏｗレベルで維持され、ユーザ電源検出
信号ＰＲＥＳＥＴがマスクされるため、ユーザ電源マス
ク信号ＭＰＲＥＳＥＴはＨｉレベルで維持される。
【００６６】一方、ユーザリセット信号ＵＲＥＳＥＴ信
号はＨｉレベルで維持されているため、ユーザリセット
マスク信号ＭＵＰＲＥＳＥＴ信号はＨｉレベルで維持さ
れる。
号はＨｉレベルで維持されているため、ユーザリセット
マスク信号ＭＵＰＲＥＳＥＴ信号はＨｉレベルで維持さ
れる。
【００６７】よって、ユーザ電源マスク信号ＭＰＲＥＳ
ＥＴ及びユーザリセットマスク信号ＭＵＲＥＳＥＴがそ
れぞれＨｉレベルであるため、リセット信号ＲＥＳＥＴ
がＨｉレベルで維持され、エミュレーションＣＰＵ７は
リセット解除の状態で維持される。
ＥＴ及びユーザリセットマスク信号ＭＵＲＥＳＥＴがそ
れぞれＨｉレベルであるため、リセット信号ＲＥＳＥＴ
がＨｉレベルで維持され、エミュレーションＣＰＵ７は
リセット解除の状態で維持される。
【００６８】以上説明したように、本実施の形態のイン
サーキットエミュレータは、ユーザシステム非接続状態
のときに、エミュレーションＣＰＵがブレーク状態から
ユーザ状態になると（図５のＴ０〜Ｔ１間、Ｔ３〜Ｔ４
間）、エミュレーションＣＰＵ７が自動的にリセットさ
れるため、クロック切り替え時のクロック波形の乱れに
よるエミュレーションＣＰＵ７の暴走を回避することが
できる。
サーキットエミュレータは、ユーザシステム非接続状態
のときに、エミュレーションＣＰＵがブレーク状態から
ユーザ状態になると（図５のＴ０〜Ｔ１間、Ｔ３〜Ｔ４
間）、エミュレーションＣＰＵ７が自動的にリセットさ
れるため、クロック切り替え時のクロック波形の乱れに
よるエミュレーションＣＰＵ７の暴走を回避することが
できる。
【００６９】（第２の実施の形態）次に本発明のインサ
ーキットエミュレータの第２の実施の形態について説明
する。
ーキットエミュレータの第２の実施の形態について説明
する。
【００７０】図６は本発明のインサーキットエミュレー
タの第２の実施の形態の構成を示す回路図である。ま
た、図７は図６に示したリセット信号・マスク信号統合
回路の一構成例を示す回路図であり、図８は図６に示し
たユーザシステム接続切り替え信号生成回路の一構成例
を示す回路図である。
タの第２の実施の形態の構成を示す回路図である。ま
た、図７は図６に示したリセット信号・マスク信号統合
回路の一構成例を示す回路図であり、図８は図６に示し
たユーザシステム接続切り替え信号生成回路の一構成例
を示す回路図である。
【００７１】図６において、第２の実施の形態のインサ
ーキットエミュレータは、第１の実施の形態のユーザ電
源検出リセット回路に、ユーザシステムの接続状態また
は非接続状態に応じたステータス信号であり、ユーザ電
源検出信号をマスクするためのユーザシステム接続切り
替え信号ＥＭＤＭＡＳＫを出力するユーザシステム接続
切り替え信号生成回路１１を追加し、リセット信号・マ
スク信号統合回路１０にユーザシステム接続切り替え信
号生成回路１１から出力されるユーザシステム接続切り
替え信号ＥＭＤＭＡＳＫが入力される構成である。その
他の構成は第１の実施の形態と同様であるため、その説
明は省略する。
ーキットエミュレータは、第１の実施の形態のユーザ電
源検出リセット回路に、ユーザシステムの接続状態また
は非接続状態に応じたステータス信号であり、ユーザ電
源検出信号をマスクするためのユーザシステム接続切り
替え信号ＥＭＤＭＡＳＫを出力するユーザシステム接続
切り替え信号生成回路１１を追加し、リセット信号・マ
スク信号統合回路１０にユーザシステム接続切り替え信
号生成回路１１から出力されるユーザシステム接続切り
替え信号ＥＭＤＭＡＳＫが入力される構成である。その
他の構成は第１の実施の形態と同様であるため、その説
明は省略する。
【００７２】本実施の形態のリセット信号・マスク信号
統合回路１０は、スーパーバイザマスク信号ＳＶＭＡＳ
Ｋだけでなくユーザシステム接続切り替え信号ＥＭＤＭ
ＡＳＫもユーザ電源検出信号ＰＲＥＳＥＴをマスクする
働きを有している。
統合回路１０は、スーパーバイザマスク信号ＳＶＭＡＳ
Ｋだけでなくユーザシステム接続切り替え信号ＥＭＤＭ
ＡＳＫもユーザ電源検出信号ＰＲＥＳＥＴをマスクする
働きを有している。
【００７３】図７に示すように、リセット信号・マスク
信号統合回路１０は、ユーザ電源検出信号ＰＲＥＳＥＴ
を反転するインバータ１０１と、インバータ１０１の出
力信号、ユーザシステム接続切り替え信号ＥＭＤＭＡＳ
Ｋ、及びスーパーバイザ状態信号ＳＶＭＡＳＫの論理積
を出力する３入力のＮＡＮＤゲート１０２とを有してい
る。
信号統合回路１０は、ユーザ電源検出信号ＰＲＥＳＥＴ
を反転するインバータ１０１と、インバータ１０１の出
力信号、ユーザシステム接続切り替え信号ＥＭＤＭＡＳ
Ｋ、及びスーパーバイザ状態信号ＳＶＭＡＳＫの論理積
を出力する３入力のＮＡＮＤゲート１０２とを有してい
る。
【００７４】本実施の形態のリセット信号・マスク信号
統合回路１０は、例えば、ユーザ電源マスク信号ＭＰＲ
ＥＳＥＴとして、スーパーバイザマスク信号ＳＶＭＡＳ
Ｋ、ユーザシステム接続切り替え信号ＥＭＤＭＡＳＫの
いずれかがＬｏｗレベルのときは常にＨｉレベルを出力
し、スーパーバイザマスク信号ＳＶＭＡＳＫ及びユーザ
システム接続切り替え信号ＥＭＤＭＡＳＫ共にＨｉレベ
ルのときはユーザ電源検出信号ＰＲＥＳＥＴと同じレベ
ルを出力する。
統合回路１０は、例えば、ユーザ電源マスク信号ＭＰＲ
ＥＳＥＴとして、スーパーバイザマスク信号ＳＶＭＡＳ
Ｋ、ユーザシステム接続切り替え信号ＥＭＤＭＡＳＫの
いずれかがＬｏｗレベルのときは常にＨｉレベルを出力
し、スーパーバイザマスク信号ＳＶＭＡＳＫ及びユーザ
システム接続切り替え信号ＥＭＤＭＡＳＫ共にＨｉレベ
ルのときはユーザ電源検出信号ＰＲＥＳＥＴと同じレベ
ルを出力する。
【００７５】図８に示すように、ユーザシステム接続切
り替え信号生成回路１１は、ユーザシステム接続切り替
え信号ＥＭＤＡＳＫとしてＨｉレベル（電源電圧ＶＣ
Ｃ）またはＬｏｗレベル（接地電位）のいずれかを出力
するためのスイッチ１１１を有している。なお、図８に
示したスイッチ１１１は手動で出力電圧を切り替える構
成である。
り替え信号生成回路１１は、ユーザシステム接続切り替
え信号ＥＭＤＡＳＫとしてＨｉレベル（電源電圧ＶＣ
Ｃ）またはＬｏｗレベル（接地電位）のいずれかを出力
するためのスイッチ１１１を有している。なお、図８に
示したスイッチ１１１は手動で出力電圧を切り替える構
成である。
【００７６】ユーザシステム接続切り替え信号ＥＮＤＭ
ＡＳＫは、エミュレーション時にユーザシステム接続の
場合はＨｉレベルに設定し、ユーザシステム非接続の場
合はＬｏｗレベルに設定する。なお、ユーザシステム接
続切り替え信号生成回路１１は、図８に示したスイッチ
１１１の他にコマンド入力によってユーザシステム接続
切り替え信号ＥＭＤＭＡＳＫのレベルを切り替える構成
であってもよい。
ＡＳＫは、エミュレーション時にユーザシステム接続の
場合はＨｉレベルに設定し、ユーザシステム非接続の場
合はＬｏｗレベルに設定する。なお、ユーザシステム接
続切り替え信号生成回路１１は、図８に示したスイッチ
１１１の他にコマンド入力によってユーザシステム接続
切り替え信号ＥＭＤＭＡＳＫのレベルを切り替える構成
であってもよい。
【００７７】このような構成において、第１の実施の形
態のインサーキットエミュレータでは、エミュレーショ
ンＣＰＵがブレーク状態の期間（図５の時刻Ｔ０以前、
時刻Ｔ４以後の期間)で、ユーザ電源検出信号ＰＲＥＳ
ＥＴがスーパーバイザマスク信号ＳＶＭＡＳＫによって
マスクされていた。また、エミュレーションＣＰＵがユ
ーザ状態の期間では（図５の時刻Ｔ０〜Ｔ４の期間）、
ユーザ電源検出信号ＰＲＥＳＥＴがスーパーバイザマス
ク信号ＳＶＭＡＳＫによってマスクされないため、ユー
ザシステム非接続ではユーザ電源マスク信号ＭＰＲＥＳ
ＥＴがＬｏｗレベルとなり、エミュレーションＣＰＵは
リセットされていた。
態のインサーキットエミュレータでは、エミュレーショ
ンＣＰＵがブレーク状態の期間（図５の時刻Ｔ０以前、
時刻Ｔ４以後の期間)で、ユーザ電源検出信号ＰＲＥＳ
ＥＴがスーパーバイザマスク信号ＳＶＭＡＳＫによって
マスクされていた。また、エミュレーションＣＰＵがユ
ーザ状態の期間では（図５の時刻Ｔ０〜Ｔ４の期間）、
ユーザ電源検出信号ＰＲＥＳＥＴがスーパーバイザマス
ク信号ＳＶＭＡＳＫによってマスクされないため、ユー
ザシステム非接続ではユーザ電源マスク信号ＭＰＲＥＳ
ＥＴがＬｏｗレベルとなり、エミュレーションＣＰＵは
リセットされていた。
【００７８】一方、第２の実施の形態のインサーキット
エミュレータでは、ユーザシステム接続切り替え信号Ｅ
ＭＤＭＡＳＫをＬｏｗレベルにしておくことにより、ユ
ーザ状態のときにユーザ電源検出信号ＰＲＥＳＥＴがマ
スクされ、ユーザシステム非接続でユーザ電源検出信号
ＰＲＥＳＥＴがＬｏｗレベルであっても、ユーザ電源マ
スク信号ＭＰＲＥＳＥＴは常にＨｉレベルで維持され
る。また、ユーザシステム非接続では、第１のインバー
タの入力がプルアップされているため、ユーザリセット
信号ＵＲＥＳＥＴはＨｉレベルで維持される。
エミュレータでは、ユーザシステム接続切り替え信号Ｅ
ＭＤＭＡＳＫをＬｏｗレベルにしておくことにより、ユ
ーザ状態のときにユーザ電源検出信号ＰＲＥＳＥＴがマ
スクされ、ユーザシステム非接続でユーザ電源検出信号
ＰＲＥＳＥＴがＬｏｗレベルであっても、ユーザ電源マ
スク信号ＭＰＲＥＳＥＴは常にＨｉレベルで維持され
る。また、ユーザシステム非接続では、第１のインバー
タの入力がプルアップされているため、ユーザリセット
信号ＵＲＥＳＥＴはＨｉレベルで維持される。
【００７９】よって、ユーザシステム接続切り替え信号
ＥＭＤＭＡＳＫをＬｏｗレベルにしておけば、ユーザシ
ステム非接続状態であっても、ユーザ状態のときにはユ
ーザ電源マスク信号ＭＰＲＥＳＥＴ及びユーザリセット
マスク信号ＭＵＲＥＳＥＴが常にＨｉレベルで維持さ
れ、エミュレーションＣＰＵはリセットされない。
ＥＭＤＭＡＳＫをＬｏｗレベルにしておけば、ユーザシ
ステム非接続状態であっても、ユーザ状態のときにはユ
ーザ電源マスク信号ＭＰＲＥＳＥＴ及びユーザリセット
マスク信号ＭＵＲＥＳＥＴが常にＨｉレベルで維持さ
れ、エミュレーションＣＰＵはリセットされない。
【００８０】したがって、ユーザシステムを接続しない
状態でも、ユーザプログラムを実行することができ、ユ
ーザシステムがなくてもユーザプログラムのデバッグが
可能になる。なお、ユーザシステム接続切り替え信号Ｅ
ＭＤＭＡＳＫをＬｏｗレベルに設定した場合は第１の実
施の形態と同様に動作する。
状態でも、ユーザプログラムを実行することができ、ユ
ーザシステムがなくてもユーザプログラムのデバッグが
可能になる。なお、ユーザシステム接続切り替え信号Ｅ
ＭＤＭＡＳＫをＬｏｗレベルに設定した場合は第１の実
施の形態と同様に動作する。
【００８１】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載する効果を奏する。
いるので、以下に記載する効果を奏する。
【００８２】ユーザリセット信号をスーパーバイザ状態
信号にしたがってマスクするための第１のマスク回路
と、ユーザ電源の有無を検出すると共に、該検出結果を
スーパーバイザ状態信号にしたがってマスクするための
ユーザ電源検出リセット回路と、第１のマスク回路の出
力信号であるユーザリセットマスク信号、及びユーザ電
源検出リセット回路の出力信号であるユーザ電源マスク
信号を統合し、エミュレーションＣＰＵをリセットする
ためのリセット信号を出力する第２のマスク回路とを有
することで、エミュレーションＣＰＵがスーパーバイザ
状態にないとき、すなわちユーザ状態にあるときにユー
ザ電源の供給が途絶えると、ユーザ電源検出リセット回
路からエミュレーションＣＰＵをリセットするための信
号が出力され、エミュレーションＣＰＵは自動的にリセ
ットされる。したがって、クロック切り替え時のクロッ
ク波形の乱れによるエミュレーションＣＰＵの暴走を回
避することができる。
信号にしたがってマスクするための第１のマスク回路
と、ユーザ電源の有無を検出すると共に、該検出結果を
スーパーバイザ状態信号にしたがってマスクするための
ユーザ電源検出リセット回路と、第１のマスク回路の出
力信号であるユーザリセットマスク信号、及びユーザ電
源検出リセット回路の出力信号であるユーザ電源マスク
信号を統合し、エミュレーションＣＰＵをリセットする
ためのリセット信号を出力する第２のマスク回路とを有
することで、エミュレーションＣＰＵがスーパーバイザ
状態にないとき、すなわちユーザ状態にあるときにユー
ザ電源の供給が途絶えると、ユーザ電源検出リセット回
路からエミュレーションＣＰＵをリセットするための信
号が出力され、エミュレーションＣＰＵは自動的にリセ
ットされる。したがって、クロック切り替え時のクロッ
ク波形の乱れによるエミュレーションＣＰＵの暴走を回
避することができる。
【００８３】また、ユーザシステム接続切り替え信号
を、ユーザ電源検出信号をマスクするレベルに設定して
おけば、ユーザシステムが接続されていない状態であっ
ても、エミュレーションＣＰＵがユーザ状態のときには
ユーザ電源検出リセット回路からエミュレーションＣＰ
Ｕをリセットするための信号が出力されない。したがっ
て、ユーザシステムを接続しない状態でもユーザプログ
ラムを実行することができるため、ユーザシステムがな
くてもユーザプログラムのデバッグが可能になる。
を、ユーザ電源検出信号をマスクするレベルに設定して
おけば、ユーザシステムが接続されていない状態であっ
ても、エミュレーションＣＰＵがユーザ状態のときには
ユーザ電源検出リセット回路からエミュレーションＣＰ
Ｕをリセットするための信号が出力されない。したがっ
て、ユーザシステムを接続しない状態でもユーザプログ
ラムを実行することができるため、ユーザシステムがな
くてもユーザプログラムのデバッグが可能になる。
【図１】本発明のインサーキットエミュレータの第１の
実施の形態の構成を示す回路図である。
実施の形態の構成を示す回路図である。
【図２】図１に示したユーザ電源検出回路の一構成例を
示す回路図である。
示す回路図である。
【図３】図１に示したスーパーバイザマスク信号生成回
路の一構成例を示す回路図である。
路の一構成例を示す回路図である。
【図４】図１に示したリセット信号・マスク信号統合回
路の一構成例を示す回路図である。
路の一構成例を示す回路図である。
【図５】図１に示したインサーキットエミュレータの動
作の様子を示すタイミングチャートである。
作の様子を示すタイミングチャートである。
【図６】本発明のインサーキットエミュレータの第２の
実施の形態の構成を示す回路図である。
実施の形態の構成を示す回路図である。
【図７】図６に示したリセット信号・マスク信号統合回
路の一構成例を示す回路図である。
路の一構成例を示す回路図である。
【図８】図６に示したユーザシステム接続切り替え信号
生成回路の一構成例を示す回路図である。
生成回路の一構成例を示す回路図である。
【図９】従来のインサーキットエミュレータの構成を示
す回路図である。
す回路図である。
１ インサーキットエミュレータ ２ リセット回路 ３ ユーザ電源検出リセット回路 ４ ユーザ電源検出回路 ５ スーパーバイザマスク信号生成回路 ６、１０ リセット信号・マスク信号統合回路 ７ エミュレーションＣＰＵ ８ 第１のマスク回路 ９ 第２のマスク回路 １１ ユーザシステム接続切替え信号生成回路 ８１ 第１のインバータ ８２ 第１のＮＡＮＤゲート ９１ 第２のＮＡＮＤゲート ９２ 第２のインバータ ４１ コンパレータ ５１ ＡＮＤゲート ６１、１０１ インバータ ６２、１０２ ＮＡＮＤゲート １１１ スイッチ
Claims (6)
- 【請求項１】 エミュレーション対象であるユーザシス
テムが有するＣＰＵの代替ＣＰＵとして動作するエミュ
レーションＣＰＵを内蔵するインサーキットエミュレー
タであって、 前記ユーザシステムから供給される前記エミュレーショ
ンＣＰＵに対するリセット信号であるユーザリセット信
号を、前記インサーキットエミュレータがスーパーバイ
ザ状態であるか否かを示すスーパーバイザ状態信号にし
たがってマスクするための第１のマスク回路と、 前記ユーザシステムから供給されるユーザ電源の有無を
検出すると共に、該検出結果を前記スーパーバイザ状態
信号にしたがってマスクするためのユーザ電源検出リセ
ット回路と、 前記第１のマスク回路の出力信号であるユーザリセット
マスク信号、及び前記ユーザ電源検出リセット回路の出
力信号であるユーザ電源マスク信号を統合し、前記エミ
ュレーションＣＰＵをリセットするためのリセット信号
を出力する第２のマスク回路と、を有するインサーキッ
トエミュレータ。 - 【請求項２】 前記ユーザ電源検出リセット回路は、 前記ユーザ電源の有無を検出するユーザ電源検出回路
と、 前記スーパーバイザ状態への切り替えを要求するスーパ
ーバイザ割り込み要求信号及び前記スーパーバイザ状態
信号から前記ユーザ電源検出回路の出力信号であるユー
ザ電源検出信号をマスクするためのスーパーバイザマス
ク信号を生成するスーパーバイザマスク信号生成回路
と、 前記スーパーバイザマスク信号にしたがって前記ユーザ
電源検出信号をマスクするリセット信号・マスク信号統
合回路と、を有する請求項１記載のインサーキットエミ
ュレータ。 - 【請求項３】 前記ユーザ電源検出リセット回路は、 前記ユーザシステムから供給されるユーザ電源の有無を
検出するユーザ電源検出回路と、 前記スーパーバイザ状態への切り替えを要求するスーパ
ーバイザ割り込み要求信号スーパーバイザ割り込み要求
信号及び前記スーパーバイザ状態信号から前記ユーザ電
源検出回路の出力信号であるユーザ電源検出信号をマス
クするためのスーパーバイザマスク信号を生成するスー
パーバイザマスク信号生成回路と、 前記ユーザシステムの接続状態または非接続状態に応じ
たステータス信号であり、前記ユーザ電源検出信号をマ
スクするための信号を出力するユーザシステム接続切り
替え信号生成回路と、 前記ユーザシステム接続切り替え信号生成回路の出力信
号、及び前記スーパーバイザマスク信号にしたがって前
記ユーザ電源検出信号をマスクするリセット信号・マス
ク信号統合回路と、を有する請求項１記載のインサーキ
ットエミュレータ。 - 【請求項４】 前記ユーザ電源検出回路は、 前記ユーザ電源の電圧と所定の基準電圧とを比較し、前
記基準電圧に対する前記ユーザ電源の電圧の大小関係に
応じたステータス信号を出力するコンパレータを有する
請求項２または３記載のインサーキットエミュレータ。 - 【請求項５】 前記スーパーバイザマスク信号生成回路
は、 前記スーパーバイザ割り込み要求信号、及び前記スーパ
ーバイザ状態信号の論理積を出力する論理積ゲートであ
る請求項２または３記載のインサーキットエミュレー
タ。 - 【請求項６】 前記ユーザシステム接続切り替え信号生
成回路は、 前記ユーザシステムの接続状態または非接続状態に応じ
て、ハイレベルまたはロウレベルを出力するスイッチを
有する請求項３記載のインサーキットエミュレータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109383A JP2000305802A (ja) | 1999-04-16 | 1999-04-16 | インサーキットエミュレータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11109383A JP2000305802A (ja) | 1999-04-16 | 1999-04-16 | インサーキットエミュレータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2000305802A true JP2000305802A (ja) | 2000-11-02 |
Family
ID=14508859
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11109383A Pending JP2000305802A (ja) | 1999-04-16 | 1999-04-16 | インサーキットエミュレータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2000305802A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115237700A (zh) * | 2022-07-29 | 2022-10-25 | 苏州浪潮智能科技有限公司 | 一种cpu安装检测方法及系统 |
-
1999
- 1999-04-16 JP JP11109383A patent/JP2000305802A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115237700A (zh) * | 2022-07-29 | 2022-10-25 | 苏州浪潮智能科技有限公司 | 一种cpu安装检测方法及系统 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH06314213A (ja) | デバッグ装置 | |
| JP2002358212A (ja) | デバッグ支援機能付きマイコン | |
| JP2000305802A (ja) | インサーキットエミュレータ | |
| US8701089B2 (en) | Program execution device and method for controlling the same | |
| US7437283B2 (en) | System for evaluating target board by using evaluation microcomputer in which storage of environment data are powered by evaluation tool | |
| JP2001209556A (ja) | 検証支援システム | |
| JPH0550016B2 (ja) | ||
| JPS61112250A (ja) | デ−タ処理システム | |
| KR20050038467A (ko) | 마이크로 컨트롤러 유닛 회로 및 이의 제어 방법 | |
| JP3209144B2 (ja) | マイクロプロセッサ | |
| JPH0565894B2 (ja) | ||
| JPS60245052A (ja) | デ−タ処理システム | |
| KR100200712B1 (ko) | 노-타겟 시스템의 프로그램 디버깅 장치 | |
| JP3449812B2 (ja) | 制御用電子装置 | |
| JPS59202548A (ja) | デバツグ装置 | |
| JP2632891B2 (ja) | システム開発装置 | |
| JP3110418B2 (ja) | インサーキットエミュレータおよび制御方法 | |
| JPS634348A (ja) | デ−タ処理装置 | |
| JP3087481B2 (ja) | イン・サーキット・エミュレータ | |
| JPH04123235A (ja) | マイクロプログラムのデバッグ方式及び方法 | |
| CN120752622A (zh) | 防止控制器间死锁的架构 | |
| JPH021032A (ja) | エミュレーション・チップ | |
| JPH03266136A (ja) | エバリュエーションチップ | |
| JPH01223521A (ja) | 大規模集積回路 | |
| JPH0477834A (ja) | インサーキットエミュレータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060119 |