JP2000349285A - 半導体集積回路装置の製造方法および半導体集積回路装置 - Google Patents

半導体集積回路装置の製造方法および半導体集積回路装置

Info

Publication number
JP2000349285A
JP2000349285A JP11158089A JP15808999A JP2000349285A JP 2000349285 A JP2000349285 A JP 2000349285A JP 11158089 A JP11158089 A JP 11158089A JP 15808999 A JP15808999 A JP 15808999A JP 2000349285 A JP2000349285 A JP 2000349285A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicon
integrated circuit
gate insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP11158089A
Other languages
English (en)
Other versions
JP2000349285A5 (ja
Inventor
Naoki Yamamoto
直樹 山本
Yoshikazu Tanabe
義和 田辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP11158089A priority Critical patent/JP2000349285A/ja
Priority to TW091104331A priority patent/TW530352B/zh
Priority to TW089108529A priority patent/TW506131B/zh
Priority to US09/577,671 priority patent/US6737341B1/en
Priority to KR1020000030285A priority patent/KR100745960B1/ko
Priority to US09/635,270 priority patent/US6593229B1/en
Publication of JP2000349285A publication Critical patent/JP2000349285A/ja
Priority to US10/760,358 priority patent/US6936550B2/en
Publication of JP2000349285A5 publication Critical patent/JP2000349285A5/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01342—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid by deposition, e.g. evaporation, ALD or laser deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01316—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of elemental metal contacting the insulator, e.g. Ta, W, Mo or Al
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/0134—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the insulator and before the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01344—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid in a nitrogen-containing ambient, e.g. N2O oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/691—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator comprising metallic compounds, e.g. metal oxides or metal silicates 
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H10D64/693—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator the insulator comprising nitrogen, e.g. nitrides, oxynitrides or nitrogen-doped materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 二酸化シリコン換算膜厚が５nm未満の極薄ゲ
ート絶縁膜上にメタルゲート電極を形成したＭＩＳＦＥ
Ｔにおいて、メタルゲート電極を酸化させることなくゲ
ート絶縁膜の欠陥を修復する。 【解決手段】 単結晶シリコン基板１の主面上に形成し
た二酸化シリコン換算膜厚が５nm未満のゲート絶縁膜９
Ａ上にゲート電極材料であるＷ膜１１Ａを形成した後、
水分／水素分圧比がＷ膜１１Ａを実質的に酸化せず、シ
リコンを酸化するような割合に設定された水分＋水素混
合ガス雰囲気中でシリコン基板１を熱処理することによ
り、Ｗ膜１１Ａ直下のゲート絶縁膜９Ａの欠陥を修復す
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造技術に関し、特に、メタルゲート電極を備えた
ＭＩＳＦＥＴ(Metal Insulator Semiconductor Field E
ffect Transistor) を有する半導体集積回路装置の製造
に適用して有効な技術に関する。
【０００２】
【従来の技術】特開昭５９−１３２１３６号公報（小林
等）は、Ｓｉ（シリコン）基板上にＷ膜（またはＭｏ
膜）からなるメタル構造のゲート電極を形成した後、水
分と水素の混合雰囲気中で酸化を行うことにより、Ｗ
（Ｍｏ）膜を酸化することなしにＳｉのみを選択的に酸
化する技術を開示している。これは、酸化還元反応が平
衡となる水分／水素分圧比がＷ（Ｍｏ）とＳｉとで異な
る性質を利用したもので、この分圧比を、Ｗ（Ｍｏ）は
還元されるがＳｉは酸化されるような範囲内に設定する
ことによって、Ｓｉの選択的酸化を実現している。
【０００３】特開平７−９４７１６号公報（村岡等）
は、Ｓｉ基板上にゲート酸化膜を介してＴｉＮなどの窒
化金属層とＷなどの金属層とを含むポリメタル構造のゲ
ート電極を形成した後、還元性気体（水素）と酸化性気
体（水分）とを窒素で希釈した雰囲気中で酸化を行う技
術を開示している。この公報によれば、金属層を酸化す
ることなしにＳｉのみを選択的に酸化できると共に、水
分＋水素混合ガスを窒素で希釈することによって、窒化
金属層からの脱窒素反応が阻止されるので、窒化金属層
の酸化も同時に防止できるとされている。
【０００４】特開昭６０−１６０６６７号公報（吾妻）
は、シリコン基板上にＷやＭｏなどの高融点金属からな
る薄膜を形成した後、非酸化性雰囲気中で熱処理を行
い、上記薄膜中に吸蔵されている酸素を基板表面に拡散
させることによって、両者の界面に極めて薄い膜厚の酸
化シリコン膜を形成する技術を開示している。
【０００５】
【発明が解決しようとする課題】（１）ゲート長が０.
１８μｍ以下の微細なＭＩＳＦＥＴで回路を構成するＣ
ＭＯＳ−ＬＳＩは、低電圧動作時においてもゲート遅延
を低減して高速動作を確保するために、金属を含む低抵
抗導電材料を使ってゲート電極を形成することが要求さ
れる。
【０００６】この種の低抵抗ゲート電極材料として有力
視されているのは、多結晶シリコン膜の上部に高融点金
属膜を積層した複合導電膜（以下、ポリメタルという）
である。ポリメタルは、そのシート抵抗が２Ω／□程度
と低いことから、ゲート電極材料としてのみならず配線
材料として利用することもできる。高融点金属として
は、８００℃以下の低温プロセスでも良好な低抵抗性を
示し、かつエレクトロマイグレーション耐性の高いＷ
（タングステン）、Ｍｏ（モリブデン）、Ｔｉ（チタ
ン）などが使用される。なお、多結晶シリコン膜の上に
直接これらの高融点金属膜を積層すると両者の接着力が
低下したり、高温熱処理プロセスで両者の界面に高抵抗
のシリサイド層が形成されたりする。そこで、実際のポ
リメタルゲートは多結晶シリコン膜と高融点金属膜との
間にＴｉＮ（チタンナイトライド）やＷＮ（タングステ
ンナイトライド）などの金属窒化膜からなる導電性バリ
ア膜を介在させた３層構造で構成される。
【０００７】（２）ゲート長が０. １８μｍ以下の微細
なＭＩＳＦＥＴで回路を構成するＣＭＯＳ−ＬＳＩは、
低電圧動作化に伴ってしきい値電圧（Ｖth）を低く設定
するために、ポリメタルゲートの一部を構成する多結晶
シリコン膜の導電型をｎチャネル型ＭＩＳＦＥＴはｎ
型、ｐチャネル型ＭＩＳＦＥＴはｐ型とする、いわゆる
デュアルゲート(Dual Gate) 構造の採用が進められてい
る。この場合、ｎチャネル型ＭＩＳＦＥＴのゲート電極
は、Ｐ（リン）などのｎ型不純物がドープされたｎ型多
結晶シリコン膜の上に高融点金属膜が積層された構造と
なり、ｐチャネル型ＭＩＳＦＥＴのゲート電極は、ｐ型
不純物であるＢ（ホウ素）がドープされたｐ型多結晶シ
リコン膜の上に高融点金属膜が積層された構造となる。
【０００８】しかし、上記（１）の問題点として、ＭＩ
ＳＦＥＴのゲート長が０. １８μｍ以下になった場合、
多結晶シリコン膜の上部に高融点金属膜を積層した２層
構造、さらにはそれらの間に導電性バリア膜を介在させ
た３層構造のゲート電極は、そのアスペクト比が極めて
大きくなるために、ゲート電極の加工が困難となる点が
挙げられる。
【０００９】また、上記（２）の問題点として、ｐチャ
ネル型ＭＩＳＦＥＴのゲート電極の一部を構成するｐ型
多結晶シリコン膜中のＢ（ホウ素）がゲート酸化膜を通
って基板側に拡散し、ｐチャネル型ＭＩＳＦＥＴのフラ
ットバンド電圧（Ｖfb）を変化させることによって、し
きい値電圧( Ｖth) を変動させてしまう点が挙げられ
る。
【００１０】そこで、これらの問題を回避するために、
ゲート酸化膜の上部に多結晶シリコン膜などの中間層を
介することなく、ＷやＭｏなどの高融点金属膜を直接形
成する、いわゆるメタルゲート電極の開発が進められて
いる。
【００１１】一方、ＭＩＳＦＥＴの高速化、高性能化を
実現するためには、ＭＩＳＦＥＴの微細化に比例してゲ
ート酸化膜を薄膜化する必要があり、例えばゲート長が
０.２５μｍ〜０. ２μｍ程度のＭＩＳＦＥＴの場合
は、５nmよりも薄い膜厚のゲート酸化膜が要求される。
【００１２】しかし、ゲート酸化膜の膜厚を５nmよりも
薄くすると、直接トンネル電流の発生やストレス起因の
ホットキャリアなどによる絶縁耐圧の低下が顕在化す
る。また、このような薄いゲート酸化膜上にＷやＭｏな
どの高融点金属膜を直接形成すると、両者の界面近傍の
ゲート酸化膜にも欠陥が生じて絶縁耐圧が低下する。
【００１３】ゲート酸化膜の欠陥は、主としてＳｉ−Ｏ
結合の酸素欠損に起因する。従って、この欠陥は、酸化
性雰囲気中で基板を熱処理し、酸素欠損箇所に酸素を供
給することによって修復させることが可能である。とこ
ろが、酸化性雰囲気中で基板の熱処理を行うと、ゲート
酸化膜上に堆積されたゲート電極材料である高融点金属
膜も同時に酸化されてしまうために、ゲート絶縁膜の抵
抗が大きくなってしまう。
【００１４】ゲート酸化膜の薄膜化による絶縁耐圧の低
下を回避する対策としては、酸化シリコンよりも誘電率
が大きい酸化タンタルなどの絶縁性金属酸化物をゲート
絶縁膜材料に使用することで、その実効膜厚を大きくす
る選択肢も考えられる。
【００１５】これらの絶縁性金属酸化物は結晶性材料で
あるため、本来の絶縁特性を得るためには、成膜後に酸
素雰囲気中で熱処理を行い、膜中に酸素を供給するプロ
セスが不可欠である。しかし、酸化性雰囲気中で基板を
熱処理すると、ゲート絶縁膜上に堆積されたゲート電極
材料である高融点金属膜も酸化されてしまうために、ゲ
ート絶縁膜の抵抗が大きくなってしまう。
【００１６】本発明の目的は、極薄ゲート絶縁膜上にメ
タルゲート電極を形成したＭＩＳＦＥＴの信頼性および
製造歩留まりを向上させる技術を提供することにある。
【００１７】本発明の他の目的は、酸化シリコンよりも
誘電率が高い金属酸化物を含むゲート絶縁膜上にメタル
ゲート電極を形成したＭＩＳＦＥＴの信頼性および製造
歩留まりを向上させる技術を提供することにある。
【００１８】本発明の他の目的は、二酸化シリコン換算
膜厚が５nm未満の膜厚を有するゲート絶縁膜の形成方法
を提供することにある。
【００１９】本発明の他の目的は、二酸化シリコン換算
膜厚が５nm未満の膜厚を有するゲート絶縁膜の欠陥修復
方法を提供することにある。
【００２０】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００２１】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００２２】本発明の半導体集積回路装置の製造方法
は、シリコン基板の主面上に形成した二酸化シリコン換
算膜厚が５nm未満のゲート酸化膜上にゲート電極となる
べき高融点金属膜を形成した後、水分／水素分圧比が前
記高融点金属を実質的に酸化せず、シリコンを酸化する
ような割合に設定された水分＋水素混合ガス雰囲気中に
おいて前記シリコン基板を熱処理することにより、前記
高融点金属膜の直下の前記ゲート絶縁膜の欠陥を修復す
るものである。
【００２３】上記した発明以外の本願発明の概要を簡単
に項分けして記載すれば、以下の通りである。すなわ
ち、 １．以下の工程からなる半導体集積回路装置の製造方
法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
し、酸化シリコンを主要な成分とする単一絶縁膜または
それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
縁膜を、ウエハの第１の主面上のシリコン表面に形成す
る工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコン
を主要な構成要素とする中間層を介することなく、高融
点金属を主要な成分とするメタル膜を形成した後、前記
メタル膜をパターニングしてメタルゲート電極を形成す
る工程、（ｃ）水分／水素分圧比が前記高融点金属を実
質的に酸化せず、シリコンを酸化するような割合に設定
された水分と水素とを含むガス雰囲気中において、前記
メタルゲート電極が形成された前記第１の主面に対して
熱処理を行なうことによって、前記メタルゲート電極直
下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００２４】２．本発明の半導体集積回路装置の製造方
法は、前記請求項１において、前記高融点金属は、モリ
ブデンまたはタングステンである。
【００２５】３．本発明の半導体集積回路装置の製造方
法は、前記請求項１または２において、前記ゲート絶縁
膜の二酸化シリコン換算膜厚は、４nm未満である。
【００２６】４．本発明の半導体集積回路装置の製造方
法は、前記請求項１または２において、前記ゲート絶縁
膜の二酸化シリコン換算膜厚は、３nm未満である。
【００２７】５．以下の工程からなる半導体集積回路装
置の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
し、窒化シリコンを主要な成分とする単一絶縁膜または
それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
縁膜を、ウエハの第１の主面上のシリコン表面に形成す
る工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコン
を主要な構成要素とする中間層を介することなく、高融
点金属を主要な成分とするメタル膜を形成した後、前記
メタル膜をパターニングしてメタルゲート電極を形成す
る工程、（ｃ）水分／水素分圧比が前記高融点金属を実
質的に酸化せず、シリコンを酸化するような割合に設定
された水分と水素とを含むガス雰囲気中において、前記
メタルゲート電極が形成された前記第１の主面に対して
熱処理を行なうことによって、前記メタルゲート電極直
下の前記ゲート絶縁膜中の欠陥を修復する工程。
【００２８】６．本発明の半導体集積回路装置の製造方
法は、前記請求項５において、前記高融点金属は、モリ
ブデンまたはタングステンである。
【００２９】７．本発明の半導体集積回路装置の製造方
法は、前記請求項５または６において、前記水分と水素
とを含むガスは、さらに窒素またはアンモニアガスを含
む。
【００３０】８．以下の工程からなる半導体集積回路装
置の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
し、二酸化シリコンよりも誘電率が大きい金属酸化物を
主要な成分とする単一絶縁膜またはそれと他の絶縁膜と
を含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第
１の主面上のシリコン表面に形成する工程、（ｂ）前記
ゲート絶縁膜上に、多結晶シリコンを主要な構成要素と
する中間層を介することなく、高融点金属を主要な成分
とするメタル膜を形成した後、前記メタル膜をパターニ
ングしてメタルゲート電極を形成する工程、（ｃ）水分
／水素分圧比が前記高融点金属を実質的に酸化せず、シ
リコンを酸化するような割合に設定された水分と水素と
を含むガス雰囲気中において、前記メタルゲート電極が
形成された前記第１の主面に対して熱処理を行なうこと
によって、前記メタルゲート電極直下の前記ゲート絶縁
膜中の欠陥を修復する工程。
【００３１】９．本発明の半導体集積回路装置の製造方
法は、前記請求項８において、前記金属酸化膜を構成す
る金属は、チタン、ジルコニウム、またはハフニウムで
ある。
【００３２】１０．本発明の半導体集積回路装置の製造
方法は、前記請求項８において、前記金属酸化膜を構成
する金属は、タンタルである。
【００３３】１１．本発明の半導体集積回路装置の製造
方法は、前記請求項８において、前記金属酸化膜を構成
する金属は、アルミニウムである。
【００３４】１２．本発明の半導体集積回路装置の製造
方法は、前記請求項８において、前記金属酸化膜は、Ａ
ＢＯ3 型の広義のペロブスカイト型構造を含む高誘電体
であって、動作温度において常誘電相にあるものであ
る。
【００３５】１３．本発明の半導体集積回路装置の製造
方法は、前記請求項１２において、前記高誘電体は、Ｂ
ＳＴである。
【００３６】１４．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
元平衡曲線がシリコンのそれよりも低水分側にある第１
の高融点金属を主要な成分とする第１の膜を、ウエハの
第１の主面上のシリコン表面に形成する工程、（ｂ）水
分／水素分圧比が前記シリコン表面を実質的に酸化せ
ず、前記第１の高融点金属を酸化するような割合に設定
された水分と水素とを含むガス雰囲気中において、前記
第１の膜が形成された前記第１の主面に対して熱処理を
行ない、前記第１の高融点金属をその酸化物に変換する
ことによって、前記シリコン表面にゲート絶縁膜を形成
する工程、（ｃ）前記（ｂ）工程の前または後に、ゲー
ト電極を形成する工程。
【００３７】１５．本発明の半導体集積回路装置の製造
方法は、前記請求項１４において、前記第１の高融点金
属は、チタン、ジルコニウム、またはハフニウムであ
る。
【００３８】１６．本発明の半導体集積回路装置の製造
方法は、前記請求項１４または１５において、前記
（ｂ）工程における前記水分と水素とを含むガス雰囲気
は、触媒を用いて水分を合成することによって形成され
る。
【００３９】１７．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
元平衡曲線がシリコンのそれよりも低水分側にある第１
の高融点金属の酸化物を主要な成分とするゲート絶縁膜
を、ウエハの第１の主面上のシリコン表面に形成する工
程、（ｂ）水分／水素分圧比が前記シリコン表面を実質
的に酸化せず、前記第１の高融点金属の酸化物を生成す
るような割合に設定された水分と水素とを含むガス雰囲
気中において、前記第１の膜が形成された前記第１の主
面に対して熱処理を行ない、前記第１の高融点金属をそ
の酸化物に変換することによって、前記ゲート絶縁膜中
の欠陥を修復する工程、（ｃ）前記（ｂ）工程の前また
は後に、前記ゲート絶縁膜上にゲート電極を形成する工
程。
【００４０】１８．本発明の半導体集積回路装置の製造
方法は、前記請求項１７において、前記（ａ）工程にお
ける前記ゲート絶縁膜は、前記シリコン表面上に酸化シ
リコン膜を介して形成される。
【００４１】１９．本発明の半導体集積回路装置の製造
方法は、前記請求項１７または１８において、前記第１
の高融点金属は、チタン、ジルコニウム、またはハフニ
ウムである。
【００４２】２０．本発明の半導体集積回路装置の製造
方法は、前記請求項１７、１８または１９において、前
記（ｂ）工程における前記水分と水素とを含むガス雰囲
気は、触媒を用いて水分を合成することによって形成さ
れる。
【００４３】２１．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
元平衡曲線がシリコンのそれよりも高水分側にある第１
の高融点金属を主要な成分とするメタル膜をパターニン
グすることによって、ウエハの第１の主面上のシリコン
表面にゲート電極を形成する工程、（ｂ）前記ゲート電
極が形成された状態で前記第１の主面に対して熱処理を
行なうことによって、前記ゲート電極直下の前記シリコ
ン表面に、二酸化シリコン換算膜厚が５nm未満の膜厚を
有し、酸化シリコンを主要な成分とするゲート絶縁膜を
形成する工程。
【００４４】２２．本発明の半導体集積回路装置の製造
方法は、前記請求項２１において、前記第１の高融点金
属は、モリブデンまたはタングステンである。
【００４５】２３．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）水分および水素を含む雰囲気中における酸化還元
平衡曲線がシリコンのそれよりも低水分側にある第１の
高融点金属を主要な成分とするゲート絶縁膜となるべき
第１の膜を、ウエハの第１の主面上のシリコン表面に形
成する工程、（ｂ）前記第１の膜が形成された状態で、
前記酸化還元平衡曲線がシリコンのそれよりも高水分側
にある第２の高融点金属を主要な成分とするゲート電極
となるべき第２の膜を、前記第１の主面上に形成する工
程、（ｃ）前記第１の膜および前記第２の膜をパターニ
ングすることによって、前記ゲート電極を形成する工
程、（ｄ）前記ゲート電極が形成された状態で前記第１
の主面に対して熱処理を行い、前記ゲート電極直下の前
記第１の膜を酸化処理することによって、ゲート絶縁膜
に変換する工程。
【００４６】２４．本発明の半導体集積回路装置の製造
方法は、前記請求項２３において、前記第２の高融点金
属は、モリブデンまたはタングステンである。
【００４７】２５．本発明の半導体集積回路装置の製造
方法は、前記請求項２３において、前記第１の高融点金
属は、チタン、ジルコニウムまたはハフニウムである。
【００４８】２６．以下の構成からなる半導体集積回路
装置； （ａ）第１の主面にシリコン表面を有する半導体集積回
路基板、（ｂ）前記シリコン表面に設けられた酸化ジル
コニウム、酸化ハフニウムまたはこれらと酸化チタンの
うちの２種以上の酸化物を含む二元または多元酸化物を
主要な成分とするゲート絶縁膜、（ｃ）前記ゲート絶縁
膜上に設けられたゲート電極。
【００４９】２７．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
し、酸化シリコンを主要な成分とする単一絶縁膜または
それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
縁膜を、ウエハの第１の主面上のシリコン表面に形成す
る工程、（ｂ）前記ゲート絶縁膜上に導電性バリア膜を
形成する工程、（ｃ）前記バリア膜上に、多結晶シリコ
ンを主要な構成要素とする中間層を介することなく、第
１の高融点金属を主要な成分とするメタル膜を形成する
工程、（ｄ）前記バリア膜および前記メタル膜をパター
ニングすることによって、ゲート電極を形成する工程、
（ｅ）水分／水素分圧比が前記高融点金属を実質的に酸
化せず、シリコンを酸化するような割合に設定された水
分と水素とを含むガス雰囲気中において、前記ゲート電
極が形成された前記第１の主面に対して熱処理を行なう
ことによって、前記ゲート電極直下の前記ゲート絶縁膜
中の欠陥を修復する工程。
【００５０】２８．本発明の半導体集積回路装置の製造
方法は、前記請求項２７において、前記第１の高融点金
属は、タングステンである。
【００５１】２９．本発明の半導体集積回路装置の製造
方法は、前記請求項２７または２８において、前記導電
性バリア膜は、窒化チタンを主要な成分として含む。
【００５２】３０．本発明の半導体集積回路装置の製造
方法は、前記請求項２７、２８または２９において、前
記水分と水素とを含むガスは、さらに窒素またはアンモ
ニアガスを含む。
【００５３】３１．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）シリコン基板の主面上に二酸化シリコン換算膜厚
が５nm未満の膜厚を有するゲート絶縁膜を形成する工
程、（ｂ）前記ゲート絶縁膜上に高融点金属を主要な成
分とするメタル膜を形成した後、水分／水素分圧比が前
記高融点金属を実質的に酸化せず、シリコンを酸化する
ような割合に設定された水分と水素とを含むガス雰囲気
中において、前記メタル膜が形成された前記シリコン基
板の主面を熱処理することによって、前記メタル膜直下
の前記ゲート絶縁膜中の欠陥を修復する工程、（ｃ）前
記メタル膜をパターニングしてメタルゲート電極を形成
する工程。
【００５４】３２．本発明の半導体集積回路装置の製造
方法は、前記３１項において、前記ゲート絶縁膜は、酸
化シリコンを主要な成分とする。
【００５５】３３．本発明の半導体集積回路装置の製造
方法は、前記３２項において、前記ゲート絶縁膜は、触
媒を用いて合成された水分と酸素とを含むガス雰囲気中
で前記シリコン基板の主面を熱酸化することによって形
成する。
【００５６】３４．本発明の半導体集積回路装置の製造
方法は、前記３１項において、前記ゲート絶縁膜は、酸
窒化シリコンを主要な成分とする。
【００５７】３５．本発明の半導体集積回路装置の製造
方法は、前記３４項において、前記ゲート絶縁膜は、前
記基板の表面に酸化シリコン膜を形成した後、前記基板
を含窒素ガス雰囲気中で熱処理することによって形成す
る。
【００５８】３６．本発明の半導体集積回路装置の製造
方法は、前記３１項において、前記ゲート絶縁膜は、窒
化シリコンを主要な成分とする。
【００５９】３７．本発明の半導体集積回路装置の製造
方法は、前記３６項において、前記ゲート絶縁膜は、前
記基板上にＣＶＤ法で窒化シリコン膜を堆積することに
よって形成する。
【００６０】３８．本発明の半導体集積回路装置の製造
方法は、前記３１〜３７項のいずれか一項において、前
記高融点金属は、モリブデンまたはタングステンであ
る。
【００６１】３９．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）シリコン基板の主面上に二酸化シリコン換算膜厚
が５nm未満の膜厚を有するゲート絶縁膜を形成する工
程、（ｂ）前記ゲート絶縁膜上に高融点金属の窒化物か
らなる導電性バリア膜を介して高融点金属を主要な成分
とするメタル膜を形成した後、水分／水素分圧比が前記
高融点金属を実質的に酸化せず、シリコンを酸化するよ
うな割合に設定された水分と水素とを含むガス雰囲気中
において、前記メタル膜および前記導電性バリア膜が形
成された前記シリコン基板の主面を熱処理することによ
って、前記導電性バリア膜直下の前記ゲート絶縁膜中の
欠陥を修復する工程、（ｃ）前記メタル膜および前記導
電性バリア膜をパターニングしてメタルゲート電極を形
成する工程。
【００６２】４０．本発明の半導体集積回路装置の製造
方法は、前記３９項において、前記導電性バリア膜を構
成する前記高融点金属は、モリブデンまたはタングステ
ンである。
【００６３】４１．本発明の半導体集積回路装置の製造
方法は、前記３９項において、前記導電性バリア膜を構
成する前記高融点金属は、チタンである。
【００６４】４２．本発明の半導体集積回路装置の製造
方法は、前記４１項において、前記水分と水素とを含む
ガス雰囲気の水分濃度は、１％以下である。
【００６５】４３．本発明の半導体集積回路装置の製造
方法は、前記４１項において、前記水分と水素とを含む
ガス雰囲気に、さらに窒素またはアンモニアを添加す
る。
【００６６】４４．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）シリコン基板の主面上に二酸化シリコン換算膜厚
が５nm未満の膜厚を有し、かつ二酸化シリコンよりも誘
電率が大きい金属酸化物からなるゲート絶縁膜を形成す
る工程、（ｂ）前記ゲート絶縁膜上に高融点金属を主要
な成分とするメタル膜を形成した後、水分／水素分圧比
が前記高融点金属を実質的に酸化せず、シリコンを酸化
するような割合に設定された水分と水素とを含むガス雰
囲気中において、前記金属酸化物が形成された前記シリ
コン基板の主面を熱処理することによって、前記メタル
膜直下の前記ゲート絶縁膜中の欠陥を修復する工程、
（ｃ）前記ゲート絶縁膜中の欠陥を修復する工程の前ま
たは後に、前記メタル膜をパターニングしてメタルゲー
ト電極を形成する工程。
【００６７】４５．本発明の半導体集積回路装置の製造
方法は、前記４４項において、前記高融点金属は、モリ
ブデンまたはタングステンである。
【００６８】４６．本発明の半導体集積回路装置の製造
方法は、前記４４または４５項において、前記金属酸化
物は、酸化チタン、酸化ジルコニウム、酸化ハフニウ
ム、酸化タンタル、酸化アルミニウムまたはＢＳＴであ
る。
【００６９】４７．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）シリコン基板の主面上に第１高融点金属膜を形成
する工程、（ｂ）前記第１高融点金属膜上に第２高融点
金属を主要な成分とするメタル膜を形成した後、水分／
水素分圧比が前記第２高融点金属を実質的に酸化せず、
前記第１高融点金属を酸化するような割合に設定された
水分と水素とを含むガス雰囲気中において熱処理を行な
い、前記第１高融点金属をその酸化物に変換することに
よって、前記シリコン基板の表面に二酸化シリコン換算
膜厚が５nm未満の膜厚を有するゲート絶縁膜を形成する
工程、（ｃ）前記熱処理工程の前または後に、前記メタ
ル膜をパターニングしてメタルゲート電極を形成する工
程。
【００７０】４８．本発明の半導体集積回路装置の製造
方法は、前記４７項において、前記高融点金属は、モリ
ブデンまたはタングステンである。
【００７１】４９．本発明の半導体集積回路装置の製造
方法は、前記４７または４８項において、前記第１高融
点金属は、チタン、ジルコニウム、ハフニウムまたはタ
ンタルである。
【００７２】５０．以下の工程からなる半導体集積回路
装置の製造方法； （ａ）シリコン基板の主面上に高融点金属膜を形成した
後、水分／水素分圧比が前記高融点金属膜を実質的に酸
化しないような割合に設定された水分と水素とを含むガ
ス雰囲気中において熱処理を行ない、前記基板と前記高
融点金属膜との界面に二酸化シリコン換算膜厚が５nm未
満の膜厚を有する酸化シリコンからなるゲート絶縁膜を
形成する工程、（ｂ）前記熱処理工程の前または後に、
前記高融点金属膜をパターニングしてメタルゲート電極
を形成する工程。
【００７３】５１．本発明の半導体集積回路装置の製造
方法は、前記５０項において、前記高融点金属は、モリ
ブデンまたはタングステンである。
【００７４】５２．本発明の半導体集積回路装置の製造
方法は、前記３１〜５１項のいずれか一項において、前
記ゲート絶縁膜の二酸化シリコン換算膜厚は、４nm未満
である。
【００７５】５３．本発明の半導体集積回路装置の製造
方法は、前記３１〜５２項のいずれか一項において、前
記ゲート絶縁膜の二酸化シリコン換算膜厚は、３nm未満
である。
【００７６】５４．本発明の半導体集積回路装置の製造
方法は、前記３１〜５３項のいずれか一項において、前
記ゲート絶縁膜の二酸化シリコン換算膜厚は、１. ５nm
〜２nmである。
【００７７】５５．本発明の半導体集積回路装置の製造
方法は、前記３１〜５４項のいずれか一項において、前
記メタルゲート電極のゲート長は、０. ２５μｍ以下で
ある。
【００７８】５６．本発明の半導体集積回路装置の製造
方法は、前記３１〜５５項のいずれか一項において、前
記メタルゲート電極のゲート長は、０. １８μｍ以下で
ある。
【００７９】５７．本発明の半導体集積回路装置の製造
方法は、前記３１〜５６項のいずれか一項において、前
記メタルゲート電極のゲート長は、０. １μｍ以下であ
る。
【００８０】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。ま
た、以下の実施の形態では、特に必要なとき以外は同一
または同様な部分の説明を原則として繰り返さない。
【００８１】さらに、以下の実施の形態では、便宜上そ
の必要があるときは、複数のセクションまたは実施の形
態に分割して説明するが、特に明示した場合を除き、そ
れらは互いに無関係なものではなく、一方は他方の一部
または全部の変形例、詳細、補足説明などの関係にあ
る。また、以下の実施の形態において、要素の数等（個
数、数値、量、範囲などを含む）に言及する場合、特に
明示したときおよび原理的に明らかに特定の数に限定さ
れるときを除き、その特定の数に限定されるものではな
く、特定の数以上でも以下でもよい。さらに、以下の実
施の形態において、その構成要素（要素ステップ等を含
む）は、特に明示した場合および原理的に明らかに必須
であると考えられる場合を除き、必ずしも必須のもので
はないことは言うまでもない。
【００８２】同様に、以下の実施の形態において、構成
要素などの形状、位置関係などに言及するときは、特に
明示した場合および原理的に明らかにそうでないと考え
られる場合を除き、実質的にその形状などに近似または
類似するものなどを含むものとする。このことは、上記
数値および範囲についても同様である。
【００８３】また、本願で半導体集積回路装置（あるい
は電子装置、電子回路装置など）というときは、シリコ
ンウエハ上に作られるものだけでなく、特にそうでない
旨明示された場合を除き、ＳＯＩ(Silicon On Insulato
r)基板、ＴＦＴ液晶などの他の基板上に作られるものも
含むものとする。
【００８４】（実施の形態１）本実施形態は、ｎチャネ
ル型ＭＩＳＦＥＴとｐチャネル型ＭＩＳＦＥＴとで集積
回路を構成するＣＭＯＳ−ロジックＬＳＩの製造に適用
したものである。
【００８５】まず、図１に示すように、比抵抗が１０Ω
cm程度の単結晶シリコン基板（以下、基板あるいはウエ
ハという）１を８５０℃程度で熱処理してその主面に膜
厚１０nm程度の薄い酸化シリコン膜２を形成し、続いて
酸化シリコン膜２の上部にＣＶＤ(Chemical Vapor Depo
sition) 法で膜厚１２０nm程度の窒化シリコン膜３を堆
積した後、フォトレジスト膜（図示しない）をマスクに
したドライエッチングで素子分離領域の窒化シリコン膜
３を除去する。
【００８６】上記酸化シリコン膜２は、後の工程で素子
分離溝の内部に埋め込まれる酸化シリコン膜を熱処理す
るときに基板１に加わるストレスを緩和したり、イオン
注入による基板１表面のダメージを緩和したりする目的
で形成する。また、窒化シリコン膜３は、その下部（活
性領域）の基板１表面の酸化を防止する保護膜および素
子分離溝内に埋め込まれる酸化シリコン膜の表面を研磨
する際のストッパとして使用する。
【００８７】次に、図２に示すように、窒化シリコン膜
３をマスクにしたドライエッチングで素子分離領域の基
板１に深さ３５０nm程度の素子分離溝４を形成した後、
上記のエッチングで素子分離溝４の内壁に生じたダメー
ジ層を除去するために基板１を約１０００℃で熱処理
し、素子分離溝４の内壁に膜厚１０nm程度の薄い酸化シ
リコン膜５を形成する。
【００８８】次に、図３に示すように、上記素子分離溝
４の内部に酸化シリコン膜６を埋め込んだ後、その表面
を平坦化する。酸化シリコン膜６の埋め込みおよび平坦
化を行うには、まず基板１上にＣＶＤ法で膜厚６００nm
程度の酸化シリコン膜６を堆積した後、酸化シリコン膜
６の膜質を改善するために基板１を約１０００℃で熱処
理する。次に、窒化シリコン膜３をストッパに用いた化
学機械研磨(ChemicalMechanical Polishing; ＣＭＰ)
法で酸化シリコン膜６を研磨し、素子分離溝４の内部の
みに酸化シリコン膜６を残す。
【００８９】次に、基板１の活性領域上に残った窒化シ
リコン膜３を熱リン酸を用いたウェットエッチングで除
去した後、図４に示すように、基板１の一部にＢ（ホウ
素）をイオン注入してｐ型ウエル７を形成し、他の一部
にＰ（リン）をイオン注入してｎ型ウエル８を形成す
る。
【００９０】次に、ｐ型ウエル７およびｎ型ウエル８の
それぞれの表面近傍にＭＩＳＦＥＴのしきい値電圧（Ｖ
th）を調整するための不純物（ＢまたはＰ）をイオン注
入した後、図５に示すように、ｐ型ウエル７およびｎ型
ウエル８のそれぞれの表面の酸化シリコン膜２をＨＦ
（フッ酸）系の洗浄液で除去することによって、活性領
域の基板１（ｐ型ウエル７およびｎ型ウエル８）の表面
を露出させる。
【００９１】次に、上記ｐ型ウエル７およびｎ型ウエル
８のそれぞれの表面に、以下のような方法でゲート絶縁
膜を形成する。
【００９２】一般に、ＭＩＳデバイスの高速化、高性能
化を実現するためには、ＭＩＳＦＥＴを微細化するにつ
れてゲート絶縁膜を薄膜化する必要があり、例えばゲー
ト長が０. ２５μｍ〜０. ２μｍ程度のロジックデバイ
ス用ＭＩＳＦＥＴの場合は、膜厚５nm未満のゲート絶縁
膜が要求される。また、ＭＩＳデバイスの種類にもよる
が、ゲート長が０. １８μm 〜０. １４μｍ程度の場合
は４nm未満、さらにゲート長が０. １３μｍ〜０. １μ
ｍ程度の場合は３nm未満のゲート絶縁膜が要求される。
【００９３】周知のように、単結晶シリコン基板の表面
を高温で酸化してゲート絶縁膜（ゲート酸化膜）を形成
する方法として、酸素雰囲気中で水素を燃焼させて水分
を生成し、この水分を酸素と共に基板表面に供給して酸
化膜を形成するウエット酸化（パイロジェニック酸化）
法がある。しかし、この燃焼方式を利用した酸化膜形成
方法では、膜厚が５nm未満で、かつ高品質の極薄ゲート
絶縁膜を再現性よく形成することが難しい。
【００９４】すなわち、燃焼方式を利用した上記の酸化
膜形成方法は、酸化種である水＋酸素混合ガスの水分濃
度が１８〜４０％程度の高濃度範囲内でしか制御できな
い。そのため、このような水分濃度の水＋酸素混合ガス
雰囲気中で熱処理を行うと、水分に起因するＯＨ基や水
素が酸化膜中に多量に取り込まれ、シリコン基板との界
面にＳｉ−Ｈ結合やＳｉ−ＯＨ結合などの構造欠陥が生
じ易い。そして、この構造欠陥はホットキャリア注入な
どの電圧ストレスの印加により切断されて電荷トラップ
を形成し、しきい値電圧の変動や絶縁耐圧の低下といっ
た電気特性の劣化を引き起こす。
【００９５】また、薄い熱酸化膜を均一な膜厚で再現性
よく形成するためには、比較的厚い酸化膜を形成すると
きに比べて膜の成長速度を下げ、より安定な酸化条件で
成膜を行う必要がある。ところが、上記の燃焼方式の場
合は水分濃度が高いために膜の成長速度が速く、極めて
短時間に膜が形成されてしまうので、膜厚が５nm未満の
極薄酸化膜を安定に形成することができない。
【００９６】さらに、清浄なゲート絶縁膜を形成するた
めには、シリコン基板の表面に形成される低品質の酸化
膜をあらかじめウエット洗浄で除去する必要があるが、
このウエット洗浄を行ってから基板（ウエハ）を酸化す
るまでの間には、その表面に薄い自然酸化膜(native ox
ide)が不可避的に形成される。さらに酸化工程では、本
来の酸化が行われる前に酸化種中の酸素との接触によっ
て基板の表面に不所望な初期酸化膜が形成される。特
に、前記の燃焼方式の場合は、水素が爆発する危険を回
避するためにあらかじめ酸素を十分に流してから水素を
燃焼させるので、基板の表面が酸素に曝される時間が長
くなり、初期酸化膜が厚く形成されてしまう。
【００９７】このように、実際のゲート酸化膜は、本来
の熱酸化によって形成される酸化膜の他に自然酸化膜と
初期酸化膜とを含んだ構成になっているが、これらの自
然酸化膜や初期酸化膜は、目的とする本来の酸化膜に比
べて低品質である。従って、高品質のゲート絶縁膜を得
るためには、酸化膜中に占めるこれら低品質の酸化膜の
割合をできるだけ低くしなければならないが、燃焼方式
によって薄い酸化膜を形成した場合には、これら低品質
の絶縁膜の割合がむしろ増加してしまう。
【００９８】例えば燃焼方式によって膜厚が９nmの酸化
膜を形成したときに、この酸化膜中の自然酸化膜と初期
酸化膜の膜厚がそれぞれ０. ７nm、０. ８nmであったと
すると、本来の酸化膜の膜厚は、９−（０. ７＋０.
８）＝７. ５nmとなるので、この酸化膜中に占める本来
の酸化膜の割合は約８３. ３％になる。ところが、この
燃焼方法を用いて膜厚が４nmの酸化膜を形成した場合、
自然酸化膜と初期酸化膜の膜厚はそれぞれ０. ７nm、
０. ８nmと変わらないので、本来の酸化膜の膜厚は、４
−（０. ７＋０. ８）＝２. ５nmとなり、その割合は６
２. ５％に低下してしまう。すなわち、従来の燃焼方式
（パイロジェニック酸化方式）によって極薄酸化シリコ
ン膜を形成しようとすると、膜厚の均一性や再現性が確
保できなくなるのみならず、膜の品質も低下する。
【００９９】そこで本実施形態では、以下に説明する方
法によって高品質な極薄ゲート絶縁膜を形成する。ただ
し、ゲート絶縁膜の形成は、この方法に限定されるもの
ではなく、後述する水分＋水素混合ガスを使って形成す
ることもできる。
【０１００】図６は、ゲート絶縁膜の形成に使用する枚
葉式の成膜装置１００を示す概略図である。図示のよう
に、この成膜装置１００は、ゲート絶縁膜の形成に先だ
って基板（ウエハ）１の表面の酸化膜をウェット洗浄方
式で除去する洗浄装置１０１を備えている。このような
洗浄−酸化一貫処理システムを採用することにより、洗
浄装置１０１内で洗浄処理に付されたウエハ１を大気に
接触させることなく、かつ短時間で成膜装置１００へ搬
送できるので、不要な酸化シリコン膜２を除去してから
ゲート絶縁膜を形成するまでの間にウエハ１の表面に不
所望な自然酸化膜が形成されるのを極力抑制することが
できる。
【０１０１】洗浄装置１０１のローダ１０２にロードさ
れたウエハ１は、まず洗浄室１０３に搬送され、例えば
ＮＨ4 ＯＨ＋Ｈ2 Ｏ2 ＋Ｈ2 Ｏなどの洗浄液による洗浄
処理に付された後、フッ酸洗浄室１０４に搬送され、希
フッ酸（ＨＦ＋Ｈ2 Ｏ) による洗浄処理に付されて表面
の酸化シリコン膜２が除去される。その後、ウエハ１は
乾燥室１０５に搬送されて乾燥処理に付され、表面の水
分が除去される。ウエハ１の表面に残留した水分は、ゲ
ート絶縁膜中やゲート絶縁膜／シリコン基板界面にＳｉ
−Ｈ、Ｓｉ−ＯＨなどの構造欠陥を引き起こして電荷ト
ラップを形成する原因となるので、十分に除去しておく
必要がある。
【０１０２】乾燥処理の終わったウエハ１は、直ちに成
膜装置１００のバッファ１０６に搬送される。この成膜
装置１００は、例えば酸化膜形成室１０７、酸窒化膜形
成室１０８、熱処理室１０９、ローダ／アンローダ１１
０、メタル膜形成室１１１などを備えたマルチチャンバ
方式で構成されており、装置中央の搬送系１１２は、ウ
エハ１を上記各処理室に（から）搬入（搬出）するため
のロボットハンド１１３を備えている。搬送系１１２の
内部は、大気の混入によってウエハ１の表面に自然酸化
膜が形成されるのを極力抑制するために、窒素などの不
活性ガス雰囲気に保たれる。また、搬送系１１２の内部
は、ウエハ１の表面に水分が付着するのを極力抑制する
ために、ppb レベルの超低水分雰囲気に保たれる。成膜
装置１００に搬入されたウエハ１は、ロボットハンド１
１３を介してまず酸化膜形成室１０７に１枚あるいは２
枚単位で搬送される。
【０１０３】図７（ａ）は、酸化膜形成室１０７の具体
的な構成の一例を示す概略平面図、図７（ｂ）は、図７
（ａ）のＢ−Ｂ’線に沿った断面図である。
【０１０４】この酸化膜形成室１０７は、多重壁石英管
で構成されたチャンバ１２０を備えており、その上部お
よび下部にはウエハ１を加熱するランプ１３０が設置さ
れている。チャンバ１２０の内部には、このランプ１３
０から供給される熱をウエハ１の全面に均等に分散させ
る円盤状の均熱リング１２２が設置され、その上部にウ
エハ１を水平に保持するサセプタ１２３が載置されてい
る。均熱リング１２２は、石英あるいはＳｉＣ（シリコ
ンカーバイド）などの耐熱材料で構成され、チャンバ１
２０の壁面から延びる支持アーム１２４によって支持さ
れている。均熱リング１２２の近傍には、サセプタ１２
３に保持されたウエハ１の温度を測定する熱電対１２５
が設置されている。
【０１０５】チャンバ１２０の壁面の一部には、チャン
バ１２０内に水、酸素およびパージガスを導入するため
のガス導入管１２６の一端が接続されている。このガス
導入管１２６の他端は、後述する触媒方式の水分生成装
置に接続されている。ガス導入管１２６の近傍には、多
数の貫通孔１２７を備えた隔壁１２８が設けられてお
り、チャンバ１２０内に導入されたガスは、この隔壁１
２８の貫通孔１２７を通過してチャンバ１２０内に均等
に行き渡る。チャンバ１２０の壁面の他の一部には、チ
ャンバ１２０内に導入された上記ガスを排出するための
排気管１２９の一端が接続されている。
【０１０６】図８は、上記酸化膜形成室１０７のチャン
バ１２０に接続された触媒方式の水分＋酸素混合ガス生
成装置１４０を示す概略図である。このガス生成装置１
４０は、耐熱耐食性合金（例えば商品名「ハステロイ(H
astelloy) 」として知られるＮｉ合金など）で構成され
た反応器１４１を備えており、その内部にはＰｔ（プラ
チナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）
などの触媒金属からなるコイル１４２およびこのコイル
（または曲面対向板）１４２を加熱するヒータ１４３が
設置されている。
【０１０７】上記反応器１４１には、水素および酸素か
らなるプロセスガスと、窒素あるいはＡｒ（アルゴン）
などの不活性ガスからなるパージガスとがガス貯留槽１
４４ａ、１４４ｂ、１４４ｃから配管１４５を通じて導
入される。配管１４５の途中には、ガスの量を調節する
マスフローコントローラ１４６ａ、１４６ｂ、１４６ｃ
と、ガスの流路を開閉する開閉バルブ１４７ａ、１４７
ｂ、１４７ｃとが設置され、反応器１４１内に導入され
るガスの量および成分比がこれらによって精密に制御さ
れる。
【０１０８】反応器１４１内に導入されたプロセスガス
（水素および酸素）は、３５０〜４５０℃程度に加熱さ
れたコイル（または曲面対向板）１４２に接触して励起
され、水素分子からは水素ラジカルが生成し（Ｈ2 →２
Ｈ* ）、酸素分子からは酸素ラジカルが生成する（Ｏ2
→２Ｏ* ）。これら２種のラジカルは化学的に極めて活
性であるために、速やかに反応して水分を生成する（２
Ｈ* ＋Ｏ* →Ｈ2 Ｏ）。この水分は、接続部１４８内で
酸素と混合されて低濃度に希釈され、前記ガス導入管１
２６を通って酸化膜形成室１０７のチャンバ１２０に導
入される。
【０１０９】上記のような触媒方式の水分＋酸素混合ガ
ス生成装置１４０は、水分の生成に関与する水素と酸素
の量を高精度に制御できるので、酸素と共に酸化膜形成
室１０７のチャンバ１２０に導入される水分濃度をppt
以下の極超低濃度から数１０％程度の高濃度まで広範囲
に、かつ高精度に制御することができる。また、反応器
１４１にプロセスガスを導入すると瞬時に水分が生成す
るので、所望する水分濃度がリアルタイムで得られる。
従って、反応器１４１内に水素と酸素を同時に導入する
ことができ、燃焼方式を採用する従来の水分生成システ
ムのように、水素の導入に先立って酸素を導入する必要
はない。なお、反応器１４１内の触媒金属は、水素や酸
素をラジカル化できるものであれば前述した金属以外の
材料を使用してもよい。また、触媒金属はコイル状に加
工して使用する他、例えば中空の管あるいは細かい繊維
フィルタなどに加工してその内部にプロセスガスを通し
てもよい。
【０１１０】上記成膜装置１００を使ってゲート絶縁膜
を形成するには、まず酸化膜形成室１０７のチャンバ１
２０を開放し、その内部にパージガス（窒素またはＡ
ｒ）を導入しながらウエハ１をサセプタ１２３の上にロ
ードする。その後、チャンバ１２０を閉鎖し、引き続き
パージガスを導入してチャンバ１２０内のガス交換を十
分に行う。サセプタ１２３は、ウエハ１が速やかに加熱
されるよう、あらかじめランプ１３０で加熱しておく。
ウエハ１の加熱温度は、８００〜９００℃の範囲内、好
ましくは８５０℃程度とする。ウエハ１の温度が８００
℃以下ではゲート絶縁膜の品質が低下し、９００℃以上
ではウエハ１の表面が荒れ易くなる。
【０１１１】次に、水分＋酸素混合ガス生成装置１４０
の反応器１４１に酸素と水素とを導入し、生成した水分
を酸素と共にチャンバ１２０に導入してウエハ１の表面
を数分間酸化することによって、ウエハ１の表面に酸化
シリコンからなるゲート絶縁膜９Ａを形成する（図
９）。
【０１１２】成膜装置１００の反応器１４１に酸素と水
素とを導入する際は、水素を酸素より先に導入しないよ
うにする。水素を酸素より先に導入すると、未反応の水
素が高温のチャンバ１２０に流入するため危険である。
他方、酸素を水素より先に導入すると、この酸素がチャ
ンバ１２０に流入し、待機中のウエハ１の表面に低品質
の酸化膜（初期酸化膜）を形成する。従って、水素は酸
素と同時に導入するか、あるいは作業の安全性を考慮し
て酸素よりも僅かに遅いタイミング（〜５秒以内）で導
入する。このようにすると、ウエハ１の表面に不所望に
形成される初期酸化膜の膜厚を最小限に抑制することが
できる。
【０１１３】図１０は、酸化膜成長速度に対する水分濃
度の依存性を示すグラフであり、横軸は酸化時間、縦軸
は酸化膜厚を示している。図示のように、酸化膜成長速
度は、水分濃度が０（ドライ酸化）のときに最も遅く、
水分濃度が高くなるにつれて速くなる。従って、膜厚が
５nm未満の極薄ゲート絶縁膜９Ａを再現性よく、かつ均
一な膜厚で形成するためには、水分濃度を低くして酸化
膜成長速度を遅らせ、安定な酸化条件で成膜を行うこと
が有効である。
【０１１４】酸化膜形成室１０７のチャンバ１２０に導
入する水分の好ましい濃度は、ドライ酸化（水分濃度＝
０）で形成したときよりも優れた初期耐圧が得られる濃
度を下限とし、従来の燃焼方式を採用した場合の上限で
ある４０％程度までの範囲内とする。特に、膜厚が５nm
未満の極薄ゲート絶縁膜９Ａを均一な膜厚で再現性よ
く、しかも高品質で形成するためには、水分の濃度を
０. ５％〜５％の範囲内とするのが好ましい。
【０１１５】ここで、水分＋酸素混合ガスの「水分濃
度」とは、チャンバ１２０に導入する水分＋酸素混合ガ
スに含まれる水分の割合を百分率で示した値である。従
って、例えば図１１に示すように、チャンバ１２０に導
入する酸素の流量がＦO 、水分の流量がＦW であると
き、この水分＋酸素混合ガスの水分濃度Ｃは、Ｃ＝｛Ｆ
W／（ＦW ＋ＦO ）｝×１００（％）である。なお、チ
ャンバ１２０に導入する水分＋酸素混合ガスは、常圧で
ある場合の他、減圧または高圧とする場合もある。さら
に、窒素やＡｒなどのパージガスを含む場合もある。
【０１１６】一方、後述する水分＋水素混合ガスの「水
分濃度」とは、水分＋水素混合ガスに含まれる水分の対
水素分圧比を百分率で示した値と定義される。すなわ
ち、水分＋水素混合ガスに含まれる水素の分圧をＰH 、
水分の分圧をＰW としたとき、この水分＋水素混合ガス
の水分濃度は、（ＰW ／ＰH ）×１００（％）である。
従って例えば水素の分圧を９９、水分の分圧を１とした
とき、この水分＋水素混合ガスの水分濃度は、［（１／
９９）×１００］≒１．０１％である。
【０１１７】本実施形態では、ウエハ１の加熱温度を８
５０℃、水分＋酸素混合ガスの水分濃度を０. ８％に設
定してウエハ１の主面を酸化することにより、ｐ型ウエ
ル７およびｎ型ウエル８のそれぞれの表面にゲート絶縁
膜９Ａを形成する。ゲート絶縁膜９Ａの膜厚は、次の工
程でその上部に形成するゲート電極のゲート長が０.２
５μｍ〜０. ２μｍの場合は５nm未満、０. １８μｍ〜
０. １４μｍの場合は４nm未満、０. １３μｍ〜０. １
μｍの場合は３nm未満とする。なお、ここでいうゲート
絶縁膜９Ａの膜厚とは、二酸化シリコン換算膜厚であ
り、実際の膜厚と一致しない場合もある。
【０１１８】その後、酸化シリコンからなるゲート絶縁
膜９Ａを次のような方法によって酸窒化シリコン(Oxyni
tride)膜に変換してもよい。すなわち、上記ゲート絶縁
膜９Ａが形成されたウエハ１を前記図６に示す成膜装置
１００の酸窒化膜形成室１０８に搬送し、ＮＯ（酸化窒
素）あるいはＮ2 Ｏ（亜酸化窒素）などの含窒素ガス雰
囲気中で熱処理を行うことによって、酸化シリコン膜中
に窒素を偏析させる。
【０１１９】上記の酸窒化処理は必須の工程ではない
が、ゲート絶縁膜９Ａの膜厚が５nm未満になるとシリコ
ン基板との熱膨張係数差に起因して両者の界面に生じる
ストレスが顕在化し、ホットキャリアの発生を誘発する
ようになる。酸窒化シリコン膜はこのストレスを緩和す
るので、上記の酸窒化処理を行うと極薄ゲート絶縁膜９
Ａの信頼性、絶縁耐圧がさらに向上する。酸窒化シリコ
ン膜からなるゲート絶縁膜９Ａは、窒素またはアンモニ
アを添加した水分＋酸素混合ガス中でウエハ１を熱処理
することによって形成することもできる。
【０１２０】次に、ゲート絶縁膜９Ａが形成されたウエ
ハ１を成膜装置１００のメタル膜形成室１１１に搬送
し、図１２に示すように、ゲート絶縁膜９Ａの上部にゲ
ート電極となるべきＷ（タングステン）膜１１Ａを堆積
する。Ｗ膜１１Ａはスパッタリング法またはＣＶＤ法で
堆積し、その膜厚は５０nm程度とする。また、Ｗ膜１１
Ａに代わるゲート電極材料として、Ｍｏ膜を使用するこ
ともできる。ＭｏはＷよりもさらに電気抵抗が低い利点
がある。
【０１２１】酸化シリコン（または酸窒化シリコン）か
らなる上記ゲート絶縁膜９Ａの膜中には、その成膜時に
主としてＳｉ−Ｏ結合の欠損に起因する欠陥が発生す
る。また、ゲート絶縁膜９Ａの上部に多結晶シリコン膜
のような中間層を介することなくＷ膜１１Ａを直接堆積
した場合は、成膜時にＷ膜１１Ａの膜中に発生したスト
レスがその直下のゲート絶縁膜９Ａに加わるために、両
者の界面近傍のゲート絶縁膜９Ａ中に欠陥が発生する。
さらに、スパッタリング法によってゲート絶縁膜９Ａの
上部にＷ膜１１Ａを堆積した場合は、ゲート絶縁膜９Ａ
の表面がスパッタされてダメージが発生したり、Ｗイオ
ンが基板１に侵入してゲート絶縁膜９Ａの膜厚を目減り
させたりする。他方、Ｗ膜１１ＡをＣＶＤ法で堆積した
場合は、反応ガス（ＷＦ6 ）中のフッ素によってゲート
絶縁膜９Ａの表面がエッチングされ、実際の膜厚が所望
する膜厚よりも薄くなってしまう。従って、いずれの方
法でＷ膜１１Ａを形成する場合でも、その直下のゲート
絶縁膜９Ａに欠陥が発生することは避けられない。特
に、膜厚が５nm未満の極薄ゲート絶縁膜９Ａは、上記の
ような欠陥が膜中にわずかに存在しただけでも絶縁耐圧
やＴＤＤＢ（Time-dependent dielectric breakdown;経
時絶縁破壊) 耐性が劣化し、膜の品質および信頼性が低
下する。
【０１２２】そこで、次に酸化性雰囲気中でウエハ１を
熱処理し、ゲート絶縁膜９Ａに生じた上記の欠陥を修復
する。すなわち、Ｗ膜１１Ａを通じてその直下のゲート
絶縁膜９Ａに酸素を供給し、ゲート絶縁膜９Ａを構成す
る酸化シリコン膜に存在するＳｉ−Ｏ結合の欠損箇所に
酸素を導入して欠損箇所を補修する。
【０１２３】しかし、ゲート絶縁膜９Ａの欠陥修復を通
常の酸化性雰囲気、例えばドライ酸素雰囲気中で行う
と、ゲート絶縁膜９Ａを覆っているＷ膜１１Ａも同時に
酸化されてしまうのでゲート電極の抵抗が大きくなって
しまう。従って、ゲート絶縁膜９Ａの欠陥修復は、ゲー
ト電極材料であるＷを実質的に酸化することなしにＳｉ
のみを選択的に酸化することのできる方法で行わなけれ
ばならない。
【０１２４】図１３は、水分＋水素混合ガスを使った酸
化還元反応の平衡蒸気圧比（ＰH2O／ＰH2）の温度依存
性を示すグラフであり、図中の曲線（ａ）〜（ｅ）は、
それぞれＷ、Ｍｏ（モリブデン）、Ｔａ（タンタル）、
Ｓｉ、Ｔｉ（チタン）の平衡蒸気圧比を示している。
【０１２５】図示のように、水分／水素分圧比を曲線
（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定す
ることにより、Ｗを酸化することなしにＳｉのみを選択
的に酸化することができる。すなわち、水分／水素分圧
比が曲線（ａ）と曲線（ｄ）とに挟まれた領域にある水
分＋水素混合ガス雰囲気中でウエハ１を熱処理すること
により、Ｗ膜１１Ａを酸化することなくゲート絶縁膜９
Ａを酸化してその欠陥を修復することができる。
【０１２６】同様に、水分／水素分圧比を図の曲線
（ｂ）と曲線（ｄ）とに挟まれた領域の範囲内に設定す
ることにより、Ｍｏを酸化することなしにＳｉのみを選
択的に酸化することができる。すなわち、ゲート電極材
料がＭｏの場合は、水分／水素分圧比がこの領域の範囲
内に設定された水分＋水素混合ガス雰囲気中でウエハ１
を熱処理することにより、Ｍｏ膜を酸化することなくゲ
ート絶縁膜９Ａの欠陥修復を行うことができる。
【０１２７】ゲート絶縁膜９Ａの欠陥修復は、Ｗ膜１１
Ａを形成したウエハ１を前記成膜装置１００のメタル膜
形成室１１１から熱処理室１０９に搬送して行う。熱処
理室１０９のチャンバは、ゲート絶縁膜９Ａの形成に用
いた前記酸化膜形成室１０７のチャンバ１０１と同じ構
造にであるため、その図示は省略する。
【０１２８】図１４は、上記熱処理装置１０９に接続さ
れた触媒方式の水分＋水素混合ガス生成装置２４０と水
素ガス除害装置２５０とを示す概略図である。
【０１２９】水分＋水素混合ガス生成装置２４０は、ゲ
ート絶縁膜９Ａの形成に用いた前記水分＋酸素混合ガス
生成装置１４０と類似した構造になっている。すなわ
ち、水分＋水素混合ガス生成装置２４０は、耐熱耐食性
合金で構成された反応器２４１ａを備えており、その内
部には触媒金属からなるコイル２４２およびこのコイル
２４２を加熱するヒータ２４３が設置されている。
【０１３０】上記反応器２４１ａには、水素および酸素
からなるプロセスガスと、窒素あるいはＡｒなどの不活
性ガスからなるパージガスとがそれぞれガス貯留槽２４
４ａ、２４４ｂ、２４４ｃから配管２４５を通じて導入
される。ガス貯留槽２４４ａ、２４４ｂ、２４４ｃと配
管２４５との間には、ガス量を調節するマスフローコン
トローラ２４６ａ、２４６ｂ、２４６ｃと、ガスの流路
を開閉する開閉バルブ２４７ａ、２４７ｂ、２４７ｃと
が設置され、反応器２４１ａ内に導入されるガスの量お
よび成分比がこれらによって精密に制御される。
【０１３１】反応器２４１ａ内に導入されたプロセスガ
ス（水素および酸素）は、３５０〜４５０℃程度に加熱
されたコイル２４２に接触して励起され、水素分子から
は水素ラジカルが生成し（Ｈ2 →２Ｈ* ）、酸素分子か
らは酸素ラジカルが生成する（Ｏ2 →２Ｏ* ）。これら
２種のラジカルは化学的に極めて活性であるために、速
やかに反応して水分を生成する（２Ｈ* ＋Ｏ* →Ｈ
2 Ｏ）。そこで、水分が生成するモル比（水素：酸素＝
２：１）よりも過剰の水素を含んだ水素／酸素混合ガス
を反応器２４１ａ内に導入することによって、水分＋水
素混合ガスを生成することができる。ここで生成した水
分＋水素混合ガスは、ガス導入管２０８を通って前記熱
処理室２０９のチャンバに導入される。
【０１３２】上記のような触媒方式のガス生成装置２４
０は、前述した水分＋酸素混合ガス生成装置１４０と同
様、水分の生成に関与する水素と酸素の量およびそれら
の比率を高精度に制御できるので、熱処理室２０９のチ
ャンバに導入される水分＋水素混合ガス中の水分濃度を
ppb オーダの極超低濃度から数１０％程度の高濃度まで
広範囲、かつ高精度に制御することができる。また、反
応器２４１ａにプロセスガスを導入すると瞬時に水分が
生成するので、所望する水分濃度の水分＋水素混合ガス
がリアルタイムで得られる。これにより、異物の混入も
最小限に抑えられるので、クリーンな水分＋水素混合ガ
スを熱処理室２０９に導入することができる。
【０１３３】ゲート絶縁膜９Ａの欠陥修復を行うには、
まず熱処理室２０９のチャンバ内にパージガス（窒素ま
たはＡｒ）を導入しながらウエハ１を搬入した後、チャ
ンバを閉鎖し、引き続きパージガスを導入してチャンバ
内のガス交換を十分に行ってからチャンバ内に水分＋水
素混合ガスを導入する。このときのウエハ１の加熱温度
は、好ましくは７００℃〜８００℃の範囲内、より好ま
しくは７５０℃程度とする。また、水分＋水素混合ガス
の水分濃度は、好ましくは０．５％〜３０％の範囲内、
より好ましくは１％〜２０％の範囲内とする。
【０１３４】上記の条件で熱処理を行うことにより、水
分＋水素混合ガス中の水分に由来する酸化種（ＯＨ基）
がＷ膜１１Ａを通じてゲート絶縁膜９Ａに侵入し、Ｓｉ
−Ｏ結合の酸素不足欠陥部に酸素を供給して欠陥を修復
する。また、この条件で熱処理を行ってもＷ膜１１Ａが
酸化されることはないので、ゲート電極の抵抗が増加す
ることはない。
【０１３５】なお、Ｗ膜１１Ａはその成膜時に膜中にス
トレスが蓄積されるので、Ｗ膜１１Ａをパターニングし
てゲート電極を形成すると膜中の残留ストレスがゲート
電極の側壁端部に集中し、この領域におけるゲート絶縁
膜９Ａのホットキャリア耐性を低下させる。ゲート絶縁
膜９Ａの欠陥修復のための上記熱処理を行うと、Ｗ膜１
１Ａ中に蓄積されたストレスが緩和されるので、ゲート
電極の形成後にその側壁端部でゲート絶縁膜９Ａのホッ
トキャリア耐性が低下する不具合を同時に抑制すること
ができる。
【０１３６】上記したゲート絶縁膜９Ａの欠陥修復作業
が完了した後、熱処理室２０９内の水分＋水素混合ガス
は、前記図１４に示す排気管２１１を通じて排出され、
冷却器２５６で５００℃以下に冷却された後、水素ガス
除害装置２５０の反応器２４１ｂに導入される。このと
き、配管２５１を通じてガス貯留槽２４４ａから排気管
２１１内に酸素ガスが供給され、水分＋水素混合ガスと
共に反応器２４１ｂに導入される。ガス貯留槽２４４ａ
と配管２５１との間には、酸素ガスの量を調節するマス
フローコントローラ２４６ｄと酸素ガスの流路を開閉す
る開閉バルブ２４７ｄとが設置され、反応器２４２ｂに
導入される酸素ガスの量がこれらによって精密に制御さ
れる。また、排気管２１１の途中には、この酸素ガスが
熱処理室２０９内に逆流するのを防止する逆止弁２５２
が設けられている。
【０１３７】水素ガス除害装置２５０の反応器２４１ｂ
は、前記ガス生成装置２４０の反応器２４１ａと同様、
耐熱耐食性合金で構成され、その内部には触媒金属から
なるコイル２４２とこのコイル２４２を加熱するヒータ
２４３とが設置されている。この反応器２４１ｂ内に導
入された水分＋水素混合ガスと酸素ガスは、３５０〜４
５０℃程度に加熱されたコイル２４２に接触して励起さ
れ、水素分子から生成した水素ラジカルと酸素分子から
生成した酸素ラジカルとが速やかに反応して水分を生成
する。
【０１３８】そこで、熱処理室２０９から排出された水
分＋水素混合ガスを反応器２４１ｂ内に導入する際は、
この混合ガス中の水素量の少なくとも１／２以上（モル
比）の酸素を同時に導入し、水素ガスを完全に酸化して
水に変換する。この酸素ガスは、水分＋水素混合ガスの
導入に先立って反応器２４１ｂ内に導入しておいてもよ
く、あるいは配管２５１および排気管２１１を通じて反
応器２４１ｂ内に常時流し続けてもよい。反応器２４１
ｂ内で生成した水分は、過剰の酸素ガスと共に排気管２
５３を通じて外部に排出される。この排気管２５３の途
中には、水素ガスが完全に水に変換されたか否かを確認
するための水素ガスセンサ２５４と、排出された高温の
水分（水蒸気）を液化するための冷却器２５５とが設け
られている。
【０１３９】次に、図１５に示すように、Ｗ膜１１Ａの
上部にＣＶＤ法で膜厚５０nm〜１００nm程度の窒化シリ
コン膜１３を堆積し、フォトレジスト膜１４をマスクに
したドライエッチングで窒化シリコン膜１３とＷ膜１１
Ａとをパターニングすることによってゲート電極１１を
形成する。ゲート電極１１のゲート長は、０. ２５μｍ
〜０. １μｍの範囲とする。Ｗで構成されたゲート電極
１１は、そのシート抵抗が２Ω／□以下になるので、Ｍ
ＩＳＦＥＴの動作速度を向上させることができる。な
お、Ｗ膜１１Ａの上部に窒化シリコン膜１３を堆積した
後、Ｗ膜１１Ａをパターニングしてゲート電極１１を形
成する工程に先立ち、前記水分＋水素混合ガスを使った
熱処理をもう一度行うことによって、窒化シリコン膜１
３の堆積によって生じたＷ膜１１Ａ中のストレスを低減
してもよい。
【０１４０】次に、ゲート電極１１の加工に用いたフォ
トレジスト膜１４をアッシング（灰化）処理で除去した
後、基板１の表面に残ったドライエッチング残渣やアッ
シング残渣をフッ酸などのエッチング液で除去する。図
１６に示すように、このウェットエッチングを行うと、
ゲート電極１１の下部を除いた領域のゲート絶縁膜９Ａ
が削られると同時に、ゲート電極１１の側壁下部のゲー
ト絶縁膜９Ａも等方的にエッチングされてアンダーカッ
トが生じるためにゲート絶縁膜９Ａの耐圧が低下する。
そこで次に、上記のウェットエッチングで削れたゲート
絶縁膜９Ａを再生するための熱処理（再酸化処理）を行
う。なお、この再酸化処理に関連する技術として、本発
明者らによる日本特願平１０−１３８９３９号、日本特
開平１０−３３５６５２号公報およびこれに対応する米
国特許出願０９／０８６５６８がある。
【０１４１】上記再酸化処理は、前述したゲート絶縁膜
９Ａの欠陥修復処理と同様、ゲート電極１１を構成する
Ｗ膜（１１Ａ）を酸化することなくＳｉ（基板１）を酸
化しなければならないため、ウエハ（基板）１を前記熱
処理装置２０９に搬入し、触媒方式の水分＋水素混合ガ
ス生成装置２４０で生成した水分＋水素混合ガス雰囲気
中で熱処理を行う。この水分＋水素混合ガスの水分濃度
は、ゲート絶縁膜９Ａの欠陥修復に用いた水分＋水素混
合ガスのそれと同じでよい。また、熱処理温度は、ゲー
ト絶縁膜９Ａの欠陥修復時の温度と同じまたはそれより
も僅かに低い温度とする。
【０１４２】この熱処理を行うことにより基板（Ｓｉ）
１の表面が酸化され、前記のウェットエッチング工程で
削られて薄くなったゲート酸化膜９の膜厚がエッチング
前の状態に回復するために、アンダーカットされたゲー
ト電極１１の側壁端部のプロファイルが改善される（図
１７）。
【０１４３】なお、上記の再酸化処理を長時間行うと、
ゲート電極１１の端部近傍の酸化膜厚が必要以上に厚く
なり、ゲート電極１１の端部でオフセットが生じたり、
ＭＩＳＦＥＴのしきい値電圧（Ｖth）が設計値からずれ
たりする。また、実効チャネル長がゲート電極１１の加
工値よりも短くなるといった問題も生じる。特に、ゲー
ト長が０. ２５μｍ未満の微細なＭＩＳＦＥＴは、ゲー
ト加工寸法の設計値からの細り許容量が素子設計の面か
ら厳しく制限される。これは、細り量が僅かに増加した
だけでも短チャネル効果によって、しきい値電圧が急激
に減少するからである。従って、上記再酸化処理によっ
て成長させる酸化膜の膜厚は、ゲート絶縁膜９Ａの膜厚
の５０％増し程度を上限とするのが望ましい。
【０１４４】前述したゲート絶縁膜９Ａの欠陥修復は、
Ｗ膜１１Ａをパターニングしてゲート電極１１を形成し
た後に行うこともできる。すなわち、ゲート絶縁膜９Ａ
の欠陥修復とゲート絶縁膜９Ａの再酸化処理とを一括し
て行うこともできる。この場合、ゲート電極１１の上部
は窒化シリコン膜１３で覆われているため、ゲート電極
１１の直下のゲート絶縁膜９Ａには、ゲート電極１１の
側壁を通じて酸素が供給される。
【０１４５】次に、図１８に示すように、ｐ型ウエル７
にｎ型不純物、例えばＰ（リン）をイオン注入してゲー
ト電極１１の両側のｐ型ウエル７にｎ- 型半導体領域１
６を形成する。また、ｎ型ウエル８にｐ型不純物、例え
ばＢ（ホウ素）をイオン打ち込みしてゲート電極１１の
両側のｎ型ウエル８にｐ- 型半導体領域１７を形成す
る。
【０１４６】次に、図１９に示すように、ゲート電極１
１の側壁にサイドウォールスペーサ１８を形成する。サ
イドウォールスペーサ１８は、例えば基板１上にＣＶＤ
法で堆積した膜厚５０nm程度の窒化シリコン膜を異方的
にエッチングし、この窒化シリコン膜をゲート電極１１
の側壁に残すことによって形成する。
【０１４７】次に、ｐ型ウエル７にｎ型不純物、例えば
Ａｓ（ヒ素）をイオン打ち込みしてｎ+ 型半導体領域２
０（ソース、ドレイン）を形成し、ｎ型ウエル８にｐ型
不純物、例えばＢ（ホウ素）をイオン打ち込みしてｐ+
型半導体領域２１（ソース、ドレイン）を形成する。こ
こまでの工程により、ｐ型ウエル７にｎチャネル型ＭＩ
ＳＦＥＴＱｎが形成され、ｎ型ウエル８にｐチャネル型
ＭＩＳＦＥＴＱｐが形成される。
【０１４８】次に、図２０に示すように、基板１上にＣ
ＶＤ法で酸化シリコン膜２２を堆積し、化学機械研磨法
を用いてその表面を平坦化した後、フォトレジスト膜
（図示せず）をマスクにして酸化シリコン膜２２をドラ
イエッチングすることにより、ｎ+ 型半導体領域２０
（ソース、ドレイン）の上部にコンタクトホール２３形
成し、ｐ+ 型半導体領域２１（ソース、ドレイン）の上
部にコンタクトホール２４を形成する。
【０１４９】次に、図２１に示すように、酸化シリコン
膜２２の上部にＣＶＤ法またはスパッタリング法でＷ膜
を堆積した後、フォトレジスト膜（図示せず）をマスク
にしてＷ膜をパターニングすることにより、酸化シリコ
ン膜２２の上部に配線２５〜３０を形成する。
【０１５０】（実施の形態２）酸化シリコンからなるゲ
ート絶縁膜の上部にＷ膜やＭｏ膜などのメタル膜を直接
堆積して熱処理を行うと、両者の界面に高抵抗のシリサ
イド化合物が生成し、ゲート絶縁膜の耐圧を劣化させる
ことがある。その対策としては、ゲート電極材料である
Ｗ膜（またはＭｏ膜）とその下部の酸化シリコンからな
るゲート絶縁膜との間に両者の界面反応を防ぐ導電性バ
リア膜を形成する方法が周知である。この導電性バリア
膜として好適な材料は、それ自身の反応性が低く、かつ
耐熱性が高い導電性材料である窒化チタン（ＴｉＮ）、
窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ）
などの高融点金属窒化物である。また、タンタル（Ｔ
ａ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）など
の窒化物を使用することもできる。
【０１５１】Ｗ膜（またはＭｏ膜）とその下部の酸化シ
リコンからなるゲート絶縁膜との間に上記導電性バリア
膜を形成する場合、ゲート絶縁膜９Ａの欠陥修復は、次
のような方法で行う。
【０１５２】まず、図２２に示すように、前記実施形態
１と同様の方法でｐ型ウエル７およびｎ型ウエル８のそ
れぞれの表面に酸化シリコン（または酸窒化シリコン）
からなる膜厚５nm未満のゲート絶縁膜９Ａを形成した
後、ゲート絶縁膜９Ａの上部に導電性バリア膜１２を形
成し、さらに導電性バリア膜１２の上部にスパッタリン
グ法またはＣＶＤ法で膜厚５０nm程度のＷ膜１１Ａ（ま
たはＭｏ膜）を形成する。導電性バリア膜１２はＣＶＤ
法またはスパッタリング法で堆積したＷＮ膜、ＭｏＮ膜
またはＴｉＮ膜で構成し、その膜厚は５nm程度とする。
【０１５３】次に、この状態でゲート絶縁膜９Ａの欠陥
を修復するための熱処理を行う。この熱処理は、ゲート
電極材料であるＷ（またはＭｏ）および導電性バリア膜
を構成するメタル（Ｗ、ＴｉまたはＭｏ）を酸化するこ
となしにＳｉのみを選択的に酸化できる方法で行う。
【０１５４】例えばゲート電極材料がＷ、バリア材料が
ＷＮである場合は、水分／水素分圧比を前記図１３の曲
線（ａ）と曲線（ｄ）とに挟まれた領域の範囲内に設定
した水分＋水素混合ガス雰囲気中で熱処理を行うことに
より、ゲート電極材料およびバリア材料を酸化すること
なしにゲート絶縁膜９Ａの欠陥を修復することができ
る。また、ゲート電極材料がＭｏ、バリア材料がＭｏＮ
である場合は、水分／水素分圧比を曲線（ｂ）と曲線
（ｄ）とに挟まれた領域の範囲内に設定した水分＋水素
混合ガス雰囲気中で熱処理を行うことにより、ゲート電
極材料およびバリア材料を酸化することなしにゲート絶
縁膜９Ａの欠陥を修復することができる。すなわち、こ
れらの場合は、前記実施形態１と同様の方法でゲート絶
縁膜９Ａの欠陥を修復することができる。
【０１５５】一方、ゲート電極材料がＷ（またはＭ
ｏ）、バリア材料がＴｉＮである場合、Ｔｉは、前記図
１３に示すように水分＋水素混合ガス雰囲気中でＳｉよ
りも酸化速度が大きいので、Ｔｉを実質的に酸化するこ
となしにＳｉのみを選択的に酸化することはできない。
すなわち、この場合は、前記実施形態１と同様の方法で
ゲート絶縁膜９Ａの欠陥修復を行うとバリア材料も酸化
されるので、ゲート電極の抵抗が大きくなってしまう。
【０１５６】しかし、この場合も前記触媒方式の水分＋
水素混合ガス生成装置を使用し、水分＋水素混合ガス中
の水分を極く低濃度に設定することにより、Ｔｉおよび
Ｓｉの酸化速度を遅くすることができるので、バリア材
料の酸化を最小限にとどめてゲート電極の抵抗増加を実
用上問題とならない範囲に抑えることができる。具体的
には、水分濃度が１％以下、好ましくは数ppm 〜１００
ppm 程度の水分＋水素混合ガス雰囲気中で熱処理を行え
ばよい。
【０１５７】ゲート電極材料の酸化を防ぎ、かつバリア
材料の酸化も最小限にとどめてゲート絶縁膜９Ａの欠陥
を修復する他の方法として、水分／水素分圧比を図１３
の曲線（ａ）（ゲート電極材料がＭｏの場合は（ｂ））
と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分
＋水素混合ガスに窒素またはアンモニアを添加したガス
雰囲気中で熱処理を行う方法もある。
【０１５８】窒素またはアンモニアを添加した水分＋水
素混合ガス雰囲気中で熱処理を行うと、Ｗ膜１１Ａ（ま
たはＭｏ）膜を通じて導電性バリア膜１２中にＯＨ基と
窒素とが拡散し、ＯＨ基によるＴｉの酸化反応と窒素に
よるＴｉの窒化反応とが競合する。そのため、導電性バ
リア膜１２の酸化を抑制しながらゲート絶縁膜９Ａの欠
陥を修復することができる。この場合も、水分濃度を下
げ、導電性バリア膜１２の酸化速度をできるだけ遅くす
ることが望ましい。また、このガスを使用した場合は、
酸化シリコン膜で構成されたゲート絶縁膜９Ａの一部が
酸窒化シリコン膜に変換されるので、極薄ゲート絶縁膜
９Ａの信頼性、絶縁耐圧がさらに向上する。
【０１５９】次に、図２３に示すように、Ｗ膜１１Ａの
上部にＣＶＤ法で膜厚５０nm〜１００nm程度の窒化シリ
コン膜１３を堆積した後、フォトレジスト膜１４をマス
クにしたドライエッチングで窒化シリコン膜１３とＷ膜
１１Ａとをパターニングすることによりゲート電極１１
を形成する。その後、上記エッチングで削れたゲート絶
縁膜９Ａを再生するために、前記実施形態１と同様の熱
処理（再酸化処理）を行う。なお、本実施形態において
も、ゲート電極１１を形成した後にゲート絶縁膜９Ａの
欠陥修復と再酸化処理とを一括して行うことができる。
【０１６０】（実施の形態３）酸化シリコンからなるゲ
ート絶縁膜を二酸化シリコン換算膜厚で５nm未満、特に
３nm未満まで薄くすると、直接トンネル電流の発生やス
トレス起因のホットキャリアなどによる絶縁耐圧の低下
が顕在化する。本実施形態では、その対策としてゲート
絶縁膜を窒化シリコン膜あるいは酸化シリコン膜と窒化
シリコン膜との複合絶縁膜で形成する。
【０１６１】窒化シリコン膜は、酸化シリコン膜よりも
誘電率が高いために、その二酸化シリコン換算膜厚は実
際の膜厚よりも薄くなる。従って、ゲート絶縁膜を単一
の窒化シリコン膜あるいはそれと酸化シリコンとの複合
膜で構成することにより、酸化シリコン膜で構成された
ゲート絶縁膜に比べてその実効膜厚を厚くすることがで
きるので、上記の問題を改善することができる。また、
酸化シリコン膜で構成されたゲート絶縁膜の上部にＷ膜
を直接堆積した場合に生じる前記の問題も改善すること
ができる。
【０１６２】ここで、単一絶縁膜または複合絶縁膜の二
酸化シリコン換算膜厚（以下、単に換算膜厚ともいう）
ｄr とは、対象となる絶縁膜の比誘電率をεi 、その膜
厚をｄi 、二酸化シリコンの比誘電率をεs としたとき
に、図２４に示す式で定義される膜厚である。
【０１６３】酸化シリコン（ＳｉＯ2 ）および窒化シリ
コン（Ｓｉ3 Ｎ4 ）の誘電率は、それぞれ４〜４．２お
よび８である。そこで、窒化シリコンの誘電率を酸化シ
リコンの誘電率の２倍として計算すると、例えば膜厚６
nmの窒化シリコン膜の二酸化シリコン換算膜厚は３nmと
なる。すなわち、膜厚６nmの窒化シリコン膜からなるゲ
ート絶縁膜と膜厚３nmの酸化シリコン膜からなるゲート
絶縁膜とは容量が等しい。また、膜厚２nmの酸化シリコ
ン膜と膜厚２nmの窒化シリコン膜（換算膜厚＝１nm）と
の複合膜からなるゲート絶縁膜の容量は、膜厚３nmの単
一酸化シリコン膜からなるゲート絶縁膜の容量と同じで
ある。
【０１６４】ゲート絶縁膜を窒化シリコン膜（窒化シリ
コン膜を主成分とする単一もしくは複合絶縁膜）で構成
した場合の欠陥修復は、次のような方法で行う。まず、
図２５に示すように、前記実施形態１と同様の方法で基
板１にｐ型ウエル７およびｎ型ウエル８を形成し、続い
てそれらの表面を洗浄して不要な絶縁膜を除去した後、
それらの上部にＣＶＤ法で窒化シリコン膜を堆積してゲ
ート絶縁膜９Ｂを形成する。この窒化シリコン膜は、プ
ラズマＣＶＤ法で堆積するよりも、基板１に与えるダメ
ージが少ない低圧ＣＶＤ法で形成した方がよい。また、
基板１の表面をプラズマ窒化処理することによって窒化
シリコン膜を形成してもよい。
【０１６５】上記ゲート絶縁膜９Ｂ（窒化シリコン膜）
の二酸化シリコン換算膜厚は、次の工程でその上部に形
成するゲート電極のゲート長が０. ２５μｍ〜０. ２μ
ｍ程度の場合は５nm未満、ゲート長が０. １８μm 〜
０. １４μｍ程度の場合は４nm未満、さらにゲート長が
０. １３μｍ〜０. １μｍ程度の場合は３nm未満とす
る。この場合、ゲート絶縁膜９Ｂ（窒化シリコン膜）の
実際の膜厚は、それぞれ１０nm未満、８nm未満および６
nm未満である。
【０１６６】次に、図２６に示すように、ゲート絶縁膜
９Ｂの上部にスパッタリング法またはＣＶＤ法で膜厚５
０nm程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０１６７】窒化シリコンからなるゲート絶縁膜９Ｂの
膜中には、その成膜時に主としてＳｉ−Ｎ結合の欠損に
起因する欠陥が発生する。また、ゲート絶縁膜９Ｂの上
部にＷ膜１１Ａを直接堆積すると、成膜時にＷ膜１１Ａ
の膜中に発生したストレスがその直下のゲート絶縁膜９
Ｂ（窒化シリコン膜）に加わるので、両者の界面近傍の
ゲート絶縁膜９Ｂ中にも欠陥が発生する。二酸化シリコ
ン換算膜厚が５nm未満の極薄ゲート絶縁膜９Ｂは、上記
のような欠陥が膜中にわずかに存在しただけでも絶縁耐
圧やＴＤＤＢ耐性が劣化し、膜の信頼性低下を引き起こ
す。
【０１６８】そこで、酸化性雰囲気中でウエハ１を熱処
理し、Ｗ膜１１Ａを通じてその下部のゲート絶縁膜９Ｂ
に酸素を供給することによって、ゲート絶縁膜９Ｂの欠
陥を修復する。この場合の欠陥修復は、ゲート絶縁膜９
Ｂを構成する窒化シリコン膜に存在するＳｉ−Ｎ結合の
欠損箇所に酸素を導入し、Ｓｉ−Ｏ結合を形成すること
によって行う。また、この欠陥修復のための熱処理は、
ゲート電極材料であるＷを酸化することなしにＳｉのみ
を選択的に酸化しなければならないので、前記実施形態
１と同様、水分／水素分圧比を前記図１３の曲線（ａ）
と曲線（ｄ）とに挟まれた領域の範囲内に設定した水分
＋水素混合ガス雰囲気中で行う。さらに、ゲート電極材
料がＭｏ膜である場合は、水分／水素分圧比を曲線
（ｂ）と曲線（ｄ）とに挟まれた領域の範囲内に設定し
た水分＋水素混合ガス雰囲気中で熱処理を行う。また、
この水分＋水素混合ガスは、その水分濃度を高精度に制
御できる前記触媒方式の水分＋水素混合ガス生成装置を
使用して生成する。
【０１６９】窒化シリコン膜と酸化シリコン膜との複合
膜からなるゲート絶縁膜９Ｂを形成するには、例えば基
板１（ｐ型ウエル７、ｎ型ウエル８）の表面を熱酸化し
て酸化シリコン膜を形成した後、その上部にＣＶＤ法で
窒化シリコン膜を堆積する。この場合も、上記水分＋水
素混合ガスを使って熱処理を行い、窒化シリコン膜に存
在するＳｉ−Ｎ結合の欠損箇所および酸化シリコン膜に
存在するＳｉ−Ｏ結合の欠損箇所にそれぞれ酸素を導入
することによって欠陥を修復する。
【０１７０】窒化シリコン膜と酸化シリコン膜との複合
膜で構成されたゲート絶縁膜９Ｂの欠陥修復は、水分＋
水素混合ガスに窒素またはアンモニアを添加したガス雰
囲気中で行ってもよい。この場合は、ゲート絶縁膜９Ｂ
の一部である酸化シリコン膜が酸窒化膜に変換されるの
で、ゲート絶縁膜９Ｂの信頼性および絶縁耐圧がさらに
向上する。
【０１７１】次に、図２７に示すように、Ｗ膜１１Ａの
上部にＣＶＤ法で膜厚５０nm〜１００nm程度の窒化シリ
コン膜１３を堆積した後、フォトレジスト膜１４をマス
クにしたドライエッチングで窒化シリコン膜１３とＷ膜
１１Ａとをパターニングしてゲート電極１１を形成す
る。
【０１７２】（実施の形態４）前記実施形態３では、酸
化シリコン膜の約２倍の誘電率を持った窒化シリコン膜
やそれを主要な成分とする絶縁膜を使ってゲート絶縁膜
を形成したが、窒化シリコン膜よりもさらに高い誘電率
の絶縁材料を使用した場合は、二酸化シリコン換算膜厚
が５nm未満の絶縁膜を窒化シリコン膜よりも厚い膜厚で
形成できるので、微細なＭＩＳＦＥＴの形成が一層容易
になる。
【０１７３】窒化シリコン膜よりも高い誘電率を有する
ゲート絶縁膜材料としては、酸化タンタル（Ｔａ
2 Ｏ5 ）や酸化チタン（ＴｉＯ2 ）などの高融点金属酸
化物を挙げることができる。酸化タンタルはその誘電率
が２０〜２５と高く、ＣＶＤ法による成膜も容易である
ことから、従来よりＤＲＡＭ(Dynamic Random Access M
emory)のキャパシタ材料などに使用されており、既存の
半導体製造プロセスとの整合性が高い。また、誘電率が
８０〜１２０とさらに高い酸化チタンも、Ｔｉがシリサ
イド材料として半導体製造プロセスで使用されているの
で、既存の半導体製造プロセスとの整合性が高い。その
他、チタンと同じ４Ａ族金属であるジルコニウム（Ｚ
ｒ）やハフニウム（Ｈｆ）の酸化物（ＺｒＯ2 、ＨｆＯ
2 ）も酸化チタンとほぼ同程度の高い誘電率を有してお
り、かつ化学的も安定であることから、極薄ゲート絶縁
膜材料として使用することができる。
【０１７４】例えば、酸化チタンで構成されたゲート絶
縁膜を有するＭＩＳＦＥＴを形成するには、まず図２８
に示すように、前記実施形態１と同様の方法で基板１に
ｐ型ウエル７およびｎ型ウエル８を形成し、続いてそれ
らの表面を洗浄して不要な絶縁膜を除去した後、それら
の上部にスパッタリング法で酸化チタン膜を堆積してゲ
ート絶縁膜９Ｃを形成する。このとき、酸化チタン膜の
膜厚を約４０nm〜６０nmとすることにより、二酸化シリ
コン換算膜厚が２nmのゲート絶縁膜９Ｃが得られる。
【０１７５】次に、図２９に示すように、ゲート絶縁膜
９Ｃの上部にスパッタリング法またはＣＶＤ法で膜厚５
０nm程度のＷ膜１１Ａ（またはＭｏ膜）を形成する。
【０１７６】上記ゲート絶縁膜９Ｃを構成する酸化チタ
ンのような結晶性金属酸化物は、成膜直後の膜中に電流
のリークパスとなる欠陥（主として結晶中や結晶粒界に
存在する酸素欠損）を多く含んでいる。また、ゲート絶
縁膜９Ｃの上部にＷ膜１１Ａを直接堆積すると、成膜時
にＷ膜１１Ａの膜中に発生したストレスがその直下のゲ
ート絶縁膜９Ｃに加わるため、両者の界面近傍のゲート
絶縁膜９Ｃにも欠陥が発生する。従って、ゲート絶縁膜
としての使用に耐える絶縁特性を持った酸化チタン膜を
得るためには、これらの欠陥を修復する必要がある。
【０１７７】酸化チタンのような高融点金属酸化物から
なるゲート絶縁膜９Ｃの欠陥を修復するには、酸化性雰
囲気中で基板１を熱処理し、Ｗ膜１１Ａを通じてゲート
絶縁膜９Ｃの酸素欠損箇所に酸素を導入して膜を改質・
結晶化する。
【０１７８】高融点金属酸化物が酸化チタンである場
合、上記熱処理は、その上部に堆積されたゲート電極材
料であるＷを実質的に酸化することなしにＴｉを酸化す
る雰囲気中で行わなければならない。従って、この熱処
理は、水分／水素分圧比を前記図１３に示す曲線（ａ）
と曲線（ｅ）とに挟まれた領域の範囲内に設定した水分
＋水素混合ガス雰囲気中で行う必要がある。しかし、図
示のように、Ｔｉは水分＋水素混合ガス雰囲気中での平
衡蒸気圧曲線がＳｉよりも僅かに低水分分圧側にあるだ
けなので、水分濃度が高い水分＋水素混合ガス雰囲気中
で熱処理を行った場合は基板１も酸化される。その結
果、ゲート絶縁膜９Ｃとその直下の基板１との界面に酸
化シリコン膜が形成され、ゲート絶縁膜９Ｃの実効的な
二酸化シリコン換算膜厚が大きくなる。
【０１７９】そこで、酸化シリコン膜の成長をできるだ
け抑制したいときは、前記触媒方式の水分＋水素混合ガ
ス生成装置を使い、水分＋水素混合ガス中の水分を極く
低濃度に設定して熱処理を行う。これにより、Ｓｉの酸
化速度が遅くなるために、基板１の酸化を最小限にとど
めてゲート絶縁膜９Ｃの欠陥を修復することができる。
具体的には、水分＋水素混合ガス雰囲気中の水分濃度を
数ppm 〜１００ppm 程度に設定し、４００℃〜７００℃
の温度範囲で熱処理を行う。
【０１８０】前述したＺｒやＨｆは、Ｔｉと同様、水分
＋水素混合ガス雰囲気中における酸化還元平衡曲線がＳ
ｉのそれよりも低水分側にある。従って、これらの高融
点金属酸化物（ＺｒＯ2 、ＨｆＯ2 ）の薄膜を基板１上
に堆積したゲート絶縁膜９Ｃを形成した場合、その欠陥
修復は、酸化チタンで構成された前記ゲート絶縁膜９Ｃ
の欠陥修復と同様の方法で行う。すなわち、水分／水素
分圧比がゲート電極材料（Ｗ）を酸化せず、これらの金
属（Ｚｒ、Ｈｆ）のみを選択的に酸化するような割合に
設定された水分＋水素混合ガス雰囲気中で熱処理を行
う。
【０１８１】一方、酸化タンタルで構成されたゲート絶
縁膜を有するＭＩＳＦＥＴを形成するには、まず基板１
（ｐ型ウエル７、ｎ型ウエル８）の上部にＣＶＤ法で酸
化タンタル膜を堆積してゲート絶縁膜９Ｃを形成する。
このとき、酸化タンタル膜の膜厚を約１０nm〜１２nmと
することにより、二酸化シリコン換算膜厚が２nmのゲー
ト絶縁膜９Ｃが得られる。
【０１８２】酸化タンタルからなるゲート絶縁膜９Ｃの
欠陥を修復するには、その上部に堆積されたゲート電極
材料であるＷを実質的に酸化することなしにＴａを酸化
する雰囲気中で熱処理を行う。すなわち、ゲート絶縁膜
９Ｃの上部にＷ膜１１Ａを堆積した後、水分／水素分圧
比を前記図１３の曲線（ａ）と曲線（ｃ）とに挟まれた
領域の範囲内に設定した水分＋水素混合ガス雰囲気中で
基板１を熱処理する。しかし、図示のように、Ｔａは水
分＋水素混合ガス雰囲気中でＳｉよりも酸化速度が小さ
いので、Ｓｉを実質的に酸化することなしにＴａのみを
酸化することはできない。すなわち、酸化タンタルから
なるゲート絶縁膜９Ｃの欠陥を修復する場合は基板１も
同時に酸化される。その結果、ゲート絶縁膜９Ｃとその
直下の基板１との界面に酸化シリコン膜が形成され、ゲ
ート絶縁膜９Ｃの実効的な二酸化シリコン換算膜厚が大
きくなる。
【０１８３】しかし、この場合も前記触媒方式の水分＋
水素混合ガス生成装置を使い、水分＋水素混合ガス中の
水分を極く低濃度に設定して熱処理を行う。これによ
り、ＴａおよびＳｉの酸化速度が遅くなるために、基板
１の酸化を最小限にとどめてゲート絶縁膜９Ｃの欠陥を
修復することができる。具体的には、水分＋水素混合ガ
スの水分濃度を１％〜５０％程度に設定し、４００℃〜
７００℃の温度範囲で熱処理を行う。
【０１８４】上記した酸化チタン、酸化ジルコニウム、
酸化ハフニウム、酸化タンタル膜などの高融点金属酸化
物からなるゲート絶縁膜９Ｃの欠陥修復は、その上部に
ゲート電極材料（Ｗ膜１１Ａ）を堆積する前に行っても
よい。この場合は、ゲート絶縁膜９Ｃを構成する金属酸
化物に十分な酸素を供給することができるので、膜中の
欠陥をより確実に修復することができる。ただし、Ｗ膜
１１Ａの堆積によってゲート絶縁膜９Ｃに生じる欠陥を
修復するためには、Ｗ膜１１Ａの堆積後に上記の熱処理
をもう一度行う必要がある。
【０１８５】上記した高融点金属酸化物からなるゲート
絶縁膜９Ｃの欠陥修復は、その上部に堆積したＷ膜やＭ
ｏ膜などをパターニングしてゲート電極を形成した後に
行ってもよい。また、ゲート電極の形成前および形成後
にそれぞれ行ってもよい。
【０１８６】金属酸化物からなるゲート絶縁膜は、誘電
率が８〜１０のアルミナ（Ａｌ2 Ｏ3 ）を使って形成す
ることもができる。また、ＡＢＯ3 型の広義のペロブス
カイト型構造を含む高誘電体であって、動作温度におい
て常誘電相にある金属酸化物（例えばＢＳＴ（チタン酸
バリウムストロンチウム）など）を使って形成すること
もできる。さらに、金属酸化物の２種以上を含む二元ま
たは多元酸化物を主要な成分とするものや、これらの金
属酸化物と酸化シリコン膜あるいは窒化シリコン膜との
複合膜を使って形成することもできる。
【０１８７】（実施の形態５）酸化チタン、酸化ジルコ
ニウム、酸化ハフニウムなど、水分＋水素混合ガス雰囲
気中における酸化還元反応の平衡曲線がＳｉのそれより
も低水分側にある高融点金属の酸化物からなるゲート絶
縁膜９Ｃは、次のような方法によって形成することもで
きる。
【０１８８】まず、図３０に示すように、前記実施形態
１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエ
ル８を形成し、続いてそれらの表面を洗浄して不要な絶
縁膜を除去した後、それらの上部にスパッタリング法で
Ｔｉ膜３１を堆積する。
【０１８９】次に、図３１に示すように、水分／水素分
圧比がＳｉを実質的に酸化せず、Ｔｉのみを選択的に酸
化するような割合（前記図１３の曲線（ｄ）と曲線
（ｅ）とに挟まれた領域の範囲内）に設定された水分＋
水素混合ガス雰囲気中で基板１を熱処理する。これによ
り、上記Ｔｉ膜３１が酸化されて酸化チタン膜に変換さ
れる結果、酸化チタンからなるゲート絶縁膜９Ｃが得ら
れる。
【０１９０】同様の方法で酸化ジルコニウム膜（または
酸化ハフニウム膜）からなるゲート絶縁膜９Ｃを形成す
る場合は、基板１上にＺｒ膜（またはＨｆ膜）を堆積し
た後、水分／水素分圧比が基板１（Ｓｉ）を実質的に酸
化せず、Ｚｒ（またはＨｆ）のみを選択的に酸化するよ
うな割合に設定された水分＋水素混合ガス雰囲気中で基
板１を熱処理する。これにより、Ｚｒ膜（またはＨｆ
膜）が酸化されて酸化ジルコニウム膜（または酸化ハフ
ニウム膜）に変換される結果、酸化ジルコニウム膜（ま
たは酸化ハフニウム膜）からなるゲート絶縁膜９Ｃが得
られる。
【０１９１】基板１上に堆積した高融点金属膜をその酸
化物に変換するための熱処理は、高融点金属膜の上部に
Ｗ膜などのゲート電極材料を堆積してから行ってもよ
い。この場合は、まず、図３２に示すように、基板１
（ｐ型ウエル７およびｎ型ウエル８）の上部にスパッタ
リング法でＴｉ膜３１を堆積した後、Ｔｉ膜３１の上部
にスパッタリング法またはＣＶＤ法で膜厚５０nm程度の
Ｗ膜１１Ａ（またはＭｏ膜）を形成する。
【０１９２】次に、水分／水素分圧比がＳｉを実質的に
酸化せず、Ｔｉのみを選択的に酸化するような割合（前
記図１３の曲線（ｄ）と曲線（ｅ）とに挟まれた領域の
範囲内）に設定された水分＋水素混合ガス雰囲気中で基
板１を熱処理する。これにより、水分＋水素混合ガス中
の水分に由来する酸化種（ＯＨ基）がＷ膜１１Ａ（また
はＭｏ膜）を通じてＴｉ膜３１に侵入し、Ｔｉ膜３１を
酸化チタン膜に変換する結果、図３３に示すように、ゲ
ート電極材料であるＷ膜１１Ａ（またはＭｏ膜）の直下
に酸化チタン膜からなるゲート絶縁膜９Ｃが形成され
る。また、水分／水素分圧比が上記の割合に設定された
水分＋水素混合ガス雰囲気中で熱処理を行ってもＷ膜１
１Ａ（またはＭｏ膜）が酸化されることはないので、ゲ
ート電極の抵抗が大きくなることはない。
【０１９３】酸化ジルコニウム膜や酸化ハフニウム膜か
らなるゲート絶縁膜９Ｃも、ジルコニウム膜やハフニウ
ム膜を上記の方法で酸化することによって形成すること
ができる。
【０１９４】（実施の形態６）二酸化シリコン換算膜厚
が５nm未満の膜厚を有し、酸化シリコンを主要な成分と
するゲート絶縁膜９Ａは、次のような方法によって形成
することもできる。
【０１９５】まず、図３４に示すように、前記実施形態
１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエ
ル８を形成し、続いてそれらの表面を洗浄して不要な絶
縁膜を除去した後、それらの上部にスパッタリング法ま
たはＣＶＤ法で膜厚５０nm程度のＷ膜１１Ａ（またはＭ
ｏ膜）を形成する。
【０１９６】次に、Ｗ膜１１Ａが形成された上記基板１
を熱処理する。この熱処理は、水分／水素分圧比を前記
図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域の範
囲内に設定した水分＋水素混合ガス雰囲気、すなわちＷ
を酸化することなしにＳｉのみを選択的に酸化するよう
に水分濃度を設定した水分＋水素混合ガス雰囲気中で行
う。この水分＋水素混合ガスは、その水分濃度を高精度
に制御できる前記触媒方式の水分＋水素混合ガス生成装
置を使用して生成するとよい。
【０１９７】上記の熱処理を行うことにより、水分＋水
素混合ガス中の水分に由来する酸化種（ＯＨ基）がＷ膜
１１Ａを通じて基板１に侵入し、その表面が酸化され
る。この結果、図３５に示すように、Ｗ膜１１Ａと基板
１との界面に極めて薄い酸化シリコン膜で構成されたゲ
ート絶縁膜９Ａが形成される。この方法によれば、膜厚
１nm以下の極めて薄い酸化シリコン膜で構成されたゲー
ト絶縁膜を形成することもできる。
【０１９８】なお、基板１の表面を酸化するときの熱処
理温度が５５０℃〜６００℃を越えると、Ｗ膜１１Ａと
基板１とが反応してそれらの界面にシリサイド化合物が
生成するので、このシリサイド反応が生じない低温領域
で熱処理を行う必要がある。同様に、ゲート電極用のメ
タル膜がＭｏの場合は、熱処理温度が５００℃を越える
とシリサイド反応が生じるので、それ以下の温度領域で
熱処理を行う必要がある。
【０１９９】Ｗ膜１１Ａと基板１との界面に酸化シリコ
ンからなるゲート絶縁膜９Ｄを形成するための熱処理
は、ゲート電極を形成した後に行ってもよい。この場合
は、まず、図３６に示すように、基板１（ｐ型ウエル７
およびｎ型ウエル８）の上部にスパッタリング法または
ＣＶＤ法で膜厚５０nm程度のＷ膜１１Ａを形成した後、
フォトレジスト膜（図示せず）をマスクにしてＷ膜１１
Ａをドライエッチングすることにより、ゲート電極１１
を形成する。ゲート電極１１は、Ｍｏ膜をドライエッチ
ングして形成してもよい。
【０２００】次に、ゲート電極１１が形成された上記基
板１を熱処理する。この熱処理は、水分／水素分圧比を
前記図１３の曲線（ａ）と曲線（ｄ）とに挟まれた領域
の範囲内に設定した水分＋水素混合ガス雰囲気、すなわ
ちＷを酸化することなしにＳｉのみを選択的に酸化する
ように水分濃度を設定した水分＋水素混合ガス雰囲気中
で行う。
【０２０１】上記の熱処理を行うことにより基板１の表
面が酸化され、図３７に示すように、酸化シリコンから
なるゲート絶縁膜９Ａ’が形成される。このとき、ゲー
ト電極１１を構成するＷ膜（１１Ａ）を通じてゲート電
極１１の直下の基板１にも酸化種（ＯＨ基）が供給され
るので、この領域の基板１も酸化される。しかし、ゲー
ト電極１１の直下の基板１は、他の領域の基板１に比べ
て酸化量が少ないため、Ｗ膜１１Ａと基板１との界面に
は極めて薄い酸化シリコン膜で構成されたゲート絶縁膜
９Ａが形成される。この方法によれば、膜厚１nm以下の
極めて薄い酸化シリコン膜で構成されたゲート絶縁膜を
形成することもできる。
【０２０２】なお、この場合も、ゲート電極１１を構成
するＷ膜（１１Ａ）と基板１との界面にシリサイド化合
物が生成しない温度領域で熱処理を行う必要がある。
【０２０３】（実施の形態７）本実施形態は、ダマシン
(Damascene) 法を使ってゲート電極を形成するＭＩＳＦ
ＥＴの製造に適用したものである。
【０２０４】まず、図３８に示すように、前記実施形態
１と同様の方法で基板１にｐ型ウエル７およびｎ型ウエ
ル８を形成した後、ｐ型ウエル７およびｎ型ウエル８の
それぞれの表面に残った酸化シリコン膜２の上部にＣＶ
Ｄ法で膜厚５０nm程度の多結晶シリコン膜４１Ａを堆積
する。
【０２０５】次に、図３９に示すように、フォトレジス
ト膜（図示せず）をマスクにしたドライエッチングで多
結晶シリコン膜４１Ａをパターニングしてゲート電極４
１を形成した後、前記実施形態１と同様の方法でゲート
電極１１の側壁にサイドウォールスペーサ１８を形成
し、さらにｐ型ウエル７にｎ+ 型半導体領域２０（ソー
ス、ドレイン）、ｎ型ウエル８にｐ+ 型半導体領域２１
（ソース、ドレイン）をそれぞれ形成する。なお、上記
ゲート電極４１を構成する材料は多結晶シリコンでなく
ともよく、例えば窒化シリコンなど構成することもでき
る。
【０２０６】次に、図４０に示すように、基板１上にＣ
ＶＤ法で酸化シリコン膜４２を堆積した後、化学機械研
磨法で酸化シリコン膜４２を平坦化することによって、
その表面の高さをゲート電極１１の高さに合わせる。
【０２０７】次に、図４１に示すように、酸化シリコン
膜４２をマスクにしたドライエッチングでゲート電極１
１を除去することによって、ゲート電極１１の下部の基
板１（ｐ型ウエル７、ｎ型ウエル８）表面を露出させ
る。
【０２０８】次に、図４２に示すように、ゲート電極１
１の除去によって露出した基板１（ｐ型ウエル７、ｎ型
ウエル８）表面に膜厚１nm以下の極めて薄い酸化シリコ
ン膜４３を形成する。この酸化シリコン膜４３は、水分
／水素分圧比がＳｉを酸化するように設定された水分＋
水素混合ガス雰囲気中で基板１を熱処理することによっ
て形成する。このときの水分濃度は、例えば１％〜３０
％程度、熱処理温度は、例えば７００℃〜８００℃程度
とする。
【０２０９】次に、図４３に示すように、上記酸化シリ
コン膜４２、４３の上部に二酸化シリコン換算膜厚が１
nm以下の極めて薄い酸化チタン膜４４をスパッタリング
法で堆積する。このとき堆積する絶縁膜は、酸化ジルコ
ニウム、酸化ハフニウム、酸化タンタル膜など、前述し
た高誘電率のゲート絶縁膜用金属酸化物であればいずれ
でもよい。
【０２１０】次に、図４４に示すように、酸化シリコン
膜４２の上部の酸化チタン膜４４を化学機械研磨法で除
去する。これによって、次の工程でゲート電極が形成さ
れる領域の基板１（ｐ型ウエル７、ｎ型ウエル８）表面
に酸化シリコン膜４３とその上部の酸化チタン膜４４と
の複合膜からなるゲート絶縁膜９Ｅが形成される。この
とき、ゲート絶縁膜９Ｅの一部（酸化チタン膜４４）
は、サイドウォールスペーサ４８の側壁にも形成され
る。
【０２１１】次に、上記ゲート絶縁膜９Ｅを構成する酸
化シリコン膜４３および酸化チタン膜４４の欠陥を修復
するための熱処理を行う。この熱処理は、水分／水素分
圧比がＳｉおよびＴｉを酸化するように設定された水分
＋水素混合ガス雰囲気中で基板１を熱処理することによ
って行う。このときの水分濃度は、例えば１％〜３０％
程度、熱処理温度は、例えば６００℃〜８００℃程度と
する。
【０２１２】次に、図４５に示すように、酸化シリコン
膜４２およびゲート絶縁膜９Ｅの上部にスパッタリング
法またはＣＶＤ法でＷ膜を形成した後、酸化シリコン膜
４２の上部のＷ膜を化学機械研磨法で除去することによ
ってゲート電極１１を形成する。ゲート電極１１は、Ｍ
ｏ、Ｃｕ、Ａｌなどで構成してもよい。ここまでの工程
でｐ型ウエル７にｎチャネル型ＭＩＳＦＥＴＱｎが形成
され、ｎ型ウエル８にｐチャネル型ＭＩＳＦＥＴＱｐが
形成される。
【０２１３】上記したダマシン法によってゲート電極１
１を形成した場合は、ゲート絶縁膜９Ｅの一部がゲート
電極１１にも形成されるため、ゲート電極１１の側壁下
部におけるゲート絶縁膜９Ｅの耐圧が向上する。
【０２１４】以上、本発明者によってなされた発明をそ
の実施形態に基づき具体的に説明したが、本発明は前記
実施形態に限定されるものではなく、その要旨を逸脱し
ない範囲で種々変更可能であることは言うまでもない。
【０２１５】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【０２１６】本発明によれば、極薄ゲート絶縁膜上にメ
タルゲート電極を形成したＭＩＳＦＥＴの信頼性および
製造歩留まりを向上させることができる。
【０２１７】本発明によれば、酸化シリコンよりも誘電
率が高い金属酸化物を含むゲート絶縁膜上にメタルゲー
ト電極を形成したＭＩＳＦＥＴの信頼性および製造歩留
まりを向上させることができる。
【０２１８】本発明によれば、二酸化シリコン換算膜厚
が５nm未満の膜厚を有する高品質なゲート絶縁膜を歩留
まりよく形成することできるので、ＣＭＯＳ−ＬＳＩの
高集積化を推進することができる。
【図面の簡単な説明】
【図１】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図５】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図６】ゲート絶縁膜の形成に使用する枚葉式の成膜装
置を示す概略図である。
【図７】（ａ）は、酸化膜形成室の具体的な構成の一例
を示す概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿
った断面図である。
【図８】触媒方式の水分＋酸素混合ガス生成装置を示す
概略図である。
【図９】本発明の実施形態１であるＣＭＯＳ−ロジック
ＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図１０】酸化膜成長速度に対する水分濃度の依存性を
示すグラフである。
【図１１】（ａ）は、水分＋酸素混合ガスの水分濃度を
定義するための説明図、（ｂ）は、水分＋水素混合ガス
の水分濃度を定義するための説明図である。
【図１２】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図１３】水分＋水素混合ガスを使った酸化還元反応の
平衡蒸気圧比（ＰH2O ／ＰH2）の温度依存性を示すグラ
フである。
【図１４】触媒方式の水分＋水素混合ガス生成装置と水
素ガス除害装置とを示す概略図である。
【図１５】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図１６】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部拡大断面図
である。
【図１７】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部拡大断面図
である。
【図１８】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図１９】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２０】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２１】本発明の実施形態１であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２２】本発明の実施形態２であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２３】本発明の実施形態２であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２４】絶縁膜の二酸化シリコン換算膜厚を定義する
式である。
【図２５】本発明の実施形態３であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２６】本発明の実施形態３であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２７】本発明の実施形態３であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２８】本発明の実施形態４であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図２９】本発明の実施形態４であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３０】本発明の実施形態５であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３１】本発明の実施形態５であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３２】本発明の実施形態５であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３３】本発明の実施形態５であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３４】本発明の実施形態６であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３５】本発明の実施形態６であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３６】本発明の実施形態６であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３７】本発明の実施形態６であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部拡大断面図
である。
【図３８】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図３９】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４０】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４１】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４２】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４３】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４４】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【図４５】本発明の実施形態７であるＣＭＯＳ−ロジッ
クＬＳＩの製造方法を示す半導体基板の要部断面図であ
る。
【符号の説明】
１ 半導体集積回路装置用シリコン基板（ウエハ） ２ 酸化シリコン膜 ３ 窒化シリコン膜 ４ 素子分離溝 ５ 酸化シリコン膜 ６ 酸化シリコン膜 ７ ｐ型ウエル ８ ｎ型ウエル ９Ａ〜９Ｅ ゲート絶縁膜 １１Ａ Ｗ膜 １１ ゲート電極 １２ 導電性バリア膜 １３ 窒化シリコン膜 １４ フォトレジスト膜 １５ 窒化シリコン膜 １６ ｎ- 型半導体領域 １７ ｐ- 型半導体領域 １８ サイドウォールスペーサ ２０ ｎ+ 型半導体領域（ソース、ドレイン） ２１ ｐ+ 型半導体領域（ソース、ドレイン） ２２ 酸化シリコン膜 ２３ コンタクトホール ２４ コンタクトホール ２５〜３０ 配線 ３１ Ｔｉ膜 ４１Ａ 多結晶シリコン膜 ４１ ゲート電極 ４２ 酸化シリコン膜 ４３ 酸化シリコン膜 ４４ 酸化チタン膜 １００ 成膜装置 １０１ 洗浄装置 １０２ ローダ １０３ 洗浄室 １０４ フッ酸洗浄室 １０５ 乾燥室 １０６ バッファ １０７ 酸化膜形成室 １０８ 酸窒化膜形成室 １０９ 熱処理室 １１０ ローダ／アンローダ １１１ メタル膜形成室 １１２ 搬送系 １１３ ロボットハンド １２０ チャンバ １２２ 均熱リング １２３ サセプタ １２４ 支持アーム １２５ 熱電対 １２６ ガス導入管 １２７ 貫通孔 １２８ 隔壁 １２９ 排気管 １３０ ランプ １４０ 水分＋酸素混合ガス生成装置 １４１ 反応器 １４２ コイル １４３ ヒータ １４４ａ〜１４４ｃ ガス貯留槽 １４５ 配管 １４６ａ〜１４６ｃ マスフローコントローラ １４７ａ〜１４７ｃ 開閉バルブ １４８ 接続部 ２４０ 水分＋水素混合ガス生成装置 ２４１ａ 反応器 ２４１ｂ 反応器 ２４２ コイル ２４３ ヒータ ２４４ａ〜１４４ｃ ガス貯留槽 ２４５ 配管 ２４６ａ〜２４６ｅ マスフローコントローラ ２４７ａ〜２４７ｅ 開閉バルブ ２５０ 水素ガス除害装置 ２５１ 配管 ２５２ 逆止弁 ２５３ 排気管 ２５４ 水素ガスセンサ ２５５、２５６ 冷却器 Ｑｎ ｎチャネル型ＭＯＳＦＥＴ Ｑｐ ｐチャネル型ＭＯＳＦＥＴ
フロントページの続き Ｆターム(参考） 4M104 AA01 BB02 BB04 BB16 BB18 BB29 BB30 BB31 BB32 BB33 CC01 CC05 DD03 DD04 DD23 DD37 DD43 DD65 DD79 DD99 EE03 EE06 EE12 EE16 EE17 FF13 FF18 GG10 HH20 5F040 DA00 DA01 DB03 EC01 EC04 EC08 EC10 ED01 ED03 ED05 EF02 EH02 EK05 FA01 FA02 FA03 FA07 FA17 FA18 FB02 FB04 FC00 FC10 FC28 5F048 AA07 AB03 AC03 BA01 BB04 BB09 BB11 BB12 BC06 BE03 BF07 BG13 BG14 DA19 DA20 DA27 5F058 BA01 BA04 BD01 BD04 BD05 BD10 BF55 BF63 BF80 BG01 BG02 BG03 BG04 BJ01 BJ10

Claims (30)

    【特許請求の範囲】
  1. 【請求項１】 以下の工程からなる半導体集積回路装置
    の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
    し、酸化シリコンを主要な成分とする単一絶縁膜または
    それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
    縁膜を、ウエハの第１の主面上のシリコン表面に形成す
    る工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコン
    を主要な構成要素とする中間層を介することなく、高融
    点金属を主要な成分とするメタル膜を形成した後、前記
    メタル膜をパターニングしてメタルゲート電極を形成す
    る工程、（ｃ）水分／水素分圧比が前記高融点金属を実
    質的に酸化せず、シリコンを酸化するような割合に設定
    された水分と水素とを含むガス雰囲気中において、前記
    メタルゲート電極が形成された前記第１の主面に対して
    熱処理を行なうことによって、前記メタルゲート電極直
    下の前記ゲート絶縁膜中の欠陥を修復する工程。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法において、前記高融点金属は、モリブデンまたは
    タングステンであることを特徴とする半導体集積回路装
    置の製造方法。
  3. 【請求項３】 請求項２記載の半導体集積回路装置の製
    造方法において、前記ゲート絶縁膜の二酸化シリコン換
    算膜厚は、４nm未満であることを特徴とする半導体集積
    回路装置の製造方法。
  4. 【請求項４】 請求項２記載の半導体集積回路装置の製
    造方法において、前記ゲート絶縁膜の二酸化シリコン換
    算膜厚は、３nm未満であることを特徴とする半導体集積
    回路装置の製造方法。
  5. 【請求項５】 以下の工程からなる半導体集積回路装置
    の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
    し、窒化シリコンを主要な成分とする単一絶縁膜または
    それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
    縁膜を、ウエハの第１の主面上のシリコン表面に形成す
    る工程、（ｂ）前記ゲート絶縁膜上に、多結晶シリコン
    を主要な構成要素とする中間層を介することなく、高融
    点金属を主要な成分とするメタル膜を形成した後、前記
    メタル膜をパターニングしてメタルゲート電極を形成す
    る工程、（ｃ）水分／水素分圧比が前記高融点金属を実
    質的に酸化せず、シリコンを酸化するような割合に設定
    された水分と水素とを含むガス雰囲気中において、前記
    メタルゲート電極が形成された前記第１の主面に対して
    熱処理を行なうことによって、前記メタルゲート電極直
    下の前記ゲート絶縁膜中の欠陥を修復する工程。
  6. 【請求項６】 請求項５記載の半導体集積回路装置の製
    造方法において、前記高融点金属は、モリブデンまたは
    タングステンであることを特徴とする半導体集積回路装
    置の製造方法。
  7. 【請求項７】 請求項６記載の半導体集積回路装置の製
    造方法において、前記水分と水素とを含むガスは、さら
    に窒素またはアンモニアガスを含むことを特徴とする半
    導体集積回路装置の製造方法。
  8. 【請求項８】 以下の工程からなる半導体集積回路装置
    の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
    し、二酸化シリコンよりも誘電率が大きい金属酸化物を
    主要な成分とする単一絶縁膜またはそれと他の絶縁膜と
    を含む複合絶縁膜からなるゲート絶縁膜を、ウエハの第
    １の主面上のシリコン表面に形成する工程、（ｂ）前記
    ゲート絶縁膜上に、多結晶シリコンを主要な構成要素と
    する中間層を介することなく、高融点金属を主要な成分
    とするメタル膜を形成した後、前記メタル膜をパターニ
    ングしてメタルゲート電極を形成する工程、（ｃ）水分
    ／水素分圧比が前記高融点金属を実質的に酸化せず、シ
    リコンを酸化するような割合に設定された水分と水素と
    を含むガス雰囲気中において、前記メタルゲート電極が
    形成された前記第１の主面に対して熱処理を行なうこと
    によって、前記メタルゲート電極直下の前記ゲート絶縁
    膜中の欠陥を修復する工程。
  9. 【請求項９】 請求項８記載の半導体集積回路装置の製
    造方法において、前記金属酸化膜を構成する金属は、チ
    タン、ジルコニウム、またはハフニウムであることを特
    徴とする半導体集積回路装置の製造方法。
  10. 【請求項１０】 請求項８記載の半導体集積回路装置の
    製造方法において、前記金属酸化膜を構成する金属は、
    タンタルであることを特徴とする半導体集積回路装置の
    製造方法。
  11. 【請求項１１】 請求項８記載の半導体集積回路装置の
    製造方法において、前記金属酸化膜を構成する金属は、
    アルミニウムであることを特徴とする半導体集積回路装
    置の製造方法。
  12. 【請求項１２】 請求項８記載の半導体集積回路装置の
    製造方法において、前記金属酸化膜は、ＡＢＯ3 型の広
    義のペロブスカイト型構造を含む高誘電体であって、動
    作温度において常誘電相にあるものであることを特徴と
    する半導体集積回路装置の製造方法。
  13. 【請求項１３】 請求項１２記載の半導体集積回路装置
    の製造方法において、前記高誘電体は、ＢＳＴであるこ
    とを特徴とする半導体集積回路装置の製造方法。
  14. 【請求項１４】 以下の工程からなる半導体集積回路装
    置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
    元平衡曲線がシリコンのそれよりも低水分側にある第１
    の高融点金属を主要な成分とする第１の膜を、ウエハの
    第１の主面上のシリコン表面に形成する工程、（ｂ）水
    分／水素分圧比が前記シリコン表面を実質的に酸化せ
    ず、前記第１の高融点金属を酸化するような割合に設定
    された水分と水素とを含むガス雰囲気中において、前記
    第１の膜が形成された前記第１の主面に対して熱処理を
    行ない、前記第１の高融点金属をその酸化物に変換する
    ことによって、前記シリコン表面にゲート絶縁膜を形成
    する工程、（ｃ）前記（ｂ）工程の前または後に、ゲー
    ト電極を形成する工程。
  15. 【請求項１５】 請求項１４記載の半導体集積回路装置
    の製造方法において、前記第１の高融点金属は、チタ
    ン、ジルコニウム、またはハフニウムであることを特徴
    とする半導体集積回路装置の製造方法。
  16. 【請求項１６】 請求項１５記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程における前記水分
    と水素とを含むガス雰囲気は、触媒を用いて水分を合成
    することによって形成されることを特徴とする半導体集
    積回路装置の製造方法。
  17. 【請求項１７】 以下の工程からなる半導体集積回路装
    置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
    元平衡曲線がシリコンのそれよりも低水分側にある第１
    の高融点金属の酸化物を主要な成分とするゲート絶縁膜
    を、ウエハの第１の主面上のシリコン表面に形成する工
    程、（ｂ）水分／水素分圧比が前記シリコン表面を実質
    的に酸化せず、前記第１の高融点金属の酸化物を生成す
    るような割合に設定された水分と水素とを含むガス雰囲
    気中において、前記第１の膜が形成された前記第１の主
    面に対して熱処理を行い、前記第１の高融点金属をその
    酸化物に変換することによって、前記ゲート絶縁膜中の
    欠陥を修復する工程。（ｃ）前記（ｂ）工程の前または
    後に、前記ゲート絶縁膜上にゲート電極を形成する工
    程。
  18. 【請求項１８】 請求項１７記載の半導体集積回路装置
    の製造方法において、前記（ａ）工程における前記ゲー
    ト絶縁膜は、前記シリコン表面上に酸化シリコン膜を介
    して形成されることを特徴とする半導体集積回路装置の
    製造方法。
  19. 【請求項１９】 請求項１８記載の半導体集積回路装置
    の製造方法において、前記第１の高融点金属は、チタ
    ン、ジルコニウム、またはハフニウムであることを特徴
    とする半導体集積回路装置の製造方法。
  20. 【請求項２０】 請求項１９記載の半導体集積回路装置
    の製造方法において、前記（ｂ）工程における前記水分
    と水素とを含むガス雰囲気は、触媒を用いて水分を合成
    することによって形成されることを特徴とする半導体集
    積回路装置の製造方法。
  21. 【請求項２１】 以下の工程からなる半導体集積回路装
    置の製造方法； （ａ）水分と水素とを含むガス雰囲気中における酸化還
    元平衡曲線がシリコンのそれよりも高水分側にある第１
    の高融点金属を主要な成分とするメタル膜をパターニン
    グすることによって、ウエハの第１の主面上のシリコン
    表面にゲート電極を形成する工程、（ｂ）前記ゲート電
    極が形成された状態で前記第１の主面に対して熱処理を
    行なうことによって、前記ゲート電極直下の前記シリコ
    ン表面に、二酸化シリコン換算膜厚が５nm未満の膜厚を
    有し、酸化シリコンを主要な成分とするゲート絶縁膜を
    形成する工程。
  22. 【請求項２２】 請求項２１記載の半導体集積回路装置
    の製造方法において、前記第１の高融点金属は、モリブ
    デンまたはタングステンであることを特徴とする半導体
    集積回路装置の製造方法。
  23. 【請求項２３】 以下の工程からなる半導体集積回路装
    置の製造方法； （ａ）水分および水素を含む雰囲気中における酸化還元
    平衡曲線がシリコンのそれよりも低水分側にある第１の
    高融点金属を主要な成分とするゲート絶縁膜となるべき
    第１の膜を、ウエハの第１の主面上のシリコン表面に形
    成する工程、（ｂ）前記第１の膜が形成された状態で、
    前記酸化還元平衡曲線がシリコンのそれよりも高水分側
    にある第２の高融点金属を主要な成分とするゲート電極
    となるべき第２の膜を、前記第１の主面上に形成する工
    程、（ｃ）前記第１の膜および前記第２の膜をパターニ
    ングすることによって、前記ゲート電極を形成する工
    程、（ｄ）前記ゲート電極が形成された状態で前記第１
    の主面に対して熱処理を行い、前記ゲート電極直下の前
    記第１の膜を酸化処理することによって、ゲート絶縁膜
    に変換する工程。
  24. 【請求項２４】 請求項２３記載の半導体集積回路装置
    の製造方法において、前記第２の高融点金属は、モリブ
    デンまたはタングステンであることを特徴とする半導体
    集積回路装置の製造方法。
  25. 【請求項２５】 請求項２４記載の半導体集積回路装置
    の製造方法において、前記第１の高融点金属は、チタ
    ン、ジルコニウムまたはハフニウムであることを特徴と
    する半導体集積回路装置の製造方法。
  26. 【請求項２６】 以下の構成からなる半導体集積回路装
    置； （ａ）第１の主面にシリコン表面を有する半導体集積回
    路基板、（ｂ）前記シリコン表面に設けられた酸化ジル
    コニウム、酸化ハフニウムまたはこれらと酸化チタンの
    うちの２種以上の酸化物を含む二元または多元酸化物を
    主要な成分とするゲート絶縁膜、（ｃ）前記ゲート絶縁
    膜上に設けられたゲート電極。
  27. 【請求項２７】 以下の工程からなる半導体集積回路装
    置の製造方法； （ａ）二酸化シリコン換算膜厚が５nm未満の膜厚を有
    し、酸化シリコンを主要な成分とする単一絶縁膜または
    それと他の絶縁膜とを含む複合絶縁膜からなるゲート絶
    縁膜を、ウエハの第１の主面上のシリコン表面に形成す
    る工程、（ｂ）前記ゲート絶縁膜上に導電性バリア膜を
    形成する工程、（ｃ）前記導電性バリア膜上に、多結晶
    シリコンを主要な構成要素とする中間層を介することな
    く、第１の高融点金属を主要な成分とするメタル膜を形
    成する工程、（ｄ）前記導電性バリア膜および前記メタ
    ル膜をパターニングすることによって、ゲート電極を形
    成する工程、（ｅ）水分／水素分圧比が前記高融点金属
    を実質的に酸化せず、シリコンを酸化するような割合に
    設定された水分と水素とを含むガス雰囲気中において、
    前記ゲート電極が形成された前記第１の主面に対して熱
    処理を行なうことによって、前記ゲート電極直下の前記
    ゲート絶縁膜中の欠陥を修復する工程。
  28. 【請求項２８】 請求項２７記載の半導体集積回路装置
    の製造方法において、前記第１の高融点金属は、タング
    ステンであることを特徴とする半導体集積回路装置の製
    造方法。
  29. 【請求項２９】 請求項２８記載の半導体集積回路装置
    の製造方法において、前記導電性バリア膜は、窒化チタ
    ンを主要な成分として含むことを特徴とする半導体集積
    回路装置の製造方法。
  30. 【請求項３０】 請求項２９記載の半導体集積回路装置
    の製造方法において、前記水分と水素とを含むガスは、
    さらに窒素またはアンモニアガスを含むことを特徴とす
    る半導体集積回路装置の製造方法。
JP11158089A 1999-06-04 1999-06-04 半導体集積回路装置の製造方法および半導体集積回路装置 Pending JP2000349285A (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP11158089A JP2000349285A (ja) 1999-06-04 1999-06-04 半導体集積回路装置の製造方法および半導体集積回路装置
TW091104331A TW530352B (en) 1999-06-04 2000-05-04 Manufacturing method of semiconductor integrated circuit device and semiconductor integrated circuit device
TW089108529A TW506131B (en) 1999-06-04 2000-05-04 Manufacture of semiconductor integrated circuit device and semiconductor integrated circuit device made therefrom
US09/577,671 US6737341B1 (en) 1999-06-04 2000-05-25 Semiconductor integrated circuit device and method for manufacturing the same
KR1020000030285A KR100745960B1 (ko) 1999-06-04 2000-06-02 반도체 집적 회로 장치의 제조 방법
US09/635,270 US6593229B1 (en) 1999-06-04 2000-08-09 Semiconductor integrated circuit device and method for manufacturing the same
US10/760,358 US6936550B2 (en) 1999-06-04 2004-01-21 Semiconductor integrated circuit device and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP11158089A JP2000349285A (ja) 1999-06-04 1999-06-04 半導体集積回路装置の製造方法および半導体集積回路装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006046372A Division JP2006203228A (ja) 2006-02-23 2006-02-23 半導体集積回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000349285A true JP2000349285A (ja) 2000-12-15
JP2000349285A5 JP2000349285A5 (ja) 2006-04-27

Family

ID=15664068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP11158089A Pending JP2000349285A (ja) 1999-06-04 1999-06-04 半導体集積回路装置の製造方法および半導体集積回路装置

Country Status (4)

Country Link
US (3) US6737341B1 (ja)
JP (1) JP2000349285A (ja)
KR (1) KR100745960B1 (ja)
TW (2) TW530352B (ja)

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002073696A1 (en) * 2001-03-12 2002-09-19 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003142694A (ja) * 2001-09-24 2003-05-16 Sharp Corp Ｓｏｉデバイスの素子分離方法
JP3420743B2 (ja) 2000-04-03 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
WO2004023563A1 (ja) * 2002-09-05 2004-03-18 Japan Science And Technology Agency 電界効果トランジスタ
JP3528151B2 (ja) 1998-12-30 2004-05-17 株式会社ハイニックスセミコンダクター 半導体素子のゲート酸化膜形成方法
JP2006128416A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7067889B2 (en) 2001-11-15 2006-06-27 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
US7655993B2 (en) 2001-11-15 2010-02-02 Renesas Technology Corporation Method for manufacturing semiconductor integrated circuit device
US7759723B2 (en) 2001-06-28 2010-07-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JP2011205122A (ja) * 2011-06-03 2011-10-13 Renesas Electronics Corp 半導体集積回路装置
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
JP2012199555A (ja) * 2002-06-12 2012-10-18 Applied Materials Inc プラズマ窒化ゲート誘電層における窒素プロフィルを改善する方法
US9761314B2 (en) 2001-06-28 2017-09-12 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US7378719B2 (en) * 2000-12-20 2008-05-27 Micron Technology, Inc. Low leakage MIM capacitor
JP3792589B2 (ja) * 2001-03-29 2006-07-05 富士通株式会社 半導体装置の製造方法
US7358171B2 (en) * 2001-08-30 2008-04-15 Micron Technology, Inc. Method to chemically remove metal impurities from polycide gate sidewalls
WO2003049188A1 (en) 2001-11-30 2003-06-12 Renesas Technology Corp. Semiconductor integrated circuit device and manufacturing method thereof
US7001807B1 (en) 2001-12-20 2006-02-21 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
US6639271B1 (en) * 2001-12-20 2003-10-28 Advanced Micro Devices, Inc. Fully isolated dielectric memory cell structure for a dual bit nitride storage device and process for making same
US20030232501A1 (en) * 2002-06-14 2003-12-18 Kher Shreyas S. Surface pre-treatment for enhancement of nucleation of high dielectric constant materials
US6833556B2 (en) 2002-08-12 2004-12-21 Acorn Technologies, Inc. Insulated gate field effect transistor having passivated schottky barriers to the channel
US7084423B2 (en) 2002-08-12 2006-08-01 Acorn Technologies, Inc. Method for depinning the Fermi level of a semiconductor at an electrical junction and devices incorporating such junctions
US20040212025A1 (en) * 2003-04-28 2004-10-28 Wilman Tsai High k oxide
US20040241948A1 (en) * 2003-05-29 2004-12-02 Chun-Feng Nieh Method of fabricating stacked gate dielectric layer
US6939815B2 (en) * 2003-08-28 2005-09-06 Intel Corporation Method for making a semiconductor device having a high-k gate dielectric
FR2871291B1 (fr) * 2004-06-02 2006-12-08 Tracit Technologies Procede de transfert de plaques
TWI247432B (en) * 2004-12-03 2006-01-11 Chunghwa Picture Tubes Ltd Manufacturing method of thin film transistor and poly-silicon layer
JP2006303010A (ja) * 2005-04-18 2006-11-02 Toshiba Corp 半導体装置およびその製造方法
US7442319B2 (en) 2005-06-28 2008-10-28 Micron Technology, Inc. Poly etch without separate oxide decap
US7456095B2 (en) * 2005-10-03 2008-11-25 International Business Machines Corporation Method and apparatus for forming nickel silicide with low defect density in FET devices
JP5089121B2 (ja) 2006-09-29 2012-12-05 東京エレクトロン株式会社 シリコン酸化膜の形成方法およびプラズマ処理装置
JP4552973B2 (ja) * 2007-06-08 2010-09-29 セイコーエプソン株式会社 半導体装置の製造方法
JP4573903B2 (ja) * 2008-06-13 2010-11-04 株式会社日立国際電気 半導体デバイスの製造方法及び基板処理装置
CN107578994B (zh) 2011-11-23 2020-10-30 阿科恩科技公司 通过插入界面原子单层改进与iv族半导体的金属接触
CN105531802A (zh) * 2013-07-11 2016-04-27 富士电机株式会社 碳化硅半导体装置及碳化硅半导体装置的制造方法
US9299799B2 (en) * 2014-06-10 2016-03-29 International Business Machines Corporation Semiconductor devices containing an epitaxial perovskite/doped strontium titanate structure
US9620611B1 (en) 2016-06-17 2017-04-11 Acorn Technology, Inc. MIS contact structure with metal oxide conductor
DE112017005855T5 (de) 2016-11-18 2019-08-01 Acorn Technologies, Inc. Nanodrahttransistor mit Source und Drain induziert durch elektrische Kontakte mit negativer Schottky-Barrierenhöhe

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPS60160667A (ja) 1984-02-01 1985-08-22 Hitachi Ltd 半導体装置の製造方法
JP3277043B2 (ja) * 1993-09-22 2002-04-22 株式会社東芝 半導体装置の製造方法
JP3110465B2 (ja) 1996-01-29 2000-11-20 株式会社 フジキン 水分発生用反応炉と水分発生用反応炉の温度制御方法及び白金コーティング触媒層の形成方法
JPH09298170A (ja) 1996-04-30 1997-11-18 Hitachi Ltd 半導体装置用電極配線およびその製造方法
JPH10223900A (ja) * 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
JPH10233505A (ja) 1997-02-21 1998-09-02 Hitachi Ltd 半導体装置の製造方法
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
JP4283904B2 (ja) * 1997-07-11 2009-06-24 株式会社東芝 半導体装置の製造方法
EP0926739A1 (en) * 1997-12-24 1999-06-30 Texas Instruments Incorporated A structure of and method for forming a mis field effect transistor
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JPH11354516A (ja) 1998-06-08 1999-12-24 Sony Corp シリコン酸化膜形成装置及びシリコン酸化膜形成方法
KR100318442B1 (ko) * 1998-12-24 2002-02-19 박종섭 반도체소자의금속게이트전극형성방법
JP3417866B2 (ja) * 1999-03-11 2003-06-16 株式会社東芝 半導体装置およびその製造方法
US6214683B1 (en) 1999-04-12 2001-04-10 Advanced Micro Devices, Inc. Process for fabricating a semiconductor device component using lateral metal oxidation
US7022623B2 (en) 1999-04-22 2006-04-04 Micron Technology, Inc. Method of fabricating a semiconductor device with a dielectric film using a wet oxidation with steam process
JP2000349285A (ja) 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6306698B1 (en) * 2000-04-25 2001-10-23 Advanced Micro Devices, Inc. Semiconductor device having metal silicide regions of differing thicknesses above the gate electrode and the source/drain regions, and method of making same
US6921712B2 (en) * 2000-05-15 2005-07-26 Asm International Nv Process for producing integrated circuits including reduction using gaseous organic compounds
US6383873B1 (en) * 2000-05-18 2002-05-07 Motorola, Inc. Process for forming a structure

Cited By (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3528151B2 (ja) 1998-12-30 2004-05-17 株式会社ハイニックスセミコンダクター 半導体素子のゲート酸化膜形成方法
JP3420743B2 (ja) 2000-04-03 2003-06-30 松下電器産業株式会社 半導体装置及びその製造方法
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
WO2002073696A1 (en) * 2001-03-12 2002-09-19 Hitachi, Ltd. Process for producing semiconductor integrated circuit device
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
JP2002353210A (ja) * 2001-05-25 2002-12-06 Tokyo Electron Ltd 熱処理装置および熱処理方法
US7968931B2 (en) 2001-06-28 2011-06-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US7759723B2 (en) 2001-06-28 2010-07-20 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
US9761314B2 (en) 2001-06-28 2017-09-12 Samsung Electronics Co., Ltd. Non-volatile memory devices and methods of operating the same
US8253183B2 (en) 2001-06-28 2012-08-28 Samsung Electronics Co., Ltd. Charge trapping nonvolatile memory devices with a high-K blocking insulation layer
US7804120B2 (en) 2001-06-28 2010-09-28 Samsung Electronics Co., Ltd. Non-volatile semiconductor memory devices
JP2003031796A (ja) * 2001-07-11 2003-01-31 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2003142694A (ja) * 2001-09-24 2003-05-16 Sharp Corp Ｓｏｉデバイスの素子分離方法
KR100938732B1 (ko) * 2001-11-15 2010-01-26 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치 및 그 제조 방법
US7655993B2 (en) 2001-11-15 2010-02-02 Renesas Technology Corporation Method for manufacturing semiconductor integrated circuit device
US7067889B2 (en) 2001-11-15 2006-06-27 Renesas Technology Corp. Method for manufacturing semiconductor integrated circuit device
JP2012199555A (ja) * 2002-06-12 2012-10-18 Applied Materials Inc プラズマ窒化ゲート誘電層における窒素プロフィルを改善する方法
WO2004023563A1 (ja) * 2002-09-05 2004-03-18 Japan Science And Technology Agency 電界効果トランジスタ
JP2006128416A (ja) * 2004-10-29 2006-05-18 Renesas Technology Corp 半導体装置およびその製造方法
JP2007165788A (ja) * 2005-12-16 2007-06-28 Tokyo Electron Ltd 金属系膜の脱炭素処理方法、成膜方法および半導体装置の製造方法
WO2011074604A1 (ja) * 2009-12-18 2011-06-23 株式会社日立国際電気 半導体装置の製造方法、基板処理装置及び半導体装置
JP5462885B2 (ja) * 2009-12-18 2014-04-02 株式会社日立国際電気 半導体装置の製造方法および基板処理装置
WO2012029596A1 (en) * 2010-09-03 2012-03-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US8728860B2 (en) 2010-09-03 2014-05-20 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US9355844B2 (en) 2010-09-03 2016-05-31 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
US10269563B2 (en) 2010-09-03 2019-04-23 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP2011205122A (ja) * 2011-06-03 2011-10-13 Renesas Electronics Corp 半導体集積回路装置

Also Published As

Publication number Publication date
TW506131B (en) 2002-10-11
US20040152340A1 (en) 2004-08-05
KR100745960B1 (ko) 2007-08-02
US6737341B1 (en) 2004-05-18
US6593229B1 (en) 2003-07-15
KR20010020941A (ko) 2001-03-15
TW530352B (en) 2003-05-01
US6936550B2 (en) 2005-08-30

Similar Documents

Publication Publication Date Title
JP2000349285A (ja) 半導体集積回路装置の製造方法および半導体集積回路装置
CN100447980C (zh) 用于制造半导体集成电路器件的方法
KR100754087B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치
US8168547B2 (en) Manufacturing method of semiconductor device
JPWO2002073697A1 (ja) 半導体集積回路装置およびその製造方法
WO2004066376A1 (ja) 誘電体膜の形成方法
KR101286309B1 (ko) 게이트 산화물 누설 전류가 감소된 대체 금속 게이트 트랜지스터
WO2006095752A1 (ja) 半導体装置の製造方法および基板処理装置
JP2006203228A (ja) 半導体集積回路装置の製造方法
JPH11186255A (ja) シリコン酸化膜の形成方法
JP4142664B2 (ja) 半導体集積回路装置の製造方法
TW202249069A (zh) 用以改善元件效能的處理
JP2024520404A (ja) アモルファスシリコンベース取り除きおよびシールｅｏｔ
JP4142663B2 (ja) 半導体集積回路装置の製造方法
JP2005252284A (ja) 半導体集積回路装置の製造方法
JP2003338623A (ja) 半導体集積回路装置の製造方法
JP4220991B2 (ja) 半導体装置の製造方法
JP2004221606A (ja) 半導体集積回路装置の製造方法
JP2006313920A (ja) 半導体集積回路装置の製造方法
JP2005277427A (ja) 半導体集積回路装置の製造方法
JP2004200709A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060223

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061219

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070219

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070313