JPH10335652A - 半導体集積回路装置の製造方法 - Google Patents

半導体集積回路装置の製造方法

Info

Publication number
JPH10335652A
JPH10335652A JP9142315A JP14231597A JPH10335652A JP H10335652 A JPH10335652 A JP H10335652A JP 9142315 A JP9142315 A JP 9142315A JP 14231597 A JP14231597 A JP 14231597A JP H10335652 A JPH10335652 A JP H10335652A
Authority
JP
Japan
Prior art keywords
film
manufacturing
circuit device
integrated circuit
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP9142315A
Other languages
English (en)
Inventor
Yoshikazu Tanabe
義和 田辺
Isamu Asano
勇 浅野
Makoto Yoshida
吉田　　誠
Naoki Yamamoto
直樹 山本
Masayoshi Saito
政良 齊藤
Nobuyoshi Kashu
信義 夏秋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP9142315A priority Critical patent/JPH10335652A/ja
Priority to TW087106811A priority patent/TW452980B/zh
Priority to KR1019980017173A priority patent/KR100766150B1/ko
Priority to US09/086,568 priority patent/US6197702B1/en
Publication of JPH10335652A publication Critical patent/JPH10335652A/ja
Priority to US09/773,000 priority patent/US6503819B2/en
Priority to US10/013,454 priority patent/US6528403B2/en
Priority to US10/355,301 priority patent/US6784116B2/en
Priority to US10/821,842 priority patent/US6987069B2/en
Priority to US11/196,293 priority patent/US7122469B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/02—Manufacture or treatment for one transistor one-capacitor [1T-1C] memory cells
    • H10B12/05—Making the transistor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01354—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon passivation or protection of the electrode, e.g. using re-oxidation
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/01—Manufacture or treatment
    • H10B12/09—Manufacture or treatment with simultaneous manufacture of the peripheral circuit region and memory cells
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01304—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor
    • H10D64/01306—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon
    • H10D64/01308—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal
    • H10D64/01312—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon characterised by the conductor the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon the conductor further comprising a non-elemental silicon additional conductive layer, e.g. a metal silicide layer formed by the reaction of silicon with an implanted metal the additional layer comprising a metal or metal silicide formed by deposition, i.e. without a silicidation reaction, e.g. sputter deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/01—Manufacture or treatment
    • H10D64/013—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator
    • H10D64/01302—Manufacture or treatment of electrodes having a conductor capacitively coupled to a semiconductor by an insulator the insulator being formed after the semiconductor body, the semiconductor being silicon
    • H10D64/01332—Making the insulator
    • H10D64/01336—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid
    • H10D64/01338—Making the insulator on single crystalline silicon, e.g. chemical oxidation using a liquid with a treatment, e.g. annealing, after the formation of the conductor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/661—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation
    • H10D64/662—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures
    • H10D64/664—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes the conductor comprising a layer of silicon contacting the insulator, e.g. polysilicon having vertical doping variation the conductor further comprising additional layers, e.g. multiple silicon layers having different crystal structures the additional layers comprising a barrier layer between the layer of silicon and an upper metal or metal silicide layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0135—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0147—Manufacturing their gate sidewall spacers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0172—Manufacturing their gate conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/0123—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs
    • H10D84/0126—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs
    • H10D84/0165—Integrating together multiple components covered by H10D12/00 or H10D30/00, e.g. integrating multiple IGBTs the components including insulated gates, e.g. IGFETs the components including complementary IGFETs, e.g. CMOS devices
    • H10D84/0181—Manufacturing their gate insulating layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00—Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/01—Manufacture or treatment
    • H10D84/02—Manufacture or treatment characterised by using material-based technologies
    • H10D84/03—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology
    • H10D84/038—Manufacture or treatment characterised by using material-based technologies using Group IV technology, e.g. silicon technology or silicon-carbide [SiC] technology using silicon technology, e.g. SiGe
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6302—Non-deposition formation processes
    • H10P14/6304—Formation by oxidation, e.g. oxidation of the substrate
    • H10P14/6306—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials
    • H10P14/6308—Formation by oxidation, e.g. oxidation of the substrate of the semiconductor materials of Group IV semiconductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 ポリメタルを使用するゲート加工プロセスに
おいて、ゲートパターニング後のライト酸化処理時に金
属膜が酸化されるのを防止すると共に、ゲート側壁端部
における酸化膜形成の再現性および酸化膜厚の均一性を
制御可能とする。 【解決手段】 ゲート酸化膜を形成した半導体ウエハ１
Ａ上に堆積したポリメタル構造のゲート電極材料をパタ
ーニングしてゲート電極を形成した後、触媒作用によっ
て水素と酸素とから生成した水を低濃度に含んだ水素ガ
スを所定の温度に加熱された半導体ウエハ１Ａの主面ま
たはその近傍に供給し、半導体ウエハ１Ａの主面を選択
的に酸化することによって、前記ゲート電極の側壁端部
のプロファイルを改善する。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路装
置の製造方法に関し、特に、ポリメタルゲートを有する
ＭＯＳＦＥＴ(Metal Oxide Semiconductor Field Effec
t Transistor) のゲート加工プロセスに適用して有効な
技術に関する。
【０００２】
【従来の技術】２５６Ｍｂｉｔ（メガビット）以降のＤ
ＲＡＭ（Dynamic Random Access Memory）など、ゲート
長が0.２５μｍ以下の微細なＭＯＳＦＥＴで回路を構成
するデバイスは、ゲート電極の寄生抵抗を低減するため
に、金属層を含む低抵抗導電材料を使ったゲート加工プ
ロセスの採用が必須となる。
【０００３】この種の低抵抗ゲート電極材料として有力
視されているのは、多結晶シリコン膜の上に高融点金属
膜を積層した、いわゆるポリメタルである。ポリメタル
は、そのシート抵抗が２Ω／□程度と低いことから、ゲ
ート電極材料としてのみならず配線材料として利用する
こともできる。高融点金属としては、８００℃以下の低
温プロセスでも良好な低抵抗性を示し、かつエレクトロ
マイグレーション耐性の高いＷ（タングステン）、Ｍｏ
（モリブデン）、Ｔｉ（チタン）などが使用される。な
お、多結晶シリコン膜の上に直接これらの高融点金属膜
を積層すると両者の接着力が低下したり、高温熱処理プ
ロセスで両者の界面に高抵抗のシリサイド層が形成され
たりするため、実際のポリメタルゲートは、多結晶シリ
コン膜と高融点金属膜との間にＴｉＮ（チタンナイトラ
イド）やＷＮ（タングステンナイトライド）などの金属
窒化膜からなるバリア層を介在させた３層構造で構成さ
れる。
【０００４】従来のゲート加工プロセスの概略は、次の
通りである。まず、半導体基板を熱酸化してその表面に
ゲート酸化膜を形成する。一般に、熱酸化膜の形成は乾
燥酸素雰囲気中で行われるが、ゲート酸化膜を形成する
場合には膜中の欠陥密度が低減できるという理由から、
ウェット酸化法が用いられる。ウェット酸化法では、酸
素雰囲気中で水素を燃焼させて水を生成し、この水を酸
素と共に半導体ウエハの表面に供給するパイロジェニッ
ク方式が利用されている。
【０００５】しかし、パイロジェニック方式は、石英製
の水素ガス導入管の先端に取り付けたノズルから噴出す
る水素に点火して燃焼を行うことから、その熱でノズル
が溶けてパーティクルが発生し、これが半導体ウエハの
汚染源となる虞れがあるため、燃焼を伴わない触媒方式
によって水を生成する方法も提案されている。
【０００６】特開平５−１５２２８２号公報は、水素ガ
ス導入管の内面をＮｉ（ニッケル）またはＮｉ含有材料
で形成すると共に、水素ガス導入管を加熱する手段を備
えた熱酸化装置を開示している。この熱酸化装置は、３
００℃以上に加熱した水素ガス導入管内のＮｉ（または
Ｎｉ含有材料）に水素を接触させて水素活性種を生じさ
せ、この水素活性種と酸素（また酸素を含むガス）とを
反応させることにより水を生成する。すなわち、燃焼を
伴わない触媒方式で水を生成するので、水素導入石英管
の先端が溶けてパーティクルを発生することがない。
【０００７】次に、上記のようなウェット酸化法で形成
したゲート酸化膜上にゲート電極材料を堆積した後、フ
ォトレジストをマスクにしたドライエッチングでこのゲ
ート電極材料をパターニングする。その後、フォトレジ
ストをアッシング（灰化）処理で除去し、さらにフッ酸
などのエッチング液を使って、基板表面に残ったドライ
エッチング残渣やアッシング残渣を除去する。
【０００８】上記のウェットエッチングを行うと、ゲー
ト電極の下部以外の領域のゲート酸化膜が削られると同
時に、ゲート電極の側壁端部のゲート酸化膜も等方的に
エッチングされてアンダーカットが生じるため、そのま
まではゲート電極の耐圧が低下するなどの不具合が生じ
る。そこで、アンダーカットされたゲート電極側壁端部
のプロファイルを改善するために、基板をもう一度熱酸
化してその表面に酸化膜を形成する、いわゆるライト酸
化処理を行う。
【０００９】ところが、前述したＷやＭｏなどの高融点
金属は、高温酸素雰囲気中では非常に酸化され易い材料
であるため、ポリメタル構造のゲート電極に上記のライ
ト酸化処理を適用すると、高融点金属膜が酸化されてそ
の抵抗値が増加したり、その一部が基板から剥離したり
する。そのため、ポリメタルを使用するゲート加工プロ
セスでは、ライト酸化処理時に高融点金属膜が酸化され
るのを防止する対策が必要となる。
【００１０】特開昭５９−１３２１３６号公報は、Ｓｉ
（シリコン）基板上にＷ膜またはＭｏ膜を含むポリメタ
ル構造のゲート電極を形成した後、水蒸気と水素の混合
雰囲気中でライト酸化を行うことによって、Ｗ（Ｍｏ）
膜を酸化することなしにＳｉのみを選択的に酸化する技
術を開示している。これは、酸化還元反応が平衡となる
水蒸気／水素分圧比がＷ（Ｍｏ）とＳｉとで異なること
を利用したもので、この分圧比を、Ｗ（Ｍｏ）は水蒸気
によって酸化されても共存する水素によって速やかに還
元されるが、Ｓｉは酸化されたままで残るような範囲内
に設定することでＳｉの選択的酸化を実現している。ま
た、水蒸気と水素の混合雰囲気は、容器に入れた純水中
に水素ガスを供給するバブリング方式によって生成し、
水蒸気／水素分圧比は、純水の温度を変えることによっ
て制御している。
【００１１】特開平３−１１９７６３号公報および特開
平７−９４７１６号公報は、Ｓｉ基板上にゲート酸化膜
を介してＴｉＮなどの窒化金属層とＷなどの金属層とを
含むポリメタル構造のゲート電極を形成した後、還元性
気体（水素）と酸化性気体（水蒸気）とを窒素で希釈し
た雰囲気中でライト酸化を行う技術を開示している。こ
れらの公報によれば、金属層を酸化することなしにＳｉ
のみを選択的に酸化できると共に、水蒸気／水素混合ガ
スを窒素で希釈することによって、窒化金属層からの脱
窒素反応が阻止されるので、窒化金属層の酸化も同時に
防止できるとされている。
【００１２】
【発明が解決しようとする課題】上記のように、ポリメ
タル構造のゲート電極を形成するプロセスでは、所定の
分圧比を有する水蒸気／水素混合ガス中でライト酸化を
行うことが、ゲート酸化膜の耐圧改善と金属膜の酸化防
止を図る有効な手段となる。
【００１３】しかし、水蒸気／水素混合ガスを生成する
方法として提案されている従来のバブリング方式は、容
器内に汲み置いた純水中に水素ガスを供給して水蒸気／
水素混合ガスを生成するため、この純水中に混入した異
物が水蒸気／水素混合ガスと共に酸化炉に送られて半導
体ウエハを汚染する虞れがある。
【００１４】また、バブリング方式では、純水の温度を
変えることによって水蒸気／水素分圧比を制御するの
で、（１）分圧比が変動し易く、最適の分圧比を精度良
く実現することが困難である。（２）水蒸気濃度の制御
範囲が数％〜十数％程度と狭く、ppm オーダの水蒸気濃
度を実現することが困難である、といった問題がある。
【００１５】後述するように、水蒸気／水素混合ガスを
使ったＳｉや金属の酸化還元反応は、水蒸気濃度が高い
ほど酸化反応が進み易い。そのため、バブリング方式で
生成した水蒸気／水素混合ガスのように、比較的高い水
蒸気濃度下でＳｉを酸化すると、酸化速度が大きいため
に極めて短時間で酸化膜が成長してしまう。しかし、ゲ
ート長が0.２５μｍ以下の微細なＭＯＳＦＥＴは、素子
の電気特性を維持するためにゲート酸化膜を５nm以下の
極めて薄い膜厚で形成することが要求される。従って、
バブリング方式で生成した蒸気／水素混合気体を使用し
たのでは、このような極薄のゲート酸化膜を均一に制御
性良く形成することは困難である。また、酸化膜の成長
速度を下げるために、低温（例えば８００℃以下）で酸
化を行うと、品質の良いゲート酸化膜が得られない。
【００１６】本発明の目的は、ポリメタルを使用するゲ
ート加工プロセスにおいて、ゲート電極をパターニング
した後のライト酸化処理時に金属膜が酸化されるのを防
止すると共に、ゲート電極の側壁端部における酸化膜形
成の再現性および酸化膜厚の均一性を制御可能とする技
術を提供することにある。
【００１７】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述および添付図面から明らかに
なるであろう。
【００１８】
【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
次のとおりである。
【００１９】（１）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成されたゲート酸化膜上
に少なくとも金属膜を含む導電膜を堆積した後、前記導
電膜をパターニングしてＭＯＳＦＥＴのゲート電極を形
成する工程と、触媒作用によって水素と酸素とから生成
した水蒸気を含む水素ガスを所定の温度に加熱された前
記半導体基板の主面またはその近傍に供給し、前記半導
体基板の主面を選択的に酸化することによって、前記ゲ
ート電極の側壁端部のプロファイルを改善する工程とを
含んでいる。
【００２０】（２）本発明の半導体集積回路装置の製造
方法は、前記導電膜が少なくともＷ膜またはＴｉ膜を含
んでいる。
【００２１】（３）本発明の半導体集積回路装置の製造
方法は、前記水蒸気を含む水素ガスの水蒸気／水素分圧
比を、前記金属膜が還元され、前記半導体基板の主面が
酸化される範囲内に設定する。
【００２２】（４）本発明の半導体集積回路装置の製造
方法は、前記導電膜が少なくともＴｉ膜を含み、前記Ｔ
ｉ膜の酸化による前記ゲート電極の劣化が最小となるよ
うな低濃度の水蒸気を含む水素ガスを用いて前記半導体
基板の主面を選択的に酸化する。
【００２３】（５）本発明の半導体集積回路装置の製造
方法は、前記導電膜が少なくともＷ膜を含み、酸化速度
と酸化膜厚とが制御可能となるような低濃度の水蒸気を
含む水素ガスを用いて前記半導体基板の主面を選択的に
酸化する。
【００２４】（６）本発明の半導体集積回路装置の製造
方法は、半導体基板の主面に形成された膜厚が５nm以下
のゲート酸化膜上に少なくとも金属膜を含む導電膜を堆
積した後、前記導電膜をパターニングしてＭＯＳＦＥＴ
のゲート電極を形成する工程と、触媒作用によって水素
と酸素とから生成され、かつ酸化膜形成の再現性および
酸化膜厚の均一性が制御可能となるような低濃度の水蒸
気を含む水素ガスを所定の温度に加熱された前記半導体
基板の主面またはその近傍に供給し、前記半導体基板の
主面を選択的に酸化することによって、前記ゲート電極
の側壁端部のプロファイルを改善する工程とを含んでい
る。
【００２５】（７）本発明の半導体集積回路装置の製造
方法は、以下の工程（ａ）〜（ｄ）を含んでいる。
【００２６】（ａ）半導体基板を熱酸化してその主面に
ゲート酸化膜を形成した後、前記ゲート酸化膜上に少な
くとも金属膜を含む導電膜を堆積する工程、（ｂ）フォ
トレジスト膜をマスクにしたドライエッチングで前記導
電膜をパターニングすることにより、ＭＯＳＦＥＴのゲ
ート電極を形成する工程、（ｃ）前記フォトレジスト膜
を除去した後、前記半導体基板の主面をウェットエッチ
ングする工程、（ｄ）触媒作用によって水素と酸素とか
ら生成した水蒸気を含む水素ガスの水蒸気／水素分圧比
を、前記金属膜が還元され、前記半導体基板の主面が酸
化されるような範囲内に設定し、前記水蒸気を含む水素
ガスを所定の温度に加熱された前記半導体基板の主面ま
たはその近傍に供給して前記半導体基板の主面を選択的
に酸化することにより、前記ウェットエッチングによっ
て損なわれた前記ゲート電極の側壁端部のプロファイル
を改善する工程。
【００２７】（８）本発明の半導体集積回路装置の製造
方法は、前記導電膜が、多結晶シリコン膜と、前記多結
晶シリコン膜の上部に堆積した窒化金属膜と、前記窒化
金属膜の上部に堆積した金属膜とからなる。
【００２８】（９）本発明の半導体集積回路装置の製造
方法は、前記窒化金属膜がＷＮまたはＴｉＮからなり、
前記金属膜がＷ、ＭｏまたはＴｉからなる。
【００２９】（１０）本発明の半導体集積回路装置の製
造方法は、前記ゲート電極のゲート長が0.２５μｍ以下
である。
【００３０】（１１）本発明の半導体集積回路装置の製
造方法は、前記ゲート電極がＤＲＡＭのメモリセルを構
成するメモリセル選択用ＭＩＳＦＥＴのゲート電極であ
る。
【００３１】（１２）本発明の半導体集積回路装置の製
造方法は、前記半導体基板の加熱温度が８００〜９００
℃である。
【００３２】（１３）本発明の半導体集積回路装置の製
造方法は、前記半導体基板の主面の選択的酸化を枚葉処
理で行う。
【００３３】（１４）本発明の半導体集積回路装置の製
造方法は、前記半導体基板の主面の選択的酸化をバッチ
処理で行う。
【００３４】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて詳細に説明する。なお、実施の形態を説明す
るための全図において、同一の機能を有する部材には同
一の符号を付し、その繰り返しの説明は省略する。
【００３５】図１は、本実施の形態のＤＲＡＭの等価回
路図である。図示のように、このＤＲＡＭのメモリアレ
イ（ＭＡＲＹ）は、マトリクス状に配置された複数のワ
ード線ＷＬ（ＷＬn-1 、ＷＬn 、ＷＬn+1 …）および複
数のビット線ＢＬと、それらの交点に配置された複数の
メモリセル（ＭＣ）とを備えている。１ビットの情報を
記憶する１個のメモリセルは、１個の情報蓄積用容量素
子Ｃとこれに直列に接続された１個のメモリセル選択用
ＭＩＳＦＥＴＱｓとで構成されており、メモリセル選択
用ＭＩＳＦＥＴＱｓのソース、ドレインの一方は、情報
蓄積用容量素子Ｃと電気的に接続され、他方はビット線
ＢＬと電気的に接続されている。ワード線ＷＬは、その
一端がワードドライバＷＤに接続され、ビット線ＢＬ
は、その一端がセンスアンプＳＡに接続されている。
【００３６】以下、本実施の形態のＤＲＡＭの製造方法
を図２〜図２４を用いて説明する。図２〜図８および図
１４〜図２４は、メモリアレイ（ＭＡＲＹ）と周辺回路
（例えばセンスアンプＳＡ）の各一部を示す半導体基板
の断面図、図９および図１０は、ライト酸化処理に使用
する枚葉式酸化炉の概略図、図１１は、枚葉式酸化炉の
チャンバに接続された触媒方式の水蒸気／水素混合ガス
生成装置の概略図、図１２は、水蒸気／水素混合ガスを
使った酸化還元反応の平衡蒸気圧比の温度依存性を示す
グラフ、図１３は、枚葉式酸化炉を使ったライト酸化プ
ロセスのシーケンスを示す図である。なお、以下の説明
において示される膜厚などの数値は例示的なものであっ
て、本発明を限定するためのものではない。
【００３７】まず、図２に示すように、比抵抗が１０Ω
cm程度の単結晶シリコンからなる半導体基板１を熱処理
してその主面に膜厚１０nm程度の薄い酸化シリコン膜２
（パッド酸化膜）を形成し、次いでこの酸化シリコン膜
２上に膜厚１００nm程度の窒化シリコン膜３をＣＶＤ(C
hemical Vapor Deposition) 法で堆積した後、フォトレ
ジスト膜をマスクにしたエッチングで素子分離領域の窒
化シリコン膜３を除去する。酸化シリコン膜２は、後の
工程で素子分離溝の内部に埋め込まれる酸化シリコン膜
をシンタリング（焼き締め）するときなどに基板に加わ
るストレスを緩和する目的で形成される。窒化シリコン
膜３は酸化されにくい性質を持つので、その下部（活性
領域）の基板表面の酸化を防止するマスクとして利用さ
れる。
【００３８】次に、図３に示すように、窒化シリコン膜
３をマスクにして酸化シリコン膜２と半導体基板１とを
ドライエッチングすることにより、素子分離領域の半導
体基板１に深さ３００〜４００nm程度の溝４ａを形成す
る。
【００３９】次に、図４に示すように、前記エッチング
で溝４ａの内壁に生じたダメージ層を除去するために、
半導体基板１を熱処理して溝４ａの内壁に膜厚１０nm程
度の酸化シリコン膜５を形成した後、半導体基板１上に
ＣＶＤ法で酸化シリコン膜６を堆積し、次いで酸化シリ
コン膜６の膜質を改善するために、半導体基板１を熱処
理して酸化シリコン膜６をデンシファイ（焼締め）す
る。その後、窒化シリコン膜３をストッパに用いた化学
的機械研磨(Chemical Mechanical Polishing; ＣＭＰ)
法で酸化シリコン膜６を研磨して溝４ａの内部に残すこ
とにより、素子分離溝４を形成する。
【００４０】次に、熱リン酸を用いたウェットエッチン
グで半導体基板１上に残った窒化シリコン膜３を除去し
た後、図５に示すように、半導体基板１のメモリセルを
形成する領域（メモリアレイ）と周辺回路の一部（ｎチ
ャネル型ＭＩＳＦＥＴＱｎ）を形成する領域にＢ（ホウ
素）をイオン打ち込みしてｐ型ウエル７を形成し、周辺
回路の他の一部（ｐチャネル型ＭＩＳＦＥＴＱｐ）を形
成する領域にＰ（リン）をイオン打ち込みしてｎ型ウエ
ル８を形成する。
【００４１】次に、図６に示すように、ｐ型ウエル７お
よびｎ型ウエル８の各表面の酸化シリコン膜２をＨＦ
（フッ酸）系の洗浄液を使って除去した後、半導体基板
１をウェット酸化してｐ型ウエル７およびｎ型ウエル８
の各表面に膜厚５nm程度の清浄なゲート酸化膜９を形成
する。
【００４２】特に限定はされないが、上記ゲート酸化膜
９を形成した後、半導体基板１をＮＯ（酸化窒素）ある
いはＮ2 Ｏ（亜酸化窒素）雰囲気中で熱処理することに
よって、ゲート酸化膜９と半導体基板１との界面に窒素
を偏析させる酸窒化処理を行ってもよい。ゲート酸化膜
９が５nm程度まで薄くなると、半導体基板１との熱膨張
係数差に起因して両者の界面に生じる歪みが顕在化し、
ホットキャリアの発生を誘発する。半導体基板１との界
面に偏析した窒素はこの歪みを緩和するので、上記の酸
窒化処理は、極薄ゲート酸化膜９の信頼性を向上でき
る。
【００４３】次に、図７に示すように、ゲート酸化膜９
の上部にゲート長が0.２５μｍ程度のゲート電極１４Ａ
（ワード線ＷＬ）およびゲート電極１４Ｂ、１４Ｃを形
成する。ゲート電極１４Ａ（ワード線ＷＬ）およびゲー
ト電極１４Ｂ、１４Ｃは、例えばＰ（リン）などのｎ型
不純物がドープされた膜厚７０nm程度の多結晶シリコン
膜１０を半導体基板１上にＣＶＤ法で堆積し、次いでそ
の上部に膜厚３０nm程度のＷＮ膜１１と膜厚１００nm程
度のＷ膜１２とをスパッタリング法で堆積し、さらにそ
の上部に膜厚１５０nm程度の窒化シリコン膜１３をＣＶ
Ｄ法で堆積した後、フォトレジストをマスクにしてこれ
らの膜をパターニングすることにより形成する。
【００４４】ゲート電極１４Ａ（ワード線ＷＬ）の一部
を低抵抗の金属（Ｗ）で構成した場合には、そのシート
抵抗を２Ω／□程度にまで低減できるので、ワード線遅
延を低減することができる。また、ゲート電極１４（ワ
ード線ＷＬ）をＡｌ配線などで裏打ちしなくともワード
線遅延を低減できるので、メモリセルの上部に形成され
る配線層の数を１層減らすことができる。
【００４５】その後、フォトレジストをアッシング（灰
化）処理で除去し、さらにフッ酸などのエッチング液を
使って、半導体基板１の表面に残ったドライエッチング
残渣やアッシング残渣を除去する。このウェットエッチ
ングを行うと、図８に示すように、ゲート電極１４Ａ
（ワード線ＷＬ）および図示しないゲート電極１４Ｂ、
１４Ｃの下部以外の領域のゲート酸化膜９が削られると
同時に、ゲート側壁下部のゲート酸化膜９も等方的にエ
ッチングされてアンダーカットが生じるため、そのまま
ではゲート酸化膜９の耐圧が低下するなどの不具合が生
じる。そこで、削れたゲート酸化膜９を再生するため
に、以下のような方法で再酸化（ライト酸化）処理を行
う。
【００４６】図９（ａ）は、ライト酸化処理に使用する
枚葉式酸化炉の具体的な構成の一例を示す概略平面図、
図９（ｂ）は、図９（ａ）のＢ−Ｂ’線に沿った断面図
である。
【００４７】この枚葉式酸化炉１００は、多重壁石英管
で構成されたチャンバ１０１を備えており、その上部お
よび下部には半導体ウエハ１Ａを加熱するヒータ１０２
ａ、１０２ｂが設置されている。チャンバ１０１の内部
には、このヒータ１０２ａ、１０２ｂから供給される熱
を半導体ウエハ１Ａの全面に均等に分散させる円盤状の
均熱リング１０３が収容され、その上部に半導体ウエハ
１Ａを水平に保持するサセプタ１０４が載置されてい
る。均熱リング１０３は、石英あるいはＳｉＣ（シリコ
ンカーバイド）などの耐熱材料で構成され、チャンバ１
０１の壁面から延びる支持アーム１０５によって支持さ
れている。均熱リング１０３の近傍には、サセプタ１０
４に保持された半導体ウエハ１Ａの温度を測定する熱電
対１０６が設置されている。半導体ウエハ１Ａの加熱
は、ヒータ１０２ａ、１０２ｂによる加熱方式の他、例
えば図１０に示すようなランプ１０７による加熱方式を
採用してもよい。
【００４８】チャンバ１０１の壁面の一部には、チャン
バ１０１内に水蒸気／水素混合ガスとパージガスとを導
入するためのガス導入管１０８の一端が接続されてい
る。このガス導入管１０８の他端には、後述する触媒方
式のガス生成装置が接続されている。ガス導入管１０８
の近傍には、多数の貫通孔１０９を備えた隔壁１１０が
設けられており、チャンバ１０１内に導入された気体
は、この隔壁１１０の貫通孔１０９を通過してチャンバ
１０１内に均等に行き渡る。チャンバ１０１の壁面の他
の一部には、チャンバ１０１内に導入された上記ガスを
排出するための排気管１１１の一端が接続されている。
【００４９】図１１は、上記枚葉式酸化炉１００のチャ
ンバ１０１に接続された触媒方式の水蒸気／水素混合ガ
ス生成装置を示す概略図である。このガス生成装置１４
０は、耐熱耐食性合金（例えば商品名「ハステロイ(Has
telloy) 」として知られるＮｉ合金など）で構成された
反応器１４１を備えており、その内部にはＰｔ（プラチ
ナ）、Ｎｉ（ニッケル）あるいはＰｄ（パラジウム）な
どの触媒金属からなるコイル１４２とこのコイル１４２
を加熱するヒータ１４３とが収容されている。
【００５０】上記反応器１４１には、水素および酸素か
らなるプロセスガスと、窒素あるいはＡｒ（アルゴン）
などの不活性ガスからなるパージガスとがガス貯留槽１
４４ａ、１４４ｂ、１４４ｃから配管１４５を通じて導
入される。ガス貯留槽１４４ａ、１４４ｂ、１４４ｃと
配管１４５の間には、ガスの量を調節するマスフローコ
ントローラ１４６ａ、１４６ｂ、１４６ｃと、ガスの流
路を開閉する開閉バルブ１４７ａ、１４７ｂ、１４７ｃ
とが設置され、反応器１４１内に導入されるガスの量お
よび成分比がこれらによって精密に制御される。
【００５１】反応器１４１内に導入されたプロセスガス
（水素および酸素）は、３５０〜４５０℃程度に加熱さ
れたコイル１４２に接触して励起され、水素分子からは
水素ラジカルが生成し（Ｈ2 →２Ｈ* ）、酸素分子から
は酸素ラジカルが生成する（Ｏ2 →２Ｏ* ）。これら２
種のラジカルは化学的に極めて活性であるために、速や
かに反応して水を生成する（２Ｈ* ＋Ｏ* →Ｈ2 Ｏ）。
そこで、水（水蒸気）が生成するモル比（水素：酸素＝
２：１）よりも過剰の水素を含んだプロセスガスを反応
器１４１内に導入することにより、水蒸気／水素混合ガ
スが生成する。この混合ガスは、前記ガス導入管１０８
を通って枚葉式酸化炉１００のチャンバ１０１に導入さ
れる。
【００５２】上記のような触媒方式のガス生成装置１４
０は、水の生成に関与する水素と酸素の量およびそれら
の比率を高精度に制御できるので、チャンバ１０１に導
入される水蒸気／水素混合ガス中の水蒸気濃度をppm オ
ーダの極低濃度から数１０％程度の高濃度まで広範囲
に、かつ高精度に制御することができる。また、反応器
１４１にプロセスガスを導入すると瞬時に水が生成され
るので、所望する水蒸気濃度の水蒸気／水素混合ガスが
リアルタイムで得られる。またこれにより、異物の混入
も最小限に抑えられるので、クリーンな水蒸気／水素混
合ガスをチャンバ１０１に導入することができる。な
お、反応器１４１内の触媒金属は、水素および酸素をラ
ジカル化できるものであれば前述した金属に限定されな
い。また、触媒金属はコイル状に加工して使用する他、
例えば中空の管あるいは細かい繊維フィルタなどに加工
し、その内部にプロセスガスを通してもよい。
【００５３】図１２は、水蒸気／水素混合ガスを使った
酸化還元反応の平衡蒸気圧比（ＰH2O ／ＰH2）の温度依
存性を示すグラフであり、図中の曲線（ａ）〜（ｅ）
は、それぞれＷ、Ｍｏ、Ｔａ（タンタル）、Ｓｉ、Ｔｉ
の平衡蒸気圧比を示している。
【００５４】図示のように、枚葉式酸化炉１００のチャ
ンバ１０１に導入する水蒸気／水素混合ガスの水蒸気／
水素分圧比を曲線（ａ）と曲線（ｄ）とに挟まれた領域
の範囲内に設定することにより、ゲート電極１４Ａ（ワ
ード線ＷＬ）およびゲート電極１４Ｂ、１４Ｃの一部を
構成するＷ膜１２およびバリア層であるＷＮ膜１１を酸
化することなしに、Ｓｉのみを選択的に酸化することが
できる。また図示のように、金属（Ｗ、Ｍｏ、Ｔａ、Ｔ
ｉ）、Ｓｉのいずれも水蒸気／水素混合ガス中の水蒸気
濃度が低くなるにつれて酸化速度は遅くなる。従って、
水蒸気／水素混合ガス中の水蒸気濃度を低くすることに
より、Ｓｉの酸化速度と酸化膜厚とを容易に制御するこ
とができる。
【００５５】同様に、ゲート電極の一部をＭｏ膜で構成
した場合には、水蒸気／水素分圧比を曲線（ｂ）と曲線
（ｄ）とに挟まれた領域の範囲内に設定することによ
り、Ｍｏ膜を酸化することなしにＳｉのみを選択的に酸
化することができる。また、ゲート電極の一部をＴａ膜
で構成した場合には、水蒸気／水素分圧比を曲線（ｃ）
と曲線（ｄ）とに挟まれた領域の範囲内に設定すること
により、Ｔａ膜を酸化することなしにＳｉのみを選択的
に酸化することができる。
【００５６】一方、図示のように、水蒸気／水素混合ガ
ス雰囲気中でＴｉはＳｉよりも酸化速度が大きいため、
ゲート電極の一部をＴｉ膜で構成したり、バリア層をＴ
ｉＮ膜で構成したりした場合には、Ｔｉ膜やＴｉＮ膜を
酸化することなしにＳｉのみを選択的に酸化することは
できない。しかし、この場合も水蒸気／水素混合ガス中
の水蒸気を極く低濃度に設定することによって、Ｔｉ
膜、ＴｉＮ膜およびＳｉの酸化速度と酸化膜厚とを容易
に制御することができるので、Ｔｉ膜やＴｉＮ膜の酸化
を最小限にとどめてゲート電極の特性劣化を実用上問題
とならない範囲に抑えることができる。具体的には、水
蒸気濃度の上限を１％程度以下とするのが望ましく、ま
たゲート電極側壁端部のプロファイルを改善するために
はある程度の水蒸気を必要とするため、その下限は１０
ppm 〜１００ppm 程度とするのが望ましい。
【００５７】次に、前記枚葉式酸化炉１００を使ったラ
イト酸化プロセスシーケンスの一例を図１３を参照しな
がら説明する。
【００５８】まず、枚葉式酸化炉１００のチャンバ１０
１を開放し、その内部にパージガス（窒素）を導入しな
がら半導体ウエハ１Ａをサセプタ１０４の上にロードす
る。その後、チャンバ１０１を閉鎖し、引き続きパージ
ガスを導入してチャンバ１０１内のガス交換を十分に行
う。サセプタ１０４は、半導体ウエハ１Ａが速やかに加
熱されるよう、あらかじめヒータ１０２ａ、１０２ｂで
加熱しておく。半導体ウエハ１Ａの加熱温度は、８００
〜９００℃の範囲、例えば８５０℃とする。ウエハ温度
が８００℃以下では酸化シリコン膜の品質が低下する。
他方、９００℃以上ではウエハの表面荒れが発生し易く
なる。
【００５９】次に、チャンバ１０１内に水素を導入して
窒素を排出する。チャンバ１０１内に窒素が残留してい
ると不所望な窒化反応が生じたりするため、窒素は完全
に排出しておくことが望ましい。
【００６０】次に、ガス生成装置１４０の反応器１４１
に酸素と過剰の水素とを導入し、触媒作用によって酸素
と水素とから生成した水を過剰の水素と共にチャンバ１
０１に導入して半導体ウエハ１Ａの表面を所定の時間だ
け酸化する。これにより、前記ウェットエッチングで削
られて薄くなったゲート酸化膜９が再酸化され、アンダ
ーカットされたゲート電極１４Ａ（ワード線ＷＬ）およ
びゲート電極１４Ｂ、１４Ｃの側壁端部のプロファイル
が改善される。
【００６１】上記のライト酸化を長時間行うと、ゲート
電極端部近傍の酸化膜厚が必要以上に厚くなり、ゲート
電極端部でオフセットが生じたり、ＭＯＳＦＥＴのしき
い値電圧（Ｖth）が設計値からずれたりする。また、実
効チャネル長がゲート電極の加工値よりも短くなるとい
った問題も生じる。特に、ゲート長が0.２５μｍ前後の
微細なＭＯＳＦＥＴは、ゲート加工寸法の設計値からの
細り許容量が素子設計の面から厳しく制限される。これ
は、細り量が僅かに増加しただけでも短チャネル効果に
よって、しきい値電圧が急激に減少するからである。ゲ
ート長が0.２５μｍ前後のゲート電極の場合、その一部
を構成する多結晶シリコン膜の側壁端部がライト酸化工
程で約0.１μｍ（両端で約0.２μｍ）酸化される程度
が、しきい値電圧の急激な減少を来さない限界と考えら
れる。従って、ライト酸化によって成長させる酸化膜厚
は、ゲート酸化膜厚の５０％増し程度を上限とするのが
望ましい。
【００６２】次に、チャンバ１０１内にパージガス（窒
素）を導入して水蒸気／水素混合ガスを排出した後、チ
ャンバ１０１を開放し、その内部にパージガスを導入し
ながら半導体ウエハ１Ａをサセプタ１０４からアンロー
ドすることにより、ライト酸化処理が終了する。
【００６３】以下、ライト酸化工程後のＤＲＡＭプロセ
スを簡単に説明する。まず、図１４に示すように、ｎ型
ウエル８にｐ型不純物、例えばＢ（ホウ素）をイオン打
ち込みしてゲート電極１４Ｃの両側のｎ型ウエル８にｐ
- 型半導体領域１６を形成する。また、ｐ型ウエル７に
ｎ型不純物、例えばＰ（リン）をイオン打ち込みしてゲ
ート電極１４Ｂの両側のｐ型ウエル７にｎ- 型半導体領
域１７を形成し、ゲート電極１４Ａの両側のｐ型ウエル
７にｎ型半導体領域１８を形成する。
【００６４】次に、図１５に示すように、半導体基板１
上にＣＶＤ法で窒化シリコン膜１９を堆積した後、図１
６に示すように、メモリアレイをフォトレジスト膜２０
で覆い、周辺回路の窒化シリコン膜１９を異方性エッチ
ングすることにより、ゲート電極１４Ｂ、１４Ｃの側壁
にサイドウォールスペーサ１９ａを形成する。このエッ
チングは、素子分離溝４に埋め込まれた酸化シリコン膜
６とゲート電極１４Ｂ、１４Ｃ上の窒化シリコン膜１９
との削れ量を最少とするために、オーバーエッチング量
を必要最小限にとどめると共に、酸化シリコン膜６に対
する選択比が大きく取れるエッチングガスを使用して行
う。
【００６５】次に、図１７に示すように、周辺回路のｐ
型ウエル７にｎ型不純物、例えばＡｓ（ヒ素）をイオン
打ち込みしてｎチャネル型ＭＩＳＦＥＴＱｎのｎ+ 型半
導体領域２１（ソース、ドレイン）を形成し、ｎ型ウエ
ル２にｐ型不純物、例えばＢ（ホウ素）をイオン打ち込
みしてｐチャネル型ＭＩＳＦＥＴＱｐのｐ+ 型半導体領
域２２（ソース、ドレイン）を形成する。
【００６６】次に、図１８に示すように、半導体基板１
上にＣＶＤ法で酸化シリコン膜２３を堆積し、化学的機
械研磨法を用いてその表面を平坦化した後、フォトレジ
スト膜２４をマスクにしたドライエッチングでメモリセ
ル選択ＭＩＳＦＥＴＱｓのｎ型半導体領域１８（ソー
ス、ドレイン）の上部の酸化シリコン膜２３を除去す
る。このエッチングは、窒化シリコン膜１３、１９に対
する酸化シリコン膜２３のエッチングレートが大きくな
るような条件で行い、ｎ型半導体領域１８の上部の窒化
シリコン膜１９が除去されないようにする。
【００６７】次に、図１９に示すように、上記フォトレ
ジスト膜２４をマスクにしたドライエッチングでメモリ
セル選択ＭＩＳＦＥＴＱｓのｎ型半導体領域１８（ソー
ス、ドレイン）の上部の窒化シリコン膜１９とゲート酸
化膜９とを除去することにより、ソース、ドレインの一
方（ｎ型半導体領域１８）の上部にコンタクトホール２
５を形成し、他方（ｎ型半導体領域１８）の上部にコン
タクトホール２６を形成する。このエッチングは、半導
体基板１の削れ量を最少とするために、オーバーエッチ
ング量を必要最小限にとどめると共に、半導体基板１
（シリコン）に対する選択比を大きく取れるエッチング
ガスを使用する。また、このエッチングは、窒化シリコ
ン膜１９が異方的にエッチングされるような条件で行
い、ゲート電極１４Ａ（ワード線ＷＬ）の側壁に窒化シ
リコン膜１９が残るようにする。このようにすると、コ
ンタクトホール２５、２６は、ゲート電極１４Ａ（ワー
ド線ＷＬ）に対して自己整合で形成される。コンタクト
ホール２５、２６をゲート電極１４Ａ（ワード線ＷＬ）
に対して自己整合で形成するには、あらかじめ窒化シリ
コン膜１９を異方性エッチングしてゲート電極１４Ａ
（ワード線ＷＬ）の側壁にサイドウォールスペーサを形
成しておいてもよい。
【００６８】次に、図２０に示すように、コンタクトホ
ール２５、２６の内部にプラグ２７を埋め込んだ後、酸
化シリコン膜２３の上部にＣＶＤ法で酸化シリコン膜２
８を堆積し、次いでフォトレジスト膜２９をマスクにし
たドライエッチングでコンタクトホール２５の上部の酸
化シリコン膜２８を除去する。コンタクトホール２５、
２６の内部にプラグ２７を埋め込むには、酸化シリコン
膜２３の上部にＰ（リン）をドープした多結晶シリコン
膜をＣＶＤ法で堆積した後、この多結晶シリコン膜を化
学的機械研磨法で研磨して酸化シリコン膜２３の上部の
多結晶シリコン膜を除去する。この多結晶シリコン膜中
のＰ（リン）の一部は、後の高温プロセスでコンタクト
ホール２５、２６の底部からｎ型半導体領域１８（ソー
ス、ドレイン）に拡散し、ｎ型半導体領域１８を低抵抗
化する。
【００６９】次に、図２１に示すように、フォトレジス
ト膜３０をマスクにしたドライエッチングで周辺回路形
の酸化シリコン膜２８、２３とゲート酸化膜９とを除去
することにより、ｎチャネル型ＭＩＳＦＥＴＱｎのソー
ス、ドレイン（ｎ+ 型半導体領域２１）の上部にコンタ
クトホール３１、３２を形成し、ｐチャネル型ＭＩＳＦ
ＥＴＱｐのソース、ドレイン（ｐ+ 型半導体領域２２）
の上部にコンタクトホール３３、３４を形成する。この
エッチングは、窒化シリコン膜１３およびサイドウォー
ルスペーサ１９ａに対する酸化シリコン膜のエッチング
レートが大きくなるような条件で行い、コンタクトホー
ル３１、３２をゲート電極１４Ｂに対して自己整合で形
成し、コンタクトホール３３、３４をゲート電極１４Ｃ
に対して自己整合で形成する。
【００７０】次に、図２２に示すように、酸化シリコン
膜２８の上部にビット線ＢＬと周辺回路の第１層配線３
５、３６とを形成する。ビット線ＢＬおよび第１層配線
３５、３６は、例えば酸化シリコン膜２８の上部にスパ
ッタリング法でＴｉＮ膜とＷ膜とを堆積し、次いでこの
Ｗ膜の上部にＣＶＤ法で酸化シリコン膜３７を堆積した
後、フォトレジスト膜をマスクにしたエッチングでこれ
らの膜を順次パターニングして形成する。
【００７１】次に、図２３に示すように、ビット線ＢＬ
および第１層配線３５、３６の上部にＣＶＤ法で酸化シ
リコン膜３８を堆積し、フォトレジスト膜をマスクにし
たドライエッチングでコンタクトホール２６の上部の酸
化シリコン膜３８、２８を除去してスルーホール３９を
形成した後、このスルーホール３９の内部にプラグ４０
を埋め込む。プラグ４０は、例えば酸化シリコン膜３８
の上部にスパッタリング法でＷ膜を堆積した後、このＷ
膜を化学的機械研磨法で研磨してスルーホール３９の内
部に残すことにより形成する。
【００７２】次に、図２４に示すように、スルーホール
３９の上部に下部電極４１と容量絶縁膜４２と上部電極
４３との積層構造で構成された情報蓄積用容量素子Ｃを
形成することにより、メモリセル選択用ＭＩＳＦＥＴＱ
ｓとこれに直列に接続された情報蓄積用容量素子Ｃとで
構成されるＤＲＡＭのメモリセルが略完成する。情報蓄
積用容量素子Ｃの下部電極４１は、例えば酸化シリコン
膜３８の上部にＣＶＤ法またはスパッタリング法でＷ膜
を堆積し、フォトレジスト膜をマスクにしたドライエッ
チングでこのＷ膜をパターニングして形成する。容量絶
縁膜４２と上部電極４３は、下部電極４１の上部にＣＶ
Ｄ法またはスパッタリング法で酸化タンタル膜を堆積
し、その上部にスパッタリング法でＴｉＮ膜を堆積した
後、フォトレジスト膜をマスクにしたエッチングでこれ
らの膜を順次パターニングして形成する。その後、情報
蓄積用容量素子Ｃの上部には２層程度のＡｌ配線が形成
されるが、それらの図示は省略する。
【００７３】上記したゲート酸化膜のライト酸化処理
は、図２５に示すようなバッチ式縦型酸化炉１５０に前
記のような触媒方式の水蒸気／水素混合ガス生成装置１
４０を取り付けて行うこともできる。このバッチ式縦型
酸化炉１５０を使ったライト酸化処理プロセスのシーケ
ンスの一例を図２６に示す。
【００７４】以上、本発明者によってなされた発明をそ
の実施の形態に基づき具体的に説明したが、本発明は前
記実施の形態に限定されるものではなく、その要旨を逸
脱しない範囲で種々変更可能であることは言うまでもな
い。
【００７５】前記実施の形態では、ＤＲＡＭのメモリセ
ルと周辺回路を構成するＭＯＳＦＥＴのライト酸化処理
について説明したが、本発明はこれに限定されるもので
はなく、特に膜厚が５nm以下の極めて薄いゲート酸化膜
を均一に再現性良く形成することが要求される微細なＭ
ＯＳＦＥＴで回路を構成する各種デバイスのライト酸化
処理に適用して好適なものである。
【００７６】
【発明の効果】本願において開示される発明のうち、代
表的なものによって得られる効果を簡単に説明すれば以
下のとおりである。
【００７７】本発明によれば、ポリメタルを使用するゲ
ート加工プロセスにおいて、ゲートパターニング後のラ
イト酸化処理時に金属膜が酸化されるのを防止すること
ができると共に、ゲート側壁端部における酸化膜形成の
再現性および酸化膜厚の均一性を良好に制御することが
できる。これにより、特に膜厚が５nm以下で、耐圧の向
上した高品質の極薄ゲート酸化膜を均一な膜厚で再現性
良く形成することができるので、ゲート長が0.２５μｍ
あるいはそれ以下の微細なＭＯＳＦＥＴで回路を構成す
るデバイスの信頼性、製造歩留まりを向上させることが
できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態であるＤＲＡＭの等価回
路図である。
【図２】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図３】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図４】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図５】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図６】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図７】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図８】本発明の一実施の形態であるＤＲＡＭの製造方
法を示す半導体基板の要部断面図である。
【図９】（ａ）はライト酸化処理に使用する枚葉式酸化
炉の概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿っ
た断面図である。
【図１０】（ａ）はライト酸化処理に使用する枚葉式酸
化炉の概略平面図、（ｂ）は、（ａ）のＢ−Ｂ’線に沿
った断面図である。
【図１１】触媒方式の水蒸気／水素混合ガス生成装置の
概略図である。
【図１２】水蒸気／水素混合ガスを使った酸化還元反応
の平衡蒸気圧比の温度依存性を示すグラフである。
【図１３】枚葉式酸化炉を使ったライト酸化プロセスの
シーケンスを示す図である。
【図１４】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１５】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１６】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１７】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１８】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図１９】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２０】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２１】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２２】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２３】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２４】本発明の一実施の形態であるＤＲＡＭの製造
方法を示す半導体基板の要部断面図である。
【図２５】ライト酸化処理に使用するバッチ式縦型酸化
炉の概略図である。
【図２６】バッチ式縦型酸化炉を使ったライト酸化プロ
セスのシーケンスを示す図である。
【符号の説明】
１ 半導体基板 １Ａ 半導体ウエハ ２ 酸化シリコン膜（パッド酸化膜） ３ 窒化シリコン膜 ４ 素子分離溝 ４ａ 溝 ５ 酸化シリコン膜 ６ 酸化シリコン膜 ７ ｐ型ウエル ８ ｎ型ウエル ９ ゲート酸化膜 １０ 多結晶シリコン膜 １１ ＷＮ膜 １２ Ｗ膜 １３ 窒化シリコン膜 １４Ａ〜１４Ｃ ゲート電極 １６ ｐ- 型半導体領域 １７ ｎ- 型半導体領域 １８ ｎ型半導体領域 １９ 窒化シリコン膜 １９ａ サイドウォールスペーサ ２０ フォトレジスト膜 ２１ ｐ+ 型半導体領域 ２２ ｎ+ 型半導体領域 ２３ 酸化シリコン膜 ２４ フォトレジスト膜 ２５ コンタクトホール ２６ コンタクトホール ２７ プラグ ２８ 酸化シリコン膜 ２９ フォトレジスト膜 ３０ フォトレジスト膜 ３１〜３４ コンタクトホール ３５、３６ 第１層配線 ３７ 酸化シリコン膜 ３８ 酸化シリコン膜 ３９ スルーホール ４０ プラグ ４１ 下部電極 ４２ 容量絶縁膜 ４３ 上部電極 １００ 枚葉式酸化炉 １０１ チャンバ １０２ａ、１０２ｂ ヒータ １０３ 均熱リング １０４ サセプタ １０５ 支持アーム １０６ 熱電対 １０７ ランプ １０８ ガス導入管 １０９ 貫通孔 １１０ 隔壁 １１１ 排気管 １４０ ガス生成装置 １４１ 反応器 １４２ コイル １４３ ヒータ １４４ａ〜１４４ｃ ガス貯留槽 １４５ 配管 １４６ａ〜１４６ｃ マスフローコントローラ １４７ａ〜１４７ｃ 開閉バルブ １５０ バッチ式縦型酸化炉 ＢＬ ビット線 Ｃ 情報蓄積用容量素子 ＭＡＲＹ メモリアレイ Ｑｎ ｎチャネル型ＭＯＳＦＥＴ Ｑｐ ｐチャネル型ＭＯＳＦＥＴ Ｑｓ メモリセル選択用ＭＩＳＦＥＴ ＳＡ センスアンプ ＷＤ ワードドライバ ＷＬ ワード線
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山本 直樹 東京都国分寺市東恋ヶ窪一丁目280番地 株式会社日立製作所中央研究所内 (72)発明者 齊藤 政良 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 夏秋 信義 東京都青梅市今井2326番地 株式会社日立 製作所デバイス開発センタ内

Claims (14)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板の主面に形成されたゲート酸
    化膜上に少なくとも金属膜を含む導電膜を堆積した後、
    前記導電膜をパターニングしてＭＯＳＦＥＴのゲート電
    極を形成する工程と、触媒作用によって水素と酸素とか
    ら生成した水蒸気を含む水素ガスを所定の温度に加熱さ
    れた前記半導体基板の主面またはその近傍に供給し、前
    記半導体基板の主面を選択的に酸化することによって、
    前記ゲート電極の側壁端部のプロファイルを改善する工
    程とを含むことを特徴とする半導体集積回路装置の製造
    方法。
  2. 【請求項２】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記導電膜は、少なくともＷ膜または
    Ｔｉ膜を含むことを特徴とする半導体集積回路装置の製
    造方法。
  3. 【請求項３】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記水蒸気を含む水素ガスの水蒸気／
    水素分圧比を、前記金属膜が還元され、前記半導体基板
    の主面が酸化される範囲内に設定することを特徴とする
    半導体集積回路装置の製造方法。
  4. 【請求項４】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記導電膜は少なくともＴｉ膜を含
    み、前記Ｔｉ膜の酸化による前記ゲート電極の劣化が最
    小となるような低濃度の水蒸気を含む水素ガスを用いて
    前記半導体基板の主面を選択的に酸化することを特徴と
    する半導体集積回路装置の製造方法。
  5. 【請求項５】 請求項１記載の半導体集積回路装置の製
    造方法であって、前記導電膜は少なくともＷ膜を含み、
    酸化速度と酸化膜厚とが制御可能となるような低濃度の
    水蒸気を含む水素ガスを用いて前記半導体基板の主面を
    選択的に酸化することを特徴とする半導体集積回路装置
    の製造方法。
  6. 【請求項６】 半導体基板の主面に形成された膜厚が５
    nm以下のゲート酸化膜上に少なくとも金属膜を含む導電
    膜を堆積した後、前記導電膜をパターニングしてＭＯＳ
    ＦＥＴのゲート電極を形成する工程と、触媒作用によっ
    て水素と酸素とから生成され、かつ酸化膜形成の再現性
    および酸化膜厚の均一性が制御可能となるような低濃度
    の水蒸気を含む水素ガスを所定の温度に加熱された前記
    半導体基板の主面またはその近傍に供給し、前記半導体
    基板の主面を選択的に酸化することによって、前記ゲー
    ト電極の側壁端部のプロファイルを改善する工程とを含
    むことを特徴とする半導体集積回路装置の製造方法。
  7. 【請求項７】 以下の工程（ａ）〜（ｄ）を含むことを
    特徴とする半導体集積回路装置の製造方法； （ａ）半導体基板を熱酸化してその主面にゲート酸化膜
    を形成した後、前記ゲート酸化膜上に少なくとも金属膜
    を含む導電膜を堆積する工程、（ｂ）フォトレジスト膜
    をマスクにしたドライエッチングで前記導電膜をパター
    ニングすることにより、ＭＯＳＦＥＴのゲート電極を形
    成する工程、（ｃ）前記フォトレジスト膜を除去した
    後、前記半導体基板の主面をウェットエッチングする工
    程、（ｄ）触媒作用によって水素と酸素とから生成した
    水蒸気を含む水素ガスの水蒸気／水素分圧比を、前記金
    属膜が還元され、前記半導体基板の主面が酸化されるよ
    うな範囲内に設定し、前記水蒸気を含む水素ガスを所定
    の温度に加熱された前記半導体基板の主面またはその近
    傍に供給して前記半導体基板の主面を選択的に酸化する
    ことにより、前記ウェットエッチングによって損なわれ
    た前記ゲート電極の側壁端部のプロファイルを改善する
    工程。
  8. 【請求項８】 請求項７記載の半導体集積回路装置の製
    造方法であって、前記導電膜は、多結晶シリコン膜と、
    前記多結晶シリコン膜の上部に堆積した窒化金属膜と、
    前記窒化金属膜の上部に堆積した金属膜とからなること
    を特徴とする半導体集積回路装置の製造方法。
  9. 【請求項９】 請求項８記載の半導体集積回路装置の製
    造方法であって、前記窒化金属膜はＷＮまたはＴｉＮか
    らなり、前記金属膜はＷ、ＭｏまたはＴｉからなること
    を特徴とする半導体集積回路装置の製造方法。
  10. 【請求項１０】 請求項７記載の半導体集積回路装置の
    製造方法であって、前記ゲート電極のゲート長は、0.２
    ５μｍ以下であることを特徴とする半導体集積回路装置
    の製造方法。
  11. 【請求項１１】 請求項７記載の半導体集積回路装置の
    製造方法であって、前記ゲート電極は、ＤＲＡＭのメモ
    リセルを構成するメモリセル選択用ＭＩＳＦＥＴのゲー
    ト電極であることを特徴とする半導体集積回路装置の製
    造方法。
  12. 【請求項１２】 請求項７記載の半導体集積回路装置の
    製造方法であって、前記半導体基板の加熱温度は、８０
    ０〜９００℃であることを特徴とする半導体集積回路装
    置の製造方法。
  13. 【請求項１３】 請求項７記載の半導体集積回路装置の
    製造方法であって、前記半導体基板の主面の選択的酸化
    を枚葉処理で行うことを特徴とする半導体集積回路装置
    の製造方法。
  14. 【請求項１４】 請求項７記載の半導体集積回路装置の
    製造方法であって、前記半導体基板の主面の選択的酸化
    をバッチ処理で行うことを特徴とする半導体集積回路装
    置の製造方法。
JP9142315A 1997-05-30 1997-05-30 半導体集積回路装置の製造方法 Pending JPH10335652A (ja)

Priority Applications (9)

Application Number Priority Date Filing Date Title
JP9142315A JPH10335652A (ja) 1997-05-30 1997-05-30 半導体集積回路装置の製造方法
TW087106811A TW452980B (en) 1997-05-30 1998-05-02 Fabrication process of a semiconductor integrated circuit device
KR1019980017173A KR100766150B1 (ko) 1997-05-30 1998-05-13 반도체집적회로장치의제조방법
US09/086,568 US6197702B1 (en) 1997-05-30 1998-05-29 Fabrication process of a semiconductor integrated circuit device
US09/773,000 US6503819B2 (en) 1997-05-30 2001-01-31 Fabrication process of a semiconductor integrated circuit device
US10/013,454 US6528403B2 (en) 1997-05-30 2001-12-13 Fabrication process of a semiconductor integrated circuit device
US10/355,301 US6784116B2 (en) 1997-05-30 2003-01-31 Fabrication process of a semiconductor integrated circuit device
US10/821,842 US6987069B2 (en) 1997-05-30 2004-04-12 Fabrication process of a semiconductor integrated circuit device
US11/196,293 US7122469B2 (en) 1997-05-30 2005-08-04 Fabrication process of a semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP9142315A JPH10335652A (ja) 1997-05-30 1997-05-30 半導体集積回路装置の製造方法

Related Child Applications (2)

Application Number Title Priority Date Filing Date
JP2003114102A Division JP2003338623A (ja) 2003-04-18 2003-04-18 半導体集積回路装置の製造方法
JP2006347647A Division JP4620654B2 (ja) 2006-12-25 2006-12-25 半導体集積回路装置の製造方法

Publications (1)

Publication Number Publication Date
JPH10335652A true JPH10335652A (ja) 1998-12-18

Family

ID=15312505

Family Applications (1)

Application Number Title Priority Date Filing Date
JP9142315A Pending JPH10335652A (ja) 1997-05-30 1997-05-30 半導体集積回路装置の製造方法

Country Status (4)

Country Link
US (6) US6197702B1 (ja)
JP (1) JPH10335652A (ja)
KR (1) KR100766150B1 (ja)
TW (1) TW452980B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003017586A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体集積回路装置
JP2003531472A (ja) * 1999-09-02 2003-10-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド タングステンゲート封入ｍｏｓトランジスタおよびメモリ・セルならびにその作成方法
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
JP2007129251A (ja) * 2006-12-25 2007-05-24 Hitachi Ltd 半導体集積回路装置の製造方法
JP2008294473A (ja) * 2008-08-08 2008-12-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
US7521316B2 (en) 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
JP2009099854A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 縦型相変化メモリ装置の製造方法
KR100951272B1 (ko) * 2002-04-12 2010-04-02 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
JP2011077534A (ja) * 2005-03-08 2011-04-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
US8357611B2 (en) 1999-06-22 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2022542276A (ja) * 2019-08-02 2022-09-30 アプライド マテリアルズ インコーポレイテッド Ｄｒａｍを処理する方法

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI227531B (en) 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6297096B1 (en) * 1997-06-11 2001-10-02 Saifun Semiconductors Ltd. NROM fabrication method
JPH11330468A (ja) * 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
US6835672B1 (en) * 1998-10-15 2004-12-28 Texas Instruments Incorporated Selective oxidation for semiconductor device fabrication
US6614083B1 (en) * 1999-03-17 2003-09-02 Semiconductor Energy Laboratory Co., Ltd. Wiring material and a semiconductor device having wiring using the material, and the manufacturing method
US6420236B1 (en) * 1999-08-24 2002-07-16 Texas Instruments Incorporated Hydrogen treatment for threshold voltage shift of metal gate MOSFET devices
JP3645463B2 (ja) * 2000-01-21 2005-05-11 株式会社日立製作所 半導体集積回路装置
DE10010821A1 (de) * 2000-02-29 2001-09-13 Infineon Technologies Ag Verfahren zur Erhöhung der Kapazität in einem Speichergraben und Grabenkondensator mit erhöhter Kapazität
US6458714B1 (en) * 2000-11-22 2002-10-01 Micron Technology, Inc. Method of selective oxidation in semiconductor manufacture
KR100402389B1 (ko) * 2001-03-23 2003-10-17 삼성전자주식회사 금속 게이트 형성 방법
DE10123510A1 (de) * 2001-05-15 2002-11-28 Infineon Technologies Ag Herstellungsverfahren für ein Halbleiterbauelement
US7025931B2 (en) * 2001-12-31 2006-04-11 The United States Of America As Represented By The Secretary Of The Navy Method and system for reducing oxygen in a closed environment
TW200416772A (en) * 2002-06-06 2004-09-01 Asml Us Inc System and method for hydrogen-rich selective oxidation
DE10236896B4 (de) * 2002-08-12 2010-08-12 Mattson Thermal Products Gmbh Vorrichtung und Verfahren zum thermischen Behandeln von Halbleiterwafern
JP4275395B2 (ja) * 2002-12-11 2009-06-10 株式会社ルネサステクノロジ 半導体装置の製造方法
JP2004200550A (ja) * 2002-12-20 2004-07-15 Renesas Technology Corp 半導体装置の製造方法
JP2004228335A (ja) * 2003-01-23 2004-08-12 Sony Corp 水蒸気酸化装置
JP2005019801A (ja) * 2003-06-27 2005-01-20 Sony Corp 水蒸気酸化方法
KR100616498B1 (ko) * 2003-07-26 2006-08-25 주식회사 하이닉스반도체 폴리/텅스텐 게이트 전극을 갖는 반도체 소자의 제조방법
US7043319B1 (en) * 2003-09-30 2006-05-09 National Semiconductor Corporation System and method for visualizing the use of resources in a process system
US6951780B1 (en) * 2003-12-18 2005-10-04 Matrix Semiconductor, Inc. Selective oxidation of silicon in diode, TFT, and monolithic three dimensional memory arrays
JP4706260B2 (ja) * 2004-02-25 2011-06-22 東京エレクトロン株式会社 被処理体の酸化方法、酸化装置及び記憶媒体
US7030431B2 (en) * 2004-03-19 2006-04-18 Nanya Technology Corp. Metal gate with composite film stack
JP4348228B2 (ja) * 2004-04-05 2009-10-21 Ｏｋｉセミコンダクタ株式会社 強誘電体メモリ
JP4683865B2 (ja) * 2004-06-15 2011-05-18 富士通セミコンダクター株式会社 半導体基板の製造方法
US7422935B2 (en) * 2004-09-24 2008-09-09 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device, and semiconductor device and electronic device
US7736964B2 (en) * 2004-11-22 2010-06-15 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and method for manufacturing the same
US7312139B2 (en) * 2005-01-03 2007-12-25 United Microelectronics Corp. Method of fabricating nitrogen-containing gate dielectric layer and semiconductor device
US7868304B2 (en) * 2005-02-07 2011-01-11 Asml Netherlands B.V. Method for removal of deposition on an optical element, lithographic apparatus, device manufacturing method, and device manufactured thereby
WO2006098300A1 (ja) * 2005-03-16 2006-09-21 Hitachi Kokusai Electric Inc. 基板処理方法及び基板処理装置
US7609882B2 (en) * 2005-05-25 2009-10-27 Himax Technologies Limited Image compression and decompression method capable of encoding and decoding pixel data based on a color conversion method
US7341951B2 (en) * 2005-12-27 2008-03-11 Micron Technology, Inc. Methods of forming semiconductor constructions
US7550795B2 (en) * 2006-06-30 2009-06-23 Taiwan Semiconductor Manufacturing SOI devices and methods for fabricating the same
KR100810638B1 (ko) * 2006-12-06 2008-03-07 삼성에스디아이 주식회사 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치
KR100881716B1 (ko) * 2007-07-02 2009-02-06 주식회사 하이닉스반도체 낮은 시트저항의 텅스텐막을 갖는 텅스텐배선 제조 방법 및그를 이용한 반도체소자의 게이트 제조 방법
US7951728B2 (en) * 2007-09-24 2011-05-31 Applied Materials, Inc. Method of improving oxide growth rate of selective oxidation processes
US7820555B2 (en) * 2007-10-11 2010-10-26 International Business Machines Corporation Method of patterning multilayer metal gate structures for CMOS devices
JP5665289B2 (ja) 2008-10-29 2015-02-04 株式会社日立国際電気 半導体装置の製造方法、基板処理方法および基板処理装置
JP2010165786A (ja) * 2009-01-14 2010-07-29 Toshiba Corp 半導体装置及びその製造方法
US8889565B2 (en) * 2009-02-13 2014-11-18 Asm International N.V. Selective removal of oxygen from metal-containing materials
US9127340B2 (en) * 2009-02-13 2015-09-08 Asm International N.V. Selective oxidation process
US8704332B2 (en) 2012-06-13 2014-04-22 International Business Machines Corporation Metal oxide semiconductor field effect transistor (MOSFET) gate termination
KR20140131671A (ko) * 2013-05-06 2014-11-14 에스케이하이닉스 주식회사 병렬 구조의 가변 저항 소자
KR102370620B1 (ko) * 2017-07-10 2022-03-04 삼성전자주식회사 반도체 메모리 장치 및 도전체 구조물
CN114823973A (zh) * 2022-04-20 2022-07-29 通威太阳能(眉山)有限公司 一种p型背接触太阳电池及其制备方法
US20250161858A1 (en) * 2023-11-20 2025-05-22 Applied Materials, Inc. Inline filtration for steam applications

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5559729A (en) * 1978-10-27 1980-05-06 Fujitsu Ltd Forming method of semiconductor surface insulating film
JPS56107552A (en) 1980-01-30 1981-08-26 Hitachi Ltd Manufacture of semiconductor device
JPS584924A (ja) 1981-07-01 1983-01-12 Hitachi Ltd 半導体装置の電極形成方法
JPS59132136A (ja) 1983-01-19 1984-07-30 Hitachi Ltd 半導体装置の製造方法
JPS60734A (ja) 1983-06-17 1985-01-05 Hitachi Ltd 半導体装置とその製造方法
JPS5910271A (ja) 1983-06-20 1984-01-19 Hitachi Ltd 半導体装置
JPS6072229A (ja) 1983-09-28 1985-04-24 Hitachi Ltd 半導体装置の電極・配線構造体
JPS60123060A (ja) 1983-12-07 1985-07-01 Hitachi Ltd 半導体装置
JPH069201B2 (ja) 1984-01-11 1994-02-02 株式会社日立製作所 半導体装置用電極・配線
JPS61127123A (ja) 1984-11-26 1986-06-14 Hitachi Ltd ダイレクトコンタクトの形成方法
JPS61127124A (ja) 1984-11-26 1986-06-14 Hitachi Ltd 半導体装置
JPS61152076A (ja) 1984-12-26 1986-07-10 Hitachi Ltd 半導体装置用電極配線
JPS61267365A (ja) 1985-05-22 1986-11-26 Hitachi Ltd 半導体装置
US5028554A (en) * 1986-07-03 1991-07-02 Oki Electric Industry Co., Ltd. Process of fabricating an MIS FET
JPH0194657A (ja) 1987-10-07 1989-04-13 Hitachi Ltd 半導体装置用電極・配線
JP2950555B2 (ja) 1989-10-02 1999-09-20 株式会社東芝 半導体装置の製造方法
JP3129338B2 (ja) 1991-11-29 2001-01-29 忠弘 大見 酸化膜形成装置
JP2944318B2 (ja) 1992-07-15 1999-09-06 株式会社国盛化学 合成樹脂板の固着装置
JP3331636B2 (ja) 1992-10-05 2002-10-07 忠弘 大見 水分発生方法
JP3207943B2 (ja) 1992-11-17 2001-09-10 忠弘 大見 低温酸化膜形成装置および低温酸化膜形成方法
JP3310386B2 (ja) * 1993-05-25 2002-08-05 忠弘 大見 絶縁酸化膜の形成方法及び半導体装置
JP3119763B2 (ja) 1993-05-26 2000-12-25 株式会社日立製作所 デジタル放送波送信方式及びそれに用いる受信機
US5341016A (en) 1993-06-16 1994-08-23 Micron Semiconductor, Inc. Low resistance device element and interconnection structure
JP3277043B2 (ja) 1993-09-22 2002-04-22 株式会社東芝 半導体装置の製造方法
US5387540A (en) * 1993-09-30 1995-02-07 Motorola Inc. Method of forming trench isolation structure in an integrated circuit
JP3351635B2 (ja) * 1993-12-28 2002-12-03 株式会社東芝 半導体装置およびその製造方法
JP3315287B2 (ja) * 1995-03-22 2002-08-19 株式会社東芝 半導体装置及びその製造方法
FR2736261B1 (fr) 1995-07-07 1997-10-31 Elisabeth Bac Produit d'hygiene capillaire ou de traitement pileux
JP3421483B2 (ja) * 1995-08-25 2003-06-30 株式会社東芝 半導体装置の製造方法
JPH09172011A (ja) 1995-12-19 1997-06-30 Hitachi Ltd 酸化膜形成方法
US5736455A (en) * 1995-12-22 1998-04-07 Micron Technology, Inc. Method for passivating the sidewalls of a tungsten word line
EP1911722A2 (en) * 1996-01-29 2008-04-16 FUJIKIN Inc. Method for generating moisture, reactor for generating moisture, method for controlling temperature of reactor for generating moisture, and method for forming platinum-coated catalyst layer
JPH10223900A (ja) 1996-12-03 1998-08-21 Toshiba Corp 半導体装置及び半導体装置の製造方法
TWI227531B (en) * 1997-03-05 2005-02-01 Hitachi Ltd Manufacturing method of semiconductor integrated circuit device
US6287988B1 (en) * 1997-03-18 2001-09-11 Kabushiki Kaisha Toshiba Semiconductor device manufacturing method, semiconductor device manufacturing apparatus and semiconductor device
JPH10335652A (ja) * 1997-05-30 1998-12-18 Hitachi Ltd 半導体集積回路装置の製造方法
JPH10340909A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd 半導体集積回路装置の製造方法
US6291868B1 (en) 1998-02-26 2001-09-18 Micron Technology, Inc. Forming a conductive structure in a semiconductor device
JPH11330468A (ja) 1998-05-20 1999-11-30 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置
JP2000349285A (ja) * 1999-06-04 2000-12-15 Hitachi Ltd 半導体集積回路装置の製造方法および半導体集積回路装置

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8357611B2 (en) 1999-06-22 2013-01-22 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
US9660159B2 (en) 1999-06-22 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Wiring material, semiconductor device provided with a wiring using the wiring material and method of manufacturing thereof
JP2012028793A (ja) * 1999-06-29 2012-02-09 Semiconductor Energy Lab Co Ltd 半導体装置の作製方法
JP2003531472A (ja) * 1999-09-02 2003-10-21 アドバンスト・マイクロ・ディバイシズ・インコーポレイテッド タングステンゲート封入ｍｏｓトランジスタおよびメモリ・セルならびにその作成方法
US7300833B2 (en) 2001-03-12 2007-11-27 Renesas Technology Corp. Process for producing semiconductor integrated circuit device
US7144766B2 (en) 2001-03-12 2006-12-05 Renesas Technology Corp. Method of manufacturing semiconductor integrated circuit device having polymetal gate electrode
US7375013B2 (en) 2001-03-12 2008-05-20 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
US7053459B2 (en) 2001-03-12 2006-05-30 Renesas Technology Corp. Semiconductor integrated circuit device and process for producing the same
US7049187B2 (en) 2001-03-12 2006-05-23 Renesas Technology Corp. Manufacturing method of polymetal gate electrode
US7632744B2 (en) 2001-03-12 2009-12-15 Renesas Technology Corp. Semiconductor integrated circuit device and process for manufacturing the same
JP2003017586A (ja) * 2001-06-29 2003-01-17 Hitachi Ltd 半導体集積回路装置
KR100951272B1 (ko) * 2002-04-12 2010-04-02 엘피다 메모리, 아이엔씨. 반도체 집적 회로 장치의 제조 방법
US7521316B2 (en) 2004-09-09 2009-04-21 Samsung Electronics Co., Ltd. Methods of forming gate structures for semiconductor devices
US7772637B2 (en) 2004-09-09 2010-08-10 Samsung Electronics Co., Ltd. Semiconductor devices including gate structures and leakage barrier oxides
JP2011077534A (ja) * 2005-03-08 2011-04-14 Hitachi Kokusai Electric Inc 半導体装置の製造方法、基板処理方法及び基板処理装置
JP2007129251A (ja) * 2006-12-25 2007-05-24 Hitachi Ltd 半導体集積回路装置の製造方法
JP2009099854A (ja) * 2007-10-18 2009-05-07 Elpida Memory Inc 縦型相変化メモリ装置の製造方法
JP2008294473A (ja) * 2008-08-08 2008-12-04 Mitsubishi Electric Corp 半導体装置及びその製造方法
JP2022542276A (ja) * 2019-08-02 2022-09-30 アプライド マテリアルズ インコーポレイテッド Ｄｒａｍを処理する方法
US11751382B2 (en) 2019-08-02 2023-09-05 Applied Materials, Inc. Method of processing dram

Also Published As

Publication number Publication date
US7122469B2 (en) 2006-10-17
US20040198067A1 (en) 2004-10-07
US6987069B2 (en) 2006-01-17
US6503819B2 (en) 2003-01-07
KR19980087008A (ko) 1998-12-05
US6528403B2 (en) 2003-03-04
US20050266630A1 (en) 2005-12-01
US20020048967A1 (en) 2002-04-25
KR100766150B1 (ko) 2008-05-13
US6784116B2 (en) 2004-08-31
US20030143864A1 (en) 2003-07-31
TW452980B (en) 2001-09-01
US20010024870A1 (en) 2001-09-27
US6197702B1 (en) 2001-03-06

Similar Documents

Publication Publication Date Title
KR100766150B1 (ko) 반도체집적회로장치의제조방법
KR100754087B1 (ko) 반도체 집적 회로 장치의 제조 방법 및 반도체 집적 회로 장치
KR100653796B1 (ko) 반도체 집적 회로 장치의 제조 방법
US6602808B2 (en) Process for manufacturing semiconductor integrated circuit device including treatment of gas used in the process
KR100650467B1 (ko) 반도체 집적 회로 장치 및 그 제조 방법
JP2003338623A (ja) 半導体集積回路装置の製造方法
JP4620654B2 (ja) 半導体集積回路装置の製造方法
JP2004172623A (ja) 半導体集積回路装置の製造方法
JP4142663B2 (ja) 半導体集積回路装置の製造方法
JP2003179065A (ja) 半導体集積回路装置の製造方法
JP2006313920A (ja) 半導体集積回路装置の製造方法
JP2005277427A (ja) 半導体集積回路装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040802

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20041012

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041210

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050218

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20050311