JP2000353098A

JP2000353098A - 割り込み制御回路

Info

Publication number: JP2000353098A
Application number: JP11166295A
Authority: JP
Inventors: Takeshi Saito; 剛斎藤
Original assignee: Yokogawa Electric Corp
Current assignee: Yokogawa Electric Corp
Priority date: 1999-06-14
Filing date: 1999-06-14
Publication date: 2000-12-19

Abstract

(57)【要約】【課題】割り込み信号の種類に応じて、受け付けタイ
ミングを設定できる割り込み制御回路を実現することを
目的にする。【解決手段】本発明は、マイクロコードを解釈し、命
令の終了を示すエンドコード時にエンド信号を出力する
マイクロコードデコーダと、割り込み信号の種類ごとに
設けられ、割り込み信号とエンド信号とを入力し、即時
受け付け、または、命令の最後に受け付けが設定され、
この設定に基づいて、割り込み信号を出力するタイミン
グ回路とを有することを特徴とするものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、割り込み信号を入
力し、割り込み信号の出力を制御する割り込み制御回路
に関し、割り込み信号の種類に応じて、受け付けタイミ
ングを設定できる割り込み制御回路に関するものであ
る。

【０００２】

【従来の技術】ユーザプログラムの命令を複数のマイク
ロコードに解釈して、マイクロコードに従って、処理を
実行しているプロセッサの場合、１つの命令を実行して
いるのに、内部的には複数のマイクロコードを処理する
ため、数クロックかけることになる。

【０００３】この間に割り込み処理要求を受け付ける
と、処理中に内部状態が保てなくなって、命令に対する
正しい結果が得られなくなったり、あるいは、処理中の
内部状態を外部のメモリなどに退避するために、時間が
かかてしまう。そこで、通常は、１つの命令の実行中
は、数クロックかかるような場合でも割り込み要求を受
け付けず、命令と命令の間で割り込み処理要求を受け付
ける。この割り込み要求の受け付けタイミングを制御す
るために、最後のマイクロコードには命令処理の最後で
あるという情報を含ませている。

【０００４】このような装置の動作を、図２に示すタイ
ミングチャートを用いて説明する。（ａ）はプロセッサ
の動作クロック、（ｂ）はユーザプログラムの命令処
理、（ｃ）はマイクロコード、（ｄ）は割り込み信号、
（ｅ）は内部処理状態を示す。

【０００５】プロセッサは、命令Ａを複数のマイクロコ
ードに解釈し、命令を実行する。そして、エンドコード
で、命令Ａを終了する。ここで、エンドコードは、一般
のマイクロコードに命令の終了を示す情報を付加したも
のである。続いて、プロセッサが、命令Ｂを複数のマイ
クロコードに解釈し、命令を実行する。このとき、ｔ１
で、割り込み信号が入力されるが、命令Ｂが実行中のた
め、割り込み処理はされない。そして、ｔ２で、命令Ｂ
の最後のエンドコードで処理が終了すると、プロセッサ
により、割り込みのマイクロコードにより、割り込み処
理が開始される。

【０００６】

【発明が解決しようとする課題】このように、割り込み
処理要求が命令の切れ目でしか受け付けられない場合、
処理時間が長い命令中に割り込み処理要求があっても、
命令処理が終わるまで受け付けられない。そのため、速
く割り込みを行いたい場合でも結果として割り込みに対
する応答が遅くなってしまう。

【０００７】そこで、割り込みが受け付け可能な命令の
処理の場合には、命令の途中でも受け付けられるよう
に、同じ動作のマイクロコードで、割り込みを受け付け
るマイクロコードと受け付けないマイクロコードの２種
類を用意する構成が考えられる。しかし、マイクロコー
ドを２倍用意しなければならない。

【０００８】また、割り込み受け付けが可能な処理のと
きに、マイクロコードの１ステップごとに割り込みの受
け付けが可能であることを示すマイクロコードを挿入す
ることも考えられる。しかし、この場合は処理時間が２
倍になってしまう。

【０００９】そこで、本発明の目的は、割り込み信号の
種類に応じて、受け付けタイミングを設定できる割り込
み制御回路を実現することにある。

【００１０】

【課題を解決するための手段】本発明は、マイクロコー
ドを解釈し、命令の終了を示すエンドコード時にエンド
信号を出力するマイクロコードデコーダと、割り込み信
号の種類ごとに設けられ、割り込み信号と前記エンド信
号とを入力し、即時受け付け、または、命令の最後に受
け付けが設定され、この設定に基づいて、割り込み信号
を出力するタイミング回路とを有することを特徴とする
ものである。

【００１１】このような本発明では、マイクロコードデ
コーダが、マイクロコードを解釈し、命令の終了を示す
エンドコード時にエンド信号を出力する。そして、割り
込み信号を、タイミング回路は入力し、即時受け付けが
設定されていたら、すぐに割り込み信号を出力する。ま
た、命令の最後に受け付けが設定されていたら、エンド
信号が入力されてから、タイミング回路は、割り込み信
号を出力する。

【００１２】

【発明の実施の形態】以下図面を用いて本発明の実施の
形態を説明する。図１は本発明の一実施例を示した構成
図である。図において、マイクロコードデコーダ１は、
マイクロコードを解釈し、命令の終わりを示すエンド信
号を出力したり、ディスエーブルを設定したりする。デ
ィスエーブル部２は、マイクロコードデコーダ１のディ
スエーブルの設定を受けて、ディスエーブル信号を出力
する。タイミング回路３１〜３ｎは、割り込み信号の種
類（例えば、Ｉ／Ｏからの割り込み、タイマ割り込み
等）ごとに設けられ、割り込み信号とエンド信号とを入
力し、即時受け付け、または、命令の最後に受け付けが
タイミング設定部４１〜４ｎに設定され、このタイミン
グ設定部４１〜４ｎの設定に基づいて、割り込み信号を
出力する。また、タイミング回路３１〜３ｎは、ディス
エーブル部２からディスエーブル信号により、タイミン
グ設定部４１〜４ｎの即時受け付けをキャンセルする。
統合部５は、タイミング回路３１〜３ｎからの割り込み
信号を統合して出力する。

【００１３】このような装置の動作を以下で説明する。
外部装置からの割り込み信号がタイミング回路３１〜３
ｎに入力される。タイミング回路３１〜３ｎは、タイミ
ング設定部４１〜４ｎの設定が即時受け付けならば、割
り込み信号を統合部５に出力する。そして、統合部５は
割り込み信号を出力する。

【００１４】タイミング設定部４１〜４ｎの設定が命令
の最後に受け付けならば、マイクロコードデコーダ１か
らのエンド信号を待つ。マイクロコードデコーダ１は、
マイクロコードにエンドコードがあれば、エンド信号を
出力する。このエンド信号を受けて、タイミング回路３
１〜３ｎは、割り込み信号を統合部５に出力する。そし
て、統合部５は割り込み信号を出力する。

【００１５】また、マイクロコードデコーダ１は、マイ
クロコード（例えば、データの同時性を保ったデータブ
ロックの移動等）の内容によって、ディスエーブル部２
にディスエーブルを設定する。そして、ディスエーブル
部２は、ディスエーブル信号をタイミング回路３１〜３
ｎに出力する。これにより、タイミング回路３１〜３ｎ
は、割り込み信号が入力され、タイミング設定部４１〜
４ｎに即時受け付けが設定されていても、エンド信号が
入力されるまで、割り込み信号を出力しない。

【００１６】このように、割り込み信号の種類ごとに、
受け付けタイミングが設定できるタイミング回路３１〜
３ｎを設けたので、即時に割り込み信号を出力すること
ができる。すなわち、応答を速くしたい割り込みに対し
て、応答時間の短縮を図ることができる。

【００１７】また、ディスエーブル部２により、タイミ
ング回路３１〜３ｎの設定を無効にし、命令の終わりに
割り込み信号を出力できるので、即時に割り込み信号を
受け付けができない処理のときに、タイミング設定部４
１〜４ｎの設定を書き換えることなく、容易に変更する
ことができる。つまり、設定を書き換えた場合、元の設
定の退避、元の状態に設定という動作が必要になる。

【００１８】なお、本発明はこれに限定されるものでは
なく、統合部５を設けた構成を示したが、統合部５を設
けない構成でもよい。

【００１９】また、ディスエーブル部２により、タイミ
ング回路３１〜３ｎの設定を無効にする構成ではなく、
タイミング設定部４１〜４ｎの設定を書き換える構成に
してもよい。

【００２０】

【発明の効果】本発明によれば、以下のような効果があ
る。請求項１によれば、割り込み信号の種類ごとに、受
け付けタイミングが設定できるタイミング回路を設けた
ので、即時に割り込み信号を出力することができる。す
なわち、応答を速くしたい割り込みに対して、応答時間
の短縮を図ることができる。

【００２１】請求項２によれば、ディスエーブル部によ
り、タイミング回路の設定を無効にし、命令の終わりに
割り込み信号を出力できるので、即時に割り込み信号を
受け付けができない処理のときに、設定を書き換えるこ
となく、容易に変更することができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示した構成図である。

【図２】従来のプロセッサの動作を示したタイミングチ
ャートである。

【符号の説明】

１マイクロコードデコーダ２ディスエーブル部３１〜３ｎタイミング回路

Claims

【特許請求の範囲】

【請求項１】マイクロコードを解釈し、命令の終了を
示すエンドコード時にエンド信号を出力するマイクロコ
ードデコーダと、割り込み信号の種類ごとに設けられ、割り込み信号と前
記エンド信号とを入力し、即時受け付け、または、命令
の最後に受け付けが設定され、この設定に基づいて、割
り込み信号を出力するタイミング回路とを有することを
特徴とする割り込み制御回路。
【請求項２】ディスエーブル信号を出力するディスエ
ーブル部を有し、マイクロコードにより、ディスエーブ
ル部は設定され、タイミング回路が、ディスエーブル信
号により、即時受け付けをキャンセルし、命令の最後に
受け付けの設定動作をすることを特徴とする請求項１記
載の割り込み制御回路。