JP2000516042A - 半導体チップの取付け方法 - Google Patents

半導体チップの取付け方法

Info

Publication number
JP2000516042A
JP2000516042A JP10517431A JP51743198A JP2000516042A JP 2000516042 A JP2000516042 A JP 2000516042A JP 10517431 A JP10517431 A JP 10517431A JP 51743198 A JP51743198 A JP 51743198A JP 2000516042 A JP2000516042 A JP 2000516042A
Authority
JP
Japan
Prior art keywords
chip
recess
tool
mounting
tip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10517431A
Other languages
English (en)
Other versions
JP3667773B2 (ja
Inventor
イオフダルスキー,ビクトル・アナトーリエビッチ
Original Assignee
サムソン・エレクトロニクス・カンパニー・リミテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by サムソン・エレクトロニクス・カンパニー・リミテッド filed Critical サムソン・エレクトロニクス・カンパニー・リミテッド
Publication of JP2000516042A publication Critical patent/JP2000516042A/ja
Application granted granted Critical
Publication of JP3667773B2 publication Critical patent/JP3667773B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W95/00Packaging processes not covered by the other groups of this subclass
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/099Connecting interconnections to insulating or insulated package substrates, interposers or redistribution layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/67Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their insulating layers or insulating parts
    • H10W70/68Shapes or dispositions thereof
    • H10W70/682Shapes or dispositions thereof comprising holes having chips therein
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/073Connecting or disconnecting of die-attach connectors
    • H10W72/07331Connecting techniques
    • H10W72/07337Connecting techniques using a polymer adhesive, e.g. an adhesive based on silicone or epoxy
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/731Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
    • H10W90/734Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked insulating package substrate, interposer or RDL

Landscapes

  • Die Bonding (AREA)
  • Wire Bonding (AREA)
  • Nitrogen And Oxygen Or Sulfur-Condensed Heterocyclic Ring Systems (AREA)

Abstract

(57)【要約】 くぼみ(2)を実装面の中に形成し、チップ(3)の寸法を越える寸法を有することが、本方法の本質である。チップ(3)は、ツール(4)として示す把持部材で把持されている。そのツール(4)は、平らな端とツール端の方へラッパ状に広がる毛細管の穴(5)とを有し、くぼみ(2)より上を向いている。くぼみ(2)にチップ(3)をプレスする前に、バインダー(6)の所定量をそこに配置する。チップ(3)を実装面に押し込むならば、チップ(3)は、外形を越えて延在するツール(4)の平らな端の部分までバインダー(6)の中にプレスされる。プレス・イン手順は、チップ(3)の表面がくぼみ(2)を形成した表面と一致すると直ちに終了して、その後、把持ツールは開放される。

Description

【発明の詳細な説明】 半導体チップの取付け方法技術分野 本発明は、一般に、電子工学に関し、特に、半導体チップの取付け方法に関す る。背景技術 集積回路基板の表面又はパッケージの底に半導体チップを取付ける方法が、知 られている(「集積回路のアセンブリ技術」,ヴィ.エ.デュボラーゾフほか,ヴ ィシャ・シュコーラ(ハイスクール)在籍,キエフ,1987,60−62ページ( ロシア語)を参照のこと)。前記方法は、真空吸気用の出入口とピラミッド型の円 錐台として形成した端面のくぼみとを有するバール様のツールによってチップを 把持することを備えている。前記くぼみは、チップの半分のサイズがくぼみの中 に沈む程度に十分に大きい。基板とツールとが加熱され、チップは、接着サイト へ移され、実装面に押しつけられ、その後に振動がそれに加えられる。チップを バインダー(ハンダ又は接着剤)で取付けるならば、真空の発生源は切り離され 、ツールは引っ込む。 しかしながら、上記の方法は、チップ表面が基板表面と一致するように、基板 ボリュームに(基板表面のくぼみの中に、又は穴の中に)チップを取付けること を備えていない。この結果、リード長さの再現性が低く、チップ接着精度が低く なる。 別の従来技術の取付け方法が知られている(GB,B,2,138,205)。 マイクロ波回路の製造プロセスは以下のものである。すなわち、半導体チップは 、実際、中心部分に平らな端と毛細管とを有するバールであるツールにプレスさ れ、前記毛細管は、端ツール部分の方へ外へラッパ状に広がっているので、ツー ル端部のエッジが、周囲のチップ部分と重なり、その限度を越えて延在して、こ のように基板を局所的に変形させる。この結果、くぼみは、そのくぼみの面に押 し込むことによって基板中に保持されるチップの形状と深さとに対応する形状と 深さを有するように形成する。下部の基板表面の低減した変形は、最初のくぼみ の使 用によって達成される。 しかしながら、チップ取付けの前述の方法によって、基板が変形して、その平 坦性は駄目になる。さらに、その方法は製造しにくい。 チップをそのような基板にプレスするとき、プレスが終了する瞬間を決定する ことは難しく、チップ表面が回路基板のそれと一致するとき、そのことによって 基板にゆがみが生じる。基板の裏側のゆがみが、その平坦性を乱し、ヒートシン クベースに基板を取付けることを妨げる。発明の概要 本発明は、半導体チップの取付け方法を提供することを主たる目的とする。チ ップは実装面のくぼみにプレスすると、基板ゆがみ防止によってプロセスの製造 性とチップ取付け精度とが高まる。 前述の目的は、半導体チップを取付ける方法によって達成される。くぼみを実 装面中に形成し、そのチップが、その中心部分に平らな端と毛細管管の穴とを有 する把持ツールによってそのおもて面から把持される。前記穴がツール端の方へ ラッパ状に広がる。チップは、前記くぼみより上向きにあり、チップおもて面が 実装面と一致するまでその中にプレスされる。その後、本発明による、把持ツー ルが解放される。くぼみはチップ寸法より大きい。後者をくぼみの中にプレスす ることに先立って、所定量のバインダーを前記くぼみ中に配置する。チップは、 チップ外形を越えて延在するツールの平らな端の部分が実装面に押し込まれるま で前記バインダーにプレスされ、チップとくぼみ表面との間に閉じ込められた空 間が部分的又は完全にバインダーで満たされる。 集積化回路基板の表面,パッケージの表面,又はハイブリッド集積回路のベー スの表面は、実装面として用いられる。 把持ツールは、バインダーが固まるまで解放されない。 くぼみは少なくとも部分的に金属コートされており、導電性材料をバインダー として用いる。 振動が、把持ツールに加えられ、そして/又は、チップのプレス・インの瞬間 にくぼみを形成した表面に加えられる。 チップは真空吸引カップによって把持され、0.1mmHg〜300mmHg の過剰な圧力は、ツールからチップを解放して、真空の発生源の切断する間の時 間の経過の中で、ツールの毛細管の穴に加えられる。 チップのプレス・インの手順は、くぼみを形成した表面にツール部分を押し付 けることによって終わる。ツールは、1μm〜500μmだけくぼみの限度を越 えて延在する。くぼみの長さと幅とは0.01mm〜1.0mmだけチップ寸法 より大きく、その深さは0.001mm〜0.5mmだけチップ厚さより大きい 。 チップのプレス・イン手順は、くぼみを形成し、トポロジー的な金属被覆パタ ーンがない表面にツール部分を押し込むことによって、あるいはツールに堅く結 合したツール把持部材の1部分を押し込むことによって終わる。 チップのプレス・インに先立って、くぼみ中のバインダーの所定量を配置する ことは、基板をゆがめることなくバインダーによってチップを把持することを与 え、チップ面表面がくぼみを形成した表面と一致する瞬間にチップのプレス・イ ン手順を終了することによって、確実に、溶接用の導線をできるだけ短くするこ とができる。 バインダーの最小限の量は、チップを適当に強く保持するように選択されるが 、チップがくぼみから抜け出ないように、その最大量が選ばれる。そのことは、 バインダーが導電性であるときリードを短くし、又はバインダーが非電導性のと きチップ表面を汚し、そのことは接触パッドにリードを結合させることを妨げる 。 くぼみに金属被覆を備え、導電性バインダーを使用することによって、ハンダ を用いるときチップを信頼性よく保持することができ、チップの接地が容易にな る。 チップに、そして/又はくぼみを形成する構成要素にチッププレス・インの瞬 間に振動を加えることによって、ハンダ付けされたジョイントの品質を改良する ことができる。 真空吸引カップによってチップを把持することにより、ツールチャンネルに過 剰な圧力を加えて、ツールの遮断の間にチップが移動することを防止することが できる。ツールに加えた圧力の下限値は、チップがツールに引き寄せられる力と 釣合いをとるために、それに加える最小圧力によって決まるが、空気又はガスの 流れがくぼみの中へ押し込まれてチップを移動しないように、圧力の上限値が選 ばれる。 ツールをチップから切り離す前にバインダーを固化することは、後者の保持を 促進してツール解放の間での移動の可能性を低くする。 くぼみのエッジで基板表面に対してツールを押し込むことによってチップのプ レス・イン手順を中止することは、さらに力を加えることなく、くぼみと、チッ プと、ツールとの寸法間のあらかじめ決めた比率によって、所望の効果を達成す ることができ、技術的なプロセスを自動化する。 一方、プレス・イン手順を終えるために必要な条件は、チップとの最小ツール 係合量によって決まり、他方、ツール作成の材料を節約する必要性によって決ま る。チップ寸法を超える過剰なくぼみ寸法によって、チップのおもて表面が基板 表面と一致するくぼみの中にチップを配置することができる。 チップ用のくぼみ寸法は、チップを取付けるという可能性によって下から制限 され、寸法特性を悪くすることによって上から制限される。 トポロジー的な金属被覆パターンのない表面にツールを押し込む瞬間にプレス ・インの手順をやめることは、ダメージからさび予防の金属被覆コーティングを 保護する。図面の簡単な説明 本発明は、いくつかの代表的な実施形態について添付の図面を参照して説明す る。 図1は、模式的に基板表面上に形成したくぼみの中にチップを取付ける手順を 示す。 図2〜図4は、ダメージに対してトポロジー的な金属被覆パターンを妨げる構 成を有するツールを用いて、チップをくぼみ中に取付けることを示す。詳細な説明 半導体チップ、例えば、0.5mm×0.5mm×0.15mmの3ペー32 5アー−5(3Π325A−5)のトランジスタを取付ける本願方法は、次のよ うにして行う。 くぼみ2は、たとえば、既知の高精度レーザーミリング技術を用いて、例えば 、ポリコールの回路基板1の中に形成し、くぼみ2の寸法は0.1mmだけチッ プ3の寸法より大きい。1μm〜1500μmだけくぼみを延在する平らな端を 有する把持ツール4と、ツール中心部分に形成してツール端の方へラッパ状に広 がる毛細管の穴5とを使用することによって、チップ3は、そのおもて面のサイ ドから把持される。真空吸引カップは、ツール4として用いる。次に、チップ3 は、所定量が、例えば、0.0005gのバインダー6を配置し、くぼみ2の表 面がすでに部分的に金属被覆したくぼみ2の上向きにある。共晶Au−Geハン ダは、バインダー6として用いる。ハンダを加熱したならば、そのおもて面が回 路基板表面と一致するまで、チップ3がその中にプレスされる。それは、ツール 4の平らな端の部分がくぼみ2を形成する表面に押し込むことによる。ツール4 の前記部分の寸法は、0.2mmだけくぼみ2のそれらより大きい。チップ3を くぼみにプレスしている間、振動がツール4又は基板基板1に加えられる。その 後、ハンダは、例えば、冷たい空気の流れによって、融点以下まで冷却される。 それによって、ハンダが固まり、くぼみ中のチップ3を固定する。チップは、真 空吸引カップから真空の発生源を切断することによって解放されることに先立っ て、吸引カップに0.1mmHg〜300mmHgの過剰な圧力を加える。 チップ3をプレスするくぼみは、回路基板1の表面上だけでなく、パッケージ の表面上又はハイブリッド集積回路のベース上に形成する。 提案した方法の実際的な応用は、基板をゆがめる可能性を除去し、チップ取付 けプロセスにおいて、高い製造性と精度を達成することができる。さらに、連続 的な製品の中で用いるとき、提案した方法によって、チップ面が回路基板面と同 一平面上にあり、それによって、接続リードができるだけ短かくなり、それゆえ に、リードの擬似インダクタンスが最小になるように、くぼみにチップを自動的 に取付けることができる。そして、接続リード用に金ワイヤーを一般に用いるの で、該方法によって、貴金属を節約することができる。 本発明のいくらかの好ましい実施形態を前述の説明の中で開示したけれども、 本発明の精神と範囲から逸脱しない範囲内でいろいろな修正と改良を加えること ができることは、理解される

Claims (1)

  1. 【特許請求の範囲】 1.くぼみ(2)を実装面の中に形成し、チップ(3)は、その中心部分に平ら な端と毛細管の穴(5)とを有する把持ツール(4)によってそのおもて面から 把持され、前記穴がツール端の方へラッパ状に広がっており、前記チップ(3) は、くぼみ(2)より上向きであり、チップ(3)のおもて面が実装面と一致す るまで前記くぼみにプレスされ、その後、把持ツールが解放される半導体チップ の取付け方法において、 くぼみ(2)が、チップ(3)の寸法を越える寸法を有し、くぼみ(2)にチ ップ(3)をプレスすることに先立って前記くぼみの中にバインダー(6)の所 定量を配置し、チップ(3)の外形を越えて延在するツールの平らな端の部分が 実装面に押し込まれるまで、チップ(3)が前記バインダー(6)にプレスされ るので、チップ(3)とくぼみ(2)の表面との間で閉じ込められた空間が部分 的又は完全にバインダー(6)で満たされることを特徴とする半導体チップの取 付け方法。 2.集積回路基板(1)の表面,パッケージの表面,又はハイブリッド集積回路 のベースの表面は、実装面として用いることを特徴とする請求項1記載の半導体 チップの取付け方法。 3.バインダー(6)が固まるまで、把持ツールは解放されないことを特徴とす る請求項1記載の半導体チップの取付け方法。 4.バインダー(6)の所定量を配置することに先立って、くぼみ(2)の表面 が少なくとも部分的に金属で覆われており、導電性材料をバインダー(6)とし て用いることを特徴とする請求項1記載の半導体チップの取付け方法。 5.チップ(3)をくぼみ(2)にプレスしている間、振動は、把持ツール(4 ),回路基板(1),パッケージ,又はハイブリッド集積回路のベースに加えるこ とを特徴とする請求項2記載の半導体チップの取付け方法。 6.真空吸引カップを把持ツール(4)として用い、前記把持ツールは、真空吸 引カップから真空の発生源の接続を遮断することによって開放することに先立っ て真空吸引カップに0.1mmHg〜300mmHgの過剰な圧力を加えること を特徴とする請求項1,請求項2,請求項3,請求項4,又は請求項5記載の半導体 チップの取付け方法。 7.くぼみ(2)の長さと幅とがそれぞれ、0.01mm〜1.0mmだけチッ プ寸法を越え、前記くぼみ(2)の深さが0.001mm〜0.5mmだけチッ プの厚さを越え、把持ツール(4)は1μm〜500μmだけくぼみ(2)の限 度を越えて、その平らな端で延在することを特徴とする請求項1,請求項2,請求 項3,請求項4,又は請求項5記載の半導体チップの取付け方法。 8.チップ(3)をプレス・インしている間、ツール(4)の平らな端の部分は 、くぼみ(2)を形成し、その領域上にトポロジー的な金属被覆パターン(7) のない表面に押し込むことを特徴とする請求項1,請求項2,請求項3,請求項4, 又は請求項5記載の半導体チップの取付け方法。
JP51743198A 1996-10-10 1996-10-10 半導体チップの取付け方法 Expired - Lifetime JP3667773B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/RU1996/000292 WO1998015974A1 (en) 1996-10-10 1996-10-10 Method for mounting the crystal of semi-conductive device

Publications (2)

Publication Number Publication Date
JP2000516042A true JP2000516042A (ja) 2000-11-28
JP3667773B2 JP3667773B2 (ja) 2005-07-06

Family

ID=20130047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP51743198A Expired - Lifetime JP3667773B2 (ja) 1996-10-10 1996-10-10 半導体チップの取付け方法

Country Status (6)

Country Link
US (1) US6261492B1 (ja)
JP (1) JP3667773B2 (ja)
KR (1) KR100431031B1 (ja)
RU (1) RU2136078C1 (ja)
SE (1) SE522045C2 (ja)
WO (1) WO1998015974A1 (ja)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2171520C2 (ru) * 1999-05-25 2001-07-27 Воронежский государственный технический университет Способ сборки полупроводниковых приборов
US6676778B1 (en) * 2000-06-19 2004-01-13 Hitachi Global Storage Technologies Netherlands B.V. Method for bonding slider and suspension together and deciding conditions of laser beam irradiation
FR2819080B1 (fr) * 2000-12-28 2004-02-06 Thomson Csf Procede d'assemblage d'un composant tel qu'un circuit integre sur un substrat
RU2194337C1 (ru) * 2001-06-22 2002-12-10 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" Устройство для монтажа кристалла
US7534320B2 (en) * 2005-11-15 2009-05-19 Northrop Grumman Corporation Lamination press pad
US7790507B2 (en) * 2007-03-24 2010-09-07 Texas Instruments Incorporated Semiconductor die collet and method
RU2387045C2 (ru) * 2008-04-18 2010-04-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Способ сборки полупроводниковых приборов
RU2527661C1 (ru) * 2013-02-11 2014-09-10 Открытое акционерное общество "Концерн радиостроения "Вега" Способ группового монтажа кристаллов при сборке высокоплотных электронных модулей
US11133866B2 (en) 2014-02-25 2021-09-28 Pharmaseq, Inc. All optical identification and sensor system with power on discovery
JP6244060B2 (ja) * 2016-01-06 2017-12-06 新電元工業株式会社 半導体デバイスの載置台及び車載装置
CN107408542B (zh) * 2016-01-06 2019-07-26 新电元工业株式会社 半导体器件的载置台以及车载装置
US10882258B1 (en) * 2016-01-22 2021-01-05 Pharmaseq, Inc. Microchip affixing probe and method of use
DE102018208881B4 (de) * 2018-06-06 2021-04-22 Vitesco Technologies GmbH Verfahren und Vorrichtung zur Bestückung eines Trägers mit einem Bauteil
EP4104317A4 (en) 2020-02-14 2024-03-06 P-Chip Ip Holdings Inc. LIGHT TRIGGERED TRANSPONDER
US12003967B2 (en) 2020-09-17 2024-06-04 P-Chip Ip Holdings Inc. Devices, systems, and methods using microtransponders

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2264632A (en) * 1939-02-14 1941-12-02 Armstrong Cork Co Adhesive applying device
US3963551A (en) * 1974-03-05 1976-06-15 Stromberg-Carlson Corporation Method for bonding semiconductor chips
NL7905518A (nl) * 1978-07-19 1980-01-22 Matsushita Electric Ind Co Ltd Werkwijze voor het monteren van elektronische delen.
US4480983A (en) * 1982-05-13 1984-11-06 Motorola, Inc. Collet and method for dispensing viscous materials
GB2138205B (en) * 1983-04-13 1986-11-05 Philips Electronic Associated Methods of manufacturing a microwave circuit
FR2599893B1 (fr) * 1986-05-23 1996-08-02 Ricoh Kk Procede de montage d'un module electronique sur un substrat et carte a circuit integre
US4749120A (en) * 1986-12-18 1988-06-07 Matsushita Electric Industrial Co., Ltd. Method of connecting a semiconductor device to a wiring board
RU2003207C1 (ru) * 1990-12-26 1993-11-15 Институт точной механики и вычислительной техники им.С.А.Лебедева РАН Способ изготовлени гибридной интегральной схемы
US5433810A (en) * 1992-09-16 1995-07-18 Abrams; Herbert M. Lamination of composite eyeglass lenses

Also Published As

Publication number Publication date
US6261492B1 (en) 2001-07-17
SE9801965D0 (sv) 1998-06-03
KR19990072027A (ko) 1999-09-27
RU2136078C1 (ru) 1999-08-27
WO1998015974A1 (en) 1998-04-16
KR100431031B1 (ko) 2004-07-27
SE9801965L (sv) 1998-06-03
JP3667773B2 (ja) 2005-07-06
SE522045C2 (sv) 2004-01-07

Similar Documents

Publication Publication Date Title
JP3667773B2 (ja) 半導体チップの取付け方法
EP1936686A3 (en) Semiconductor Device, Method for Manufacturing the same, and Method for Mounting the same
JPH1065055A (ja) ボール・グリッド・アレイを形成する方法
JP3663295B2 (ja) チップスケールパッケージ
US6291269B1 (en) Semiconductor bare chip, method of manufacturing semiconductor bare chip and mounting structure of semiconductor bare chip
JP2727970B2 (ja) ボンディングツール
JPH11354561A (ja) バンプ形成方法及びバンプ
US20020113311A1 (en) Device with at least one semiconductor component and a printed circuit board and method of establishing an electromechanical connection between the two
US5899375A (en) Bump bonder with a discard bonding area
KR20030016427A (ko) 전기 부품 장착을 위한 납땜 방법
US20040065953A1 (en) Semiconductor device and process of manufacture
JP3064843B2 (ja) チップのボンディング方法
JPH06216505A (ja) プリント配線板への端子の接続方法
JP2919387B2 (ja) 高周波特性測定治具
JPH08264910A (ja) 放熱板付きプリント配線板の作製方法及びプリント配線板へのハイパワー部品の実装方法
JPH06334059A (ja) 半導体搭載用基板及びその製造方法
JP2000150556A (ja) バンプ電極形成方法
JP3131246B2 (ja) バンプを有するベアチップの実装方法
JPH0766248A (ja) 電子部品の熱圧着装置
JPH08162482A (ja) 半導体装置
JPH08102468A (ja) 半導体チップの実装方法
JPH09129645A (ja) バンプ電極形成方法
JPS6199359A (ja) 混成集積回路装置
JPH08222586A (ja) 半導体チップのダイボンディング方法
JP2001102414A (ja) 半導体チップのボンディング方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040525

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040917

A72 Notification of change in name of applicant

Free format text: JAPANESE INTERMEDIATE CODE: A721

Effective date: 20040820

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20041021

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050223

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050407

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090415

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100415

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110415

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120415

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130415

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140415

Year of fee payment: 9

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term