JP2003100552A - ３端子型セラミックコンデンサ - Google Patents
３端子型セラミックコンデンサInfo
- Publication number
- JP2003100552A JP2003100552A JP2001287251A JP2001287251A JP2003100552A JP 2003100552 A JP2003100552 A JP 2003100552A JP 2001287251 A JP2001287251 A JP 2001287251A JP 2001287251 A JP2001287251 A JP 2001287251A JP 2003100552 A JP2003100552 A JP 2003100552A
- Authority
- JP
- Japan
- Prior art keywords
- electrodes
- external
- electrode
- internal
- ground electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003985 ceramic capacitor Substances 0.000 title claims abstract description 18
- 239000000919 ceramic Substances 0.000 claims abstract description 31
- 239000003990 capacitor Substances 0.000 description 18
- 238000010586 diagram Methods 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 5
- 230000037431 insertion Effects 0.000 description 5
- 238000003780 insertion Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 4
- 239000000758 substrate Substances 0.000 description 1
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 等価直列インダクタンスを小さくし、かつコ
ンデンサ容量を任意に設定することができる３端子型セ
ラミックコンデンサを提供する。 【解決手段】 外部グランド電極１４−１、１４−２は
それぞれ第２の外面２８−１、２８−２を覆っている。
内部グランド電極２０は、第２の誘電体層２２の周囲に
おける外部グランド電極１４−１、１４−２と接するす
べての部分で外部グランド電極１４−１、１４−２と電
気的に接続されており、かつ第２の誘電体層２２の周囲
における外部信号電極１２−１、１２−２と接する部分
を除いて第２の誘電体層２２の片面にプリントされてい
る。また、セラミック素体１０のＸ方向長さはＹ方向長
さより長く設定されている。
ンデンサ容量を任意に設定することができる３端子型セ
ラミックコンデンサを提供する。 【解決手段】 外部グランド電極１４−１、１４−２は
それぞれ第２の外面２８−１、２８−２を覆っている。
内部グランド電極２０は、第２の誘電体層２２の周囲に
おける外部グランド電極１４−１、１４−２と接するす
べての部分で外部グランド電極１４−１、１４−２と電
気的に接続されており、かつ第２の誘電体層２２の周囲
における外部信号電極１２−１、１２−２と接する部分
を除いて第２の誘電体層２２の片面にプリントされてい
る。また、セラミック素体１０のＸ方向長さはＹ方向長
さより長く設定されている。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器の高周波
ノイズを除去するために使用される３端子構造を持つ積
層セラミックコンデンサに関する。
ノイズを除去するために使用される３端子構造を持つ積
層セラミックコンデンサに関する。
【０００２】
【従来の技術】３端子型コンデンサは、２端子型コンデ
ンサと比較して等価直列インダクタンスを小さくできる
ため、例えば電源ラインからの高周波ノイズをバイパス
経路を設けて除去するバイパスコンデンサとして用いた
場合において、高周波帯域における挿入損失特性の劣化
を少なくすることができる。従来の３端子型セラミック
コンデンサにおいては、例えば図２に示すような以下の
構成のものが知られている。図２において（Ａ）は斜視
図で、（Ｂ）、（Ｃ）は積層前のセラミック素体の構成
の１例を示す図である。セラミック素体４０が積層され
た複数の誘電体層を有しており、これらの誘電体層の片
面に内部信号電極４６及び内部グランド電極５０が交互
にプリントされ、内部信号電極４６と内部グランド電極
５０が誘電体層を挟むことで容量性素子を形成してい
る。セラミック素体４０の長さ方向に垂直な第１の外面
５６−１、５６−２に、信号または電源のラインが接続
される外部信号電極４２−１、４２−２がそれぞれプリ
ントされ、外部信号電極４２−１、４２−２はそれぞれ
第１の外面５６−１、５６−２を覆っている。一方、セ
ラミック素体４０の幅方向に垂直な第２の外面５８−
１、５８−２に、接地される外部グランド電極４４−
１、４４−２がそれぞれプリントされている。内部信号
電極４６は、第１の外面５６−１、５６−２の両方の位
置で外部信号電極４２−１、４２−２と電気的に接続さ
れている。一方、内部グランド電極５０は、第２の外面
５８−１、５８−２の両方の位置で外部グランド電極４
４−１、４４−２と電気的に接続されている。図２
（Ｂ）においては、内部信号電極４６の幅方向の寸法が
長さ方向に関して一定であり、内部グランド電極５０の
長さ方向の寸法が幅方向に関して一定である。一方、図
２（Ｃ）においては、内部信号電極４６の幅方向の寸法
が長さ方向に関して一定であるが、内部グランド電極５
０については長さ方向の寸法を途中で大きくし十字状の
電極形状とすることで、内部信号電極４６と内部グラン
ド電極５０との対向面積を大きくし、コンデンサ容量を
大きくしている。
ンサと比較して等価直列インダクタンスを小さくできる
ため、例えば電源ラインからの高周波ノイズをバイパス
経路を設けて除去するバイパスコンデンサとして用いた
場合において、高周波帯域における挿入損失特性の劣化
を少なくすることができる。従来の３端子型セラミック
コンデンサにおいては、例えば図２に示すような以下の
構成のものが知られている。図２において（Ａ）は斜視
図で、（Ｂ）、（Ｃ）は積層前のセラミック素体の構成
の１例を示す図である。セラミック素体４０が積層され
た複数の誘電体層を有しており、これらの誘電体層の片
面に内部信号電極４６及び内部グランド電極５０が交互
にプリントされ、内部信号電極４６と内部グランド電極
５０が誘電体層を挟むことで容量性素子を形成してい
る。セラミック素体４０の長さ方向に垂直な第１の外面
５６−１、５６−２に、信号または電源のラインが接続
される外部信号電極４２−１、４２−２がそれぞれプリ
ントされ、外部信号電極４２−１、４２−２はそれぞれ
第１の外面５６−１、５６−２を覆っている。一方、セ
ラミック素体４０の幅方向に垂直な第２の外面５８−
１、５８−２に、接地される外部グランド電極４４−
１、４４−２がそれぞれプリントされている。内部信号
電極４６は、第１の外面５６−１、５６−２の両方の位
置で外部信号電極４２−１、４２−２と電気的に接続さ
れている。一方、内部グランド電極５０は、第２の外面
５８−１、５８−２の両方の位置で外部グランド電極４
４−１、４４−２と電気的に接続されている。図２
（Ｂ）においては、内部信号電極４６の幅方向の寸法が
長さ方向に関して一定であり、内部グランド電極５０の
長さ方向の寸法が幅方向に関して一定である。一方、図
２（Ｃ）においては、内部信号電極４６の幅方向の寸法
が長さ方向に関して一定であるが、内部グランド電極５
０については長さ方向の寸法を途中で大きくし十字状の
電極形状とすることで、内部信号電極４６と内部グラン
ド電極５０との対向面積を大きくし、コンデンサ容量を
大きくしている。
【０００３】
【発明が解決しようとする課題】近年、除去対象となる
ノイズが高周波化しており、３端子のコンデンサにおい
ても高周波帯域における挿入損失特性の劣化を防ぐため
に等価直列インダクタンスをさらに小さくする必要があ
る。また、周波数及び強さが様々なノイズに対応するた
めには、コンデンサ容量を任意に設定できる必要がある
ので、大きいコンデンサ容量を確保できることが必要と
なる。しかしながら、図２（Ｂ）における従来のセラミ
ックコンデンサにおいては、内部信号電極４６と内部グ
ランド電極５０との対向部分と外部グランド電極４４−
１、４４−２との距離が比較的短いため、等価直列イン
ダクタンスは大きくないものの、内部信号電極４６と内
部グランド電極５０との対向面積が小さく、大きいコン
デンサ容量を確保できないので、コンデンサ容量を任意
に設定できない。一方、図２（Ｃ）における従来のセラ
ミックコンデンサにおいては、内部信号電極４６と内部
グランド電極５０との対向面積が大きくとれるため、大
きいコンデンサ容量を確保できるが、内部信号電極４６
と内部グランド電極５０との対向部分と外部グランド電
極４４−１、４４−２との距離が長い部分が存在するた
め、等価直列インダクタンスは大きくなる。このように
従来の３端子構造を持つセラミックコンデンサにおいて
は、等価直列インダクタンスを小さくし、かつコンデン
サ容量を任意に設定することができないという課題があ
った。
ノイズが高周波化しており、３端子のコンデンサにおい
ても高周波帯域における挿入損失特性の劣化を防ぐため
に等価直列インダクタンスをさらに小さくする必要があ
る。また、周波数及び強さが様々なノイズに対応するた
めには、コンデンサ容量を任意に設定できる必要がある
ので、大きいコンデンサ容量を確保できることが必要と
なる。しかしながら、図２（Ｂ）における従来のセラミ
ックコンデンサにおいては、内部信号電極４６と内部グ
ランド電極５０との対向部分と外部グランド電極４４−
１、４４−２との距離が比較的短いため、等価直列イン
ダクタンスは大きくないものの、内部信号電極４６と内
部グランド電極５０との対向面積が小さく、大きいコン
デンサ容量を確保できないので、コンデンサ容量を任意
に設定できない。一方、図２（Ｃ）における従来のセラ
ミックコンデンサにおいては、内部信号電極４６と内部
グランド電極５０との対向面積が大きくとれるため、大
きいコンデンサ容量を確保できるが、内部信号電極４６
と内部グランド電極５０との対向部分と外部グランド電
極４４−１、４４−２との距離が長い部分が存在するた
め、等価直列インダクタンスは大きくなる。このように
従来の３端子構造を持つセラミックコンデンサにおいて
は、等価直列インダクタンスを小さくし、かつコンデン
サ容量を任意に設定することができないという課題があ
った。
【０００４】本発明は上記課題に鑑みてなされたもので
あり、等価直列インダクタンスを小さくし、かつコンデ
ンサ容量を任意に設定することができる３端子型セラミ
ックコンデンサを提供することを目的とする。
あり、等価直列インダクタンスを小さくし、かつコンデ
ンサ容量を任意に設定することができる３端子型セラミ
ックコンデンサを提供することを目的とする。
【０００５】
【課題を解決するための手段】このような目的を達成す
るために、本発明に係る３端子型セラミックコンデンサ
は、積層された複数の誘電体層と、該誘電体層間に交互
に設けられた内部信号電極及び内部グランド電極と、を
有するセラミック素体と、前記セラミック素体に長さ方
向Ｘ、幅方向Ｙ及び厚み方向Ｚを仮想した場合に、前記
セラミック素体のＸ方向に垂直な第１の外面の両方に設
けられた外部信号電極と、前記セラミック素体のＹ方向
に垂直な第２の外面の両方に設けられ、該第２の外面の
両方を覆う外部グランド電極と、を備え、前記内部信号
電極は、前記第１の外面の両方の位置で前記外部信号電
極と電気的に接続され、前記内部グランド電極は、前記
第２の外面の両方におけるＸ方向のすべての位置で前記
外部グランド電極と電気的に接続され、かつ前記誘電体
層の周囲における前記外部信号電極と接する部分を除い
て前記誘電体層間に設けられ、前記セラミック素体のＸ
方向長さがＹ方向長さより長いことを特徴とする。
るために、本発明に係る３端子型セラミックコンデンサ
は、積層された複数の誘電体層と、該誘電体層間に交互
に設けられた内部信号電極及び内部グランド電極と、を
有するセラミック素体と、前記セラミック素体に長さ方
向Ｘ、幅方向Ｙ及び厚み方向Ｚを仮想した場合に、前記
セラミック素体のＸ方向に垂直な第１の外面の両方に設
けられた外部信号電極と、前記セラミック素体のＹ方向
に垂直な第２の外面の両方に設けられ、該第２の外面の
両方を覆う外部グランド電極と、を備え、前記内部信号
電極は、前記第１の外面の両方の位置で前記外部信号電
極と電気的に接続され、前記内部グランド電極は、前記
第２の外面の両方におけるＸ方向のすべての位置で前記
外部グランド電極と電気的に接続され、かつ前記誘電体
層の周囲における前記外部信号電極と接する部分を除い
て前記誘電体層間に設けられ、前記セラミック素体のＸ
方向長さがＹ方向長さより長いことを特徴とする。
【０００６】このように、セラミック素体の第２の外面
の両方を外部グランド電極で覆い、内部グランド電極
は、第２の外面の両方におけるＸ方向のすべての位置で
外部グランド電極と電気的に接続され、かつ誘電体層の
周囲における外部信号電極と接する部分を除いて誘電体
層間に設けられることにより、容量性素子を形成する内
部信号電極と内部グランド電極との対向部分と外部グラ
ンド電極との間の信号線路について、線路幅（Ｘ方向の
長さ）を広くし、かつ距離を短くできるので、等価イン
ダクタンスを小さくすることができる。そして、セラミ
ック素体のＸ方向長さをＹ方向長さより長く設定するこ
とによっても、上記の対向部分と外部グランド電極との
間の信号線路について、線路幅（Ｘ方向の長さ）を広く
し、かつ距離を短くすることができるので、等価インダ
クタンスをさらに小さくすることができる。したがっ
て、高周波帯域における挿入損失特性の劣化を防ぐこと
ができる。また、コンデンサ容量を任意に設定すること
で、周波数及び強さが様々なノイズに対応することがで
きる。
の両方を外部グランド電極で覆い、内部グランド電極
は、第２の外面の両方におけるＸ方向のすべての位置で
外部グランド電極と電気的に接続され、かつ誘電体層の
周囲における外部信号電極と接する部分を除いて誘電体
層間に設けられることにより、容量性素子を形成する内
部信号電極と内部グランド電極との対向部分と外部グラ
ンド電極との間の信号線路について、線路幅（Ｘ方向の
長さ）を広くし、かつ距離を短くできるので、等価イン
ダクタンスを小さくすることができる。そして、セラミ
ック素体のＸ方向長さをＹ方向長さより長く設定するこ
とによっても、上記の対向部分と外部グランド電極との
間の信号線路について、線路幅（Ｘ方向の長さ）を広く
し、かつ距離を短くすることができるので、等価インダ
クタンスをさらに小さくすることができる。したがっ
て、高周波帯域における挿入損失特性の劣化を防ぐこと
ができる。また、コンデンサ容量を任意に設定すること
で、周波数及び強さが様々なノイズに対応することがで
きる。
【０００７】本発明に係る３端子型セラミックコンデン
サは、さらに、前記内部信号電極は、前記誘電体層の周
囲における前記外部グランド電極と接する部分を除いて
前記誘電体層間に設けられることを特徴とする。
サは、さらに、前記内部信号電極は、前記誘電体層の周
囲における前記外部グランド電極と接する部分を除いて
前記誘電体層間に設けられることを特徴とする。
【０００８】このように、内部信号電極は、誘電体層の
周囲における外部グランド電極と接する部分を除いて誘
電体層間に設けられることにより、内部信号電極と内部
グランド電極との対向面積を大きくすることができるの
で、等価直列インダクタンスを小さくした状態で、大き
いコンデンサ容量を確保することができる。
周囲における外部グランド電極と接する部分を除いて誘
電体層間に設けられることにより、内部信号電極と内部
グランド電極との対向面積を大きくすることができるの
で、等価直列インダクタンスを小さくした状態で、大き
いコンデンサ容量を確保することができる。
【０００９】
【発明の実施の形態】以下、本発明の実施の形態（以下
実施形態という）を、図面に従って説明する。
実施形態という）を、図面に従って説明する。
【００１０】図１は、本発明の実施形態に係る３端子型
セラミックコンデンサの構成を示す図であり、（Ａ）は
斜視図で、（Ｂ）は積層前のセラミック素体の構成を示
す図である。３端子型セラミックコンデンサは、後述す
る構成のセラミック素体１０、外部信号電極１２−１、
１２−２及び外部グランド電極１４−１、１４−２によ
り構成されている。
セラミックコンデンサの構成を示す図であり、（Ａ）は
斜視図で、（Ｂ）は積層前のセラミック素体の構成を示
す図である。３端子型セラミックコンデンサは、後述す
る構成のセラミック素体１０、外部信号電極１２−１、
１２−２及び外部グランド電極１４−１、１４−２によ
り構成されている。
【００１１】セラミック素体１０は、片面に内部信号電
極１６がプリントされている第１の誘電体層１８と片面
に内部グランド電極２０がプリントされている第２の誘
電体層２２とが交互に任意の枚数積層されており、その
上下には電極がプリントされていない第３の誘電体層２
４が積層されている。このように、内部信号電極１６と
内部グランド電極２０とが誘電体層を挟むことで容量性
素子を形成している。
極１６がプリントされている第１の誘電体層１８と片面
に内部グランド電極２０がプリントされている第２の誘
電体層２２とが交互に任意の枚数積層されており、その
上下には電極がプリントされていない第３の誘電体層２
４が積層されている。このように、内部信号電極１６と
内部グランド電極２０とが誘電体層を挟むことで容量性
素子を形成している。
【００１２】ここで、図１（Ａ）に示すようにセラミッ
ク素体１０の長さ方向をＸ方向、幅方向をＹ方向及び厚
み方向をＺ方向とする座標軸を規定する。セラミック素
体１０のＸ方向に垂直な第１の外面２６−１、２６−２
には、信号または電源のラインが接続される外部信号電
極１２−１、１２−２がそれぞれプリントされている。
一方、セラミック素体１０のＹ方向に垂直な第２の外面
２８−１、２８−２には、接地される外部グランド電極
１４−１、１４−２がそれぞれプリントされており、外
部グランド電極１４−１、１４−２はそれぞれ第２の外
面２８−１、２８−２を覆っている。なお、図１（Ａ）
に示すように、外部信号電極１２−１、１２−２は、セ
ラミック素体１０への取り付けや基板への実装のために
セラミック素体１０の上下面に所定の長さ延長されてい
る。同様に外部グランド電極１４−１、１４−２につい
ても、セラミック素体１０の上下面及び第１の外面２６
−１、２６−２に所定の長さ延長されている。
ク素体１０の長さ方向をＸ方向、幅方向をＹ方向及び厚
み方向をＺ方向とする座標軸を規定する。セラミック素
体１０のＸ方向に垂直な第１の外面２６−１、２６−２
には、信号または電源のラインが接続される外部信号電
極１２−１、１２−２がそれぞれプリントされている。
一方、セラミック素体１０のＹ方向に垂直な第２の外面
２８−１、２８−２には、接地される外部グランド電極
１４−１、１４−２がそれぞれプリントされており、外
部グランド電極１４−１、１４−２はそれぞれ第２の外
面２８−１、２８−２を覆っている。なお、図１（Ａ）
に示すように、外部信号電極１２−１、１２−２は、セ
ラミック素体１０への取り付けや基板への実装のために
セラミック素体１０の上下面に所定の長さ延長されてい
る。同様に外部グランド電極１４−１、１４−２につい
ても、セラミック素体１０の上下面及び第１の外面２６
−１、２６−２に所定の長さ延長されている。
【００１３】内部信号電極１６は、第１の誘電体層１８
の周囲における外部信号電極１２−１、１２−２と接す
るすべての部分で外部信号電極１２−１、１２−２の両
方と電気的に接続されており、かつ第１の誘電体層１８
の周囲における外部グランド電極１４−１、１４−２と
接する部分を除いて第１の誘電体層１８の片面にプリン
トされている。一方、内部グランド電極２０は、第２の
誘電体層２２の周囲における外部グランド電極１４−
１、１４−２と接するすべての部分で外部グランド電極
１４−１、１４−２と電気的に接続されており、かつ第
２の誘電体層２２の周囲における外部信号電極１２−
１、１２−２と接する部分を除いて第２の誘電体層２２
の片面にプリントされている。また、セラミック素体１
０のＸ方向長さはＹ方向長さより長く設定されている。
の周囲における外部信号電極１２−１、１２−２と接す
るすべての部分で外部信号電極１２−１、１２−２の両
方と電気的に接続されており、かつ第１の誘電体層１８
の周囲における外部グランド電極１４−１、１４−２と
接する部分を除いて第１の誘電体層１８の片面にプリン
トされている。一方、内部グランド電極２０は、第２の
誘電体層２２の周囲における外部グランド電極１４−
１、１４−２と接するすべての部分で外部グランド電極
１４−１、１４−２と電気的に接続されており、かつ第
２の誘電体層２２の周囲における外部信号電極１２−
１、１２−２と接する部分を除いて第２の誘電体層２２
の片面にプリントされている。また、セラミック素体１
０のＸ方向長さはＹ方向長さより長く設定されている。
【００１４】本実施形態においては、外部グランド電極
１４−１、１４−２はそれぞれ第２の外面２８−１、２
８−２を覆う。そして、内部グランド電極２０が、第２
の誘電体層２２の周囲における外部グランド電極１４−
１、１４−２と接するすべての部分で外部グランド電極
１４−１、１４−２と電気的に接続されており、かつ第
２の誘電体層２２の周囲における外部信号電極１２−
１、１２−２と接する部分を除いて第２の誘電体層２２
の片面にプリントされる。したがって、容量性素子を形
成する内部信号電極１６と内部グランド電極２０との対
向部分と外部グランド電極１４−１、１４−２との間の
信号線路について、線路幅（Ｘ方向の長さ）を広くし、
かつ距離を短くすることができるので、等価インダクタ
ンスを小さくすることができる。そして、セラミック素
体１０のＸ方向長さをＹ方向長さより長く設定すること
によっても、上記の対向部分と外部グランド電極１４−
１、１４−２との間の信号線路について、線路幅（Ｘ方
向の長さ）を広くし、かつ距離を短くすることができる
ので、等価インダクタンスをさらに小さくすることがで
きる。したがって、高周波帯域における挿入損失特性の
劣化を防ぐことができる。
１４−１、１４−２はそれぞれ第２の外面２８−１、２
８−２を覆う。そして、内部グランド電極２０が、第２
の誘電体層２２の周囲における外部グランド電極１４−
１、１４−２と接するすべての部分で外部グランド電極
１４−１、１４−２と電気的に接続されており、かつ第
２の誘電体層２２の周囲における外部信号電極１２−
１、１２−２と接する部分を除いて第２の誘電体層２２
の片面にプリントされる。したがって、容量性素子を形
成する内部信号電極１６と内部グランド電極２０との対
向部分と外部グランド電極１４−１、１４−２との間の
信号線路について、線路幅（Ｘ方向の長さ）を広くし、
かつ距離を短くすることができるので、等価インダクタ
ンスを小さくすることができる。そして、セラミック素
体１０のＸ方向長さをＹ方向長さより長く設定すること
によっても、上記の対向部分と外部グランド電極１４−
１、１４−２との間の信号線路について、線路幅（Ｘ方
向の長さ）を広くし、かつ距離を短くすることができる
ので、等価インダクタンスをさらに小さくすることがで
きる。したがって、高周波帯域における挿入損失特性の
劣化を防ぐことができる。
【００１５】また、内部信号電極１６が、第１の誘電体
層１８の周囲における外部グランド電極１４−１、１４
−２と接する部分を除いて第１の誘電体層１８の片面に
プリントされることにより、内部信号電極１６と内部グ
ランド電極２０との対向面積を大きくすることができる
ので、コンデンサの容量を大きく設定することができ
る。このように、大きいコンデンサ容量を確保できるの
で、コンデンサ容量を任意に設定することで、周波数及
び強さが様々なノイズに対応することができる。
層１８の周囲における外部グランド電極１４−１、１４
−２と接する部分を除いて第１の誘電体層１８の片面に
プリントされることにより、内部信号電極１６と内部グ
ランド電極２０との対向面積を大きくすることができる
ので、コンデンサの容量を大きく設定することができ
る。このように、大きいコンデンサ容量を確保できるの
で、コンデンサ容量を任意に設定することで、周波数及
び強さが様々なノイズに対応することができる。
【００１６】なお、本実施形態においては、内部信号電
極１６が、第１の誘電体層１８の周囲における外部グラ
ンド電極１４−１、１４−２と接する部分を除いて第１
の誘電体層１８の片面にプリントされている構成につい
て説明したが、本実施形態はこのような構成に限るもの
ではなく、除去対象とするノイズの強さ及び周波数に応
じて内部信号電極１６の形状を任意に変更して内部信号
電極１６と内部グランド電極２０との対向面積を任意に
設定することで、コンデンサ容量を任意に設定してよ
い。
極１６が、第１の誘電体層１８の周囲における外部グラ
ンド電極１４−１、１４−２と接する部分を除いて第１
の誘電体層１８の片面にプリントされている構成につい
て説明したが、本実施形態はこのような構成に限るもの
ではなく、除去対象とするノイズの強さ及び周波数に応
じて内部信号電極１６の形状を任意に変更して内部信号
電極１６と内部グランド電極２０との対向面積を任意に
設定することで、コンデンサ容量を任意に設定してよ
い。
【００１７】
【発明の効果】以上説明したように、本発明において
は、セラミック素体の第２の外面の両方を外部グランド
電極で覆い、内部グランド電極は、第２の外面の両方に
おける長さ方向のすべての位置で外部グランド電極と電
気的に接続され、かつ誘電体層の周囲における外部信号
電極と接する部分を除いて誘電体層間に設けられること
により、等価インダクタンスを小さくすることができ、
高周波帯域における挿入損失特性の劣化を防ぐことがで
きる。そして、コンデンサ容量を任意に設定することが
でき、様々なノイズに対応することができる。
は、セラミック素体の第２の外面の両方を外部グランド
電極で覆い、内部グランド電極は、第２の外面の両方に
おける長さ方向のすべての位置で外部グランド電極と電
気的に接続され、かつ誘電体層の周囲における外部信号
電極と接する部分を除いて誘電体層間に設けられること
により、等価インダクタンスを小さくすることができ、
高周波帯域における挿入損失特性の劣化を防ぐことがで
きる。そして、コンデンサ容量を任意に設定することが
でき、様々なノイズに対応することができる。
【図１】 本発明の実施形態に係る３端子型セラミック
コンデンサの構成を示す図で、（Ａ）は斜視図で、
（Ｂ）は積層前のセラミック素体の構成を示す図であ
る。
コンデンサの構成を示す図で、（Ａ）は斜視図で、
（Ｂ）は積層前のセラミック素体の構成を示す図であ
る。
【図２】 従来の３端子型セラミックコンデンサの構成
を示す図で、（Ａ）は斜視図で、（Ｂ）、（Ｃ）は積層
前のセラミック素体の構成の１例を示す図である。
を示す図で、（Ａ）は斜視図で、（Ｂ）、（Ｃ）は積層
前のセラミック素体の構成の１例を示す図である。
１０ セラミック素体、１２−１，１２−２ 外部信号
電極、１４−１，１４−２ 外部グランド電極、１６
内部信号電極、２０ 内部グランド電極。
電極、１４−１，１４−２ 外部グランド電極、１６
内部信号電極、２０ 内部グランド電極。
Claims (2)
- 【請求項１】 積層された複数の誘電体層と、該誘電体
層間に交互に設けられた内部信号電極及び内部グランド
電極と、を有するセラミック素体と、 前記セラミック素体に長さ方向Ｘ、幅方向Ｙ及び厚み方
向Ｚを仮想した場合に、前記セラミック素体のＸ方向に
垂直な第１の外面の両方に設けられた外部信号電極と、 前記セラミック素体のＹ方向に垂直な第２の外面の両方
に設けられ、該第２の外面の両方を覆う外部グランド電
極と、 を備え、 前記内部信号電極は、前記第１の外面の両方の位置で前
記外部信号電極と電気的に接続され、 前記内部グランド電極は、前記第２の外面の両方におけ
るＸ方向のすべての位置で前記外部グランド電極と電気
的に接続され、かつ前記誘電体層の周囲における前記外
部信号電極と接する部分を除いて前記誘電体層間に設け
られ、 前記セラミック素体のＸ方向長さがＹ方向長さより長い
ことを特徴とする３端子型セラミックコンデンサ。 - 【請求項２】 請求項１に記載の３端子型セラミックコ
ンデンサにおいて、前記内部信号電極は、前記誘電体層
の周囲における前記外部グランド電極と接する部分を除
いて前記誘電体層間に設けられることを特徴とする３端
子型セラミックコンデンサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287251A JP4682491B2 (ja) | 2001-09-20 | 2001-09-20 | ３端子型セラミックコンデンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001287251A JP4682491B2 (ja) | 2001-09-20 | 2001-09-20 | ３端子型セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100552A true JP2003100552A (ja) | 2003-04-04 |
| JP4682491B2 JP4682491B2 (ja) | 2011-05-11 |
Family
ID=19110095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001287251A Expired - Lifetime JP4682491B2 (ja) | 2001-09-20 | 2001-09-20 | ３端子型セラミックコンデンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4682491B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044871A (ja) * | 2003-07-24 | 2005-02-17 | Tdk Corp | ３端子貫通型コンデンサ |
| US6922329B2 (en) | 2003-08-21 | 2005-07-26 | Tdk Corporation | Multilayer capacitor |
| WO2008143075A1 (ja) * | 2007-05-21 | 2008-11-27 | Sanyo Electric Co., Ltd. | 電気素子およびその製造方法 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| US8228662B2 (en) * | 2007-08-02 | 2012-07-24 | Tdk Corporation | Feedthrough capacitor with signal internal electrode layers and ground internal electrode layers alternately arranged |
| JP2013251374A (ja) * | 2012-05-31 | 2013-12-12 | Tdk Corp | 積層コンデンサ |
| US10699847B2 (en) | 2016-11-23 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having multilayer capacitor mounted thereon |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543869A (en) * | 1978-09-22 | 1980-03-27 | Matsushita Electric Industrial Co Ltd | Through type condenser |
| JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
| JPH0766077A (ja) * | 1993-08-25 | 1995-03-10 | Tdk Corp | 積層電子部品 |
| JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
| JPH07254528A (ja) * | 1994-03-16 | 1995-10-03 | Murata Mfg Co Ltd | 積層型ノイズフィルタ |
| JPH1167586A (ja) * | 1997-08-13 | 1999-03-09 | Taiyo Yuden Co Ltd | チップ型ネットワーク電子部品 |
| JPH11102839A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | 電子部品 |
| JPH11214256A (ja) * | 1998-01-28 | 1999-08-06 | Murata Mfg Co Ltd | 積層３端子コンデンサアレイ |
-
2001
- 2001-09-20 JP JP2001287251A patent/JP4682491B2/ja not_active Expired - Lifetime
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5543869A (en) * | 1978-09-22 | 1980-03-27 | Matsushita Electric Industrial Co Ltd | Through type condenser |
| JPS6083234U (ja) * | 1983-11-14 | 1985-06-08 | 株式会社ケンウッド | 積層コンデンサ |
| JPH0766077A (ja) * | 1993-08-25 | 1995-03-10 | Tdk Corp | 積層電子部品 |
| JPH07169649A (ja) * | 1993-12-16 | 1995-07-04 | Tdk Corp | 積層貫通型コンデンサアレイ |
| JPH07254528A (ja) * | 1994-03-16 | 1995-10-03 | Murata Mfg Co Ltd | 積層型ノイズフィルタ |
| JPH1167586A (ja) * | 1997-08-13 | 1999-03-09 | Taiyo Yuden Co Ltd | チップ型ネットワーク電子部品 |
| JPH11102839A (ja) * | 1997-09-26 | 1999-04-13 | Murata Mfg Co Ltd | 電子部品 |
| JPH11214256A (ja) * | 1998-01-28 | 1999-08-06 | Murata Mfg Co Ltd | 積層３端子コンデンサアレイ |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005044871A (ja) * | 2003-07-24 | 2005-02-17 | Tdk Corp | ３端子貫通型コンデンサ |
| US6922329B2 (en) | 2003-08-21 | 2005-07-26 | Tdk Corporation | Multilayer capacitor |
| WO2008143075A1 (ja) * | 2007-05-21 | 2008-11-27 | Sanyo Electric Co., Ltd. | 電気素子およびその製造方法 |
| US8228662B2 (en) * | 2007-08-02 | 2012-07-24 | Tdk Corporation | Feedthrough capacitor with signal internal electrode layers and ground internal electrode layers alternately arranged |
| KR101418265B1 (ko) | 2007-08-02 | 2014-07-11 | 티디케이가부시기가이샤 | 관통 콘덴서 및 관통 콘덴서의 제조 방법 |
| JP2010097994A (ja) * | 2008-10-14 | 2010-04-30 | Tdk Corp | 積層貫通コンデンサの製造方法 |
| JP2013251374A (ja) * | 2012-05-31 | 2013-12-12 | Tdk Corp | 積層コンデンサ |
| US10699847B2 (en) | 2016-11-23 | 2020-06-30 | Samsung Electro-Mechanics Co., Ltd. | Multilayer capacitor and board having multilayer capacitor mounted thereon |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4682491B2 (ja) | 2011-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3309813B2 (ja) | 積層コンデンサ | |
| JP2878919B2 (ja) | 高周波ノイズ除去用チップ型キャパシター | |
| US7466535B2 (en) | Multilayer capacitor | |
| JPH07169649A (ja) | 積層貫通型コンデンサアレイ | |
| JPH08124795A (ja) | 積層コンデンサ | |
| JP2006351642A (ja) | 積層コンデンサ | |
| CN112787061A (zh) | 耦合结构、谐振结构、低频辐射单元、天线及电磁边界 | |
| JPH09260184A (ja) | 積層セラミックコンデンサ | |
| US6476690B1 (en) | Laminated LC component with rotationally symmetric capacitor electrodes | |
| JP2003100552A (ja) | ３端子型セラミックコンデンサ | |
| JP2004015706A (ja) | 伝送線路型ノイズフィルタ | |
| JPH0653049A (ja) | チップ型ｌｃフィルタ | |
| JPH07263908A (ja) | チップ型高周波ローパスフィルタ | |
| JPH0697701A (ja) | ローパスフィルタ | |
| JPS62190913A (ja) | 共振器 | |
| JPH11195531A (ja) | チップ部品、チップネットワーク部品 | |
| JPH08316035A (ja) | 電子部品 | |
| JPH0653046A (ja) | ノイズフィルタ | |
| JP3197249B2 (ja) | 積層ｌｃハイパスフィルタ | |
| JP4487502B2 (ja) | 可変コンデンサ | |
| JPH0710913U (ja) | チップインダクタ | |
| JPH09181263A (ja) | 低ｅｍｉパッケージ回路及び装置 | |
| JPS62189807A (ja) | Ｌｃフイルタ− | |
| JPH04134811A (ja) | 積層チップコンデンサ | |
| JPH0543536Y2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071206 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100115 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100126 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100325 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110111 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110124 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4682491 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| EXPY | Cancellation because of completion of term |