JP2003100884A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2003100884A JP2003100884A JP2001293941A JP2001293941A JP2003100884A JP 2003100884 A JP2003100884 A JP 2003100884A JP 2001293941 A JP2001293941 A JP 2001293941A JP 2001293941 A JP2001293941 A JP 2001293941A JP 2003100884 A JP2003100884 A JP 2003100884A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- parasitic capacitance
- operational amplifier
- input
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 この発明は、パッドに与えられる高周波信号
の半導体基板への漏洩を防止することを課題とする。 【解決手段】 この発明は、ボルテージフォロワに接続
されたオペアンプ９の入力をパッド６ならびにパッド６
の寄生容量１０の一方端に接続し、オペアンプ９のフォ
ロワ出力端を寄生容量１０の他方端に接続して構成され
る。
の半導体基板への漏洩を防止することを課題とする。 【解決手段】 この発明は、ボルテージフォロワに接続
されたオペアンプ９の入力をパッド６ならびにパッド６
の寄生容量１０の一方端に接続し、オペアンプ９のフォ
ロワ出力端を寄生容量１０の他方端に接続して構成され
る。
Description
【０００１】
【発明の属する技術分野】この発明は、パッドに与えら
れた高周波信号の半導体基板への漏洩を防止する半導体
装置に関する。
れた高周波信号の半導体基板への漏洩を防止する半導体
装置に関する。
【０００２】
【従来の技術】近年、高周波用の半導体装置の開発が進
んでいるが、取り扱う信号の周波数が高くなるにつれ
て、半導体装置に信号を取り入れるパッド部分の寄生容
量に依る入力信号の損失が無視できなくなってきてい
る。
んでいるが、取り扱う信号の周波数が高くなるにつれ
て、半導体装置に信号を取り入れるパッド部分の寄生容
量に依る入力信号の損失が無視できなくなってきてい
る。
【０００３】この対策としては、例えば図４（ａ）に示
すように、例えばＰ型の半導体基板１００上に形成され
たパッド１０１の下方にＮ− 型のエピタキシャル層の
半導体層１０２を形成し、パッド１０１と半導体層１０
２で挟まれた層間膜１０３で形成される寄生容量１０４
に対して、図４（ｂ）の等価回路に示すように、半導体
基板１００と半導体層１０２で形成される寄生接合容量
１０５を直列接続した状態とし、パッド１０１に接続さ
れる寄生容量を低減するようにしたものがあった。しか
し、このような対策では、パッド１０１に与えられる入
力信号の周波数が高くなると、寄生容量を低減しただけ
では不十分で、入力信号は容易に寄生容量を介して半導
体基板１００に漏れ、信号が減衰していた。
すように、例えばＰ型の半導体基板１００上に形成され
たパッド１０１の下方にＮ− 型のエピタキシャル層の
半導体層１０２を形成し、パッド１０１と半導体層１０
２で挟まれた層間膜１０３で形成される寄生容量１０４
に対して、図４（ｂ）の等価回路に示すように、半導体
基板１００と半導体層１０２で形成される寄生接合容量
１０５を直列接続した状態とし、パッド１０１に接続さ
れる寄生容量を低減するようにしたものがあった。しか
し、このような対策では、パッド１０１に与えられる入
力信号の周波数が高くなると、寄生容量を低減しただけ
では不十分で、入力信号は容易に寄生容量を介して半導
体基板１００に漏れ、信号が減衰していた。
【０００４】また、文献「日経エレクトロニクス1998.1
0.19(N0.728)P128」には、パッドの直下に高濃度のＰ
＋ 拡散層を設け、半導体基板の電位をパッドの近辺で
取り、パッド直下の寄生抵抗を低減することにより消費
電力を削減した技術が提案されている。この提案では、
パッドの寄生抵抗を低減してだけであり、パッドの寄生
容量に依る信号の漏洩を防ぐことはできなかった。
0.19(N0.728)P128」には、パッドの直下に高濃度のＰ
＋ 拡散層を設け、半導体基板の電位をパッドの近辺で
取り、パッド直下の寄生抵抗を低減することにより消費
電力を削減した技術が提案されている。この提案では、
パッドの寄生抵抗を低減してだけであり、パッドの寄生
容量に依る信号の漏洩を防ぐことはできなかった。
【０００５】
【発明が解決しようとする課題】以上説明したように、
従来の半導体装置においては、パッドに寄生する寄生容
量を介してパッドに与えられる高周波の信号が半導体基
板に漏洩するといった不具合を招いていた。このこと
は、信号の周波数が高くなるにしたがって顕著なものと
なり、従来採られていた対策では、上記不具合を解決す
ることができなかった。
従来の半導体装置においては、パッドに寄生する寄生容
量を介してパッドに与えられる高周波の信号が半導体基
板に漏洩するといった不具合を招いていた。このこと
は、信号の周波数が高くなるにしたがって顕著なものと
なり、従来採られていた対策では、上記不具合を解決す
ることができなかった。
【０００６】そこで、この発明は、上記に鑑みてなされ
たものであり、その目的とするところは、パッドに与え
られる高周波信号の半導体基板への漏洩を防止した半導
体装置を提供することにある。
たものであり、その目的とするところは、パッドに与え
られる高周波信号の半導体基板への漏洩を防止した半導
体装置を提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するため
に、課題を解決する手段は、高周波の入力信号が与えら
れるパッドと、前記パッドを一方端として形成される前
記パッドの寄生容量と、ボルテージフォロワに接続さ
れ、一方の入力端が前記パッドに接続され、他方の入力
端が接続された出力端が前記寄生容量の他方端に接続さ
れたオペアンプとを有することを特徴とする。
に、課題を解決する手段は、高周波の入力信号が与えら
れるパッドと、前記パッドを一方端として形成される前
記パッドの寄生容量と、ボルテージフォロワに接続さ
れ、一方の入力端が前記パッドに接続され、他方の入力
端が接続された出力端が前記寄生容量の他方端に接続さ
れたオペアンプとを有することを特徴とする。
【０００８】
【発明の実施の形態】以下、図面を用いてこの発明の実
施形態を説明する。
施形態を説明する。
【０００９】図１はこの発明の一実施形態に係る半導体
装置の構成を示す図である。図１において、この実施形
態の半導体装置は、半導体基板１上に酸化膜等からなる
層間膜２が形成され、層間膜２上に金属からなる第１配
線層３が形成されている。第１配線層３の上には、酸化
膜等からなる層間膜４が形成され、第１配線層３の上部
の層間膜４にはビア（VIA ）５が形成されている。層間
膜４の上には、金属の第２配線層からなるパッド６、な
らびに第２配線層からなる電極７が形成されている。パ
ッド６は、第１配線層３の上方に第１配線層と対向する
ように形成され、第１配線層３は、パッド６と対向する
面積よりも十分に広く形成されている。パッド６は、半
導体基板１に形成された内部回路（図示せず）に接続さ
れ、パッド６に与えられた高周波の入力信号が内部回路
に供給される。電極７は、ビア５を介して第１配線層３
と接続されている。また、半導体基板１の表面には、保
護膜８が形成されている。
装置の構成を示す図である。図１において、この実施形
態の半導体装置は、半導体基板１上に酸化膜等からなる
層間膜２が形成され、層間膜２上に金属からなる第１配
線層３が形成されている。第１配線層３の上には、酸化
膜等からなる層間膜４が形成され、第１配線層３の上部
の層間膜４にはビア（VIA ）５が形成されている。層間
膜４の上には、金属の第２配線層からなるパッド６、な
らびに第２配線層からなる電極７が形成されている。パ
ッド６は、第１配線層３の上方に第１配線層と対向する
ように形成され、第１配線層３は、パッド６と対向する
面積よりも十分に広く形成されている。パッド６は、半
導体基板１に形成された内部回路（図示せず）に接続さ
れ、パッド６に与えられた高周波の入力信号が内部回路
に供給される。電極７は、ビア５を介して第１配線層３
と接続されている。また、半導体基板１の表面には、保
護膜８が形成されている。
【００１０】また、半導体基板１には、オペアンプ（演
算増幅器）９が形成されている。このオペアンプ９は、
ボルテージ（電圧）フォロワに接続されている。すなわ
ち、オペアンプ９の一方の入力端に入力信号が与えら
れ、他方の入力端が出力端と接続され、高入力インピー
ダンス、低出力インピーダンスで入力電位と同電位を出
力電位に与えるオペアンプを実現している。このような
オペアンプ９は、一方の入力端がパッド６に接続され、
他方の入力端が接続された出力端が電極７に接続されて
いる。
算増幅器）９が形成されている。このオペアンプ９は、
ボルテージ（電圧）フォロワに接続されている。すなわ
ち、オペアンプ９の一方の入力端に入力信号が与えら
れ、他方の入力端が出力端と接続され、高入力インピー
ダンス、低出力インピーダンスで入力電位と同電位を出
力電位に与えるオペアンプを実現している。このような
オペアンプ９は、一方の入力端がパッド６に接続され、
他方の入力端が接続された出力端が電極７に接続されて
いる。
【００１１】このようなオペアンプ９がパッド６に接続
された構成の電気的な等価回路を図２に示す。図２にお
いて、パッド６と第１の配線層３ならびにこれらに挟ま
れた層間膜４からなるパッド６の寄生容量１０の一方端
には、オペアンプ９の高入力インピーダンスとなる一方
の入力端が接続され、寄生容量１０の他方端には、オペ
アンプ９の低インピーダンスとなる出力端が接続されて
いる。また、寄生容量１０の他方端とオペアンプ９の出
力端との接続点はパッド６の寄生抵抗１１を介して半導
体基板１の基板電位となるグランドに接続されている。
された構成の電気的な等価回路を図２に示す。図２にお
いて、パッド６と第１の配線層３ならびにこれらに挟ま
れた層間膜４からなるパッド６の寄生容量１０の一方端
には、オペアンプ９の高入力インピーダンスとなる一方
の入力端が接続され、寄生容量１０の他方端には、オペ
アンプ９の低インピーダンスとなる出力端が接続されて
いる。また、寄生容量１０の他方端とオペアンプ９の出
力端との接続点はパッド６の寄生抵抗１１を介して半導
体基板１の基板電位となるグランドに接続されている。
【００１２】このような構成において、微弱な高周波の
入力信号がパッド６に与えられると、この入力信号はオ
ペアンプ９の一方の入力端にも与えられる。これによ
り、オペアンプ９の出力端には、ボルテージフォロワの
オペアンプ９の特性にしたがって入力信号と同電位の低
インピーダンスの出力電位が生成され、この出力がパッ
ド６に接続された寄生容量１０の他方端に与えられる。
すなわち、入力信号がパッド６に与えられてパッド６の
寄生容量１０の一方端に入力信号が与えられた時には、
寄生容量１０の他方端にも入力信号と同電位が与えられ
ることになる。
入力信号がパッド６に与えられると、この入力信号はオ
ペアンプ９の一方の入力端にも与えられる。これによ
り、オペアンプ９の出力端には、ボルテージフォロワの
オペアンプ９の特性にしたがって入力信号と同電位の低
インピーダンスの出力電位が生成され、この出力がパッ
ド６に接続された寄生容量１０の他方端に与えられる。
すなわち、入力信号がパッド６に与えられてパッド６の
寄生容量１０の一方端に入力信号が与えられた時には、
寄生容量１０の他方端にも入力信号と同電位が与えられ
ることになる。
【００１３】したがって、寄生容量１０の両極端は同電
位となり、寄生容量１０の両極端の間の電位差はなくな
る。これにより、パッド６に与えられた高周波の入力信
号はパッド６の寄生容量１０を介して半導体基板１に漏
洩することは防止される。この結果、入力信号の損失を
防ぐことができる。また、パッド６に与えられた入力信
号は、オペアンプ９の高入力インピーダンスの入力端に
与えられるので、入力信号が微弱であっても入力信号に
影響を及ぼすことは回避される。
位となり、寄生容量１０の両極端の間の電位差はなくな
る。これにより、パッド６に与えられた高周波の入力信
号はパッド６の寄生容量１０を介して半導体基板１に漏
洩することは防止される。この結果、入力信号の損失を
防ぐことができる。また、パッド６に与えられた入力信
号は、オペアンプ９の高入力インピーダンスの入力端に
与えられるので、入力信号が微弱であっても入力信号に
影響を及ぼすことは回避される。
【００１４】図３はこの発明の他の実施形態に係る半導
体装置の構成を示す図である。この実施形態の特徴とす
るところは、図１に示す構成に比べて、図１に示す層間
膜２を削除し、図１に示す第１配線層３に代えて、Ｎ
− 型のエピタキシャル層１２の半導体層の島を設け、
このＮ− 型のエピタキシャル層１２をパッド６の寄生
容量の対向電極とし、オペアンプ９の出力をこのＮ−
型のエピタキシャル層１２に接続したことにあり、他は
図１と同様である。このような実施形態にあっても、前
述した実施形態と同様の効果を得ることができるととも
に、前述した実施形態のように２層の配線層が使用でき
ない場合に有効であり、１層の配線層で実現することが
できる。
体装置の構成を示す図である。この実施形態の特徴とす
るところは、図１に示す構成に比べて、図１に示す層間
膜２を削除し、図１に示す第１配線層３に代えて、Ｎ
− 型のエピタキシャル層１２の半導体層の島を設け、
このＮ− 型のエピタキシャル層１２をパッド６の寄生
容量の対向電極とし、オペアンプ９の出力をこのＮ−
型のエピタキシャル層１２に接続したことにあり、他は
図１と同様である。このような実施形態にあっても、前
述した実施形態と同様の効果を得ることができるととも
に、前述した実施形態のように２層の配線層が使用でき
ない場合に有効であり、１層の配線層で実現することが
できる。
【００１５】
【発明の効果】以上説明したように、この発明によれ
ば、ボルテージフォロワに接続されたオペアンプの入力
をパッドならびにパッドの寄生容量の一方側に接続し、
オペアンプのフォロワ出力を寄生容量の他方側に接続し
て構成したので、パッドに与えられる高周波信号の半導
体基板への漏洩を防止することが可能となり、高周波信
号の損失を回避することができる。
ば、ボルテージフォロワに接続されたオペアンプの入力
をパッドならびにパッドの寄生容量の一方側に接続し、
オペアンプのフォロワ出力を寄生容量の他方側に接続し
て構成したので、パッドに与えられる高周波信号の半導
体基板への漏洩を防止することが可能となり、高周波信
号の損失を回避することができる。
【図１】この発明の一実施形態に係る半導体装置の構成
を示す図である。
を示す図である。
【図２】図１の等価回路を示す図である。
【図３】この発明の他の実施形態に係る半導体装置の構
成を示す図である。
成を示す図である。
【図４】従来の半導体装置の構成を示す図である。
１ 半導体基板
２，４ 層間膜
３ 第１配線層
５ ビア
６ パッド
７ 電極
８ 保護膜
９ オペアンプ
１０ 寄生容量
１１ 寄生抵抗
１２ Ｎ− 型のエピタキシャル層
Claims (2)
- 【請求項１】 高周波の入力信号が与えられるパッド
と、 前記パッドを一方端として形成される前記パッドの寄生
容量と、 ボルテージフォロワに接続され、一方の入力端が前記パ
ッドに接続され、他方の入力端が接続された出力端が前
記寄生容量の他方端に接続されたオペアンプとを有する
ことを特徴とする半導体装置。 - 【請求項２】 前記パッドに対向して前記パッドの下方
に形成される前記寄生容量の他方端は、前記パッドを形
成する配線層とは異なる配線層、又は半導体層からなる
ことを特徴とする請求項１記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293941A JP3926595B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001293941A JP3926595B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003100884A true JP2003100884A (ja) | 2003-04-04 |
| JP3926595B2 JP3926595B2 (ja) | 2007-06-06 |
Family
ID=19115627
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001293941A Expired - Fee Related JP3926595B2 (ja) | 2001-09-26 | 2001-09-26 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3926595B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014021358A1 (ja) * | 2012-08-02 | 2014-02-06 | 株式会社堀場製作所 | 増幅器及び放射線検出器 |
-
2001
- 2001-09-26 JP JP2001293941A patent/JP3926595B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2014021358A1 (ja) * | 2012-08-02 | 2014-02-06 | 株式会社堀場製作所 | 増幅器及び放射線検出器 |
| US9768737B2 (en) | 2012-08-02 | 2017-09-19 | Horiba, Ltd. | Amplifier and radiation detector |
| US20180006613A1 (en) | 2012-08-02 | 2018-01-04 | Horiba, Ltd. | Amplifier and radiation detector |
| US10554178B2 (en) | 2012-08-02 | 2020-02-04 | Horiba, Ltd. | Amplifier and radiation detector |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3926595B2 (ja) | 2007-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5770509A (en) | Method for forming an inductor devices using substrate biasing technique | |
| US20020033508A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2833522B2 (ja) | 半導体装置 | |
| JPH02280621A (ja) | トランジスタ回路 | |
| EP0670602B1 (en) | Field effect transistor having capacitor between source and drain electrodes | |
| US7898035B2 (en) | Semiconductor device | |
| JP2003100884A (ja) | 半導体装置 | |
| JP3946874B2 (ja) | 半導体装置 | |
| JPH08330525A (ja) | 半導体素子と集積回路 | |
| JP4151790B2 (ja) | Ｉｃ端子を基準電位に接続するための装置 | |
| JPH01262654A (ja) | 半導体装置 | |
| JPS6348869A (ja) | 半導体装置 | |
| JPS61172376A (ja) | 半導体装置 | |
| JP2004279325A (ja) | 半導体磁気センサ装置及び半導体磁気センサ装置の製造方法 | |
| JP2001077370A (ja) | Ｓｏｉ半導体集積回路 | |
| JP2642000B2 (ja) | Ｍｏｓ集積回路装置 | |
| JP3168969B2 (ja) | 電界効果トランジスタおよび集積回路、電界効果トランジスタあるいは集積回路の製造方法 | |
| JP4357768B2 (ja) | 半導体集積回路 | |
| JPH02114533A (ja) | 半導体装置 | |
| JPS6153756A (ja) | 半導体装置 | |
| JPS62274761A (ja) | 集積回路装置 | |
| JPH0888319A (ja) | 半導体集積回路 | |
| TW425687B (en) | Driver integrated circuit with electrostatic damage protection function | |
| JPS63184358A (ja) | 半導体集積回路 | |
| JPH0575012A (ja) | 半導体集積装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040910 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061128 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070126 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070220 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070228 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100309 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110309 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |