JP2003197847A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003197847A
JP2003197847A JP2001392707A JP2001392707A JP2003197847A JP 2003197847 A JP2003197847 A JP 2003197847A JP 2001392707 A JP2001392707 A JP 2001392707A JP 2001392707 A JP2001392707 A JP 2001392707A JP 2003197847 A JP2003197847 A JP 2003197847A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
semiconductor chip
rust preventive
die pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001392707A
Other languages
English (en)
Other versions
JP3537417B2 (ja
Inventor
Yasushi Motonami
浪 康 司 本
Yutaka Masuda
田 裕 増
Tadao Fukaya
谷 忠 男 深
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2001392707A priority Critical patent/JP3537417B2/ja
Priority to CNB021412308A priority patent/CN1258816C/zh
Priority to US10/194,302 priority patent/US6664136B2/en
Publication of JP2003197847A publication Critical patent/JP2003197847A/ja
Application granted granted Critical
Publication of JP3537417B2 publication Critical patent/JP3537417B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/456Materials
    • H10W70/458Materials of insulating layers on leadframes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01571Cleaning, e.g. oxide removal or de-smearing
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07511Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5525Materials of bond wires comprising metals or metalloids, e.g. silver comprising copper [Cu]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/59Bond pads specially adapted therefor
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/951Materials of bond pads
    • H10W72/952Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • Wire Bonding (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Die Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【課題】 コストダウン効果が高く、有害物質を使用し
ない半導体装置およびその製造方法を提供する。 【解決手段】半導体装置は、半導体チップ(11)と、
この半導体チップを搭載するダイパッド部(12)およ
びこのダイバッド部の周囲に内端が位置するように配設
された複数のリード(13)とを有し、防錆被膜残査の
ない銅系リードフレームと、半導体チップ上の電極と複
数のリードの内端部とを直接接続する銅ワイヤ(14)
と、これらを気密封止する樹脂封止体(16)とを備
え、複数のリードのうち樹脂封止体から突出する外部リ
ード部分(17)には水溶性防錆被膜(18)あるいは
鉛フリーのはんだ膜(18’)を備える。これにより、
コストの低減と環境汚染の防止が図られる。また、本発
明にかかる半導体装置の製造方法によれば、リードフレ
ームを作成後すぐに比較的低温で分解する非BTA系防
錆剤を塗布するとともに、最終的にアウタリードの防錆
を図っているので、貴金属の使用を避けてコストダウン
に寄与するとともに、後の工程で有害な残留物を残さ
ず、特に樹脂封止の信頼性を向上させることができる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置およびそ
の製造方法に関するものである。
【0002】
【従来の技術】半導体装置、特に半導体集積回路は、一
般にリードフレームを用いて製造される。
【0003】リードフレームの典型的な形状を図6に示
す。このリードフレーム100は全体の強度を確保する
ための外枠101と、この外枠にタイバー102と称さ
れる連結部材で連結され、中央部に設けられるダイパッ
ド部(アイランド部ともいう)103、その周囲に配設
された複数のリード104を有している。この複数のリ
ード104のダイパッド103側の内端部はダイパッド
103から離隔しており、各リードの途中でダムバー1
05と称される連結部材で外枠101と連結されてい
る。ダムバー105よりも外側のリード部分は後述する
樹脂封止後外に露出する部分であり、アウタリード10
4aと称され、それよりも内側の部分は樹脂封止される
部分でインナリード104bと称される。
【0004】リードフレームの材料としてはニッケル合
金、コバールなども用いられるが、近年は銅あるいは銅
を主成分とする銅合金などが主流となっている。
【0005】このようなリードフレーム100のダイパ
ッド部103に半導体チップを銀ペースト等の導電性接
着剤やはんだリボン等で固着し、この半導体チップ上の
電極とリードの内端部とをワイヤボンディングによりワ
イヤで接続し、全体を樹脂で封止し、樹脂封止体の外に
残存しているダムバー105の切断後、この樹脂封止体
より突出したアウタリード104aの折り曲げ等の成形
を行い、アウタリードの実装時の接続特性を向上させる
ために通常はんだめっき等が施されて半導体装置の完成
品を得る。
【0006】このリードフレームについては、ワイヤと
の接続特性、完成品としてのアウタリードのプリント基
板等への接続特性に優れていることが必要となる。
【0007】これらの接続特性を劣化させるのはリード
フレーム自体の酸化による酸化膜形成である。これは、
素材製造・保管工程並びに半導体組立工程での熱履歴に
よりリードフレーム表面に生ずる。銅は電気的特性は良
好であるが、酸化しやすいのが欠点で酸化膜を発生させ
ないように、通常、打ち抜きやエッチング等によるリー
ドフレーム製造直後に防錆被膜が表面に形成される。こ
の防錆被膜としては、ベンゾトリアゾール(BTA)系
のものが通常使用される。
【0008】また、前述したように、インナリードと半
導体チップとはワイヤにより接続される。このワイヤに
ついては長期にわたって腐食がないこと、展延性に優れ
加工が容易であること、大気中でのボールアップ(ボー
ル化)が容易であることなどが要求され、これらを満た
すものとして金線が通常使用されている。
【0009】さらに、このワイヤとインナリードとの接
続の信頼性を向上させるため、インナリードのワイヤボ
ンディング箇所には銀やパラジウム等の貴金属めっきが
施されるのが通常である。
【0010】
【発明が解決しようとする課題】しかしながら、従来酸
化防止のためにリードフレーム製造工程でリードフレー
ムに塗布されるベンゾトリアゾール系の防錆剤による被
膜は耐熱温度が高く、良好なダイ並びにワイヤボンディ
ング性を確保するためにはダイボンディング工程で35
0℃以上の温度をかけて完全に分解させる必要がある。
ワイヤボンディングではこのような高温にはできないた
め、ベンゾトリアゾール系の防錆剤は、ダイボンディン
グ工程で350℃以上の温度をかける高温ダイボンディ
ング方式、例えば400℃付近の雰囲気温度で行われる
はんだダイボンディング方式を採用した半導体装置にし
か適用できなかった。なお、このような防錆剤には種々
の成分が含まれており、そのうちには200℃台後半で
も分解されるものがあり、このため酸化被膜が一部形成
され、そのような酸化被膜が後の工程で剥離して製造上
悪影響を与えることがある。
【0011】また、この防錆剤は組立工程における熱履
歴を受けることにより分解して残留物を生成させるた
め、樹脂封止工程における樹脂とリードフレームの密着
性を劣化させ、半導体装置の信頼性の低下も招いてい
る。
【0012】一方、半導体装置に対するコストダウン要
求は日増しに強まっているが、前述したような半導体装
置における貴金属のコストのしめる割合はきわめて大き
く、コストダウンの障害となっている。例えば、ワイヤ
ボンディング工程に採用している配線材としての金は高
価であるとともに、市場の価格変動も大きく、金線購入
価格の大半は地金代であるため、コスト削減は限界に近
づいている。
【0013】他の貴金属についても廃止の努力がなされ
ているが、代替材料や貴金属を使用しない製造方法には
それぞれ欠点もあり、決定的なものはない。
【0014】さらに、ダイボンディングにおいて使用さ
れる銀ペーストは価格が高く価格変動が懸念される貴金
属の銀が使用され、はんだリボンには鉛が含有されてい
る。鉛は環境問題から有害物資へ指定されつつあり、使
用しないことが望まれており、銀やビスマス(Bi)な
どの材料への置換が検討されているものの、価格面・特
性面・作業性においてはんだに勝るものは現時点ではみ
つかっていない。
【0015】さらに、アウタリード(外部リード)には
通常Sn−Pbはんだめっきやパラジウム(Pd)めっ
きが施されている。前述したように、はんだめっきに含
有されている鉛は有害物資へ指定されつつあり、パラジ
ウムは高価な貴金属であり、いずれも使用を避けること
が望まれている。
【0016】本発明はこのような種々の問題を解決する
ためになされたもので、貴金属や鉛を用いることなく高
信頼性を得ることができ、コストを低減できる半導体装
置を提供することを目的とする。
【0017】
【課題を解決するための手段】本発明にかかる半導体装
置の第1の態様によれば、半導体チップと、前記半導体
チップを搭載するダイパッド部と、このダイバッド部の
周囲に内端が位置するように配設された複数のリードと
を有し、防錆被膜残査のない銅系リードフレームと、前
記半導体チップ上の電極と前記複数のリードの内端部と
を直接接続する銅ワイヤと、前記半導体チップ、前記リ
ードフレームの大部分、前記銅ワイヤを気密封止する樹
脂封止体とを備え、前記複数のリードのうち前記樹脂封
止体から突出する外部リード部分には水溶性防錆剤が塗
布されたことを特徴とする。
【0018】本発明にかかる半導体装置の第2の態様に
よれば、半導体チップと、前記半導体チップを搭載する
ダイパッド部と、このダイバッド部の周囲に内端が位置
するように配設された複数のリードとを有し、防錆被膜
残査のない銅系リードフレームと、前記半導体チップ上
の電極と前記複数のリードの内端部とを直接接続する銅
ワイヤと、前記半導体チップ、前記リードフレームの大
部分、前記銅ワイヤを気密封止する樹脂封止体とを備
え、前記複数のリードのうち前記樹脂封止体から突出す
る外部リード部分には鉛を含まないはんだ被膜を有する
ことを特徴とする。
【0019】また、本発明にかかる半導体装置の製造方
法の第1の態様によれば、ダイパッド部とその周囲に内
端が位置するように配設された複数のリードとを有する
銅系リードフレームを準備し、前記リードフレームの表
面に非ベンゾトリアゾール系防錆剤を塗布し、加熱雰囲
気中で前記ダイパッド上に非金属系ペーストを用いて半
導体チップを固着させるダイボンディングを行い、前記
半導体チップ上の電極と前記リードフレームのリード内
端部を銅ワイヤを用いて接続するワイヤボンディングを
行い、リードの一部を除き樹脂で封止して樹脂封止体を
形成し、前記樹脂封止体より突出したリードの成形を行
い、前記樹脂封止体より突出したリードに水溶性防錆剤
を塗布する半導体装置の製造方法。
【0020】また、本発明にかかる半導体装置の製造方
法の第2の態様によれば、ダイパッド部とその周囲に内
端が位置するように配設された複数のリードとを有する
銅系リードフレームを準備し、前記リードフレームの表
面に非ベンゾトリアゾール系防錆剤を塗布し、加熱雰囲
気中で前記ダイパッド上に非金属系ペーストを用いて半
導体チップを固着させるダイボンディングを行い、前記
半導体チップ上の電極と前記リードフレームのリード内
端部を銅ワイヤを用いて接続するワイヤボンディングを
行い、リードの一部を除き樹脂で封止して樹脂封止体を
形成し、前記樹脂封止体より突出したリードの成形を行
い、前記樹脂封止体より突出したリードに鉛を含まない
はんだめっき処理を行う、半導体装置の製造方法。
【0021】
【発明の実施の形態】以下、本発明の実施の形態につき
詳細に説明する。図1は本発明にかかる半導体装置の実
施の形態を示す素子断面図である。
【0022】この半導体装置10は、半導体チップ11
が銅あるいは銅合金のリードフレームのダイパッド部1
2に固着され、半導体チップ上の電極とリードフレーム
のインナリード13とは銅ワイヤ14で接続されてい
る。ここで使用されているリードフレームは銅あるいは
銅を主成分とする合金でなる。
【0023】銅系のリードフレームの材料としては例え
ば、次のようなものが知られている(単位は重量%)。 KFC:Fe0.1,P0.03,残りCu ALLOY194:Fe2.4、Zn0.12,P0.
03,残りCu KLF−1:Ni3.2、Si0.7、Zn0.3,残
りCu KLF−125:Ni3.2,Si0.7、Zn0.
3、残りCu。
【0024】また、銅ワイヤ13が接続されるインナリ
ード部14には従来のような貴金属めっきは一切行われ
ていない。また、半導体チップ11をダイパッド部12
に固着するダイボンディングにおいても好ましくは貴金
属を含まないペースト、例えば銅ペースト15が用いら
れている。
【0025】これら全体はリードの一部を除き樹脂16
で封止され、この樹脂封止体から突出したリード部分で
あるアウタリード17は折り曲げ等の成形がおこなわれ
ている。
【0026】そして、アウタリードの表面には水溶性防
錆剤の被膜18あるいは鉛を含有しない鉛フリーのはん
だめっき膜18’が形成されている。
【0027】このような半導体装置では、貴金属の使用
は最小限となっており、コストの低減が実現されてい
る。
【0028】次に、このような半導体装置の製造方法に
ついて詳述する。
【0029】図2は本発明にかかる半導体装置の製造方
法を示すフローチャートである。
【0030】まずリードフレームを準備する(ステップ
S1)。リードフレームは銅板あるいは銅合金の板の打
ち抜きあるいはエッチングで得られる。この作業終了時
点でリードフレームには直ちに防錆剤が塗布され、防錆
被膜が形成される(ステップS2)。この防錆被膜は2
50℃前後の加熱により完全分解し、残留物を生成しな
いものであり、非BTA系の脂肪酸エステル系あるいは
アミン系の防錆剤が最適である。この防錆剤を採用する
と、後の工程における熱履歴により完全に分解し、悪影
響を与えることはない。
【0031】次に半導体チップがリードフレームのダイ
パッド部にダイボンディングされる(ステップS3)。
前述した処理を行ったリードフレームを使用することに
より、100〜130℃程度、好ましくは100℃の還
元加熱雰囲気で低温ペーストダイボンディング方式の適
用が可能となる。この温度では非BTA系防錆剤は分解
せずそのまま残存する。
【0032】ダイボンディング用のペーストとしては貴
金属を含まず熱伝導率の高い、例えば銅を含むぺースト
であることが好ましい。このペーストは貴金属を使用し
ないために製造コストを低減できるとともに鉛のような
有害物資の排除が可能となる。
【0033】続いてワイヤボンディングが行われる(ス
テップS4)。このワイヤボンディングでは、半導体チ
ップとインナリード間は銅ワイヤを用いて接続が行わ
れ、約285℃の雰囲気で行われる。この温度では防錆
被膜は分解するため、銅の素地が露出し、信頼性の高い
ワイヤボンディングが可能となる。
【0034】すなわち、リードフレーム上の防錆皮膜は
低温ダイボンディング工程では分解しておらず、ワイヤ
ボンディング時の加熱雰囲気およびボンディングヘッド
の熱で完全に分解するため、接合直前までリードフレー
ムの酸化を防止しており、良好なワイヤ接続が可能であ
る。
【0035】銅は金等の貴金属と異なって安価であり市
場の価格変動も少ないので、製造コストの低減に寄与す
る。また、銅は金よりも比抵抗が小さく電気的特性が良
好であるだけでなく、ヤング率が高いため樹脂封止の際
にワイヤ流れが少なく、拡散スピードが早いため温度サ
イクルにおいても有利という特性を有しており、性能や
信頼性の上でも金線より優位となる。
【0036】しかしながら、銅線が不利な点としては硬
度が高く、ワイヤボンディング時にボンディングパッド
へのダメージを与え、ボンディングヘッドの寿命を短縮
化することが懸念される。すなわち、一般的な金線のボ
ール硬度はマイクロビッカース硬度Hvが51程度であ
るのに対して、一般的な銅線のそれはHvが85程度と
高い。
【0037】この問題に対しては、素材である高純度の
銅に添加元素材料としてP(リン)を50ppm程度の含
有率で添加するようにした。なお、このリン濃度は高け
れば良いというものではなく、50ppmの場合、30
0ppmの場合よりも低い硬度となった。
【0038】これにより銅のボール硬度をHvで57程
度に抑制することが可能となる。従って、ボンディング
パッドへのダメージや工具に対する影響は金線と同等レ
ベルになると考えられる。
【0039】続いてトランスファモールド法等で全体を
樹脂で封止する(ステップS5)。このときにもリード
フレーム上の防錆被膜がすでに分解除去されているの
で、樹脂の密着性はきわめて良好であり、信頼性の高い
封止が可能である。
【0040】この封止の良好性を判定する方法として超
音波探傷装置(SAT:Scanning Acoustic Tomograp
h)がある。この超音波探傷法は、異なる物質間の接合
界面の状態を超音波の反射波形によって観察する非破壊
検査方法である。具体的には、モールド樹脂とリード間
の密着性が悪いときには両者間に空気層が発生し、この
空気層が超音波を100%反射させることから、反射波
形による画像が密着している部分の画像とは異なって表
示されることを利用する。
【0041】図3は従来のBTA系防錆剤を使用しワイ
ヤボンディング箇所に銀めっきを行ったリードフレーム
を使用して樹脂封止を行ったSAT画像(図3(a))
と、本発明の実施の形態による非BTA系防錆剤を使用
し、銀めっきを行わなかったリードフレームを使用して
樹脂封止を行ったSAT画像(図3(b))とを比較し
たものである。
【0042】図3(a)によれば、剥離が生じている部
分20は白く表示されており、剥離面積はダイパッド面
積の20%程度と認められる。発明者らの実験によれ
ば、従来のリードフレームを用いた樹脂封止では初期状
態からかなりの率で剥離が認められるのに対し、本発明
の実施の形態によるリードフレームを用いて樹脂封止を
行ったものは剥離がほとんど認められないという顕著な
差が認められた。
【0043】図4はこの剥離の発生の状況を示すグラフ
であって、銀めっきを行わないリードフレームを用いて
樹脂封止を行った半導体装置において、(a)は本発明
により非BTA系防錆剤を用いたもの、(b)は従来の
BTA系防錆剤を用いたものを示しており、各30個の
サンプルについて剥離率が00〜40%、20〜40
%、40〜60%、60〜80%の範囲にあったサンプ
ル数をヒトスグラム化したものである。
【0044】このグラフから本発明の実施の形態では剥
離しているものが少なく、剥離していてもその面積が小
さいことがわかる。
【0045】次にダムバーの切断およびアウタリードの
折り曲げ成形が行われ、半導体装置が得られる(ステッ
プS6)。
【0046】このアウタリードの酸化を防止するため
に、この時点でアウタリード部に水溶性防錆剤が塗布さ
れる(ステップS7)。銅用の水溶性防錆剤としてはモ
ノエタノールアミンを主成分とするものが使用される。
【0047】この水溶性防錆剤を使用することにより、
Sn−PbはんだめっきやPdめっきと比較して、防錆
効果・変色効果・半田付け性等において遜色の無い特性
が得られ、半導体価格の低減を図ることができた。ま
た、水溶性であることにより、通常の外装めっきと比較
して廃液、排水処理などが不要となり、さらに取り扱い
や作業性も向上して、コスト低減にも貢献する。
【0048】なお、水溶性防錆剤の代わりに鉛を含有し
ない、例えばSn−Bi,Sn−Cu,Sn−Ag,S
n−In,Sn−Zn組成のはんだ膜あるいは錫のみの
膜をアウタリードの表面に形成するようにしても良い。
この被膜形成は通常溶融はんだにディップする方法によ
り行われる。
【0049】このような鉛フリーのはんだめっきを施す
際にも非BTA系防錆剤を採用することに伴う生産性の
向上が見られた。図5はこのような様子を示すもので、
従来のBTA系防錆剤を使用しワイヤボンディング箇所
に銀めっきを行ってリードフレームと、本発明の実施の
形態による非BTA系防錆剤を使用し、銀めっきを行わ
なかったリードフレームとで比較すると、アウタリード
にはんだめっきを行うための電界脱脂時間、硫酸系の前
処理時間のいずれも10%の短縮が可能であった。
【0050】以上のように各部分で材料を再検討するこ
とにより、貴金属を全く用いない半導体装置が得られ
た。
【0051】
【発明の効果】本発明によれば、貴金属を含まないリー
ドフレーム、ダイボンディング剤、銅ワイヤ、アウタリ
ードの表面処理を採用しているため、高価な貴金属を含
まず、製造コストを著しく低下させことができるととも
に人体に有害な鉛をいずれの工程でも使用していないた
め、環境汚染を招くことがない。
【0052】また、本発明にかかる半導体装置の製造方
法によれば、リードフレームを作成後すぐに比較的低温
で分解する非BTA系防錆剤を塗布するとともに、最終
的にアウタリードの防錆を図っているので、貴金属の使
用を避けてコストダウンに寄与するとともに、後の工程
で有害な残留物を残さず、特に樹脂封止の信頼性を向上
させることができる。
【図面の簡単な説明】
【図1】本発明にかかる半導体装置の実施の形態を示す
素子断面図である。
【図2】本発明にかかる半導体装置の製造方法における
工程を示すフローチャートである。
【図3】超音波探傷装置を使用して発見された剥離部分
の表示の様子を示す説明図である。
【図4】防錆剤の相違による剥離発生状況の相違を示す
グラフである。
【図5】非BTA系防錆剤の使用による生産性向上の一
例を示す図表である。
【図6】典型的なリードフレームの形状を示す平面図で
ある。
【符号の説明】
11 半導体チップ 12 ダイパッド 13 リード 14 ワイヤ 15 銅ペースト 16 樹脂封止体 17 外部リード 18 水溶性防錆剤 18’ 鉛フリーのはんだ被膜 100 リードフレーム 101 外枠 102 タイバー 103 ダイパッド 104 リード 104a アウタリード 104b インナリード 105 ダムバー
───────────────────────────────────────────────────── フロントページの続き (72)発明者 深 谷 忠 男 福岡県北九州市小倉北区下到津1丁目10番 1号 株式会社東芝北九州工場内 Fターム(参考) 4M109 AA01 BA01 CA21 FA06 FA10 5F044 FF06 GG01 GG10 5F047 AA11 BA21 BB13 BB16 BC37 5F061 AA01 BA01 CA21 CB12 DD14 5F067 DD07 DE01 EA04

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】半導体チップと、 前記半導体チップを搭載するダイパッド部と、このダイ
    バッド部の周囲に内端が位置するように配設された複数
    のリードとを有し、防錆被膜残査のない銅系リードフレ
    ームと、 前記半導体チップ上の電極と前記複数のリードの内端部
    とを直接接続する銅ワイヤと、 前記半導体チップ、前記リードフレームの大部分、前記
    銅ワイヤを気密封止する樹脂封止体とを備え、 前記複数のリードのうち前記樹脂封止体から突出する外
    部リード部分には水溶性防錆剤が塗布されたことを特徴
    とする半導体装置。
  2. 【請求項2】前記水溶性防錆剤はアミン系防錆剤である
    ことを特徴とする請求項1に記載の半導体装置。
  3. 【請求項3】前記半導体チップは前記ダイパッド部に卑
    金属系ペーストにより固着されたものであることを特徴
    とする請求項1または2に記載の半導体装置。
  4. 【請求項4】前記卑金属系ペーストは銅を主体とする導
    電性ペーストであることを特徴とする請求項3に記載の
    半導体装置。
  5. 【請求項5】ダイパッド部とその周囲に内端が位置する
    ように配設された複数のリードとを有する銅系リードフ
    レームを準備し、 前記リードフレームの表面に非ベンゾトリアゾール系防
    錆剤を塗布し、 加熱雰囲気中で前記ダイパッド上に非金属系ペーストを
    用いて半導体チップを固着させるダイボンディングを行
    い、 前記半導体チップ上の電極と前記リードフレームのリー
    ド内端部を銅ワイヤを用いて接続するワイヤボンディン
    グを行い、 リードの一部を除き樹脂で封止して樹脂封止体を形成
    し、 前記樹脂封止体より突出したリードの成形を行い、 前記樹脂封止体より突出したリードに水溶性防錆剤を塗
    布する半導体装置の製造方法。
  6. 【請求項6】前記非ベンゾトリアゾール系防錆剤は脂肪
    酸エステル系防錆剤あるいはアミン系防錆剤であること
    を特徴とする請求項5記載の半導体装置。
  7. 【請求項7】前記ワイヤボンディングは前記非ベンゾト
    リアゾール系防錆剤が分解する温度で行われることを特
    徴とする請求項5または6に記載の半導体装置の製造方
    法。
  8. 【請求項8】前記分解温度が250℃以上であることを
    特徴とする請求項7に記載の半導体装置の製造方法。
  9. 【請求項9】半導体チップと、 前記半導体チップを搭載するダイパッド部と、このダイ
    バッド部の周囲に内端が位置するように配設された複数
    のリードとを有し、防錆被膜残査のない銅系リードフレ
    ームと、 前記半導体チップ上の電極と前記複数のリードの内端部
    とを直接接続する銅ワイヤと、 前記半導体チップ、前記リードフレームの大部分、前記
    銅ワイヤを気密封止する樹脂封止体とを備え、 前記複数のリードのうち前記樹脂封止体から突出する外
    部リード部分には鉛を含まないはんだ被膜を有すること
    を特徴とする半導体装置。
  10. 【請求項10】前記鉛を含まないはんだはSn−Bi,
    Sn−Cu,Sn−Ag,Sn−In,Sn−Znのう
    ちのいずれかの組成を有していることを特徴とする請求
    項9に記載の半導体装置。
  11. 【請求項11】前記半導体チップは前記ダイパッド部に
    卑金属系ペーストにより固着されたものであることを特
    徴とする請求項9または10に記載の半導体装置。
  12. 【請求項12】前記卑金属系ペーストは銅を主体とする
    導電性ペーストであることを特徴とする請求項11に記
    載の半導体装置。
  13. 【請求項13】ダイパッド部とその周囲に内端が位置す
    るように配設された複数のリードとを有する銅系リード
    フレームを準備し、 前記リードフレームの表面に非ベンゾトリアゾール系防
    錆剤を塗布し、 加熱雰囲気中で前記ダイパッド上に非金属系ペーストを
    用いて半導体チップを固着させるダイボンディングを行
    い、 前記半導体チップ上の電極と前記リードフレームのリー
    ド内端部を銅ワイヤを用いて接続するワイヤボンディン
    グを行い、 リードの一部を除き樹脂で封止して樹脂封止体を形成
    し、 前記樹脂封止体より突出したリードの成形を行い、 前記樹脂封止体より突出したリードに鉛を含まないはん
    だめっき処理を行う、半導体装置の製造方法。
  14. 【請求項14】前記非ベンゾトリアゾール系防錆剤は脂
    肪酸エステル系防錆剤あるいはアミン系防錆剤であるこ
    とを特徴とする請求項13記載の半導体装置。
  15. 【請求項15】前記ワイヤボンディングは前記非ベンゾ
    トリアゾール系防錆剤が分解する温度で行われることを
    特徴とする請求項13または14に記載の半導体装置の
    製造方法。
  16. 【請求項16】前記分解温度が250℃以上であること
    を特徴とする請求項15に記載の半導体装置の製造方
    法。
JP2001392707A 2001-12-25 2001-12-25 半導体装置およびその製造方法 Expired - Lifetime JP3537417B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001392707A JP3537417B2 (ja) 2001-12-25 2001-12-25 半導体装置およびその製造方法
CNB021412308A CN1258816C (zh) 2001-12-25 2002-06-28 半导体装置及其制造方法
US10/194,302 US6664136B2 (en) 2001-12-25 2002-07-15 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001392707A JP3537417B2 (ja) 2001-12-25 2001-12-25 半導体装置およびその製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2004038959A Division JP2004158884A (ja) 2004-02-16 2004-02-16 半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2003197847A true JP2003197847A (ja) 2003-07-11
JP3537417B2 JP3537417B2 (ja) 2004-06-14

Family

ID=19188678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001392707A Expired - Lifetime JP3537417B2 (ja) 2001-12-25 2001-12-25 半導体装置およびその製造方法

Country Status (3)

Country Link
US (1) US6664136B2 (ja)
JP (1) JP3537417B2 (ja)
CN (1) CN1258816C (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010171235A (ja) * 2009-01-23 2010-08-05 Tanaka Electronics Ind Co Ltd 高純度Cuボンディングワイヤ
JP2011187517A (ja) * 2010-03-05 2011-09-22 Nippon Scientific Co Ltd プラスチックモールドされた半導体集積回路の開封装置及びプラスチックモールドされた半導体集積回路の開封方法
JP2012160539A (ja) * 2011-01-31 2012-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
KR101494011B1 (ko) 2007-06-27 2015-02-16 세이코 인스트루 가부시키가이샤 반도체 장치, 리드 프레임, 및 리드 프레임의 제조 방법
US12421479B2 (en) 2021-09-16 2025-09-23 Kabushiki Kaisha Toshiba Cleaning agent and method for manufacturing semiconductor device

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003197827A (ja) * 2001-12-25 2003-07-11 Toshiba Corp 半導体装置およびその製造方法
DE102004012979B4 (de) * 2004-03-16 2009-05-20 Infineon Technologies Ag Kopplungssubstrat für Halbleiterbauteile, Anordnungen mit dem Kopplungssubstrat, Kopplungssubstratstreifen, Verfahren zur Herstellung dieser Gegenstände und Verfahren zur Herstellung eines Halbleitermoduls
US20050268991A1 (en) * 2004-06-03 2005-12-08 Enthone Inc. Corrosion resistance enhancement of tin surfaces
US7268415B2 (en) * 2004-11-09 2007-09-11 Texas Instruments Incorporated Semiconductor device having post-mold nickel/palladium/gold plated leads
US7431788B2 (en) * 2005-07-19 2008-10-07 Lam Research Corporation Method of protecting a bond layer in a substrate support adapted for use in a plasma processing system
CN1937217B (zh) * 2005-09-22 2010-04-07 矽统科技股份有限公司 封装结构与其封装方法
US7394028B2 (en) * 2006-02-23 2008-07-01 Agere Systems Inc. Flexible circuit substrate for flip-chip-on-flex applications
GB0820629D0 (en) * 2008-11-11 2008-12-17 Univ Bath Biocompatible electrode
US8071427B2 (en) * 2009-01-29 2011-12-06 Semiconductor Components Industries, Llc Method for manufacturing a semiconductor component and structure therefor
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
US8432031B1 (en) 2009-12-22 2013-04-30 Western Digital Technologies, Inc. Semiconductor die including a current routing line having non-metallic slots
CN102270612A (zh) * 2010-06-04 2011-12-07 环旭电子股份有限公司 芯片封装体与电子组装体
US8618677B2 (en) 2012-04-06 2013-12-31 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
JP6162986B2 (ja) * 2013-03-18 2017-07-12 Dowaメタルテック株式会社 金属−セラミックス回路基板の製造方法
JP6284397B2 (ja) * 2014-03-10 2018-02-28 エイブリック株式会社 半導体装置及びその製造方法
JP6370071B2 (ja) 2014-03-19 2018-08-08 エイブリック株式会社 半導体装置及びその製造方法
KR20170033393A (ko) * 2014-08-29 2017-03-24 닛데쓰스미킹 마이크로 메탈 가부시키가이샤 반도체 접속의 Cu 필러용 원기둥상 형성물
US11545418B2 (en) * 2018-10-24 2023-01-03 Texas Instruments Incorporated Thermal capacity control for relative temperature-based thermal shutdown

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3833433A (en) * 1973-06-14 1974-09-03 Olin Corp Method of producing tarnish resistant copper and copper alloys and products thereof
JPH0612796B2 (ja) * 1984-06-04 1994-02-16 株式会社日立製作所 半導体装置
JP2656356B2 (ja) * 1989-09-13 1997-09-24 株式会社東芝 多重モールド型半導体装置及びその製造方法
DE69119952T2 (de) * 1990-03-23 1997-01-02 Motorola Inc Oberflächenmontierbare Halbleitervorrichtung mit selbstbeladenen Lötverbindungen
JP3018050B2 (ja) * 1991-11-15 2000-03-13 ローム株式会社 半導体装置およびその製造方法
US5343073A (en) * 1992-01-17 1994-08-30 Olin Corporation Lead frames having a chromium and zinc alloy coating
JPH07335804A (ja) * 1994-06-14 1995-12-22 Dainippon Printing Co Ltd リードフレーム及びリードフレームの製造方法
MY119363A (en) * 1994-10-13 2005-05-31 Kao Corp Anti-corrosive draining agent and rinsing process
KR100266726B1 (ko) * 1995-09-29 2000-09-15 기타지마 요시토시 리드프레임과 이 리드프레임을 갖춘 반도체장치
US5810926A (en) * 1996-03-11 1998-09-22 Micron Technology, Inc. Method and apparatus for applying atomized adhesive to a leadframe for chip bonding
JP3720941B2 (ja) 1997-03-10 2005-11-30 株式会社神戸製鋼所 酸化被膜密着性に優れるリードフレーム用銅合金材
US6099959A (en) * 1998-07-01 2000-08-08 International Business Machines Corporation Method of controlling the spread of an adhesive on a circuitized organic substrate
US6511866B1 (en) * 2001-07-12 2003-01-28 Rjr Polymers, Inc. Use of diverse materials in air-cavity packaging of electronic devices

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101494011B1 (ko) 2007-06-27 2015-02-16 세이코 인스트루 가부시키가이샤 반도체 장치, 리드 프레임, 및 리드 프레임의 제조 방법
JP2010171235A (ja) * 2009-01-23 2010-08-05 Tanaka Electronics Ind Co Ltd 高純度Cuボンディングワイヤ
JP2011187517A (ja) * 2010-03-05 2011-09-22 Nippon Scientific Co Ltd プラスチックモールドされた半導体集積回路の開封装置及びプラスチックモールドされた半導体集積回路の開封方法
JP2012160539A (ja) * 2011-01-31 2012-08-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
US12421479B2 (en) 2021-09-16 2025-09-23 Kabushiki Kaisha Toshiba Cleaning agent and method for manufacturing semiconductor device

Also Published As

Publication number Publication date
JP3537417B2 (ja) 2004-06-14
CN1428854A (zh) 2003-07-09
US20030116842A1 (en) 2003-06-26
US6664136B2 (en) 2003-12-16
CN1258816C (zh) 2006-06-07

Similar Documents

Publication Publication Date Title
JP3537417B2 (ja) 半導体装置およびその製造方法
KR100381302B1 (ko) 반도체 장치 및 그 제조방법
US8039317B2 (en) Aluminum leadframes for semiconductor QFN/SON devices
US7368328B2 (en) Semiconductor device having post-mold nickel/palladium/gold plated leads
JP2003297995A (ja) エッチングされたプロファイルを有する事前めっき済みの型抜きされた小外形無リードリードフレーム
JP2001110971A (ja) 半導体パッケージ用リードフレーム及びその製造方法
JP2003197827A (ja) 半導体装置およびその製造方法
US6838757B2 (en) Preplating of semiconductor small outline no-lead leadframes
JPS6149450A (ja) 半導体用リ−ドフレ−ム
JP2004158884A (ja) 半導体装置およびその製造方法
JPH10313087A (ja) 電子部品用リード材
JP3454667B2 (ja) Loc型リ−ドフレ−ム
JP2503595B2 (ja) 半導体リ―ドフレ―ム
JPH09252070A (ja) リードフレーム、及びそれを用いた半導体装置
JPH08153843A (ja) 半導体チップ実装用リードフレーム
EP0380176A1 (en) method for producing a solderable finish on metal frames for semiconductors
JP2537301B2 (ja) 電子部品の製造方法
JPH0689478B2 (ja) 樹脂封止半導体装置の製造方法
JPS63304654A (ja) リ−ドフレ−ム
JPH0558259B2 (ja)
JPS6347342B2 (ja)
CN1612335A (zh) 改进的半导体导线架
JPS6180844A (ja) 半導体リ−ドフレ−ム用条材
JPH05156393A (ja) 電子部品用部材
JPH0669076B2 (ja) リ−ドフレ−ム

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20031216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040216

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20040309

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20040316

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080326

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090326

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100326

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110326

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120326

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130326

Year of fee payment: 9