JPH07335804A - リードフレーム及びリードフレームの製造方法 - Google Patents

リードフレーム及びリードフレームの製造方法

Info

Publication number
JPH07335804A
JPH07335804A JP6154323A JP15432394A JPH07335804A JP H07335804 A JPH07335804 A JP H07335804A JP 6154323 A JP6154323 A JP 6154323A JP 15432394 A JP15432394 A JP 15432394A JP H07335804 A JPH07335804 A JP H07335804A
Authority
JP
Japan
Prior art keywords
lead frame
lead
etching
tip
etching process
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6154323A
Other languages
English (en)
Inventor
Junichi Yamada
淳一 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP6154323A priority Critical patent/JPH07335804A/ja
Priority to US08/489,319 priority patent/US5683943A/en
Priority to KR1019950015669A priority patent/KR100375099B1/ko
Publication of JPH07335804A publication Critical patent/JPH07335804A/ja
Priority to US08/877,549 priority patent/US6008068A/en
Priority to US08/877,348 priority patent/US5939774A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/421Shapes or dispositions
    • H10W70/424Cross-sectional shapes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01Manufacture or treatment
    • H10W70/04Manufacture or treatment of leadframes
    • H10W70/042Etching
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/551Materials of bond wires
    • H10W72/552Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5522Materials of bond wires comprising metals or metalloids, e.g. silver comprising gold [Au]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00Package configurations
    • H10W90/701Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49121Beam lead frame or beam lead device

Landscapes

  • Lead Frames For Integrated Circuits (AREA)
  • ing And Chemical Polishing (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

(57)【要約】 【目的】 半導体素子の多ピン化、微細化に伴う、イン
ナーリード先端部の小ピッチ化、微細化に対応でき、且
つ、後工程にも対応できる高精細なリードフレームを提
供する。 【構成】 樹脂封止型半導体装置等に用いられるリード
フレームをエッチングプロセスによって作製する方法で
あって、両面に所定形状のレジストパターンが形成され
たリードフレーム素材に対し、リードフレーム素材の両
面から腐蝕液による第一のエッチング加工を行い、一方
の面側をベタ状(平坦状)に所定量腐蝕してエッチング
加工を止め、ベタ状に腐蝕された部分に、耐エッチング
性のあるエッチング抵抗層を埋め込み、他方の面側から
第二のエッチング加工を行い、インナーリード先端部を
貫通させる。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は,リードフレームとその
製造方法に関し、特に、エッチングプロセスによって作
製される高精細のリードフレームとその製造方法に関す
る。
【0002】
【従来の技術】従来より用いられている樹脂封止型の半
導体装置(プラスチックリードフレームパッケージ)
は、一般に図4に示されるような構造であり、半導体装
置40は、半導体素子を42%ニッケル−鉄合金等から
なるリードフレームに搭載した後に、樹脂45により封
止してパッケージとしたもので、半導体素子41の電極
パッド46に対応できる数のインナーリード43を必要
とするものである。そして、半導体素子41を搭載する
ダイパッド部42や周囲の回路との電気的接続を行うた
めのアウターリード部44、アウターリード部44に一
体となったインナーリード部43、該インナーリード部
43の先端部と半導体素子41の電極パッド46とを電
気的に接続するためのワイヤ47、半導体素子41を封
止して外界からの応力、汚染から守る樹脂45等からな
っている。このようなリードフレームを利用した樹脂封
止型の半導体装置(プラスチックリードフレームパッケ
ージ)においても、電子機器の軽薄短小化の時流と半導
体素子の高集積化に伴い、小型薄型化かつ電極端子の増
大化が顕著で、その結果、樹脂封止型半導体装置、特に
QFP(Quad Flat Package)及びT
QFP(Thin Quad Flat Packag
e)等では、リードの多ピン化が著しくなってきた。上
記の半導体装置に用いられるリードフレームは、微細な
ものはフオトリソグラフイー技術を用いたエッチング加
工方法により作製され、微細でないものはプレスによる
加工方法による作製されるのが一般的であったが、この
ような半導体装置の多ピン化に伴い、リードフレームに
おいても、インナーリード部先端の微細化が進み、微細
なものに対しは、プレスによる打ち抜き加工によらず、
リードフレーム部材の板厚が0.25mm程度のものを
用い、エッチング加工で対応してきた。このエッチング
加工方法の工程について以下、図5に基づいて簡単に述
べておく。先ず、銅合金もしくは42%ニッケル−鉄合
金からなる厚さ0.25mm程度の薄板(リードフレー
ム素材51)を十分洗浄(図5(a))した後、重クロ
ム酸カリウムを感光材とした水溶性カゼインレジスト等
のフオトレジスト52を該薄板の両表面に均一に塗布す
る。((図5(b))次いで、所定のパターンが形成さ
れたマスクを介して高圧水銀灯でレジスト部を露光した
後、所定の現像液で該感光性レジストを現像して(図5
(c))、レジストパターン53を形成し、硬膜処理、
洗浄処理等を必要に応じて行い、塩化第二鉄水溶液を主
たる成分とするエッチング液にて、スプレイにて該薄板
(リードフレーム素材51)に吹き付け所定の寸法形状
にエッチングし、貫通させる。(図5(d))次いで、
レジスト膜を剥膜処理し(図5(e))、洗浄後、所望
のリードフレームを得て、エッチング加工工程を終了す
る。このように、エッチング加工等によって作製された
リードフレームは、更に、所定のエリアに銀メッキ等が
施される。次いで、洗浄、乾燥等の処理を経て、インナ
ーリード部を固定用の接着剤付きポリイミドテープにて
テーピング処理したり、必要に応じて所定の量タブ吊り
バーを曲げ加工し、ダイパッド部をダウンセットする処
理を行う。しかし、エッチング加工方法においては、エ
ッチング液による腐蝕は被加工板の板厚方向の他に板幅
(面)方向にも進むため、その微細化加工にも限度があ
るのが一般的で、図5に示すように、リードフレーム素
材の両面からエッチングするため、ラインアンドスペー
ス形状の場合、ライン間隔の加工限度幅は、板厚の50
〜100%程度と言われている。又、リードフレームの
後工程等のアウターリードの強度を考えた場合、一般的
には、その板厚は約0.125mm以上必要とされてい
る。この為、図5に示すようなエッチング加工方法の場
合、リードフレームの板厚を0.15mm〜0.125
mm程度まで薄くすることにより、ワイヤボンデイング
のための平坦幅が少なくとも70〜80μm必要である
ことより、0.165mmピッチ程度の微細なインナー
リード部先端のエッチングによる加工を達成してきた
が、これが限度とされていた。
【0003】しかしながら、近年、樹脂封止型半導体装
置は、小パッケージでは、電極端子であるインナーリー
ドのピッチが0.165mmピッチを経て、既に0.1
5〜0.13mmピッチまでの狭ピッチ化要求がでてき
た事と、エッチング加工において、リード部材の板厚を
薄した場合には、アセンブリ工程や実装工程といった後
工程におけるアウターリードの強度確保が難しいという
点から、単にリード部材の板厚を薄くしてエッチング加
工を行う方法にも限界が出てきた。
【0004】これに対応する方法として、アウターリー
ドの強度を確保したまま微細化を行う方法で、インナー
リード部分をハーフエッチングもしくはプレスにより薄
くしてエッチング加工を行う方法が提案されている。し
かし、プレスにより薄くしてエッチング加工をおこなう
場合には、後工程においての精度が不足する(例えば、
めっきエリアの平滑性)、ボンデイング、モールデイン
グ時のクランプに必要なインナーリードの平坦性、寸法
精度が確保されない、製版を2度行なわなければならな
い等製造工程が複雑になる、等問題点が多くある。そし
て、インナーリード部分をハーフエッチングにより薄く
してエッチング加工を行う方法の場合にも、製版を2度
行なわなければならず、製造工程が複雑になるという問
題があり、いずれも実用化には、未だ至っていないのが
現状である。
【0005】
【発明が解決しようとする課題】このように、半導体素
子の多ピン化、微細化にともなう、リードフレームのイ
ンナーリードの小ピッチ化、微細化に対応できて、且
つ、アセンブリ工程や実装工程等の後工程におけるアウ
ターリード等の強度の確保ができる加工方法が求められ
ていた。本発明は、このような状況のもと、半導体素子
の多ピン化、微細化に伴う、インナーリード先端部の小
ピッチ化、微細化に対応でき、且つ、後工程にも対応で
きる高精細なリードフレームを提供しようとするもので
あり、又、そのような高精細なリードフレームの製造方
法を提供しようとするものである。
【0006】
【課題を解決するための手段】本発明のリードフレーム
の製造方法は、樹脂封止型半導体装置等に用いられるリ
ードフレームをエッチングプロセスによって作製する方
法であって、少なくとも、(A)リードフレーム素材の
両面に感光性レジストを塗布する工程、(B)前記リー
ドフレーム素材に対し、一方の面は、少なくともインナ
ーリード先端部を含む所定の領域において平坦状に腐蝕
するためのパターンが形成されたパターン版にて、他方
の面は、リードフレーム先端部形状を形成するためのパ
ターンが形成されたパターン版にて、それぞれ、感光性
レジストを露光して、所定形状の開口部を持つレジスト
パターンを形成する工程、(C)所定形状のレジストパ
ターンが形成されたリードフレーム素材の両面から腐蝕
液による第一のエッチング加工を行い、平坦状に腐蝕さ
れたインナーリード先端部を含む領域において、リード
フレーム部材の板厚方向の深さが所定量になった時点で
エッチング加工を止める工程、(D)上記平坦状に腐蝕
された部分に、耐エッチング性のあるエッチング抵抗層
を埋め込む工程、(E)リードフレーム先端部形状を形
成するためのパターンが形成されたリードフレーム素材
の面側から腐蝕液による第二のエッチング加工を行い、
インナーリード先端部を貫通させる工程、(F)上記エ
ッチング抵抗層、レジスト膜を剥離し、洗浄する工程、
を含むことを特徴とするものである。そして、上記にお
いて、リードフレーム素材として42合金(42%Ni
−鉄合金)を用い、第一のエッチング加工における腐蝕
液を、塩化第二鉄液水溶液であり、腐蝕液の温度を55
°C以上、濃度を47Be' 以上としたことを特徴とす
るものである。又、本発明のリードフレームの製造方法
は、上記において、リードフレーム素材の板厚が0.1
5mm以下で、平坦状に腐蝕される部分の板厚方向の腐
食の深さがリードフレーム部材の板厚の4/5〜1/2
であることを特徴とするものである。尚、上記におい
て、平坦状に腐蝕するとは、一方の面から、腐食を行う
際に、腐食により底部を平坦状(ベタ状)とした凹部を
形成しながら腐食することで、該一方の面に略平行な、
平坦状面からなる底部を形成しながら薄肉化することを
意味する。
【0007】又、本発明のリードフレームは、エッチン
グプロセスによって作製された、少なくともインナーリ
ード先端部の板厚をリードフレーム板厚より薄くした、
樹脂封止型半導体装置用リードフレームであって、イン
ナーリード先端部の両面は、リードフレーム面に平行
で、インナーリード先端部の一方の面はリードフレーム
の第一の面に沿った位置にあり、他方の面はリードフレ
ームの第二の面に対し、凹んで位置したエッチング面で
あり、且つ、該インナーリード先端部の両面は、インナ
ーリード先端部の板厚方向の中部より大きくなっている
ことを特徴とするものである。そして、本発明のリード
フレームは、上記において、リードフレーム素材が42
合金(42%Ni−鉄合金)であり、リードフレームの
第二の面に対し、凹んで位置したエッチング面が、温度
を55°C以上、濃度を47Be' 以上の塩化第二鉄液
水溶液により、腐蝕された面であることを特徴とするも
のである。また、上記において、リードフレーム板厚が
0.15mm以下で、且つ、インナーリード先端部の板
厚がリードフレーム板厚の1/5〜1/2であることを
特徴とするものである。
【0008】本発明のリードフレームの製造方法は、イ
ンナーリード先端部の狭ピッチ化に対応した、リードフ
レーム素材の板厚さよりも薄くしたインナーリード先端
部を持つリードフレームのエッチングプロセスによる加
工方法であり、第一のエッチング加工により、インナー
リード先端部の板厚を薄くし、微細加工の可能な板厚と
している。そして、エッチング抵抗層を第一のエッチン
グ加工により形成された平坦状(ベタ状)凹部側に埋め
込むことにより、この薄くなったインナーリード先端部
が、引き続く第二のエッチングに対し、安定性良く、エ
ッチングスプレイ圧等にも充分耐えるようにしている。
また、第二のエッチングにおけるエッチング時間を少な
くするため、及び両面からのエッチングを行うことによ
りスプレイ圧等による影響を少なくする為、第一のエッ
チング時には両面よりエッチングを行う。更に、リード
フレーム素材として42合金(42%Ni−鉄合金)を
用い、第一のエッチング加工における腐蝕液を、塩化第
二鉄液水溶液であり、腐蝕液の温度を55°C以上、濃
度を47Be' 以上としたことにより、第一のエッチン
グ加工により形成される平坦状(ベタ状)部の面にアラ
ビのないものとしており、これにより、この面を半導体
素子とのワイヤ結線部とした場合には、安定性の良いも
のとできる。上記のように、本発明のリードフレームの
製造方法は、インナーリード先端部をエッチングプロセ
スにより、リードフレーム素材より薄くしているもので
ありが、この程度については、通常レジストを現像した
後にリードフレーム素材が露出するようにして、エッチ
ング時間によって調整するのが簡単であるが、適当なパ
ターン版を用いることにより、所定のエッチング時間で
もある程度は調整できる。又、本発明のリードフレーム
は樹脂封止型半導体装置に用いられるリードフレームで
あって、インナーリード先端部の両面を平坦性の良いも
のとし、且つ、図3(イ)に示すように、幅W1、W2
をインナーリード先端部の厚さ方向の中程の幅Wよりも
大きくするもで、インナーリード先端部の両面のどちら
からでも半導体素子とのワイヤ結線をし易い形状として
いる。
【0009】
【作用】本発明のリードフレームの製造方法は、上記の
ような構成にすることにより、インナーリード先端部を
含む一部領域のみをリードフレーム部材の板厚より薄く
した、後工程にも耐える機械的強度をもち、且つ、イン
ナーリードの狭ピッチ化に対応できるリードフレームの
提供を可能とするものであり、エッチングプロセスによ
って、微細なインナーリード先端部を両面平坦性良く加
工することを可能とするものである。詳しくは、従来の
製造方法のように、板厚を全体的に薄くせず、インナー
リード先端部のみをリードフレーム部材の板厚より薄く
して加工する為、加工時には、板厚を全体的に薄くした
場合と比べリードフレーム全体を強固なものとしてお
る。そして、第一のエッチング加工により形成される平
坦状(ベタ状)部にエッチング抵抗層を埋め込むことに
より、インナーリード先端部の加工時における機械的安
定性を良いものとしており、加工精度的にも良いものの
加工を可能としている。又、エッチング抵抗層を埋め込
むことにより、インナーリード先端部が貫通された場合
においても第一のエッチング加工により形成される平坦
状(ベタ状)部側の面は直接液にふれることはなく図3
(イ)に示すようにその幅W1をW2より更に広くとれ
る。これは半導体素子とのワイヤ結線に際しては、イン
ナーリード先端面のいずれもがワイヤ結線に対し適性形
状を呈するものであることを意味する。又、本発明のリ
ードフレームの製造方法は、リードフレーム部材として
42合金(42%Ni−鉄合金)を用い、第一のエッチ
ング加工における腐蝕液を、塩化第二鉄液水溶液であ
り、腐蝕液の温度を55°C以上、濃度を47Be'
上とすることにより、図6(a)に示すように、平坦状
(ベタ状)の腐蝕部の表面にアラビのないものが作製で
きる。この場合は、インナーリード先端部の両面の表面
状態が半導体素子との結線(ボンデイング)適性が良い
ものとなる。結局、本発明のリードフレームの製造方法
は、微細なインナーリード先端部の加工を可能にし、且
つ、インナーリード先端部は平坦性良く、アラビのない
状態で加工することを可能とするものである。又、本発
明のリードフレームは、このような構成にすることによ
り、後工程に対し、機械的に耐える強度を有し、且つ、
インナーリードの狭ピッチ化に対応できるものとしてい
る。そして、半導体素子との結線(ボンデイング)に際
しては、インナーリード表裏のどちら側も適性形状を有
しており、結線の自由度を上げるものである。また、本
発明のリードフレームは、リードフレーム素材を42合
金(42%Ni−鉄合金)とし、リードフレームの第二
の面に対し、凹んで位置したエッチング面が、温度を5
5°C以上、濃度を47Be' 以上の塩化第二鉄液水溶
液により、腐蝕された面とすることにより、結線(ボン
デイング)適性の良いものとしている。
【0010】
【実施例】本発明のリードフレームの製造方法の実施例
を以下、図にそって説明する。図1は本発明の実施例製
造方法を示すためのインナーリード先端部領域を含む要
部における各工程断面図であり、ここで作製されるリー
ドフレームを示す平面図である図2(イ)の(a)のA
1−A2部の断面図を表す。図1中、1はリードフレー
ム素材、2はレジストパターン、3は開口部、4は開口
部、5は凹部、6は平坦状面、7はエッチング抵抗層、
8はインナーリードを示す。先ず、42%ニッケル−鉄
合金からなり、厚みが0.15mmのリードフレーム素
材1の両面に、重クロム酸カリウムを感光剤とした水溶
性カゼインレジストを塗布した後、所定のパターン版を
用いて、所定形状の開口部1、開口部2をもつレジスト
パターン2を形成した。(a) 開口部3は、後のエッチング加工においてリードフレー
ム素材をこの開口部からベタ状に腐蝕するためのもの
で、レジストの開口部4は、リードフレーム先端部形状
を形成するためのものである。開口部3は、少なくとも
インナーリード先端部領域を含むが、後工程において、
テーピングの工程や、ボンデイング時のリードフレーム
を固定するクランプ工程で、ベタ状に腐蝕され部分的に
薄くなった部分との段差が邪魔になる場合があるので、
エッチングを行うエリアはインナーリード先端の微細加
工部分だけにせず大きめにとる必要がある。リードフレ
ーム素材1の両面に形成されたレジストパターンを作製
する為のフオトマスクはそれぞれ図2(ロ)に示すもの
を使用した。開口部3側は図2(ロ)の(a)のパター
ンを、、開口部4側は図2(ロ)(b)のパターンを使
用した。次いで、液温57°C、濃度48Be' の塩化
第二鉄溶液を用いて、スプレー圧2.5kg/cm2
て、レジストパターンが形成されたリードフレーム素材
1の両面をエッチングし、ベタ状(平坦状)に腐蝕され
た凹部5の深さhがリードフレーム部材の1/3に達し
た時点でエッチングを止めた。(b) エッチング後のベタ状(平坦状)に腐蝕された凹部5の
平坦状面6の表面状態は、図6(a)(写真)に示すよ
うに、図6(b)(写真)のエッチングされていない面
に比べ、アラビのない、平滑な面となった。尚、塩化第
二鉄溶液を用いてエッチングした場合、液温度55°C
以上、液濃度47Be' 以上、スプレー圧2.0kg/
cm2 以上、で、図6(a)に示すような腐蝕された表
面はアラビのないものとなる。次いで、ベタ状(平坦
状)に腐蝕された凹部5側面にエッチング抵抗層7とし
ての耐エッチング性のあるホットメルト型ワックス(ザ
・インクテエック社製の酸ワックス、型番MR−WB
6)を、ダイコータを用いて、塗布し、ベタ状(平坦
状)に腐蝕された凹部5に埋め込んだ。レジストパター
ン2上も該エッチング抵抗層7に塗布された状態となっ
た。(c) 本実施例で使用したエッチング抵抗層7は、上記のレジ
ストパターン2上で膜厚さ100μm程度で、アルカリ
溶解型のワックスであるが、基本的にエッチング液に耐
性があり、エッチング時にある程度の柔軟性のあるもの
が、好ましく、特に、上記ワックスに限定されず、UV
効果型のものでも良い。このようにエッチング抵抗層7
をベタ状(平坦状)に腐蝕された凹部5に埋め込むこと
により、後工程でのエッチング時にベタ状(平坦状)に
腐蝕された凹部5の平坦状面6側面が腐蝕されないよう
にしているとともに、エッチング加工に対しての機械的
な強度補強をしており、スプレー圧を高く(2.5kg
/cm2 )とすることができ、これによりエッチングが
深さ方向に進行し易すくなり、その断面形状も垂直に近
づき良好になる。勿論ベタ状(平坦状)に腐蝕された凹
部5の平坦状面6以外の部分の腐蝕も防ぐものである。
この後、ベタ状(平坦状)に腐蝕された凹部5形成面側
と反対面側からリードフレーム部材をエッチングし、イ
ンナーリード先端部8を貫通させた。(d) 次いで、洗浄、エッチング抵抗層7の除去、レジスト膜
(レジストパターン2)の除去を行い、インナーリード
先端部が微細加工された図2(イ)に示すリードフレー
ムを得た。(e) エッチング抵抗層7とレジスト膜(レジストパターン
2)の除去は水酸化ナトリウム水溶液により溶解除去し
た。
【0011】尚、本方法によるインナーリード先端部の
微細化加工はベタ状(平坦状)に腐蝕された凹部5の深
さh、言い換えればその部分の板厚tに左右されるよる
もので、例えば、板厚tを50μmまで薄くすると、図
3(イ)に示す平坦幅W2を100μmとして、ピッチ
pが0.15mmまで微細加工可能となり、板厚tを3
0μm程度まで薄くし、平坦幅W2を70μm程度とす
るとピッチpが0.12mm程度まで微細加工ができる
が、板厚t、平坦幅W2のとり方次第ではピッチpは更
に狭いピッチまで作製が可能となる。
【0012】次いで、本発明リードフレームの実施例を
挙げる。図2(イ)の(a)は実施例のリードフレーム
を示す概略図であり、図2(イ)の(b)はそのB1−
B2における断面図で、図3(イ)は本実施例ードフレ
ームのインナーリード先端部21Aの拡大断面図であ
る。図2中20はリードフレーム、21はインナーリー
ド、21Aはインナーリード先端部薄板部、21Bはエ
ッチング平坦面で、22はダイパッド部、23はアウタ
ーリ ード、24はダムバーである。本実施例のリード
フレーム20は、前述のリードフレームの製造方法実施
例により製造されたものであり、42%ニッケル−鉄合
金からなり、図2に示す板厚t0 を0.15mm、板厚
1 を50μm、図3に示す平坦幅W2を100μmと
したリードフレームである。エッチング平坦面21Bは
塩化第二鉄水溶液腐食液により、液温57°C、濃度4
8Be' の塩化第二鉄溶液を用いて、エッチング加工さ
れた面であり、図6に示すように、アラビのない面状態
を呈しており、結線(ボンデイング)に対し良い面状態
である。本発明のリードフレーム20は、インナーリー
ド先端部薄板部21Aのみが板厚t1 が50μmで、他
のアウターリード部等の板厚さは0.15mmと厚い
為、エッチング加工後の後工程に対しても、機械的強度
的に充分対応できるものとなっている。
【0013】本実施例リードフレームのインナーリード
先端部薄板部21Aの断面形状は、図3(イ)に示すよ
うになっており、エッチング平坦面21B側の幅W1は
反対側の面の幅W2より大きくくなっており、W1、W
2(約100μm)ともこの部分の板厚さ方向中部の幅
Wよりも大きくなっている。このようにインリーリード
先端薄板部の両面は広くなった断面形状であるため、図
3(ロ)に示すように、どちらの面を用いても半導体素
子(図示せず)とインナーリード先端部30A、30B
と、それぞれ金線等のワイヤ35A、35Bによる結線
(ボンデイング)がし易すものとなっている。図中31
A、31Bはエッチング加工による平坦面、32A、3
2Bはリードフレーム素材面、36A、36Bは金メッ
キ部である。エッチング平坦状面がアラビの無い面であ
るため、図3(ロ)の(a)の場合は、特に結線(ボン
デイング)適性が優れる。図3(ハ)は図5に示す加工
方法にて作製されたリードフレームのインナーリード先
端部37と半導体素子(図示せず)との結線(ボンデイ
ング)を示すものであるが、この場合もインナーリード
先端部37の両面は平坦ではあるが、この部分の板厚方
向の幅に比べ大きくとれない。また両面ともリードフレ
ーム素材面である為、結線(ボンデイング)適性は本実
施例のエッチング平坦面より劣る。図3(ニ)はプレス
によりインナーリード先端部を薄肉化した後にエッチン
グ加工によりインナーリード先端部38A、38Bを加
工したものの、半導体素子(図示せず)との結線(ボン
デイング)を示したものであるが、この場合はプレス面
側が図に示すように平坦になっていないため、どちらの
面を用いて結線(ボンデイング)しても、図3(ニ)の
(a)、(b)に示すように結線(ボンデイング)の際
に安定性が悪く品質的にも問題となる場合が多い。
【0014】尚、図6(a)に示すように、エッチング
加工されたされた面の状態は、図6(b)に示すエッチ
ング加工されないリードフレーム素材面に比べ、アラビ
のない状態となっている。この為、エッチング加工され
た面側にて結線(ボンデイング)を行った場合には、特
に結線(ボンデイング)性の良いものが得られる。
【0015】
【発明の効果】本発明のリードフレームの製造方法は、
上記のように、アウターリードの強度を確保しつつ、イ
ンナーリード先端部の微細加工を可能とするもので、結
局、半導体素子の多ピン化、微細化に伴う、インナーリ
ード先端部の小ピッチ化、微細化に対応でき、且つ、後
工程にも対応できる高精細なリードフレームを提供する
ことを可能としている。又、本発明のリードフレーム
は、上記のように、半導体素子の多ピン化、微細化に伴
う、インナーリード先端部の小ピッチ化、微細化に対応
でき、且つ、後工程にも対応できるものであるが、特
に、上記エッチング加工プロセスによって作製される
為、インナーリード先端部の片面に、平坦幅の広い、平
坦性、平滑性に優れた面を設けたもので、ワイヤボンデ
イング適性において優れたものである。
【図面の簡単な説明】
【図1】本発明実施例のリードフレームの製造方法
【図2】本発明実施例のリードフレーム概略図及びその
作製に用いるパターン版
【図3】インナーリード端部でのワイヤ結線状態を説明
するための図
【図4】半導体装置図
【図5】従来のリードフレームの製造方法
【図6】エッチング面状態図
【符号の説明】
1 リードフレーム素材 2 フオトレジストパターン 3 開口部1 4 開口部2 5 凹部 6 平坦状面 7 エッチング抵抗層 8 インナーリード 20 リードフレーム 21 インナーリード 21A インナーリード先端部 21B 21Bは薄板部 22 ダイパッド 23 アウターリード 24 ダムバー 30A、30B インナーリード先端部 31A、31B エッチング加工による平坦面 32A、32B リードフレーム素材面 35A、35B、35C、35D、35E ワイヤ 36A、36B、36C、36D、36E 金メッ
キ部 37 37 インナーリード部先端部 38 38A インナーリード部先端部 40 樹脂封止型半導体装置 41 半導体素子 42 ダンパッド 43 インナーリード 44 アウターリード 45 樹脂 46 半導体素子電極部 47 ワイヤ 51 リードフレーム素材 52 フオトレジスト 53 フオトレジストパターン 54 インナーリード
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 FI 技術表示箇所 H01L 21/56 H 23/28 A 0405−4M

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 樹脂封止型半導体装置等に用いられるリ
    ードフレームをエッチングプロセスによって作製する方
    法であって、少なくとも、 (A)リードフレーム素材の両面に感光性レジストを塗
    布する工程、 (B)前記リードフレーム素材に対し、一方の面は、少
    なくともインナーリード先端部を含む所定の領域におい
    て平坦状に腐蝕するためのパターンが形成されたパター
    ン版にて、他方の面は、リードフレーム先端部形状を形
    成するためのパターンが形成されたパターン版にて、そ
    れぞれ、感光性レジストを露光して、所定形状の開口部
    を持つレジストパターンを形成する工程、 (C)所定形状のレジストパターンが形成されたリード
    フレーム素材の両面から腐蝕液による第一のエッチング
    加工を行い、平坦状に腐蝕されたインナーリード先端部
    を含む領域において、リードフレーム部材の板厚方向の
    深さが所定量になった時点でエッチング加工を止める工
    程、 (D)上記平坦状に腐蝕された部分に、耐エッチング性
    のあるエッチング抵抗層を埋め込む工程、 (E)リードフレーム先端部形状を形成するためのパタ
    ーンが形成されたリードフレーム素材の面側から腐蝕液
    による第二のエッチング加工を行い、インナーリード先
    端部を貫通させる工程、 (F)上記エッチング抵抗層、レジスト膜を剥離し、洗
    浄する工程、を含むことを特徴とするリードフレームの
    製造方法。
  2. 【請求項2】 請求項1において、リードフレーム素材
    として42合金(42%Ni−鉄合金)を用い、第一の
    エッチング加工における腐蝕液を、塩化第二鉄液水溶液
    であり、腐蝕液の温度を55°C以上、濃度を47Be
    ' 以上としたことを特徴とするリードフレームの製造方
    法。
  3. 【請求項3】 請求項1における、リードフレーム素材
    の板厚が0.15mmt 以下で、平坦状に腐蝕される部
    分の板厚方向の腐食の深さがリードフレーム素材の板厚
    の4/5〜1/2であることを特徴とするリードフレー
    ムの製造方法。
  4. 【請求項4】 エッチングプロセスによって作製され
    た、少なくともインナーリード先端部の板厚をリードフ
    レーム板厚より薄くした、樹脂封止型半導体装置用リー
    ドフレームであって、インナーリード先端部の両面は、
    リードフレーム面に平行で、インナーリード先端部の一
    方の面はリードフレームの第一の面に沿った位置にあ
    り、他方の面はリードフレームの第二の面に対し、凹ん
    で位置したエッチング面であり、且つ、該インナーリー
    ド先端部の両面は、インナーリード先端部の板厚方向の
    中部より大きくなっていることを特徴とするリードフレ
    ーム。
  5. 【請求項5】 請求項4において、リードフレーム素材
    が42合金(42%Ni−鉄合金)であり、リードフレ
    ームの第二の面に対し、凹んで位置したエッチング面
    が、温度を55°C以上、濃度を47Be' 以上の塩化
    第二鉄液水溶液により、腐蝕された面であることを特徴
    とするリードフレーム。
  6. 【請求項6】 請求項5において、リードフレーム板厚
    が0.15mmt以下で、且つ、インナーリード先端部
    の板厚がリードフレーム板厚の1/5〜1/2であるこ
    とを特徴とするリードフレーム。
JP6154323A 1994-06-14 1994-06-14 リードフレーム及びリードフレームの製造方法 Pending JPH07335804A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP6154323A JPH07335804A (ja) 1994-06-14 1994-06-14 リードフレーム及びリードフレームの製造方法
US08/489,319 US5683943A (en) 1994-06-14 1995-06-12 Process for etching a semiconductor lead frame
KR1019950015669A KR100375099B1 (ko) 1994-06-14 1995-06-14 리드프레임과그제조방법
US08/877,549 US6008068A (en) 1994-06-14 1997-06-17 Process for etching a semiconductor lead frame
US08/877,348 US5939774A (en) 1994-06-14 1997-06-17 Semiconductor lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6154323A JPH07335804A (ja) 1994-06-14 1994-06-14 リードフレーム及びリードフレームの製造方法

Publications (1)

Publication Number Publication Date
JPH07335804A true JPH07335804A (ja) 1995-12-22

Family

ID=15581633

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6154323A Pending JPH07335804A (ja) 1994-06-14 1994-06-14 リードフレーム及びリードフレームの製造方法

Country Status (2)

Country Link
US (2) US5683943A (ja)
JP (1) JPH07335804A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
EP0921562A3 (en) * 1997-10-28 2002-06-05 Texas Instruments Incorporated Improvements in or relating to lead frames

Families Citing this family (66)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6008068A (en) * 1994-06-14 1999-12-28 Dai Nippon Printing Co., Ltd. Process for etching a semiconductor lead frame
TW335526B (en) * 1996-07-15 1998-07-01 Matsushita Electron Co Ltd A semiconductor and the manufacturing method
US5904503A (en) * 1996-12-20 1999-05-18 Texas Instruments Incorporated Method of forming flat inner lead tips on lead frame
AU6418998A (en) 1997-03-21 1998-10-20 Seiko Epson Corporation Semiconductor device, film carrier tape, and method for manufacturing them
KR100231836B1 (ko) * 1997-05-12 1999-12-01 유무성 리드프레임의 식각방법
US6238845B1 (en) * 1997-11-13 2001-05-29 Texas Instruments Incorporated Method of forming lead frames with preformation support
US6429050B1 (en) * 1997-12-18 2002-08-06 Texas Instruments Incorporated Fine pitch lead frame and method
US6162366A (en) * 1997-12-25 2000-12-19 Canon Kabushiki Kaisha Etching process
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
US7332375B1 (en) 1998-06-24 2008-02-19 Amkor Technology, Inc. Method of making an integrated circuit package
JP2000058735A (ja) * 1998-08-07 2000-02-25 Hitachi Ltd リードフレーム、半導体装置及び半導体装置の製造方法
US6420779B1 (en) 1999-09-14 2002-07-16 St Assembly Test Services Ltd. Leadframe based chip scale package and method of producing the same
KR100369393B1 (ko) 2001-03-27 2003-02-05 앰코 테크놀로지 코리아 주식회사 리드프레임 및 이를 이용한 반도체패키지와 그 제조 방법
JP3537417B2 (ja) * 2001-12-25 2004-06-14 株式会社東芝 半導体装置およびその製造方法
EP1336993B1 (en) * 2002-02-18 2006-12-27 STMicroelectronics S.r.l. Assembly structure for electronic power integrated circuit formed on a semiconductor die and corresponding manufacturing process
US6953146B2 (en) * 2002-10-24 2005-10-11 Leonard Nanis Low-temperature flux for soldering nickel-titanium alloys and other metals
DE10318078B4 (de) * 2003-04-17 2007-03-08 Infineon Technologies Ag Verfahren zum Schutz einer Umverdrahtung auf Wafern/Chips
US7144517B1 (en) * 2003-11-07 2006-12-05 Amkor Technology, Inc. Manufacturing method for leadframe and for semiconductor package using the leadframe
MY136216A (en) * 2004-02-13 2008-08-29 Semiconductor Components Ind Method of forming a leadframe for a semiconductor package
JP3910598B2 (ja) * 2004-03-04 2007-04-25 松下電器産業株式会社 樹脂封止型半導体装置およびその製造方法
US7507603B1 (en) 2005-12-02 2009-03-24 Amkor Technology, Inc. Etch singulated semiconductor package
US7968998B1 (en) 2006-06-21 2011-06-28 Amkor Technology, Inc. Side leaded, bottom exposed pad and bottom exposed lead fusion quad flat semiconductor package
US7977774B2 (en) 2007-07-10 2011-07-12 Amkor Technology, Inc. Fusion quad flat semiconductor package
US7687899B1 (en) 2007-08-07 2010-03-30 Amkor Technology, Inc. Dual laminate package structure with embedded elements
JP2009049072A (ja) * 2007-08-15 2009-03-05 Panasonic Corp リードフレーム、半導体装置、リードフレームの製造方法、および半導体装置の製造方法
US7777351B1 (en) 2007-10-01 2010-08-17 Amkor Technology, Inc. Thin stacked interposer package
US8089159B1 (en) 2007-10-03 2012-01-03 Amkor Technology, Inc. Semiconductor package with increased I/O density and method of making the same
US7847386B1 (en) 2007-11-05 2010-12-07 Amkor Technology, Inc. Reduced size stacked semiconductor package and method of making the same
US7956453B1 (en) 2008-01-16 2011-06-07 Amkor Technology, Inc. Semiconductor package with patterning layer and method of making same
US7723852B1 (en) 2008-01-21 2010-05-25 Amkor Technology, Inc. Stacked semiconductor package and method of making same
US8067821B1 (en) 2008-04-10 2011-11-29 Amkor Technology, Inc. Flat semiconductor package with half package molding
US7768135B1 (en) 2008-04-17 2010-08-03 Amkor Technology, Inc. Semiconductor package with fast power-up cycle and method of making same
US7808084B1 (en) 2008-05-06 2010-10-05 Amkor Technology, Inc. Semiconductor package with half-etched locking features
US8125064B1 (en) 2008-07-28 2012-02-28 Amkor Technology, Inc. Increased I/O semiconductor package and method of making same
US8184453B1 (en) 2008-07-31 2012-05-22 Amkor Technology, Inc. Increased capacity semiconductor package
WO2010036051A2 (en) * 2008-09-25 2010-04-01 Lg Innotek Co., Ltd. Structure and manufacture method for multi-row lead frame and semiconductor package
US7847392B1 (en) 2008-09-30 2010-12-07 Amkor Technology, Inc. Semiconductor device including leadframe with increased I/O
US7989933B1 (en) 2008-10-06 2011-08-02 Amkor Technology, Inc. Increased I/O leadframe and semiconductor device including same
US8008758B1 (en) 2008-10-27 2011-08-30 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe
US8089145B1 (en) 2008-11-17 2012-01-03 Amkor Technology, Inc. Semiconductor device including increased capacity leadframe
US8072050B1 (en) 2008-11-18 2011-12-06 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including passive device
US7875963B1 (en) 2008-11-21 2011-01-25 Amkor Technology, Inc. Semiconductor device including leadframe having power bars and increased I/O
US7982298B1 (en) 2008-12-03 2011-07-19 Amkor Technology, Inc. Package in package semiconductor device
US8487420B1 (en) 2008-12-08 2013-07-16 Amkor Technology, Inc. Package in package semiconductor device with film over wire
US8680656B1 (en) 2009-01-05 2014-03-25 Amkor Technology, Inc. Leadframe structure for concentrated photovoltaic receiver package
US20170117214A1 (en) 2009-01-05 2017-04-27 Amkor Technology, Inc. Semiconductor device with through-mold via
US8058715B1 (en) 2009-01-09 2011-11-15 Amkor Technology, Inc. Package in package device for RF transceiver module
US8026589B1 (en) 2009-02-23 2011-09-27 Amkor Technology, Inc. Reduced profile stackable semiconductor package
US7960818B1 (en) 2009-03-04 2011-06-14 Amkor Technology, Inc. Conformal shield on punch QFN semiconductor package
US8575742B1 (en) 2009-04-06 2013-11-05 Amkor Technology, Inc. Semiconductor device with increased I/O leadframe including power bars
JP5380244B2 (ja) * 2009-10-22 2014-01-08 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US8410601B2 (en) * 2009-11-15 2013-04-02 Microsemi Corporation RF package
US8034666B2 (en) * 2009-11-15 2011-10-11 Microsemi Corporation Multi-layer thick-film RF package
US8193620B2 (en) * 2010-02-17 2012-06-05 Analog Devices, Inc. Integrated circuit package with enlarged die paddle
CN101853832B (zh) * 2010-04-28 2011-12-07 江苏长电科技股份有限公司 基岛露出型及埋入型基岛引线框结构及其先刻后镀方法
CN101853834B (zh) * 2010-04-28 2012-01-04 江苏长电科技股份有限公司 下沉基岛及埋入型基岛引线框结构及其先刻后镀方法
TWI557183B (zh) 2015-12-16 2016-11-11 財團法人工業技術研究院 矽氧烷組成物、以及包含其之光電裝置
US8648450B1 (en) 2011-01-27 2014-02-11 Amkor Technology, Inc. Semiconductor device including leadframe with a combination of leads and lands
US9704725B1 (en) 2012-03-06 2017-07-11 Amkor Technology, Inc. Semiconductor device with leadframe configured to facilitate reduced burr formation
US8587099B1 (en) * 2012-05-02 2013-11-19 Texas Instruments Incorporated Leadframe having selective planishing
US9105620B1 (en) * 2012-12-27 2015-08-11 Stats Chippac Ltd. Integrated circuit packaging system with routable traces and method of manufacture thereof
KR101486790B1 (ko) 2013-05-02 2015-01-28 앰코 테크놀로지 코리아 주식회사 강성보강부를 갖는 마이크로 리드프레임
KR101563911B1 (ko) 2013-10-24 2015-10-28 앰코 테크놀로지 코리아 주식회사 반도체 패키지
US9673122B2 (en) 2014-05-02 2017-06-06 Amkor Technology, Inc. Micro lead frame structure having reinforcing portions and method
US10062639B2 (en) 2014-12-10 2018-08-28 Stmicroelectronics Sdn Bhd Integrated circuit device with plating on lead interconnection point and method of forming the device
US11348863B2 (en) 2018-12-12 2022-05-31 Stmicroelectronics, Inc. Semiconductor package having a semiconductor die on a plated conductive layer

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4711700A (en) * 1985-07-03 1987-12-08 United Technologies Corporation Method for densifying leadframe conductor spacing
GB2178895B (en) * 1985-08-06 1988-11-23 Gen Electric Co Plc Improved preparation of fragile devices
JPH04180661A (ja) * 1990-11-15 1992-06-26 Nec Kyushu Ltd リードフレームおよびその製造方法
JPH06163780A (ja) * 1992-11-19 1994-06-10 Mitsui High Tec Inc リードフレームの製造方法
US5454905A (en) * 1994-08-09 1995-10-03 National Semiconductor Corporation Method for manufacturing fine pitch lead frame

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5786639A (en) * 1997-01-09 1998-07-28 Mitsubishi Denki Kabushiki Kaisha Wiring member and lead frame having the same
DE19734794B4 (de) * 1997-01-09 2004-09-23 Mitsubishi Denki K.K. Leiterrahmen mit einer Vielzahl von Verdrahtungsteilen zur Verwendung bei einerHalbleitervorrichtung
EP0921562A3 (en) * 1997-10-28 2002-06-05 Texas Instruments Incorporated Improvements in or relating to lead frames
US6635407B1 (en) 1997-10-28 2003-10-21 Texas Instruments Incorporated Two pass process for producing a fine pitch lead frame by etching

Also Published As

Publication number Publication date
US5939774A (en) 1999-08-17
US5683943A (en) 1997-11-04

Similar Documents

Publication Publication Date Title
JPH07335804A (ja) リードフレーム及びリードフレームの製造方法
JPH098205A (ja) 樹脂封止型半導体装置
JPH098207A (ja) 樹脂封止型半導体装置
JPH08222682A (ja) リードフレームおよびその製造方法
JP7705615B2 (ja) リードフレーム、リードフレームの製造方法及び半導体装置の製造方法
JPH08316392A (ja) リードフレームの製造方法とリードフレーム
JPH08213534A (ja) 樹脂封止型半導体装置
JPH08213529A (ja) 樹脂封止型半導体装置
JP2001007274A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材および回路部材の製造方法
JPH08250635A (ja) リードフレームの製造方法
JPH08335661A (ja) 樹脂封止型半導体装置
JPH08340072A (ja) 樹脂封止型半導体装置
JPH08288448A (ja) リードフレームおよび樹脂封止型半導体装置
JPH08288445A (ja) リードフレーム
JP3953637B2 (ja) リードフレーム部材の製造方法とリードフレーム部材
JPH10178149A (ja) リードフレーム部材とその製造方法
JPH1041432A (ja) リードフレーム部材および表面実装型半導体装置
JPH08288443A (ja) リードフレームの製造方法およびリードフレーム
JPH08139266A (ja) リードフレーム部材及びそれを用いた半導体装置
JPH08125102A (ja) リードフレーム
KR100375099B1 (ko) 리드프레임과그제조방법
JPH09116068A (ja) リードフレームの製造方法
JPH1174411A (ja) 樹脂封止型半導体装置とそれに用いられる回路部材
JPH1093008A (ja) リードフレーム部材とその製造方法
JPH01147848A (ja) Ic用リードフレームの製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20030520