JP2009135367A - 評価用基板 - Google Patents
評価用基板 Download PDFInfo
- Publication number
- JP2009135367A JP2009135367A JP2007312096A JP2007312096A JP2009135367A JP 2009135367 A JP2009135367 A JP 2009135367A JP 2007312096 A JP2007312096 A JP 2007312096A JP 2007312096 A JP2007312096 A JP 2007312096A JP 2009135367 A JP2009135367 A JP 2009135367A
- Authority
- JP
- Japan
- Prior art keywords
- land
- mounting
- evaluation
- component
- electronic components
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】電子部品実装装置の機能を評価するために用いられる評価用基板において、チップ型およびパッケージ型の電子部品を少なくとも含む複数種類の電子部品をそれぞれ対象として評価用実装動作を行うための形状・サイズが異なる複数のランド群が形成されており、パッケージ型の電子部品を実装するためのランド配置パターンとして、相隣接する電子部品の相対向する辺に設けられたリードに対応するランド列2bが同一エリアに重複して設けられた重複配置ランド列2cを設ける。これにより、実装位置精度を目視によって確認することが可能となり、多品種対応性や使い勝手に優れた評価用基板が実現される。
【選択図】図4
Description
ジ型の電子部品を実装するためのランド群におけるランドの配置パターンは、平面視して矩形状の外形を有する電子部品を1対または複数対で相隣接させた実装パターンに対応する隣接配置パターンを含み、前記隣接配置パターンは、対をなす前記電子部品の相対向する2辺から所定の配列ピッチでそれぞれ延出する複数のリードに対応して列状に設けられた2つのランド列が、一方の電子部品のリードに対応するランドが他方の電子部品のリードに対応するランドの配列ピッチの中間に位置する配置で、同一エリア内に重複して形成された重複配置ランド列を有する。
31を閉囲する矩形領域の対角位置には、高さ測定用の高さ基準マーク32が設けられており、異形部品ランド群3に実装された電子部品の3次元実装精度測定を行う際には、高さ基準マーク32を当該基板領域における基板上面の高さを示す基準高さ位置として用いる。
おいて、十字配列の中央に位置する部品別ランド群2a*のランド列2b*には、隣接する部品別ランド群2aのランド列2bが同一エリアに重複して設けられている。ランド列2b*とランド列2bが同一エリアに重なることにより、2つのランド列が重なって配置された重複配置ランド列2cが形成される。重複配置ランド列2cにおいては、部品別ランド群2a*に属するランド21*は、隣接する部品別ランド群2aに属するランド21の配列ピッチpの中間、すなわち中点p/2に位置する。
ができる。
品種対応性に優れた評価用基板を実現することができる。
2 クロスマウントランド群
2a 部品別ランド群
2b ランド列
2c 重複配置ランド列
3 異形部品ランド群
4 多ピンQFPランド群
5 狭隣接ランド群
6、7 チップ部品ランド群
8 バンプ付部品ランド群
9 QFP部品ランド群
21、31、41、51、61、71、81、91 ランド
22、22* 電子部品
23、23* リード
32、83 高さ基準マーク
42、82 認識マーク
Claims (2)
- 電子部品を搭載ヘッドによって保持して基板に搭載する電子部品実装装置において、当該装置の機能を評価するために用いられる評価用基板であって、
半田接合用の端子を備えたチップ型の電子部品および半田接合用のリードを備えたパッケージ型の電子部品を少なくとも含む複数種類の電子部品をそれぞれ対象として評価用実装動作を行うための形状・サイズが異なる複数のランド群が形成されており、
前記パッケージ型の電子部品を実装するためのランド群におけるランドの配置パターンは、平面視して矩形状の外形を有する電子部品を1対または複数対で相隣接させた実装パターンに対応する隣接配置パターンを含み、
前記隣接配置パターンは、対をなす前記電子部品の相対向する2辺から所定の配列ピッチでそれぞれ延出する複数のリードに対応して列状に設けられた2つのランド列が、一方の電子部品のリードに対応するランドが他方の電子部品のリードに対応するランドの配列ピッチの中間に位置する配置で、同一エリア内に重複して形成された重複配置ランド列を有することを特徴とする評価用基板。 - 前記重複配置ランド列が、複数方向において一の前記電子部品とそれぞれ相隣接する複数の他の電子部品についてそれぞれ設けられ、複数の重複配置ランド列のうち隣接する2つの重複配置ランド列は相互に直交することを特徴とする請求項1記載の評価用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007312096A JP4844547B2 (ja) | 2007-12-03 | 2007-12-03 | 評価用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2007312096A JP4844547B2 (ja) | 2007-12-03 | 2007-12-03 | 評価用基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2009135367A true JP2009135367A (ja) | 2009-06-18 |
| JP4844547B2 JP4844547B2 (ja) | 2011-12-28 |
Family
ID=40866958
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2007312096A Expired - Fee Related JP4844547B2 (ja) | 2007-12-03 | 2007-12-03 | 評価用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4844547B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023119A (ja) * | 2013-07-18 | 2015-02-02 | 株式会社リコー | 実装評価基板および実装位置精度評価方法 |
| CN114357924A (zh) * | 2021-12-23 | 2022-04-15 | 维信诺科技股份有限公司 | 一种元器件封装的创建方法及装置 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03115771U (ja) * | 1990-03-09 | 1991-11-29 | ||
| JPH09283873A (ja) * | 1996-04-09 | 1997-10-31 | Nec Shizuoka Ltd | 集積回路搭載用基板 |
| JPH09293757A (ja) * | 1996-04-25 | 1997-11-11 | Omron Corp | プリント基板及び電子部品装置 |
| JPH11274794A (ja) * | 1998-03-25 | 1999-10-08 | Yamaha Motor Co Ltd | 実装機の部品搭載状態検査方法及び部品搭載状態検査用ツール |
| JP2003168892A (ja) * | 2001-12-03 | 2003-06-13 | Ricoh Microelectronics Co Ltd | 実装精度確認方法、実装方法及び装置、実装精度確認用ジグ |
| JP2004022866A (ja) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | 電子部品実装装置における実装位置精度評価方法および位置精度評価用の治具ならびに専用基板 |
-
2007
- 2007-12-03 JP JP2007312096A patent/JP4844547B2/ja not_active Expired - Fee Related
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03115771U (ja) * | 1990-03-09 | 1991-11-29 | ||
| JPH09283873A (ja) * | 1996-04-09 | 1997-10-31 | Nec Shizuoka Ltd | 集積回路搭載用基板 |
| JPH09293757A (ja) * | 1996-04-25 | 1997-11-11 | Omron Corp | プリント基板及び電子部品装置 |
| JPH11274794A (ja) * | 1998-03-25 | 1999-10-08 | Yamaha Motor Co Ltd | 実装機の部品搭載状態検査方法及び部品搭載状態検査用ツール |
| JP2003168892A (ja) * | 2001-12-03 | 2003-06-13 | Ricoh Microelectronics Co Ltd | 実装精度確認方法、実装方法及び装置、実装精度確認用ジグ |
| JP2004022866A (ja) * | 2002-06-18 | 2004-01-22 | Matsushita Electric Ind Co Ltd | 電子部品実装装置における実装位置精度評価方法および位置精度評価用の治具ならびに専用基板 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015023119A (ja) * | 2013-07-18 | 2015-02-02 | 株式会社リコー | 実装評価基板および実装位置精度評価方法 |
| CN114357924A (zh) * | 2021-12-23 | 2022-04-15 | 维信诺科技股份有限公司 | 一种元器件封装的创建方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4844547B2 (ja) | 2011-12-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7960837B2 (en) | Semiconductor package | |
| JP2017152651A (ja) | 部品検査装置及び部品実装装置 | |
| JP4844547B2 (ja) | 評価用基板 | |
| JP2007012771A (ja) | モーター用回路基板と電子部品の実装位置の目視検査方法 | |
| JP4893607B2 (ja) | 評価用基板 | |
| JP2009135369A (ja) | 電子部品実装用の基板 | |
| JP2005317806A (ja) | 装着精度測定方法 | |
| KR100306639B1 (ko) | 플립칩본딩용부품,플립칩본딩확인용부품및플립칩본딩방법 | |
| JP7174555B2 (ja) | 基板検査装置、その位置合せ、及び基板検査方法 | |
| JP4070449B2 (ja) | 実装精度確認方法、実装方法及び実装精度確認用ジグ | |
| JP2007027510A (ja) | 実装基板及び電子部品の実装方法 | |
| JP2004039873A (ja) | プリント回路板の製造装置および製造方法 | |
| JP2006231527A (ja) | 位置決め機能を備えたクリーム半田印刷用メタルマスク及びその位置決め方法 | |
| JP6230270B2 (ja) | 実装方法および実装装置 | |
| JP2930061B2 (ja) | 電子部品の実装位置調整治具 | |
| JPH0587949U (ja) | 半導体チップ | |
| JP2023120928A (ja) | はんだ印刷位置測定方法、はんだ印刷位置測定装置およびプリント基板製品 | |
| TWI660437B (zh) | 將電子元件固定於載體上之方法 | |
| JP2009170586A (ja) | 電子部品認識方法及び装置 | |
| TWI771567B (zh) | 電路基板及其製造方法 | |
| JP2013098524A (ja) | Dip部品を含む回路基板の加工方法 | |
| JP2004186505A (ja) | フレキシブル基板及びフレキシブル基板の検査方法 | |
| JP2000077835A (ja) | プリント配線基板上のランド | |
| JP7591724B2 (ja) | 部品実装装置および部品実装基板の製造方法 | |
| JP2013131549A (ja) | 部品実装ずれ判定方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091210 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20100113 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110908 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110913 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110926 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141021 Year of fee payment: 3 |
|
| LAPS | Cancellation because of no payment of annual fees |