JP2014143409A

JP2014143409A - 半導体装置

Info

Publication number: JP2014143409A
Application number: JP2013265597A
Authority: JP
Inventors: Shunpei Yamazaki; 舜平山崎; Masahiro Takahashi; 正弘高橋; Takuya Hirohashi; 拓也廣橋; Masashi Tsubuki; 将志津吹; Masashi Ota; 将志太田
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-12-28
Filing date: 2013-12-24
Publication date: 2014-08-07
Also published as: TWI689101B; KR102211596B1; US9064966B2; JP7757497B2; KR102495290B1; JP2020150269A; JP2025000952A; JP7293422B2; KR20220031756A; JP7024009B2; TWI613818B; KR102370239B1; WO2014104267A1; JP2025188160A; KR102712705B1; TW201431089A; KR20250133999A; US20140183527A1; TWI696294B; JP2022063295A

Abstract

【課題】酸化物半導体を用いた信頼性の高い半導体装置を提供する。
【解決手段】、酸化物半導体層と、酸化物半導体層に接する絶縁層と、酸化物半導体層と重なるゲート電極層と、酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を挟んで絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含む半導体装置を提供する。
【選択図】図１

Description

本明細書で開示する発明は、物、方法、または、製造方法に関する。または、本発明は、プロセス、マシン、マニュファクチャ、または、組成物（コンポジション・オブ・マター）に関する。特に、本発明は、半導体装置、表示装置、発光装置、蓄電装置、それらの駆動方法、または、それらの製造方法に関する。例えば、本発明は、酸化物半導体を有する半導体装置、表示装置、または、発光装置に関する。

なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路、表示装置、発光装置及び電子機器は全て半導体装置である。

絶縁表面を有する基板上に形成された半導体膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは、集積回路（ＩＣ）や画像表示装置（単に表示装置とも表記する）のような電子デバイスに広く応用されている。トランジスタに適用可能は半導体膜としてシリコン系半導体材料が広く知られているが、その他の材料として半導体特性を示す金属酸化物（酸化物半導体）が注目されている。

例えば、酸化物半導体として、Ｉｎ、Ｚｎ、Ｇａ、Ｓｎなどを含む非晶質酸化物を用いてトランジスタを作製する技術が特許文献１で開示されている。

酸化物半導体を用いたトランジスタは、比較的容易にトランジスタ特性を得られるものの、酸化物半導体膜が非晶質化しやすく物性が不安定であるため、信頼性の確保が困難である。

一方、結晶性酸化物半導体膜を用いたトランジスタは、非晶質酸化物半導体膜を用いたトランジスタと比較して、優れた電気特性及び信頼性を有することが報告されている（非特許文献１参照）。

特開２００６−１６５５２９号公報

ＳｈｕｎｐｅｉＹａｍａｚａｋｉ，ＪｕｎＫｏｙａｍａ，ＹｏｓｈｉｔａｋａＹａｍａｍｏｔｏａｎｄＫｅｎｊｉＯｋａｍｏｔｏ， "Ｒｅｓｅａｒｃｈ，Ｄｅｖｅｌｏｐｍｅｎｔ，ａｎｄＡｐｐｌｉｃａｔｉｏｎｏｆＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ" ＳＩＤ２０１２ＤＩＧＥＳＴｐｐ１８３−１８６

本発明の一態様は、酸化物半導体を含み、信頼性の高い半導体装置を提供することを課題の一とする。

または、本発明の一態様は、オフ電流の低いトランジスタなどを提供することを課題の一とする。または、本発明の一態様は、ノーマリーオフ特性を有するトランジスタなどを提供することを課題の一とする。または、本発明の一態様は、しきい値電圧の変動や劣化の少ないトランジスタなどを提供することを課題の一とする。または、本発明の一態様は、消費電力の低い半導体装置などを提供することを課題とする。または、本発明の一態様は、目に優しい表示装置などを提供することを課題とする。または、本発明の一態様は、透明な半導体層を用いた半導体装置などを提供することを課題とする。または、本発明の一態様は、新規な半導体装置などを提供することを課題とする。

なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発明の一態様は、これらの課題の全てを解決する必要はないものとする。なお、これら以外の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。

開示する発明の一態様は、酸化物半導体層と、酸化物半導体層に接する絶縁層と、を含み、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を挟んで絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含む半導体装置である。より具体的には、例えば以下の構成を有する半導体装置である。

本発明の一態様は、酸化物半導体層と、酸化物半導体層に接する絶縁層と、酸化物半導体層と重なるゲート電極層と、酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を挟んで絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含む半導体装置である。

上記において、第１の領域と、第２の領域と、は組成の異なる酸化物半導体を有していてもよい。

また、本発明の一態様は、第１の絶縁層と、第１の絶縁層の上方の酸化物半導体層と、酸化物半導体層の上方の第２の絶縁層と、酸化物半導体層と重なるゲート電極層と、酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、第１の領域を挟んで第１の絶縁層と重なり、ｃ軸が酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、第２の領域と第２の絶縁層との間に位置し、１０ｎｍ以下のサイズの結晶を有する第３の領域と、を含む半導体装置である。

また、上記において、第１の領域と、第２の領域と、は組成の異なる酸化物半導体を有していてもよく、第２の領域と、第３の領域と、は組成の異なる酸化物半導体を有していてもよい。

上記の半導体装置において、第３の領域は、電子線のビーム径を１ｎｍφ以上１０ｎｍφ以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観察され、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制限視野電子線回折では、ハローパターンが観察されることがある。

また、上記の半導体装置において、第１の領域は、電子線のビーム径を１ｎｍφ以上１０ｎｍφ以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観察され、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制限視野電子線回折では、ハローパターンが観察されることがある。

また、上記の半導体装置において、第２の領域の膜密度は、第１の領域の膜密度よりも高いことが好ましい。

また、上記の半導体装置において、第２の領域にチャネルが形成されることが好ましい。

本発明の一態様によって、信頼性の高い半導体装置を提供することができる。

本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図。スパッタリング用ターゲットから剥離するスパッタリング粒子の様子を示した模式図。ＡＣ電源を用いたスパッタリング時の放電状態を説明する図。基板加熱時にスパッタリング粒子が被成膜面に到達する様子を示した模式図。室温成膜時にスパッタリング粒子が被成膜面に到達する様子を示した模式図。本発明の一態様に係る酸化物半導体の結晶構造を説明する図。スパッタリング用ターゲットの作製方法の一例を示すフロー図。本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図、及びそのバンド構造を示す図。実施の形態に係る、トランジスタの構成例を説明する図。実施の形態に係る、トランジスタの作製方法例を説明する図。実施の形態に係る、トランジスタの構成例を説明する図。本発明の一態様の半導体装置の回路図。本発明の一態様の半導体装置の回路図及び概念図。実施の形態に係る表示パネルの構成を説明する図。実施の形態に係る電子機器のブロック図を説明する図。実施の形態に係る電子機器の外観図を説明する図。ナノ結晶酸化物半導体層の断面ＴＥＭ像及び極微電子線回折パターンを示す図。ナノ結晶酸化物半導体層の平面ＴＥＭ像及び制限視野電子線回折パターンを示す図。電子線回折強度の分布の概念図。石英ガラス基板の極微電子線回折パターンを示す図。ナノ結晶酸化物半導体層の極微電子線回折パターンを示す図。ナノ結晶酸化物半導体層の断面ＴＥＭ像を示す図。ナノ結晶酸化物半導体層のＸ線回折分析結果を示す図。計算に用いた酸化物半導体層の結晶構造を示す図。水素添加による結晶状態への影響を示す計算結果。動径分布関数による計算結果。酸化物半導体層の極微電子線を用いた極微電子線回折パターンを示す図。酸化物半導体層のＣＰＭ測定結果を示す図。酸化物半導体層のＣＰＭ測定結果を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。但し、本発明は以下に示す説明に限定されず、その形態及び態様を様々に変更し得ることは、当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、本明細書で説明する各図において、各構成の大きさ、膜の厚さ、又は領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。

なお、本明細書等において、第１、第２等として付される序数詞は、便宜上用いるものであり、工程順又は積層順等を示すものではない。また、本明細書等において発明を特定するための事項として固有の名称を示すものではない。

また、本明細書等において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

また、本明細書等において、結晶が三方晶または菱面体晶である場合、六方晶系として表す。

（実施の形態１）
本実施の形態では、本発明の一態様の半導体装置に含まれる、酸化物半導体層について、図１を参照して説明する。

＜酸化物半導体層の積層構造＞
図１（Ａ）は、本発明の一態様の半導体装置に含まれる積層構造の一例を示す模式図である。本発明の一態様の半導体装置は、絶縁層１０２上に接して、酸化物半導体層１０４を有する。

酸化物半導体層１０４は、第１の領域１０４ａと、第１の領域１０４ａを挟んで絶縁層１０２と重なる第２の領域１０４ｂとを有する。

酸化物半導体層１０４において、第１の領域１０４ａと第２の領域１０４ｂとは、共に結晶性を有する領域であり、且つ、互いに異なる結晶性を有する。より具体的には、第２の領域１０４ｂは、第１の領域１０４ａよりも高い結晶性を有している。

結晶性の酸化物半導体としては、例えば、単結晶酸化物半導体、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶を含む酸化物半導体（以下、多結晶酸化物半導体）、微結晶（ナノ結晶ともよぶ）を含む酸化物半導体（以下、ナノ結晶酸化物半導体）が挙げられる。

本実施の形態の酸化物半導体層１０４において、第１の領域１０４ａは、例えば、１ｎｍ以上１０ｎｍ以下のサイズの結晶（ナノ結晶（ｎｃ：ｎａｎｏｃｒｙｓｔａｌ））を含むことが好ましい。

ナノ結晶酸化物半導体膜は、非晶質酸化物半導体膜と比較して、膜密度が高く緻密な膜である。よって、ナノ結晶を含む酸化物半導体層１０４の第１の領域１０４ａは、非晶質酸化物半導体膜と比較して欠陥準位密度が低減された領域である。

なお、本明細書において非晶質酸化物半導体膜とは、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

第２の領域１０４ｂは、ｃ軸が被形成面の法線ベクトルまたは酸化物半導体層１０４の表面の法線ベクトルに平行な方向に揃っている結晶部を有することが好ましい。このような酸化物半導体膜の一例としては、ＣＡＡＣ−ＯＳ膜がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。したがってＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満又は３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。また、ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、すなわち結晶粒界（グレインバウンダリー）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が起こりにくいといえる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において金属原子が層状に配列していることを確認することができる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面）または、上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面又は上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において金属原子が三角形状または六角形状に配列していることが確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察及び平面ＴＥＭ観察により、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面又は上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸及びｂ軸の配向は不規則であるが、ｃ軸配向性を有し、且つｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。したがって、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルに平行な方向に配向する。したがって、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面又は上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部がＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部にｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜は、ナノ結晶酸化物半導体膜よりもさらに膜密度が高く緻密な膜である。よって、ＣＡＡＣ−ＯＳを含む酸化物半導体層１０４の第２の領域１０４ｂは、ナノ結晶を含む第１の領域１０４ａと比較してさらに欠陥準位密度が低減された領域である。

本実施の形態で示す酸化物半導体層１０４は、欠陥準位密度の低減された酸化物半導体であるナノ結晶を含む第１の領域１０４ａと、ナノ結晶酸化物半導体よりもさらに欠陥準位密度の低減された酸化物半導体であるＣＡＡＣ−ＯＳを含む第２の領域１０４ｂと、を有する。

酸化物半導体層を用いた半導体装置において、信頼性の向上のためにはチャネルとして機能する酸化物半導体層およびその界面の欠陥準位を低減する必要がある。特に、酸化物半導体層を用いたトランジスタのしきい値電圧のマイナス方向への変動は、チャネルとして機能する酸化物半導体層及びその界面の酸素欠損に起因する欠陥準位が原因であると考えられる。

そこで、本実施の形態に示すように、欠陥準位の低減された領域を含む酸化物半導体層１０４をトランジスタに用いることで、当該トランジスタの、可視光や紫外光の照射による電気特性の変動を低減することが可能である。よって、当該トランジスタの信頼性を向上させることができる。

また、酸化物半導体層１０４をトランジスタに用いる場合、より欠陥準位の低減されたＣＡＡＣ−ＯＳを含む第２の領域１０４ｂをトランジスタの主な電流経路（チャネル）に適用することが好適である。また、第２の領域１０４ｂがトランジスタの主な電流経路として機能する場合には、絶縁層１０２と第２の領域１０４ｂとの界面に、第１の領域１０４ａを有することで、チャネルと絶縁層１０２との界面に欠陥準位が形成されることを抑制する効果も奏する。

また、酸化物半導体層１０４において、第２の領域１０４ｂが電流の主な経路として機能する場合であっても、第１の領域１０４ａにも一定量の電流が流れる場合がある。本実施の形態で示す酸化物半導体層１０４は、第１の領域１０４ａにおいても欠陥準位密度が低減されたナノ結晶酸化物半導体を含むため、第１の領域１０４ａが非晶質酸化物半導体である場合と比較して、信頼性を向上させることができる。

なお、本発明の一態様の半導体装置に含まれる積層構造は、図１（Ａ）の構成に限られない。例えば、図１（Ｂ）に示すように、酸化物半導体層１１４上に絶縁層１０６を有する構成としてもよい。

図１（Ｂ）において絶縁層１０６の下層に位置する酸化物半導体層１１４は、ＣＡＡＣ−ＯＳを含む第２の領域１１４ｂ上にナノ結晶を含む第１の領域１１４ａを有している。換言すると、図１（Ｂ）においても図１（Ａ）と同様に、第１の領域１１４ａと、第１の領域１１４ａを挟んで絶縁層１０６と重なる第２の領域１１４ｂとを有する。

または、図１（Ｃ）に示すように、絶縁層１０２上の酸化物半導体層１２４と、酸化物半導体層１２４上の絶縁層１０６と、を有する構成において、酸化物半導体層１２４が、ナノ結晶を含む第１の領域１２４ａと、第１の領域１２４ａを挟んで絶縁層１０２と重なり、ＣＡＡＣ−ＯＳを含む第２の領域１２４ｂと、第２の領域１２４ｂと絶縁層１０６との間に位置し、ナノ結晶を含む第３の領域１２４ｃと、を含む積層構造としてもよい。

図１（Ｂ）に示す酸化物半導体層１１４及び図１（Ｃ）に示す酸化物半導体層１２４は、図１（Ａ）と同様に、ナノ結晶を含む領域及びＣＡＡＣ−ＯＳを含む領域を有し、欠陥準位の低減された酸化物半導体層である。よって、このような酸化物半導体層をトランジスタに適用することで、電気特性の変動が低減された、信頼性の高いトランジスタとすることができる。

また、図１（Ａ）と同様に、図１（Ｂ）に示す積層構造においては、ＣＡＡＣ−ＯＳを含む第２の領域１１４ｂと絶縁層１０６との間にナノ結晶を含む第１の領域１１４ａが設けられている。また、図１（Ｃ）に示す積層構造においてはＣＡＡＣ−ＯＳを含む第２の領域１２４ｂと絶縁層１０２との間にナノ結晶を含む第１の領域１２４ａが設けられ、ＣＡＡＣ−ＯＳを含む第２の領域１２４ｂと絶縁層１０６との間にナノ結晶を含む第３の領域１２４ｃが設けられている。このような構成とすることで、酸化物半導体層１１４を含むトランジスタにおいて、第２の領域１１４ｂをチャネルとして機能させた場合に、酸化物半導体層１１４と接する絶縁層１０６と、チャネルとが直接接することを抑制することができる。また、酸化物半導体層１２４を含むトランジスタにおいて、第２の領域１２４ｂをチャネルとして機能させた場合に、酸化物半導体層１２４と接する絶縁層１０２または絶縁層１０６と、チャネルとが直接接することを抑制することができる。これにより、チャネルの界面に欠陥準位が形成されることを防ぐことができる。よって、トランジスタの信頼性を向上させることができる。

なお、図１に示す酸化物半導体層１０４、１１４、１２４は、単結晶領域を含んでいてもよい。又は、非晶質領域を含んでいてもよい。

例えば、図１（Ａ）において、酸化物半導体層１０４は、第２の領域１０４ｂ上に非晶質領域を含んでいてもよい。又は、図１（Ｂ）において、酸化物半導体層１１４は、第２の領域１１４ｂの下層に、非晶質領域を含んでいてもよい。

また、図１（Ａ）に示す酸化物半導体層１０４に含まれる第１の領域１０４ａと第２の領域１０４ｂとは、単層の膜において、結晶性の異なる領域を含ませてもよいし、結晶性の異なる膜を積層させた構成としてもよい。すなわち、本明細書等において、特別な記載のない限り、「領域」の用語は、「層」と読み替えることができる。例えば、酸化物半導体層１０４は、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ−ＯＳを含む第２の酸化物半導体層との積層構造としてもよい。

なお、酸化物半導体層１０４を、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ−ＯＳを含む第２の酸化物半導体層との積層構造とする場合、第１の酸化物半導体層と第２の酸化物半導体層を構成する金属元素は同一であってもよいし、異なる金属元素を含んでいてもよい。また、同一の金属元素を含む場合、その組成は同一であってもよいし、異なっていてもよい。酸化物半導体層１１４及び酸化物半導体層１２４についても同様である。

本実施の形態で示す酸化物半導体層は、電流の主な経路として機能するＣＡＡＣ−ＯＳを含む領域と絶縁層との界面に、ナノ結晶を含む領域を有する。よって、当該酸化物半導体層を含むトランジスタの信頼性を向上させることができる。

なお、本実施の形態で示す酸化物半導体層は、例えば、トランジスタの活性層として構成することができるが、本発明の実施の形態は、これに限定されない。本実施の形態で示す酸化物半導体層は、様々な素子の一部として構成することができる。例えば、本実施の形態で示す酸化物半導体層は、抵抗素子の一部として構成することが可能である。その抵抗素子を用いて、保護回路を構成することができる。または、例えば、本実施の形態で示す酸化物半導体層は、容量素子の電極の一部として構成することも可能である。その容量素子は、画素の中の保持容量として構成することも可能であるし、駆動回路の中の容量素子として構成することも可能である。本実施の形態で示す酸化物半導体層を、トランジスタ、容量素子、または、抵抗素子として構成する場合、これらの素子に含まれる酸化物半導体層を同時に形成してもよい。その場合、プロセス工程数を削減することが出来るため好ましい。なお、本実施の形態で示す酸化物半導体層を、容量素子、または、抵抗素子として構成する場合、抵抗値を下げるために、水素などを膜中に導入することも可能である。そのため、窒化珪素膜などの水素を含む膜を、本実施の形態で示す酸化物半導体層と接するようにして、本実施の形態で示す酸化物半導体層の抵抗値を下げることも可能である。

以上、本実施の形態に示す構成、方法などは、他の実施の形態に示す構成、方法などと適宜組み合わせて用いることができる。

（実施の形態２）
本実施の形態では、実施の形態１で示した酸化物半導体層に含まれる結晶部の成膜に関し、図２乃至図６を参照して説明する。但し、以下に説明する成膜モデルはあくまでも一考察であり、本発明の実施の形態は以下のモデルに限定されるものではないことを付記する。

＜結晶部の成膜モデル＞
図２（Ａ）は、酸化物半導体層の成膜において、スパッタリング用ターゲット１０００にイオン１００１が衝突し、スパッタリング粒子１００２が剥離する様子を示した模式図である。図２では、スパッタリング粒子１００２が六角柱状であって、六角形の面がａ−ｂ面と平行な面である場合、又はスパッタリング粒子が三角柱状であって、三角形の面がａ−ｂ面と平行な面である場合を例に図示している。その場合、六角形の面と垂直な方向がｃ軸方向である（図２（Ｂ）参照。）。なお、三角柱状の場合も同様である。スパッタリング粒子１００２は、用いる酸化物半導体の種類によっても異なるが、ａ−ｂ面と平行な面の直径（円相当径）が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度となる。なお、イオン１００１は、酸素の陽イオンを用いる。また、酸素の陽イオンに加えて、アルゴンの陽イオンを用いてもよい。なお、アルゴンの陽イオンに代えて、その他希ガスの陽イオンを用いてもよい。

イオン１００１として酸素の陽イオンを用いることで、成膜時のプラズマダメージを軽減することができる。従って、イオン１００１がスパッタリング用ターゲット１０００の表面に衝突した際に、スパッタリング用ターゲット１０００の結晶性が低下すること、または非晶質化することを抑制できる。

剥離されたスパッタリング粒子１００２は、正に帯電させることが好ましい。ただし、スパッタリング粒子１００２が、正に帯電するタイミングは特に問わない。具体的には、スパッタリング粒子１００２がプラズマに曝されることで正に帯電する場合がある。または、イオン１００１の衝突時に電荷を受け取ることで正に帯電する場合がある。または、酸素の陽イオンであるイオン１００１がスパッタリング粒子１００２の側面、上面または下面に結合することで正に帯電する場合がある。

スパッタリング粒子１００２は、多角形状の面における角部に正の電荷を有する。多角形状の面の角部に正の電荷を有することで、正の電荷同士が反発し合い、平板状の形状を維持することができる。

スパッタリング粒子１００２の多角形状の面における角部が、正の電荷を有するためには、直流（ＤＣ）電源を用いることが好ましい。なお、高周波（ＲＦ）電源、交流（ＡＣ）電源を用いることもできる。ただし、ＲＦ電源は、大面積の基板へ成膜可能なスパッタリング装置への適用が困難である。また、以下に示す観点からＡＣ電源よりもＤＣ電源が好ましいと考えられる。

ＡＣ電源を用いた場合、隣接するターゲットが互いにカソード電位とアノード電位を繰り返す。図３（Ａ）に示す期間Ａでは、図３（Ｂ１）に示すようにターゲット１がカソードとして機能し、ターゲット２がアノードとして機能する。また、図３（Ａ）に示す期間Ｂでは、図３（Ｂ２）に示すようにターゲット１がアノードとして機能し、ターゲット２がカソードとして機能する。期間Ａと期間Ｂとを合わせると、２０乃至５０μ秒であり、期間Ａと期間Ｂを一定周期で繰り返している。

スパッタリング粒子１００２は、正に帯電している場合、互いに反発し合うことにより、平板状の形状を維持することができる。ただし、ＡＣ電源を用いた場合、瞬間的に電界がかからない時間が生じるため、スパッタリング粒子１００２に帯電していた電荷が消失して、スパッタリング粒子の構造が崩れてしまうことがある（図３（Ｃ）参照。）。従って、ＡＣ電源を用いるよりも、ＤＣ電源を用いる方が好ましいことがわかる。

≪ＣＡＡＣ−ＯＳの成膜≫
以下に、スパッタリング粒子の被成膜面に堆積する様子を、図４を用いて説明する。なお、図４は、基板を加熱しながら成膜した場合を示す。

図４より、基板を加熱している場合、スパッタリング粒子１００２は被成膜面１００３において、他のスパッタリング粒子１００２が堆積していない領域に移動し、マイグレーションすることで既に堆積している粒子の横に結合することで堆積していく。このように、スパッタリング粒子１００２は、平板面が上を向くように敷き詰められる。堆積したスパッタリング粒子１００２は、被成膜面１００３に垂直な方向にｃ軸が揃っており、ＣＡＡＣ−ＯＳとなる。また、堆積して得られる酸化物膜は厚さが均一で、結晶の配向の揃った酸化物半導体層となる。

当該メカニズムによって得られるＣＡＡＣ−ＯＳは、非晶質表面、非晶質絶縁表面、非晶質酸化物膜表面などであっても、高い結晶性を有する。

≪ナノ結晶酸化物半導体の成膜≫
図５は、基板を加熱せずに成膜した場合に、スパッタリング粒子が被成膜面に堆積する様子を示す。

図５より、基板を加熱しない場合（例えば、基板温度が室温プラスマイナス５０℃、好ましくは室温プラスマイナス１０℃の場合）、スパッタリング粒子１００２は被成膜面１００３に不規則に降り注ぐ。従って、スパッタリング粒子１００２が既に他のスパッタリング粒子１００２が堆積している領域も含め、無秩序に堆積していく。即ち、堆積して得られる酸化物半導体層は厚さが均一でなく、結晶の配向もバラバラになる。このようにして得られた酸化物半導体層は、平板状のスパッタリング粒子１００２が有する結晶性がある程度維持されるため、結晶部を有する酸化物半導体層となる。

なお、上述したようにスパッタリング粒子１００２は、例えば、ａ−ｂ面と平行な面の直径が１ｎｍ以上３０ｎｍ以下、または１ｎｍ以上１０ｎｍ以下程度であり、成膜された酸化物半導体層に含まれる結晶部は、スパッタリング粒子１００２よりも小さくなることがある。例えば、１０ｎｍ以下、または５ｎｍ以下の結晶部を有するナノ結晶酸化物半導体層となることがある。

ナノ結晶酸化物半導体層は、巨視的には無秩序な原子配列を有する膜と同等である。このため、測定範囲の広い（例えば、スパッタリング粒子１００２よりも大きいビーム径を有する）Ｘ線回折（ＸＲＤ：Ｘ−ｒａｙｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を示すピークが検出されない場合がある。また、スパッタリング粒子１００２よりも大きいビーム径を有する電子線による回折パターンでは、ハローパターンが観測される場合がある。この場合、例えば、電子線のビーム径をスパッタリング粒子１００２より十分に小さい径としてナノ結晶酸化物半導体層を測定することで、得られる極微電子線回折パターンではスポット（輝点）を観測することができる。

なお、被成膜面１００３は絶縁表面を有すると好ましい。被成膜面１００３が絶縁表面を有することにより、被成膜面１００３に堆積したスパッタリング粒子１００２から正の電荷が消失しにくくなる。ただし、スパッタリング粒子１００２の堆積速度が正の電荷の消失よりも遅い場合は、被成膜面１００３が導電性を有していても構わない。また、被成膜面１００３は、非晶質表面、非晶質絶縁表面であると好ましい。

図６（Ａ）に、結晶のａ−ｂ面と平行に見たときのＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造を示す。また、スパッタリング時にイオンが衝突した後の結晶構造を図６（Ｂ）に示す。

例えば、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶は、図６（Ｂ）に示すガリウム原子又は／及び亜鉛原子ならびに酸素原子を有する層と、ガリウム原子又は／及び亜鉛原子ならびに酸素原子を有する層と、の間で劈開する。これは、当該層においてマイナスの電荷を有する酸素原子同士が近距離にあるためである。このように、劈開面はａ−ｂ面に平行な面となる。

即ち、Ｉｎ−Ｇａ−Ｚｎ酸化物の結晶粒を含むスパッタリング用ターゲットの表面にイオンが衝突すると、Ｉｎ−Ｇａ−Ｚｎ酸化物に含まれる結晶は、結晶のａ−ｂ面に平行な面に沿って劈開し、ａ−ｂ面に平行な上面および下面を有する平板状のスパッタリング粒子が剥離する。

また、図６に示したＩｎ−Ｇａ−Ｚｎ酸化物の結晶は、ａ−ｂ面に垂直な方向から見て、正三角形または正六角形に金属原子が配列するため、前述の平板状の結晶粒は内角が１２０°である正六角形の面を有する六角柱状となりやすい。

＜スパッタリングターゲットの作製方法＞

図７を用いて、上述したスパッタリング用ターゲットの作製方法を示す。

図７（Ａ）では、スパッタリング用ターゲットとなる複数の金属元素を含む酸化物粉末を作製する。まずは、工程Ｓ１０１にて酸化物粉末を秤量する。

ここでは、複数の金属元素を含む酸化物粉末として、Ｉｎ、ＭおよびＺｎを含む酸化物粉末（Ｉｎ−Ｍ−Ｚｎ酸化物粉末ともいう。）を作製する場合について説明する。具体的には、原料としてＩｎＯ_Ｘ酸化物粉末、ＭＯ_Ｙ酸化物粉末およびＺｎＯ_Ｚ酸化物粉末を用意する。なお、Ｘ、ＹおよびＺは任意の正数であり、例えばＸは１．５、Ｙは１．５、Ｚは１とすればよい。もちろん、上記の酸化物粉末は一例であり、所望の組成とするために適宜酸化物粉末を選択すればよい。なお、Ｍは、Ｇａ、Ｓｎ、Ｈｆ、Ａｌ、Ｌａ、Ｃｅ、Ｐｒ、Ｎｄ、Ｓｍ、Ｅｕ、Ｇｄ、Ｔｂ、Ｄｙ、Ｈｏ、Ｅｒ、Ｔｍ、ＹｂまたはＬｕである。本実施の形態では三種の酸化物粉末を用いた例を示すが、これに限定されない。例えば、本実施の形態を四種以上の酸化物粉末を用いた場合に適用しても構わないし、一種または二種の酸化物粉末を用いた場合に適用しても構わない。

次に、ＩｎＯ_Ｘ酸化物粉末、ＭＯ_Ｙ酸化物粉末およびＺｎＯ_Ｚ酸化物粉末を所定のｍｏｌ数比で混合する。

所定のｍｏｌ数比としては、例えば、ＩｎＯ_Ｘ酸化物粉末、ＭＯ_Ｙ酸化物粉末およびＺｎＯ_Ｚ酸化物粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３、１：１：２、３：１：４または３：１：２とする。このようなｍｏｌ数比とすることで、後に結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得やすくなる。

次に、工程Ｓ１０２にて、所定のｍｏｌ数比で混合したＩｎＯ_Ｘ酸化物粉末、ＭＯ_Ｙ酸化物粉末およびＺｎＯ_Ｚ酸化物粉末に対し第１の焼成を行うことでＩｎ−Ｍ−Ｚｎ酸化物を得る。

なお、第１の焼成は、不活性雰囲気、酸化性雰囲気または減圧雰囲気で行い、温度は４００℃以上１７００℃以下、好ましくは９００℃以上１５００℃以下とする。第１の焼成の時間は、例えば３分以上２４時間以下、好ましくは３０分以上１７時間以下、さらに好ましくは３０分以上５時間以下で行えばよい。第１の焼成を前述の条件で行うことで、主たる反応以外の余分な反応を抑制でき、Ｉｎ−Ｍ−Ｚｎ酸化物粉末中に含まれる不純物濃度を低減することができる。そのため、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。

また、第１の焼成は、温度又は／及び雰囲気を変えて、複数回行ってもよい。例えば、第１の雰囲気にて第１の温度でＩｎ−Ｍ−Ｚｎ酸化物粉末を保持した後、第２の雰囲気にて第２の温度で保持しても構わない。具体的には、第１の雰囲気を不活性雰囲気または減圧雰囲気として、第２の雰囲気を酸化性雰囲気とすると好ましい。これは、第１の雰囲気にてＩｎ−Ｍ−Ｚｎ酸化物粉末に含まれる不純物を低減する際にＩｎ−Ｍ−Ｚｎ酸化物中に酸素欠損が生じることがあるためである。そのため、第２の雰囲気にて得られるＩｎ−Ｍ−Ｚｎ酸化物中の酸素欠損を低減することが好ましい。Ｉｎ−Ｍ−Ｚｎ酸化物中の不純物濃度を低減し、かつ酸素欠損を低減することにより、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の結晶性を高めることができる。

次に、工程Ｓ１０３にて、Ｉｎ−Ｍ−Ｚｎ酸化物を粉砕することでＩｎ−Ｍ−Ｚｎ酸化物粉末を得る。

Ｉｎ−Ｍ−Ｚｎ酸化物は、ａ−ｂ面に平行な面の表面構造を多く含む。そのため、得られるＩｎ−Ｍ−Ｚｎ酸化物粉末は、ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むことになる。また、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶は六方晶または三方晶（菱面体晶）となることが多いため、前述の平板状の結晶粒は内角が１２０°である概略正六角形の面を有する六角柱状であることが多い。

次に、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末の粒径を工程Ｓ１０４にて確認する。ここでは、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下となっていることを確認する。なお、工程Ｓ１０４を省略し、粒径フィルターを用いて、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末のみを選り分けてもよい。Ｉｎ−Ｍ−Ｚｎ酸化物粉末を、粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下に選り分けることで、確実にＩｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径を３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下とすることができる。

工程Ｓ１０４にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の平均粒径が所定の値を超えた場合、工程Ｓ１０３に戻り、再びＩｎ−Ｍ−Ｚｎ酸化物粉末を粉砕する。

以上のようにして、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることができる。なお、平均粒径が３μｍ以下、好ましくは２．５μｍ以下、さらに好ましくは２μｍ以下であるＩｎ−Ｍ−Ｚｎ酸化物粉末を得ることで、後に作製するスパッタリング用ターゲットに含まれる結晶粒の粒径を小さくすることができる。

次に、図７（Ｂ）では、図７（Ａ）に示すフローチャートで得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を用いてスパッタリング用ターゲットを作製する。

工程Ｓ１１１にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形する。ここで、成形とは、型に均一な厚さで敷き詰めることをいう。具体的には、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、外部から振動を与えることで成形すればよい。または、型にＩｎ−Ｍ−Ｚｎ酸化物粉末を導入し、ローラーなどを用いて均一な厚さに成形すればよい。なお、工程Ｓ１１１では、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に水と、分散剤と、バインダとを混合したスラリーを成形してもよい。その場合、型にスラリーを流し込んだ後で、型の底面から吸引することで成形すればよい。その後、吸引後の成形体に対し、乾燥処理を行う。乾燥処理は自然乾燥により行うと成形体にひびが入りにくいため好ましい。その後、３００℃以上７００℃以下の温度で加熱処理することで、自然乾燥では取りきれなかった残留水分などを除去する。

ａ−ｂ面に平行な上面および下面を有する平板状の結晶粒を多く含むＩｎ−Ｍ−Ｚｎ酸化物粉末を型に敷き詰めて成形することで、結晶粒のａ−ｂ面と平行な面が上を向いて並べられる。従って、得られたＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰めて成形することで、ａ−ｂ面に平行な面の表面構造の割合を増加させることができる。なお、型は、金属製または酸化物製とすればよく、矩形または丸形の上面形状を有する。

次に、工程Ｓ１１２にて、Ｉｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の焼成を行う。その後、工程Ｓ１１３にて、第２の焼成が行われたＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第１の加圧処理を行い、板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。第２の焼成は第１の焼成と同様の条件および方法で行えばよい。第２の焼成を行うことで、Ｉｎ−Ｍ−Ｚｎ酸化物の結晶性を高めることができる。

なお、第１の加圧処理は、Ｉｎ−Ｍ−Ｚｎ酸化物粉末を押し固めることができればよく、例えば、型と同種で設けられたおもりなどを用いて行えばよい。または、圧縮空気などを用いて高圧で押し固めてもよい。そのほか、公知の様々な技術を用いて第１の加圧処理を行うことができる。なお、第１の加圧処理は、第２の焼成と同時に行っても構わない。

第１の加圧処理の後に平坦化処理を行ってもよい。平坦化処理は、化学機械研磨（ＣＭＰ：ＣｈｅｍｉｃａｌＭｅｃｈａｎｉｃａｌＰｏｌｉｓｈｉｎｇ）処理などを用いればよい。

こうして得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物は、結晶性の高い多結晶酸化物となる。

次に、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄い場合は、工程Ｓ１１１に戻り、板状Ｉｎ−Ｍ−Ｚｎ酸化物上にＩｎ−Ｍ−Ｚｎ酸化物粉末を敷き詰め、成形する。板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さである場合は、当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、スパッタリング用ターゲットとする。以下は、板状Ｉｎ−Ｍ−Ｚｎ酸化物が所望の厚さより薄かった場合について説明する。

次に、工程Ｓ１１２にて、板状Ｉｎ−Ｍ−Ｚｎ酸化物、および板状Ｉｎ−Ｍ−Ｚｎ酸化物上のＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第３の焼成を行う。その後、工程Ｓ１１３にて、第３の焼成が行われた板状Ｉｎ−Ｍ−Ｚｎ酸化物、および板状Ｉｎ−Ｍ−Ｚｎ酸化物上のＩｎ−Ｍ−Ｚｎ酸化物粉末に対し第２の加圧処理を行い、Ｉｎ−Ｍ−Ｚｎ酸化物粉末の分だけ厚さの増した板状Ｉｎ−Ｍ−Ｚｎ酸化物を得る。厚さの増した板状Ｉｎ−Ｍ−Ｚｎ酸化物は、板状Ｉｎ−Ｍ−Ｚｎ酸化物を種結晶として結晶成長させて得られるため、結晶性の高い多結晶酸化物となる。

なお、第３の焼成は第２の焼成と同様の条件および方法で行えばよい。また、第２の加圧処理は第１の加圧処理と同様の条件および方法で行えばよい。第２の加圧処理は、第３の焼成と同時に行っても構わない。

再び、工程Ｓ１１４にて、得られた板状Ｉｎ−Ｍ−Ｚｎ酸化物の厚さを確認する。

以上の工程によって、結晶の配向性を高めつつ徐々に板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くすることができる。

この板状Ｉｎ−Ｍ−Ｚｎ酸化物を厚くする工程をｎ回（ｎは自然数）繰り返すことで、所望の厚さ（ｔ）、例えば２ｍｍ以上２０ｍｍ以下、好ましくは３ｍｍ以上２０ｍｍ以下の板状Ｉｎ−Ｍ−Ｚｎ酸化物を得ることができる。当該板状Ｉｎ−Ｍ−Ｚｎ酸化物を以て、スパッタリング用ターゲットとする。

その後、平坦化処理を行ってもよい。

なお、得られたスパッタリング用ターゲットに対し、第４の焼成を行っても構わない。第４の焼成は第１の焼成と同様の条件および方法で行えばよい。第４の焼成を行うことで、さらに結晶性の高い多結晶酸化物を含むスパッタリング用ターゲットを得ることができる。

以上のようにして、ａ−ｂ面に平行な劈開面を有し、複数の結晶粒を有する多結晶酸化物を含み、複数の結晶粒の平均粒径が小さいスパッタリング用ターゲットを作製することができる。

なお、このようにして作製したスパッタリング用ターゲットは高密度にすることができる。スパッタリング用ターゲットの密度が高いことで、成膜される膜密度も高くできる。具体的には、スパッタリング用ターゲットの相対密度が９０％以上、９５％以上、または９９％以上とできる。

（実施の形態３）
本実施の形態では、本発明の一態様の半導体装置に含有される積層構造の他の例について、図８を用いて説明する。具体的には、本実施の形態では、実施の形態１に示す酸化物半導体層において、ナノ結晶を含む第１の酸化物半導体層と、ＣＡＡＣ−ＯＳを含む第２の酸化物半導体層と、ナノ結晶を含む第３の酸化物半導体層と、を積層させた場合を例に示す。

図８（Ａ）は、絶縁層間に位置する酸化物半導体層の断面図である。また、図８（Ｂ）は、図８（Ａ）Ｘ１−Ｙ１におけるバンド構造を示す図である。

本実施の形態の積層構造は、絶縁層４０２と、絶縁層４１０間に、酸化物半導体層４０４を有し、酸化物半導体層４０４は、第１の酸化物半導体層４０４ａ、第２の酸化物半導体層４０４ｂ及び第３の酸化物半導体層４０４ｃを含む。

酸化物半導体層４０４に含まれる第２の酸化物半導体層４０４ｂとして、ＣＡＡＣ−ＯＳを含む酸化物半導体層を用いる。また、第２の酸化物半導体層４０４ｂとして、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃよりも電子親和力の大きい酸化物半導体層を用いる。例えば、第２の酸化物半導体層４０４ｂとして、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃよりも０．０７ｅＶ以上１．３ｅＶ以下、好ましくは０．１ｅＶ以上０．７ｅＶ以下、さらに好ましくは０．１５ｅＶ以上０．４ｅＶ以下、電子親和力の大きい酸化物半導体層を用いる。

なお、電子親和力は、真空準位と伝導帯下端のエネルギーとの差である。図８（Ｂ）において、第１の酸化物半導体層４０４ａの伝導帯下端のエネルギーをＥｃ１、第２の酸化物半導体層４０４ｂの伝導帯下端のエネルギーをＥｃ２、第３の酸化物半導体層４０４ｃの伝導帯下端のエネルギーをＥｃ３と表記する。また、第１の酸化物半導体層４０４ａの価電子帯上端のエネルギーをＥｖ１、第２の酸化物半導体層４０４ｂの価電子帯上端のエネルギーをＥｖ２、第３の酸化物半導体層４０４ｃの価電子帯上端のエネルギーをＥｖ３と表記する。

また、酸化物半導体層４０４に含まれる第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃのうち、少なくとも一方は、ナノ結晶を含む酸化物半導体層を用いる。本実施の形態では、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃの双方に、ナノ結晶を含む酸化物半導体層を用いるものとする。

また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃには、第２の酸化物半導体層４０４ｂのエネルギーギャップＥｇ２よりもエネルギーギャップの大きい酸化物半導体層を用いる。例えば、第１の酸化物半導体層４０４ａのエネルギーギャップＥｇ１及び第３の酸化物半導体層４０４ｃのエネルギーギャップＥｇ３は、２．７ｅＶ以上４．９ｅＶ以下、好ましくは３ｅＶ以上４．７ｅＶ以下、さらに好ましくは３．２ｅＶ以上４．４ｅＶ以下とする。なお、第２の酸化物半導体層４０４ｂのエネルギーギャップＥｇ２は、Ｅｇ１及びＥｇ３よりも小さく、例えば、２．５ｅＶ以上４．２ｅＶ以下、好ましくは２．８ｅＶ以上３．８ｅＶ以下、さらに好ましくは３ｅＶ以上３．５ｅＶ以下とする。

このような構造において、ゲート電極層に電界を印加すると、酸化物半導体層４０４のうち、伝導帯下端のエネルギーが最も小さい第２の酸化物半導体層４０４ｂが電流の主な経路となる。すなわち、第２の酸化物半導体層４０４ｂと絶縁層４０２との間に第１の酸化物半導体層４０４ａが形成され、第２の酸化物半導体層４０４ｂと絶縁層４１０との間に第３の酸化物半導体層４０４ｃが形成されていることよって、トランジスタのチャネルをゲート絶縁層と接しない構造とすることができる。

第２の酸化物半導体層４０４ｂは、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層である。よって、当該第２の酸化物半導体層４０４ｂにチャネルが形成されることで、欠陥準位に起因したトランジスタの電気特性の変動を抑制することができるため、信頼性の高いトランジスタとすることができる。

また、第２の酸化物半導体層４０４ｂは、キャリア密度の低い酸化物半導体層を用いる。例えば、第２の酸化物半導体層４０４ｂは、キャリア密度が１×１０^１７個／ｃｍ^３以下、好ましくは１×１０^１５個／ｃｍ^３以下、さらに好ましくは１×１０^１３個／ｃｍ^３以下、より好ましくは１×１０^１１個／ｃｍ^３以下の酸化物半導体層を用いる。

第２の酸化物半導体層４０４ｂは、少なくともインジウムを含む酸化物半導体層である。第２の酸化物半導体層４０４ｂが少なくともインジウムを含むと、キャリア移動度（電子移動度）が高くなるため好ましい。また、インジウムに加えて、元素Ｍ（アルミニウム、ガリウム、イットリウム、ジルコニウムまたはスズ）を含むと好ましい。

第１の酸化物半導体層４０４ａは、第２の酸化物半導体層４０４ｂを構成する元素一種以上、または二種以上から構成される酸化物半導体層である。第２の酸化物半導体層４０４ｂを構成する元素一種以上、または二種以上から第１の酸化物半導体層４０４ａが構成されるため、第２の酸化物半導体層４０４ｂと第１の酸化物半導体層４０４ａとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

第１の酸化物半導体層４０４ａは、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、第１の酸化物半導体層４０４ａとして、インジウムよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用いる。前述の元素は酸化物半導体層のエネルギーギャップを大きくする機能を有する場合がある。また、前述の元素が酸化物半導体層に高い原子数比で含まれることにより、酸化物半導体層の電子親和力を小さくする機能を有する場合がある。また、前述の元素はインジウムよりも酸素と強く結合するため、酸素欠損が酸化物半導体層に生じることを抑制する機能を有する。また、前述の元素が、酸化物半導体層の不純物を遮蔽する機能、または不純物の拡散係数を小さくする機能を有する場合がある。第１の酸化物半導体層４０４ａは、前述の元素を第２の酸化物半導体層４０４ｂよりも高い原子数比で含む酸化物半導体層である。

第３の酸化物半導体層４０４ｃは、第２の酸化物半導体層４０４ｂを構成する元素一種以上、または二種以上から構成される酸化物半導体層である。第２の酸化物半導体層４０４ｂを構成する元素一種以上、または二種以上から第３の酸化物半導体層４０４ｃが構成されるため、第２の酸化物半導体層４０４ｂと第３の酸化物半導体層４０４ｃとの界面において、界面散乱が起こりにくい。従って、該界面においてはキャリアの動きが阻害されないため、トランジスタの電界効果移動度が高くなる。

第３の酸化物半導体層４０４ｃは、例えば、アルミニウム、チタン、シリコン、ガリウム、ゲルマニウム、イットリウム、ジルコニウム、スズ、ランタン、セリウムまたはハフニウムをインジウムよりも高い原子数比で含む酸化物半導体層とすればよい。具体的には、第３の酸化物半導体層４０４ｃとして、インジウムよりも前述の元素を１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体層を用いる。なお、第３の酸化物半導体層４０４ｃは、前述の元素を第２の酸化物半導体層４０４ｂよりも高い原子数比で含む酸化物半導体層である。

なお、第１の酸化物半導体層４０４ａと第３の酸化物半導体層４０４ｃとは、異なる物性を有する酸化物半導体層を用いてもよいし、同じ物性を有する酸化物半導体層を用いてもよい。

なお、第１の酸化物半導体層４０４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は、好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。また、第２の酸化物半導体層４０４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は好ましくはＩｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また、第３の酸化物半導体層４０４ｃがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は好ましくはＩｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

なお、第１の酸化物半導体層４０４ａの厚さは、５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とする。また、第２の酸化物半導体層４０４ｂの厚さは、５ｎｍ以上２００ｎｍ以下、好ましくは５ｎｍ以上１００ｎｍ以下、さらに好ましくは５ｎｍ以上５０ｎｍ以下とする。また、第３の酸化物半導体層４０４ｃの厚さは、５ｎｍ以上１００ｎｍ以下、好ましくは５ｎｍ以上５０ｎｍ以下とする。

また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃは、第２の酸化物半導体層４０４ｂを構成する金属元素を一種以上含む酸化物半導体層であるから、酸化物半導体層４０４は主成分を共通して積層された酸化物積層ともいえる。主成分を共通として積層された酸化物積層は、各層を単に積層するのではなく連続接合（ここでは、特に伝導帯下端のエネルギーが各層の間で連続的に変化するＵ字型の井戸構造）が形成されるように作製する。なぜなら、各層の界面にトラップ中心や再結合中心のような欠陥準位を形成するような不純物が混在していると、エネルギーバンドの連続性が失われ、界面でキャリアがトラップあるいは再結合により消滅してしまうためである。

連続接合を形成するためには、ロードロック室を備えたマルチチャンバー方式の成膜装置（スパッタリング装置）を用いて各層を大気に触れさせることなく連続して積層することが必要となる。スパッタリング装置における各チャンバーは、酸化物半導体にとって不純物となる水等を可能な限り除去すべくクライオポンプのような吸着式の真空排気ポンプを用いて高真空排気（５×１０^−７Ｐａ乃至１×１０^−４Ｐａ程度まで）することが好ましい。または、ターボ分子ポンプとコールドトラップを組み合わせて排気系からチャンバー内に気体が逆流しないようにしておくことが好ましい。

また、酸化物半導体層において欠陥準位の要因となる水素及び酸素欠損を低減させ、酸化物半導体層を高純度真性化させる得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。

第２の酸化物半導体層４０４ｂの上層又は下層に設けられる第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃはバリア層として機能し、酸化物半導体層４０４に接する絶縁層と、酸化物半導体層４０４との界面に形成される欠陥準位の影響が、トランジスタのキャリアの主な経路（キャリアパス）となる第２の酸化物半導体層４０４ｂへと及ぶことを抑制することができる。

例えば、酸化物半導体層に含まれる酸素欠損は、酸化物半導体のエネルギーギャップ内の深いエネルギー位置に存在する局在準位として顕在化する。このような局在準位にキャリアがトラップされることで、トランジスタの信頼性が低下するため、酸化物半導体層に含まれる酸素欠損を低減することが必要となる。酸化物半導体層４０４においては、第２の酸化物半導体層４０４ｂと比較して酸素欠損の生じにくい組成を有する酸化物半導体層を第２の酸化物半導体層４０４ｂの上下に接して設けることで、第２の酸化物半導体層４０４ｂにおける酸素欠損を低減することができる。

また、第２の酸化物半導体層４０４ｂが、構成元素の異なる絶縁層（例えば、酸化シリコン膜を含む下地絶縁層）と接する場合、２層の界面に界面準位が形成され、該界面準位はチャネルを形成することがある。このような場合、しきい値電圧の異なる第２のトランジスタが出現し、トランジスタの見かけ上のしきい値電圧が変動することがある。しかしながら、酸化物半導体層４０４においては第２の酸化物半導体層４０４ｂを構成する金属元素を一種以上含んで第１の酸化物半導体層４０４ａが構成されるため、第１の酸化物半導体層４０４ａと第２の酸化物半導体層４０４ｂの界面に界面準位を形成しにくくなる。よって第１の酸化物半導体層４０４ａを設けることにより、トランジスタのしきい値電圧などの電気特性のばらつきを低減することができる。

また、ゲート絶縁層（ここでは、絶縁層４１０と仮定する）と第２の酸化物半導体層４０４ｂとの界面にチャネルが形成される場合、該界面で界面散乱が起こり、トランジスタの電界効果移動度が低くなる。しかしながら、酸化物半導体層４０４においては、第２の酸化物半導体層４０４ｂを構成する金属元素を一種以上含んで第３の酸化物半導体層４０４ｃが構成されるため、第２の酸化物半導体層４０４ｂと第３の酸化物半導体層４０４ｃとの界面ではキャリアの散乱が起こりにくく、トランジスタの電界効果移動度を高くすることができる。

また、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃは、酸化物半導体層４０４に接する絶縁層の構成元素が、第２の酸化物半導体層４０４ｂへ混入して、不純物による準位が形成されることを抑制するためのバリア層としても機能する。

例えば、酸化物半導体層４０４に接する絶縁層４０２、４１０として、シリコンを含む絶縁層を用いる場合、該絶縁層中のシリコン、又は絶縁層中に混入されうる炭素が、第１の酸化物半導体層４０４ａ又は第３の酸化物半導体層４０４ｃの中へ界面から数ｎｍ程度まで混入することがある。シリコン、炭素等の不純物が酸化物半導体層中に入ると不純物準位を形成し、不純物準位がドナーとなり電子を生成することでｎ型化することがある。

しかしながら、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃの膜厚が、数ｎｍよりも厚ければ、混入したシリコン、炭素等の不純物が第２の酸化物半導体層４０４ｂにまで到達しないため、不純物準位の影響は低減される。

ここで、酸化物半導体層に含まれるシリコンの濃度は３×１０^１８／ｃｍ^３以下、好ましくは３×１０^１７／ｃｍ^３以下とする。また、酸化物半導体層に含まれる炭素の濃度は３×１０^１８／ｃｍ^３以下、好ましくは３×１０^１７／ｃｍ^３以下とする。特に第２の酸化物半導体層４０４ｂに第１４族元素であるシリコン又は炭素が多く混入しないように、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃで、キャリアパスとなる第２の酸化物半導体層４０４ｂを挟む、または囲む構成とすることが好ましい。すなわち、第２の酸化物半導体層４０４ｂに含まれるシリコン及び炭素の濃度は、第１の酸化物半導体層４０４ａ及び第３の酸化物半導体層４０４ｃに含まれるシリコン及び炭素の濃度よりも低いことが好ましい。

なお、酸化物半導体層中の不純物濃度は二次イオン分析法（ＳＩＭＳ：ＳｅｃｏｎｄａｒｙＩｏｎＭａｓｓＳｐｅｃｔｒｏｍｅｔｒｙ）で測定することができる。

また、水素や水分が不純物として酸化物半導体層に含まれてしまうとドナーを作りｎ型化するため、酸化物半導体層４０４の上方に水素や水分が外部から侵入することを防止する保護絶縁層（窒化シリコン層など）を設けることは、井戸型構造を実現する上で有用である。

（実施の形態４）
本実施の形態では、実施の形態１または実施の形態３で示した酸化物半導体層を含むトランジスタの構成例について、図面を参照して説明する。

＜トランジスタの構成例＞
図９（Ａ）に、トランジスタ３００の断面概略図を示す。本構成例で例示するトランジスタ３００はボトムゲート型のトランジスタである。

トランジスタ３００は、基板３０１上に設けられるゲート電極層３０２と、基板３０１及びゲート電極層３０２上に設けられる絶縁層３０３と、絶縁層３０３上にゲート電極層３０２と重なるように設けられる酸化物半導体層３１４と、酸化物半導体層３１４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂとを有する。また、絶縁層３０３、酸化物半導体層３１４、ソース電極層３０５ａ及びドレイン電極層３０５ｂを覆う絶縁層３０６と、絶縁層３０６上に絶縁層３０７が設けられている。

トランジスタ３００の備える酸化物半導体層３１４は、酸化物半導体層３１４ａと酸化物半導体層３１４ｂとが積層されて構成される。なお、酸化物半導体層３１４ａと酸化物半導体層３１４ｂの境界は不明瞭である場合があるため、図９（Ａ）等の図中には、これらの境界を破線で示している。

酸化物半導体層３１４ａ及び酸化物半導体層３１４ｂは、共に結晶性を有する酸化物半導体層であり、互いに結晶性が異なる。本実施の形態では、酸化物半導体層３１４ａは、酸化物半導体層３１４ｂと比較して膜密度が高く、欠陥準位密度の低減された酸化物半導体層を用いる。好ましくは、酸化物半導体層３１４ａは、ＣＡＡＣ−ＯＳ膜であり、酸化物半導体層３１４ｂは、ナノ結晶酸化物半導体層である。すなわち、本実施の形態のトランジスタ３００において酸化物半導体層３１４は、実施の形態１で図１（Ｂ）を用いて示した酸化物半導体層１１４に相当する。またトランジスタ３００において絶縁層３０６は、実施の形態１で図１（Ｂ）を用いて示した絶縁層１０６に相当する。

酸化物半導体層３１４ａは、代表的にはＩｎ−Ｇａ酸化物、Ｉｎ−Ｚｎ酸化物、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、Ｎｄ、またはＨｆ）を用いる。また、酸化物半導体層３１４ａがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は、好ましくは、Ｉｎが２５ａｔｏｍｉｃ％以上、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくは、Ｉｎが３４ａｔｏｍｉｃ％以上、Ｍが６６ａｔｏｍｉｃ％未満とする。また例えば、酸化物半導体層３１４ａは、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である材料を用いる。

また、本実施の形態において酸化物半導体層３１４ｂは、酸化物半導体層３１４ａを構成する金属元素を一種以上含む酸化物半導体層を適用する。例えば、Ｉｎ−Ｍ−Ｚｎ酸化物（Ａｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、ＣｅまたはＨｆ等の金属）で表記され、酸化物半導体層３１４ａよりもＭの原子数比が高い酸化物半導体層とする。具体的には、酸化物半導体層３１４ａよりも元素Ｍを１．５倍以上、好ましくは２倍以上、さらに好ましくは３倍以上高い原子数比で含む酸化物半導体を用いることが好ましい。元素Ｍはインジウムよりも酸素と強く結合するため、酸素欠損が生じることを抑制する機能を有する。よって、酸化物半導体層３１４ｂは酸化物半導体層３１４ａよりも酸素欠損が生じにくい酸化物半導体層とすることができる。

また、酸化物半導体層３１４ｂとして、Ｉｎ−Ｍ−Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＮｄまたはＨｆ）であり、且つ酸化物半導体層３１４ａよりも伝導帯の下端のエネルギーが真空準位に近い酸化物半導体を適用することが好ましい。例えば、酸化物半導体層３１４ｂの伝導帯の下端のエネルギーと、酸化物半導体層３１４ａの伝導帯の下端のエネルギーとの差が、０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上、または０．１５ｅＶ以上、且つ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下、または０．４ｅＶ以下とすることが好ましい。

例えば、酸化物半導体層３１４ｂがＩｎ−Ｍ−Ｚｎ酸化物であるとき、Ｚｎと酸素を除いたＩｎとＭの原子数比率は、好ましくは、Ｉｎが５０ａｔｏｍｉｃ％未満、Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくは、Ｉｎが２５ａｔｏｍｉｃ％未満、Ｍが７５ａｔｏｍｉｃ％以上とする。

例えば、酸化物半導体層３１４ａとしてＩｎ：Ｇａ：Ｚｎ＝１：１：１または３：１：２の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。また、酸化物半導体層３１４ｂとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：６：４、または１：９：６の原子数比のＩｎ−Ｇａ−Ｚｎ酸化物を用いることができる。なお、酸化物半導体層３１４ａ、及び酸化物半導体層３１４ｂの原子数比はそれぞれ、誤差として上記の原子数比のプラスマイナス２０％の変動を含む。

なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、酸化物半導体層３１４ａ、酸化物半導体層３１４ｂのキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。

なお、上記では酸化物半導体層３１４として、２層の酸化物半導体層が積層された構成を例示したが、３つ以上の酸化物半導体層を積層する構成としてもよい。

《基板３０１》
基板３０１の材質などに大きな制限はないが、少なくとも、後の熱処理に耐えうる程度の耐熱性を有する材料を用いる。例えば、ガラス基板、セラミック基板、石英基板、サファイヤ基板、ＹＳＺ（イットリア安定化ジルコニア）基板等を、基板３０１として用いてもよい。また、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウムなどの化合物半導体基板、ＳＯＩ基板等を適用することも可能である。また、これらの基板上に半導体素子が設けられたものを、基板３０１として用いてもよい。

また、基板３０１として、プラスチックなどの可撓性基板を用い、該可撓性基板上に直接、トランジスタ３００を形成してもよい。または、基板３０１とトランジスタ３００の間に剥離層を設けてもよい。剥離層は、その上層にトランジスタの一部あるいは全部を形成した後、基板３０１より分離し、他の基板に転載するのに用いることができる。その結果、トランジスタ３００は耐熱性の劣る基板や可撓性の基板にも転載できる。

《ゲート電極層３０２》
ゲート電極層３０２は、アルミニウム、クロム、銅、タンタル、チタン、モリブデン、タングステンから選ばれた金属、または上述した金属を成分とする合金か、上述した金属を組み合わせた合金等を用いて形成することができる。また、マンガン、ジルコニウムのいずれか一または複数から選択された金属を用いてもよい。また、ゲート電極層３０２は、単層構造でも、二層以上の積層構造としてもよい。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、窒化チタン膜上にチタン膜を積層する二層構造、窒化チタン膜上にタングステン膜を積層する二層構造、窒化タンタル膜または窒化タングステン膜上にタングステン膜を積層する二層構造、チタン膜と、そのチタン膜上にアルミニウム膜を積層し、さらにその上にチタン膜を形成する三層構造等がある。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカンジウムから選ばれた一または複数の金属を組み合わせた合金膜、もしくはこれらの窒化膜を用いてもよい。

また、ゲート電極層３０２は、インジウム錫酸化物、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、インジウム亜鉛酸化物、酸化シリコンを添加したインジウム錫酸化物等の透光性を有する導電性材料を適用することもできる。また、上記透光性を有する導電性材料と、上記金属の積層構造とすることもできる。

また、ゲート電極層３０２と絶縁層３０３との間に、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜、Ｉｎ−Ｓｎ系酸窒化物半導体膜、Ｉｎ−Ｇａ系酸窒化物半導体膜、Ｉｎ−Ｚｎ系酸窒化物半導体膜、Ｓｎ系酸窒化物半導体膜、Ｉｎ系酸窒化物半導体膜、金属窒化膜（ＩｎＮ、ＺｎＮ等）等を設けてもよい。これらの膜は５ｅＶ以上、好ましくは５．５ｅＶ以上の仕事関数を有し、酸化物半導体の電子親和力よりも大きい値であるため、酸化物半導体を用いたトランジスタのしきい値電圧をプラスにシフトすることができ、所謂ノーマリーオフ特性のスイッチング素子を実現できる。例えば、Ｉｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる場合、少なくとも酸化物半導体層３１４より高い窒素濃度、具体的には７原子％以上のＩｎ−Ｇａ−Ｚｎ系酸窒化物半導体膜を用いる。

《絶縁層３０３》
絶縁層３０３は、ゲート絶縁膜として機能する。酸化物半導体層３１４の下面と接する絶縁層３０３は、非晶質膜であることが好ましい。

絶縁層３０３は、例えば酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウム、酸化ハフニウム、酸化ガリウムまたはＧａ−Ｚｎ系金属酸化物などを用いればよく、積層または単層で設ける。

また、絶縁層３０３として、ハフニウムシリケート（ＨｆＳｉＯ_ｘ）、窒素が添加されたハフニウムシリケート（ＨｆＳｉ_ｘＯ_ｙＮ_ｚ）、窒素が添加されたハフニウムアルミネート（ＨｆＡｌ_ｘＯ_ｙＮ_ｚ）、酸化ハフニウム、酸化イットリウムなどのｈｉｇｈ−ｋ材料を用いることでトランジスタのゲートリークを低減できる。

《ソース電極層３０５ａ及びドレイン電極層３０５ｂ》
ソース電極層３０５ａ及びドレイン電極層３０５ｂは、導電材料として、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンからなる単体金属、またはこれを主成分とする合金を単層構造または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上にチタン膜を積層する二層構造、タングステン膜上にチタン膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料を用いてもよい。

また、ソース電極層３０５ａ及びドレイン電極層３０５ｂの、少なくとも酸化物半導体層３１４と接する部分に、酸化物半導体層３１４の一部から酸素を奪い、酸素欠損を生じさせることが可能な材料を用いることが好ましい。酸化物半導体層３１４中の酸素欠損が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ^＋層）となる。したがって、当該領域はソース領域及びドレイン領域として作用させることができる。酸化物半導体層３１４から酸素を奪い、酸素欠損を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることができる。

また、酸化物半導体層３１４を構成する材料や厚さによっては、酸化物半導体層３１４のソース電極層３０５ａ及びドレイン電極層３０５ｂと重畳する領域全体がソース領域及びドレイン領域となることもありうる。

酸化物半導体層３１４にソース領域及びドレイン領域が形成されることにより、ソース電極層３０５ａ及びドレイン電極層３０５ｂと酸化物半導体層３１４の接触抵抗を低減することができる。よって、電界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすることができる。

《絶縁層３０６、３０７》
絶縁層３０６は、化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜を用いることが好ましい。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、加熱により一部の酸素が脱離する。化学量論的組成を満たす酸素よりも多くの酸素を含む酸化物絶縁膜は、昇温脱離ガス分光法（ＴＤＳ：ＴｈｅｒｍａｌＤｅｓｏｒｐｔｉｏｎＳｐｅｃｔｒｏｓｃｏｐｙ）分析にて、酸素原子に換算しての酸素の脱離量が１．０×１０^１８ａｔｏｍｓ／ｃｍ^３以上、好ましくは３．０×１０^２０ａｔｏｍｓ／ｃｍ^３以上である酸化物絶縁膜である。

絶縁層３０６としては、酸化シリコン、酸化窒化シリコン等を含む絶縁層用いることができる。

なお、絶縁層３０６は、後に形成する絶縁層３０７を形成する際の、酸化物半導体層３１４へのダメージ緩和膜としても機能する。

また、絶縁層３０６と酸化物半導体層３１４の間に、酸素を透過する酸化物膜を設けてもよい。

酸素を透過する酸化物膜としては、酸化シリコン、酸化窒化シリコン等を含む絶縁層用いることができる。なお、本明細書中において、酸化窒化シリコン膜とは、その組成として、窒素よりも酸素の含有量が多い膜を指し、窒化酸化シリコン膜とは、その組成として、酸素よりも窒素の含有量が多い膜を指す。

絶縁層３０７は、酸素、水素、水等のブロッキング効果を有する絶縁膜を用いることができる。絶縁層３０６上に絶縁層３０７を設けることで、酸化物半導体層３１４からの酸素の外部への拡散と、外部から酸化物半導体層３１４への水素、水等の侵入を防ぐことができる。酸素、水素、水等のブロッキング効果を有する絶縁膜としては、窒化シリコン、窒化酸化シリコン、酸化アルミニウム、酸化窒化アルミニウム、酸化ガリウム、酸化窒化ガリウム、酸化イットリウム、酸化窒化イットリウム、酸化ハフニウム、酸化窒化ハフニウム等を含む絶縁層がある。

なお、酸化物半導体層３１４のチャネル形成領域の上に、チャネル保護膜を設けることも可能である。チャネル保護膜は、ソース電極層３０５ａと酸化物半導体層３１４の間や、ドレイン電極層３０５ｂと酸化物半導体層３１４の間にも設けられる。このようなチャネル保護膜が設けられている場合には、チャネル保護型のトランジスタとなる。チャネル保護膜は、一例としては、酸化シリコン膜または酸化窒化シリコン膜を用いることが出来る。酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

＜トランジスタ３００の変形例＞
以下では、トランジスタ３００と一部が異なるトランジスタの構成例について説明する。

《変形例１》
図９（Ｂ）に、トランジスタ３１０の断面概略図を示す。トランジスタ３１０は、酸化物半導体層の構成が異なる点で、トランジスタ３００と相違している。

トランジスタ３１０において、酸化物半導体層３０４は、酸化物半導体層３０４ａと酸化物半導体層３０４ｂを含む。酸化物半導体層３０４ａは、ナノ結晶を含む酸化物半導体層を適用する。また、酸化物半導体層３０４ｂには、酸化物半導体層３０４ａよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層を適用する。好ましくは、酸化物半導体層３０４ｂとして、ＣＡＡＣ−ＯＳを適用する。すなわち、本実施の形態のトランジスタ３１０において酸化物半導体層３０４は、実施の形態１で図１（Ａ）を用いて示した酸化物半導体層１０４に相当する。またトランジスタ３１０において絶縁層３０３は、実施の形態１で図１（Ａ）を用いて示した絶縁層１０２に相当する。

なお、トランジスタ３１０において、酸化物半導体層３０４以外の構成は、トランジスタ３００を参酌することができる。

《変形例２》
図９（Ｃ）に、トランジスタ３２０の断面概略図を示す。トランジスタ３２０は、酸化物半導体層の構成が異なる点で、トランジスタ３００及びトランジスタ３１０と相違している。

トランジスタ３２０の備える酸化物半導体層３２４は、酸化物半導体層３２４ａ、酸化物半導体層３２４ｂ、酸化物半導体層３２４ｃが順に積層されて構成される。

酸化物半導体層３２４ａ及び酸化物半導体層３２４ｂは、絶縁層３０３上に積層して設けられる。また酸化物半導体層３２４ｃは、酸化物半導体層３２４ｂの上面、並びにソース電極層３０５ａ及びドレイン電極層３０５ｂの上面及び側面に接して設けられる。

酸化物半導体層３２４ａ及び酸化物半導体層３２４ｃは、ナノ結晶を含む酸化物半導体層を適用することができる。また、酸化物半導体層３２４ｂには、酸化物半導体層３２４ａ及び酸化物半導体層３２４ｃよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層を適用する。好ましくは、酸化物半導体層３２４ｂとして、ＣＡＡＣ−ＯＳを適用する。

＜トランジスタの作製方法例＞
続いて、図９（Ａ）に例示するトランジスタ３００の作製方法の一例について説明する。

まず、図１０（Ａ）に示すように、基板３０１上にゲート電極層３０２を形成し、ゲート電極層３０２上に絶縁層３０３を形成する。

ここでは、基板３０１としてガラス基板を用いる。

《ゲート電極層の形成》
ゲート電極層３０２の形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等により導電膜を形成し、導電膜上に第１のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ゲート電極層３０２を形成する。その後、レジストマスクを除去する。

なお、ゲート電極層３０２は、上記形成方法の代わりに、電解メッキ法、印刷法、インクジェット法等で形成してもよい。

《ゲート絶縁層の形成》
ゲート絶縁層として機能する絶縁層３０３は、スパッタリング法、ＣＶＤ法、蒸着法等で形成する。

絶縁層３０３として酸化シリコン膜、酸化窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

また、絶縁層３０３として窒化シリコン膜を形成する場合、２段階の形成方法を用いることが好ましい。はじめに、シラン、窒素、及びアンモニアの混合ガスを原料ガスとして用いたプラズマＣＶＤ法により、欠陥の少ない第１の窒化シリコン膜を形成する。次に、原料ガスを、シラン及び窒素の混合ガスに切り替えて、水素濃度が少なく、且つ水素をブロッキングすることが可能な第２の窒化シリコン膜を成膜する。このような形成方法により、絶縁層３０３として、欠陥が少なく、且つ水素ブロッキング性を有する窒化シリコン膜を形成することができる。

また、絶縁層３０３として酸化ガリウム膜を形成する場合、ＭＯＣＶＤ（ＭｅｔａｌＯｒｇａｎｉｃＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）法を用いて形成することができる。

《酸化物半導体層の形成》
次に、図１０（Ｂ）に示すように、絶縁層３０３上に酸化物半導体層３０４を形成する。

酸化物半導体層３１４の形成は、実施の形態２で説明した方法を用いることができる。本実施の形態では、はじめに、基板３０１を加熱しながら、ＣＡＡＣ−ＯＳを含む酸化物半導体層３１４ａを形成し、その後、基板温度を室温として酸化物半導体層３１４ｂを形成する。そして、酸化物半導体層３１４ｂ上にフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて島状の酸化物半導体層３１４を形成する。その後、レジストマスクを除去する。

酸化物半導体層３１４ａを形成する際に、基板３０１を加熱する温度としては、１５０℃以上４５０℃以下とすればよく、好ましくは基板温度が２００℃以上３５０℃以下とすればよい。なお、基板３０１を高温に保持した状態で酸化物半導体層を形成することは、酸化物半導体層中に含まれうる不純物濃度を低減するのに有効である。

なお、酸化物半導体層３１４を形成後、膜中に含まれる過剰な水素（水や水酸基を含む）を除去（脱水化又は脱水素化）するための熱処理を行うことが好ましい。熱処理の温度は、３００℃以上７００℃以下、又は基板の歪み点未満とする。熱処理は減圧下又は窒素雰囲気下などで行うことができる。この熱処理によって、ｎ型の導電性を付与する不純物である水素を除去することができる。

なお、脱水化又は脱水素化のための熱処理は、酸化物半導体層の成膜後であればトランジスタの作製工程においてどのタイミングで行ってもよい。また、脱水化又は脱水素化のための熱処理は、複数回行ってもよく、他の熱処理と兼ねてもよい。

熱処理においては、窒素、又はヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する窒素、又はヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。

また、熱処理で酸化物半導体層３１４を加熱した後、加熱温度を維持、又はその加熱温度から徐冷しながら同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガス又は一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。又は、熱処理装置に導入する酸素ガス又は一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガス又は一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化又は脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体層を高純度化及びｉ型（真性）化することができる。

なお、高純度真性酸化物半導体を得るためには、チャンバー内を高真空排気するのみならずスパッタガスの高純度化も必要である。スパッタガスとして用いる酸素ガスやアルゴンガスは、露点が−４０℃以下、好ましくは−８０℃以下、より好ましくは−１００℃以下にまで高純度化したガスを用いることで酸化物半導体に水分等が取り込まれることを可能な限り防ぐことができる。

また、脱水化又は脱水素化処理によって、酸化物半導体を構成する主成分材料である酸素が同時に脱離して減少してしまうおそれがあるため、脱水化又は脱水素化処理を行った酸化物半導体層に、酸素（少なくとも、酸素ラジカル、酸素原子、酸素イオン、のいずれかを含む）を導入して膜中に酸素を供給してもよい。

脱水化又は脱水素化処理を行った酸化物半導体層に、酸素を導入して膜中に酸素を供給することによって、酸化物半導体層を高純度化、及びｉ型（真性）化することができる。高純度化し、ｉ型（真性）化した酸化物半導体を有するトランジスタは、電気特性変動が抑制されており、電気的に安定である。

《ソース電極層及びドレイン電極層の形成》
次に、図１０（Ｃ）に示すように、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。

ソース電極層３０５ａ及びドレイン電極層３０５ｂの形成方法を以下に示す。はじめに、スパッタリング法、ＣＶＤ法、蒸着法等で導電膜を形成する。次に、該導電膜上に第３のフォトマスクを用いてフォトリソグラフィ工程によりレジストマスクを形成する。次に、該レジストマスクを用いて導電膜の一部をエッチングして、ソース電極層３０５ａ及びドレイン電極層３０５ｂを形成する。その後、レジストマスクを除去する。

なお、図１０（Ｃ）に示すように、導電膜のエッチングの際に酸化物半導体層３０４の上部の一部がエッチングされ、薄膜化することがある。

《絶縁層の形成》
次に、図１０（Ｄ）に示すように、酸化物半導体層３０４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に、絶縁層３０６を形成し、続いて絶縁層３０６上に絶縁層３０７を形成する。

絶縁層３０６として酸化シリコン膜または酸化窒化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上２６０℃以下、さらに好ましくは２００℃以上２４０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を１００Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２００Ｐａ以下とし、処理室内に設けられる電極に０．１７Ｗ／ｃｍ^２以上０．５Ｗ／ｃｍ^２以下、さらに好ましくは０．２５Ｗ／ｃｍ^２以上０．３５Ｗ／ｃｍ^２以下の高周波電力を供給する条件により、酸化シリコン膜または酸化窒化シリコン膜を形成する。

成膜条件として、上記圧力の処理室において上記パワー密度の高周波電力を供給することで、プラズマ中で原料ガスの分解効率が高まり、酸素ラジカルが増加し、原料ガスの酸化が進むため、酸化物絶縁膜中における酸素含有量が化学量論比よりも多くなる。しかしながら、基板温度が、上記温度であると、シリコンと酸素の結合力が弱いため、加熱により酸素の一部が脱離する。この結果、化学量論的組成を満たす酸素よりも多くの酸素を含み、加熱により酸素の一部が脱離する酸化物絶縁膜を形成することができる。

また、酸化物半導体層３０４と絶縁層３０６の間に酸化物絶縁膜を設ける場合には、絶縁層３０６の形成工程において、該酸化物絶縁膜が酸化物半導体層３０４の保護膜となる。この結果、酸化物半導体層３０４へのダメージを低減しつつ、パワー密度の高い高周波電力を用いて絶縁層３０６を形成することができる。

例えば、プラズマＣＶＤ装置の真空排気された処理室内に載置された基板を１８０℃以上４００℃以下、さらに好ましくは２００℃以上３７０℃以下に保持し、処理室に原料ガスを導入して処理室内における圧力を２０Ｐａ以上２５０Ｐａ以下、さらに好ましくは１００Ｐａ以上２５０Ｐａ以下とし、処理室内に設けられる電極に高周波電力を供給する条件により、酸化物絶縁膜として酸化シリコン膜または酸化窒化シリコン膜を形成することができる。また、処理室の圧力を１００Ｐａ以上２５０Ｐａ以下とすることで、該酸化物絶縁層を成膜する際に、酸化物半導体層３０４へのダメージを低減することが可能である。

酸化物絶縁膜の原料ガスとしては、シリコンを含む堆積性気体及び酸化性気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。

絶縁層３０７は、スパッタリング法、ＣＶＤ法等で形成することができる。

絶縁層３０７として窒化シリコン膜、または窒化酸化シリコン膜を形成する場合、原料ガスとしては、シリコンを含む堆積性気体、酸化性気体、及び窒素を含む気体を用いることが好ましい。シリコンを含む堆積性気体の代表例としては、シラン、ジシラン、トリシラン、フッ化シラン等がある。酸化性気体としては、酸素、オゾン、一酸化二窒素、二酸化窒素等がある。窒素を含む気体としては、窒素、アンモニア等がある。

以上の工程により、トランジスタ３００を形成することができる。

＜トランジスタの他の構成例＞
以下では、本発明の一態様の酸化物半導体層を適用可能な、トップゲート型のトランジスタの構成例について説明する。

なお、以下では、上記と同様の構成、または同様の機能を備える構成要素においては、同一の符号を付し、重複する説明は省略する。

《構成例》
図１１（Ａ）に、トップゲート型のトランジスタ３６０の断面概略図を示す。

トランジスタ３６０は、絶縁層３５１が設けられた基板３０１上に設けられる酸化物半導体層３６４と、酸化物半導体層３６４の上面に接するソース電極層３０５ａ及びドレイン電極層３０５ｂと、酸化物半導体層３６４、ソース電極層３０５ａ及びドレイン電極層３０５ｂ上に設けられる絶縁層３０３と、絶縁層３０３上に酸化物半導体層３６４と重なるように設けられるゲート電極層３０２とを有する。また、絶縁層３０３及びゲート電極層３０２を覆って絶縁層３５２が設けられている。

トランジスタ３６０の酸化物半導体層３６４に、本発明の一態様の酸化物半導体層を適用することができる。

例えば、酸化物半導体層３６４は、酸化物半導体層３６４ａと酸化物半導体層３６４ｂと酸化物半導体層３６４ｃとを含む。ここでは、酸化物半導体層３６４ａ及び酸化物半導体層３６４ｃは、ナノ結晶を含む酸化物半導体層を適用する。また、酸化物半導体層３６４ｂには、酸化物半導体層３６４ａ及び酸化物半導体層３６４ｃよりも膜密度が高く、欠陥準位密度の低い酸化物半導体層を適用する。好ましくは、酸化物半導体層３６４ｂとして、ＣＡＡＣ−ＯＳを適用する。

絶縁層３５１は、基板３０１から酸化物半導体層３６４への不純物の拡散を抑制する機能を有する。例えば、上記絶縁層３０７と同様の構成を用いることができる。なお、絶縁層３５１は、不要であれば設けなくてもよい。

絶縁層３５２には、上記絶縁層３０７と同様、酸素、水素、水等のブロッキング効果を有する絶縁膜を適用することができる。なお、絶縁層３０７は不要であれば設けなくてもよい。

《変形例》
以下では、トランジスタ３６０と一部が異なるトランジスタの構成例について説明する。

図１１（Ｂ）に、トランジスタ３７０の断面概略図を示す。トランジスタ３７０は、ソース電極層及びドレイン電極層の構成が異なる点で、トランジスタ３６０と相違している。より具体的には、トランジスタ３７０では、ソース電極層３０５ａ上にソース電極層３１６ａが形成され、ドレイン電極層３０５ｂ上にドレイン電極層３１６ｂが形成されている点が異なる。

上述したように、ソース電極層３０５ａ及びドレイン電極層３０５ｂとして、酸化物半導体層に酸素欠損を生じさせることが可能な材料を用いると、酸化物半導体層においてソース電極層３０５ａ及びドレイン電極層３０５ｂと接触した近傍の領域に酸素欠損が発生し、当該領域がｎ型化してトランジスタのソース領域またはドレイン領域として作用させることができる。

しかしながら、チャネル長が極めて短いトランジスタを形成する場合、上記酸素欠損の発生によってｎ型化した領域がトランジスタのチャネル長方向に延在してしまうことがある。この場合、トランジスタの電気特性には、しきい値電圧の変動や、ソース領域とドレイン領域が導通状態となりオン状態とオフ状態の制御ができないなどの現象が現れる。そのため、チャネル長が極めて短いトランジスタを形成する場合は、ソース電極層及びドレイン電極層に酸素と結合し易い導電材料を用いることは好ましくない。

したがって、図１１（Ｂ）にＬ１として示すソース電極層３０５ａとドレイン電極層３０５ｂとの間隔は、０．８μｍ以上、好ましくは１．０μｍ以上とする。Ｌ１が０．８μｍより小さいと、チャネル形成領域において発生する酸素欠損の影響を排除できなくなり、トランジスタの電気特性が低下する可能性がある。なお、Ｌ１は、酸化物半導体層３６４と接して向かい合うソース電極層３０５ａの端部からドレイン電極層３０５ｂの端部までの最短距離と言う事ができる。なお、図１１（Ｂ）ではｎ型化した領域を模式的に点線で図示している。

そこで、トランジスタ３７０では、酸素と結合しにくい導電材料を用いて、ソース電極層３０５ａと酸化物半導体層３６４に接してソース電極層３１６ａを形成する。また、酸素と結合しにくい導電材料を用いて、ドレイン電極層３０５ｂと酸化物半導体層３６４に接してドレイン電極層３１６ｂを形成する。

ソース電極層３１６ａは、酸化物半導体層３６４と接するソース電極層３０５ａの端部を越えてＬ１の方向に延伸し、ドレイン電極層３１６ｂは、酸化物半導体層３６４と接するドレイン電極層３０５ｂの端部を越えてＬ１の方向に延伸する。

ソース電極層３１６ａの上記延伸部分と、ドレイン電極層３１６ｂの上記延伸部分は酸化物半導体層３６４（特に、酸化物半導体層３６４ｃ）と接している。また、図１１（Ｂ）に示すトランジスタ３７０において、ソース電極層３１６ａの上記延伸部分の酸化物半導体層３６４と接する先端部分から、ドレイン電極層３１６ｂの上記延伸部分の酸化物半導体層３６４と接する先端部分までの間隔がチャネル長であり、図１１（Ｂ）にＬ２として示す。

ソース電極層３１６ａ及びドレイン電極層３１６ｂを形成するための酸素と結合しにくい導電材料としては、例えば、窒化タンタル、窒化チタンなどの導電性窒化物、またはルテニウムなどを用いることが好ましい。なお、酸素と結合しにくい導電材料には、酸素が拡散しにくい材料も含まれる。該導電材料の厚さは、好ましくは５ｎｍ以上５００ｎｍ以下、より好ましくは１０ｎｍ以上３００ｎｍ以下、さらに好ましくは１０ｎｍ以上１００ｎｍ以下とする。

上記酸素と結合しにくい導電材料をソース電極層３１６ａおよびドレイン電極層３１６ｂに用いることによって、酸化物半導体層３６４に形成されるチャネル形成領域に酸素欠損が形成されることを抑制することができ、チャネル形成領域のｎ型化を抑えることができる。したがって、チャネル長が極めて短いトランジスタであっても良好な電気特性を得ることができる。すなわち、Ｌ２をＬ１より小さい値とすることが可能となり、例えば、Ｌ２を３０ｎｍ以下としても良好なトランジスタの電気特性を得ることが可能となる。また、酸化物半導体層３６４に含まれる単結晶領域が３０ｎｍ以上の幅を有している場合には、チャネル長方向の断面においてチャネル形成領域の全領域が単結晶酸化物半導体層となりうる。

なお、窒化タンタル、窒化チタンなどの導電性窒化物は、水素を吸蔵する可能性がある。よって、酸化物半導体層３６４と接して導電性窒化物を設けることで、酸化物半導体層３６４中の水素濃度を低減することができる。

なお、チャネル長が極めて短いトランジスタを形成する場合は、電子ビーム露光などの細線加工に適した方法を用いてレジストマスクを形成し、エッチング処理を行うことによって、ソース電極層３１６ａ及びドレイン電極層３１６ｂを形成すればよい。なお、当該レジストマスクとしては、ポジ型レジストを用いれば、露光領域を最小限にすることができ、スループットを向上させることができる。このような方法を用いれば、チャネル長を３０ｎｍ以下とするトランジスタを作製することができる。

本実施の形態は、本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。

（実施の形態５）
本発明の一態様に係る半導体装置の一例として、論理回路であるＮＯＲ型回路の回路図の一例を図１２（Ａ）に示す。図１２（Ｂ）はＮＡＮＤ型回路の回路図である。

図１２（Ａ）に示すＮＯＲ型回路において、ｐチャネル型トランジスタであるトランジスタ８０１、８０２は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８０３、８０４は、酸化物半導体を含み実施の形態４で示すトランジスタと同様な構造を有するトランジスタを用いる。

シリコンなどの半導体材料を用いたトランジスタは高速動作が容易である。一方、酸化物半導体を用いたトランジスタは、その特性により長時間の電荷保持を可能とする。

論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８０３、８０４は、ｐチャネル型のトランジスタであるトランジスタ８０１、８０２上に積層されることが好ましい。例えば、単結晶シリコン基板を用いてトランジスタ８０１、８０２を形成し、絶縁層を介してトランジスタ８０１、８０２上にトランジスタ８０３、８０４を形成することが可能である。

また、図１２（Ｂ）に示すＮＡＮＤ型回路では、ｐチャネル型トランジスタであるトランジスタ８１１、８１４は、チャネル形成領域に酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタとし、ｎチャネル型トランジスタであるトランジスタ８１２、８１３は、酸化物半導体層を含み、上記実施の形態４で示すトランジスタと同様な構造を有するトランジスタを用いる。

なお、図１２（Ｂ）に示すＮＡＮＤ型回路において、トランジスタ８１２、８１３として、トランジスタ３６０と同様な構成を有する構成として、第２のゲート電極の電位を制御し、例えばＧＮＤとすることでトランジスタ８１２、８１３のしきい値電圧をよりプラスとし、さらにノーマリーオフのトランジスタとすることができる。

また、図１２（Ａ）に示すＮＯＲ回路と同様に、論理回路の小型化のために、ｎチャネル型のトランジスタであるトランジスタ８１２、８１３は、ｐチャネル型のトランジスタであるトランジスタ８１１、８１２上に積層されることが好ましい。

本実施の形態に示す半導体装置では、チャネル形成領域に酸化物半導体を用いたオフ電流の極めて低いトランジスタを適用することで、消費電力を十分に低減することができる。

また、異なる半導体材料を用いた半導体素子を積層することにより、微細化及び高集積化を実現し、かつ安定で高い電気的特性を付与された半導体装置、及び該半導体装置の作製方法を提供することができる。

また、本発明の一態様に係る酸化物半導体層を含むトランジスタの構成を適用することで、信頼性が高く、安定した特性を示すＮＯＲ型回路とＮＡＮＤ型回路を提供することができる。

なお、本実施の形態では、実施の形態３に示すトランジスタを使用したＮＯＲ型回路とＮＡＮＤ型回路の例を示したが、特に限定されず、実施の形態３に示すトランジスタを使用したＡＮＤ型回路やＯＲ回路などを形成することもできる。

または、本実施の形態や、別の実施の形態で述べたトランジスタと、表示素子とを組み合わせて、表示装置を構成することが可能である。例えば、表示素子、表示素子を有する装置である表示装置、発光素子、及び発光素子を有する装置である発光装置は、様々な形態を用いること、又は様々な素子を有することが出来る。表示素子、表示装置、発光素子又は発光装置の一例としては、ＥＬ（エレクトロルミネッセンス）素子（有機物及び無機物を含むＥＬ素子、有機ＥＬ素子、無機ＥＬ素子）、ＬＥＤ（白色ＬＥＤ、赤色ＬＥＤ、緑色ＬＥＤ、青色ＬＥＤなど）、トランジスタ（電流に応じて発光するトランジスタ）、電子放出素子、液晶素子、電子インク、電気泳動素子、グレーティングライトバルブ（ＧＬＶ）、プラズマディスプレイ（ＰＤＰ）、デジタルマイクロミラーデバイス（ＤＭＤ）、圧電セラミックディスプレイ、カーボンナノチューブ、など、電気磁気的作用により、コントラスト、輝度、反射率、透過率などが変化する表示媒体を有するものがある。ＥＬ素子を用いた表示装置の一例としては、ＥＬディスプレイなどがある。電子放出素子を用いた表示装置の一例としては、フィールドエミッションディスプレイ（ＦＥＤ）又はＳＥＤ方式平面型ディスプレイ（ＳＥＤ：Ｓｕｒｆａｃｅ−ｃｏｎｄｕｃｔｉｏｎＥｌｅｃｔｒｏｎ−ｅｍｉｔｔｅｒＤｉｓｐｌｙ）などがある。液晶素子を用いた表示装置の一例としては、液晶ディスプレイ（透過型液晶ディスプレイ、半透過型液晶ディスプレイ、反射型液晶ディスプレイ、直視型液晶ディスプレイ、投射型液晶ディスプレイ）などがある。電子インク又は電気泳動素子を用いた表示装置の一例としては、電子ペーパーなどがある。

（実施の形態６）
本実施の形態では、実施の形態３に示すトランジスタを使用し、電力が供給されない状況でも記憶内容の保持が可能で、かつ、書き込み回数にも制限が無い半導体装置（記憶装置）の一例を、図面を用いて説明する。

図１３（Ａ）は、本実施の形態の半導体装置を示す回路図である。

図１３（Ａ）に示すトランジスタ２６０は、酸化物半導体以外の半導体材料（例えば、シリコンなど）を用いたトランジスタを適用することができ、高速動作が容易である。また、トランジスタ２６２には本発明の一態様の酸化物半導体層を含み実施の形態４で示すトランジスタと同様な構造を有するトランジスタを適用することができ、その特性により長時間の電荷保持を可能とする。

なお、上記トランジスタは、いずれもｎチャネル型トランジスタであるものとして説明するが、本実施の形態に示す半導体装置に用いるトランジスタとしては、ｐチャネル型トランジスタを用いることもできる。

図１３（Ａ）において、第１の配線（１ｓｔＬｉｎｅ）とトランジスタ２６０のソース電極層とは、電気的に接続され、第２の配線（２ｎｄＬｉｎｅ）とトランジスタ２６０のドレイン電極層とは、電気的に接続されている。また、第３の配線（３ｒｄＬｉｎｅ）とトランジスタ２６２のソース電極層又はドレイン電極層の一方とは、電気的に接続され、第４の配線（４ｔｈＬｉｎｅ）と、トランジスタ２６２のゲート電極層とは、電気的に接続されている。そして、トランジスタ２６０のゲート電極層と、トランジスタ２６２のソース電極層又はドレイン電極層の他方は、容量素子２６４の電極の一方と電気的に接続され、第５の配線（５ｔｈＬｉｎｅ）と、容量素子２６４の電極の他方は電気的に接続されている。

図１３（Ａ）に示す半導体装置では、トランジスタ２６０のゲート電極層の電位が保持可能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能である。

情報の書き込みおよび保持について説明する。まず、第４の配線の電位を、トランジスタ２６２がオン状態となる電位にして、トランジスタ２６２をオン状態とする。これにより、第３の配線の電位が、トランジスタ２６０のゲート電極層、および容量素子２６４に与えられる。すなわち、トランジスタ２６０のゲート電極層には、所定の電荷が与えられる（書き込み）。ここでは、異なる二つの電位レベルを与える電荷（以下Ｌｏｗレベル電荷、Ｈｉｇｈレベル電荷という）のいずれかが与えられるものとする。その後、第４の配線の電位を、トランジスタ２６２がオフ状態となる電位にして、トランジスタ２６２をオフ状態とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷が保持される（保持）。

トランジスタ２６２のオフ電流は極めて低いため、トランジスタ２６０のゲート電極層の電荷は長時間にわたって保持される。

次に情報の読み出しについて説明する。第１の配線に所定の電位（定電位）を与えた状態で、第５の配線に適切な電位（読み出し電位）を与えると、トランジスタ２６０のゲート電極層に保持された電荷量に応じて、第２の配線は異なる電位をとる。一般に、トランジスタ２６０をｎチャネル型とすると、トランジスタ２６０のゲート電極層にＨｉｇｈレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｈは、トランジスタ２６０のゲート電極層にＬｏｗレベル電荷が与えられている場合の見かけのしきい値Ｖ_ｔｈ＿Ｌより低くなるためである。ここで、見かけのしきい値電圧とは、トランジスタ２６０を「オン状態」とするために必要な第５の配線の電位をいうものとする。したがって、第５の配線の電位をＶ_ｔｈ＿ＨとＶ_ｔｈ＿Ｌの中間の電位Ｖ_０とすることにより、トランジスタ２６０のゲート電極層に与えられた電荷を判別できる。例えば、書き込みにおいて、Ｈｉｇｈレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＞Ｖ_ｔｈ＿Ｈ）となれば、トランジスタ２６０は「オン状態」となる。Ｌｏｗレベル電荷が与えられていた場合には、第５の配線の電位がＶ_０（＜Ｖ_ｔｈ＿Ｌ）となっても、トランジスタ２６０は「オフ状態」のままである。このため、第２の配線の電位を見ることで、保持されている情報を読み出すことができる。

なお、メモリセルをアレイ状に配置して用いる場合、所望のメモリセルの情報のみを読み出せることが必要になる。このように情報を読み出さない場合には、ゲート電極層の状態にかかわらずトランジスタ２６０が「オフ状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｈより小さい電位を第５の配線に与えればよい。又は、ゲート電極層の状態にかかわらずトランジスタ２６０が「オン状態」となるような電位、つまり、Ｖ_ｔｈ＿Ｌより大きい電位を第５の配線に与えればよい。

図１３（Ｂ）に異なる記憶装置の構造の一形態の例を示す。図１３（Ｂ）は、半導体装置の回路構成の一例を示し、図１３（Ｃ）は半導体装置の一例を示す概念図である。まず、図１３（Ｂ）に示す半導体装置について説明を行い、続けて図１３（Ｃ）に示す半導体装置について、以下説明を行う。

図１３（Ｂ）に示す半導体装置において、ビット線ＢＬとトランジスタ２６２のソース電極またはドレイン電極とは電気的に接続され、ワード線ＷＬとトランジスタ２６２のゲート電極層とは電気的に接続され、トランジスタ２６２のソース電極またはドレイン電極と容量素子２５４の第１の端子とは電気的に接続されている。

酸化物半導体を用いたトランジスタ２６２は、オフ電流が極めて低いという特徴を有している。このため、トランジスタ２６２をオフ状態とすることで、容量素子２５４の第１の端子の電位（あるいは、容量素子２５４に蓄積された電荷）を極めて長時間にわたって保持することが可能である。

次に、図１３（Ｂ）に示す半導体装置（メモリセル２５０）に、情報の書き込み及び保持を行う場合について説明する。

まず、ワード線ＷＬの電位を、トランジスタ２６２がオン状態となる電位として、トランジスタ２６２をオン状態とする。これにより、ビット線ＢＬの電位が、容量素子２５４の第１の端子に与えられる（書き込み）。その後、ワード線ＷＬの電位を、トランジスタ２６２がオフ状態となる電位として、トランジスタ２６２をオフ状態とすることにより、容量素子２５４の第１の端子の電位が保持される（保持）。

トランジスタ２６２のオフ電流は極めて低いため、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）を長時間にわたって保持することができる。

次に、情報の読み出しについて説明する。トランジスタ２６２がオン状態となると、浮遊状態であるビット線ＢＬと容量素子２５４とが導通し、ビット線ＢＬと容量素子２５４の間で電荷が再分配される。その結果、ビット線ＢＬの電位が変化する。ビット線ＢＬの電位の変化量は、容量素子２５４の第１の端子の電位（あるいは容量素子２５４に蓄積された電荷）によって、異なる値をとる。

例えば、容量素子２５４の第１の端子の電位をＶ、容量素子２５４の容量をＣ、ビット線ＢＬが有する容量成分（以下、ビット線容量とも呼ぶ）をＣＢ、電荷が再分配される前のビット線ＢＬの電位をＶＢ０とすると、電荷が再分配された後のビット線ＢＬの電位は、（ＣＢ×ＶＢ０＋Ｃ×Ｖ）／（ＣＢ＋Ｃ）となる。従って、メモリセル２５０の状態として、容量素子２５４の第１の端子の電位がＶ１とＶ０（Ｖ１＞Ｖ０）の２状態をとるとすると、電位Ｖ１を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ１）／（ＣＢ＋Ｃ））は、電位Ｖ０を保持している場合のビット線ＢＬの電位（＝（ＣＢ×ＶＢ０＋Ｃ×Ｖ０）／（ＣＢ＋Ｃ））よりも高くなることがわかる。

そして、ビット線ＢＬの電位を所定の電位と比較することで、情報を読み出すことができる。

このように、図１３（Ｂ）に示す半導体装置は、トランジスタ２６２のオフ電流が極めて低いという特徴から、容量素子２５４に蓄積された電荷は長時間にわたって保持することができる。つまり、リフレッシュ動作が不要となるか、または、リフレッシュ動作の頻度を極めて低くすることが可能となるため、消費電力を十分に低減することができる。また、電力の供給がない場合であっても、長期にわたって記憶内容を保持することが可能である。

次に、図１３（Ｃ）に示す半導体装置について、説明を行う。

図１３（Ｃ）に示す半導体装置は、上部に記憶回路として図１３（Ｂ）に示したメモリセル２５０を複数有するメモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂを有し、下部に、メモリセルアレイ２５１を動作させるために必要な周辺回路２５３を有する。なお、周辺回路２５３は、メモリセルアレイ２５１と電気的に接続されている。

図１３（Ｃ）に示した構成とすることにより、周辺回路２５３をメモリセルアレイ２５１（メモリセルアレイ２５１ａ及びメモリセルアレイ２５１ｂ）の直下に設けることができるため半導体装置の小型化を図ることができる。

周辺回路２５３に設けられるトランジスタは、トランジスタ２６２とは異なる半導体材料を用いるのがより好ましい。例えば、シリコン、ゲルマニウム、シリコンゲルマニウム、炭化シリコン、またはガリウムヒ素等を用いることができ、単結晶半導体を用いることが好ましい。他に、有機半導体材料などを用いてもよい。このような半導体材料を用いたトランジスタは、十分な高速動作が可能である。したがって、前記トランジスタにより、高速動作が要求される各種回路（論理回路、駆動回路など）を好適に実現することが可能である。

なお、図１３（Ｃ）に示した半導体装置では、２つのメモリセルアレイ２５１（メモリセルアレイ２５１ａと、メモリセルアレイ２５１ｂ）が積層された構成を例示したが、積層するメモリセルアレイの数はこれに限定されない。３つ以上のメモリセルアレイを積層する構成としてもよい。

トランジスタ２６２として、本発明の一態様の酸化物半導体層をチャネル形成領域に用いるトランジスタを適用することによって、長期にわたり記憶内容を保持することが可能である。つまり、リフレッシュ動作を必要としない、或いは、リフレッシュ動作の頻度が極めて少ない半導体記憶装置とすることが可能となるため、消費電力を十分に低減することができる。

（実施の形態７）
本実施の形態では、本発明の一態様の表示パネルの構成について、図１４を参照しながら説明する。

図１４（Ａ）は、本発明の一態様の表示パネルの上面図であり、図１４（Ｂ）は、本発明の一態様の表示パネルの画素に液晶素子を適用する場合に用いることができる画素回路を説明するための回路図である。また、図１４（Ｃ）は、本発明の一態様の表示パネルの画素に有機ＥＬ素子を適用する場合に用いることができる画素回路を説明するための回路図である。

画素部に配置するトランジスタは、実施の形態３に従って形成することができる。また、当該トランジスタはｎチャネル型とすることが容易なので、駆動回路のうち、ｎチャネル型トランジスタで構成することができる駆動回路の一部を画素部のトランジスタと同一基板上に形成する。このように、画素部や駆動回路に実施の形態３に示すトランジスタを用いることにより、信頼性の高い表示装置を提供することができる。

アクティブマトリクス型表示装置のブロック図の一例を図１４（Ａ）に示す。表示装置の基板５００上には、画素部５０１、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線駆動回路５０４を有する。画素部５０１には、複数の信号線が信号線駆動回路５０４から延伸して配置され、複数の走査線が第１の走査線駆動回路５０２、及び第２の走査線駆動回路５０３から延伸して配置されている。なお走査線と信号線との交差領域には、各々、表示素子を有する画素がマトリクス状に設けられている。また、表示装置の基板５００はＦＰＣ（ＦｌｅｘｉｂｌｅＰｒｉｎｔｅｄＣｉｒｃｕｉｔ）等の接続部を介して、タイミング制御回路（コントローラ、制御ＩＣともいう）に接続されている。

図１４（Ａ）では、第１の走査線駆動回路５０２、第２の走査線駆動回路５０３、信号線駆動回路５０４は、画素部５０１と同じ基板５００上に形成される。そのため、外部に設ける駆動回路等の部品の数が減るので、コストの低減を図ることができる。また、基板５００外部に駆動回路を設けた場合、配線を延伸させる必要が生じ、配線間の接続数が増える。同じ基板５００上に駆動回路を設けた場合、その配線間の接続数を減らすことができ、信頼性の向上、又は歩留まりの向上を図ることができる。

＜液晶パネル＞
また、画素の回路構成の一例を図１４（Ｂ）に示す。ここでは、ＶＡ型液晶表示パネルの画素に適用することができる画素回路を示す。

この画素回路は、一つの画素に複数の画素電極層を有する構成に適用できる。それぞれの画素電極層は異なるトランジスタに接続され、各トランジスタは異なるゲート信号で駆動できるように構成されている。これにより、マルチドメイン設計された画素の個々の画素電極層に印加する信号を、独立して制御できる。

トランジスタ５１６のゲート配線５１２と、トランジスタ５１７のゲート配線５１３には、異なるゲート信号を与えることができるように分離されている。一方、データ線として機能するソース電極層又はドレイン電極層５１４は、トランジスタ５１６とトランジスタ５１７で共通に用いられている。トランジスタ５１６とトランジスタ５１７は実施の形態３で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い液晶表示パネルを提供することができる。

トランジスタ５１６と電気的に接続する第１の画素電極層と、トランジスタ５１７と電気的に接続する第２の画素電極層の形状について説明する。第１の画素電極層と第２の画素電極層の形状は、スリットによって分離されている。第１の画素電極層はＶ字型に広がる形状を有し、第２の画素電極層は第１の画素電極層の外側を囲むように形成される。

トランジスタ５１６のゲート電極層はゲート配線５１２と接続され、トランジスタ５１７のゲート電極層はゲート配線５１３と接続されている。ゲート配線５１２とゲート配線５１３に異なるゲート信号を与えてトランジスタ５１６とトランジスタ５１７の動作タイミングを異ならせ、液晶の配向を制御できる。

また、容量配線５１０と、誘電体として機能するゲート絶縁層と、第１の画素電極層または第２の画素電極層と電気的に接続する容量電極とで保持容量を形成してもよい。

マルチドメイン構造は、一画素に第１の液晶素子５１８と第２の液晶素子５１９を備える。第１の液晶素子５１８は第１の画素電極層と対向電極層とその間の液晶層とで構成され、第２の液晶素子５１９は第２の画素電極層と対向電極層とその間の液晶層とで構成される。

なお、図１４（Ｂ）に示す画素回路は、これに限定されない。例えば、図１４（Ｂ）に示す画素に新たにスイッチ、抵抗素子、容量素子、トランジスタ、センサ、又は論理回路などを追加してもよい。

＜有機ＥＬパネル＞
また、画素の回路構成の他の一例を図１４（Ｃ）に示す。ここでは、有機ＥＬ素子を用いた表示パネルの画素構造を示す。

有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極の一方から電子が、他方から正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、電子および正孔が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。

図１４（Ｃ）は、適用可能な画素回路の一例を示す図である。ここではｎチャネル型のトランジスタを１つの画素に２つ用いる例を示す。なお、本発明の一態様の酸化物半導体層は、ｎチャネル型のトランジスタのチャネル形成領域に用いることができる。また、当該画素回路は、デジタル時間階調駆動を適用することができる。

適用可能な画素回路の構成及びデジタル時間階調駆動を適用した場合の画素の動作について説明する。

画素５２０は、スイッチング用トランジスタ５２１、駆動用トランジスタ５２２、発光素子５２４及び容量素子５２３を有している。スイッチング用トランジスタ５２１は、ゲート電極層が走査線５２６に接続され、第１電極（ソース電極層及びドレイン電極層の一方）が信号線５２５に接続され、第２電極（ソース電極層及びドレイン電極層の他方）が駆動用トランジスタ５２２のゲート電極層に接続されている。駆動用トランジスタ５２２は、ゲート電極層が容量素子５２３を介して電源線５２７に接続され、第１電極が電源線５２７に接続され、第２電極が発光素子５２４の第１電極（画素電極）に接続されている。発光素子５２４の第２電極は共通電極５２８に相当する。共通電極５２８は、同一基板上に形成される共通電位線と電気的に接続される。

スイッチング用トランジスタ５２１および駆動用トランジスタ５２２は実施の形態３で説明するトランジスタを適宜用いることができる。これにより、信頼性の高い有機ＥＬ表示パネルを提供することができる。

発光素子５２４の第２電極（共通電極５２８）の電位は低電源電位に設定する。なお、低電源電位とは、電源線５２７に設定される高電源電位より低い電位であり、例えばＧＮＤ、０Ｖなどを低電源電位として設定することができる。発光素子５２４の順方向のしきい値電圧以上となるように高電源電位と低電源電位を設定し、その電位差を発光素子５２４に印加することにより、発光素子５２４に電流を流して発光させる。なお、発光素子５２４の順方向電圧とは、所望の輝度とする場合の電圧を指しており、少なくとも順方向しきい値電圧を含む。

なお、容量素子５２３は駆動用トランジスタ５２２のゲート容量を代用することにより省略できる。駆動用トランジスタ５２２のゲート容量については、チャネル形成領域とゲート電極層との間で容量が形成されていてもよい。

次に、駆動用トランジスタ５２２に入力する信号について説明する。電圧入力電圧駆動方式の場合、駆動用トランジスタ５２２が十分にオンするか、オフするかの二つの状態となるようなビデオ信号を、駆動用トランジスタ５２２に入力する。なお、駆動用トランジスタ５２２を線形領域で動作させるために、電源線５２７の電圧よりも高い電圧を駆動用トランジスタ５２２のゲート電極層にかける。また、信号線５２５には、電源線電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。

アナログ階調駆動を行う場合、駆動用トランジスタ５２２のゲート電極層に発光素子５２４の順方向電圧に駆動用トランジスタ５２２の閾値電圧Ｖｔｈを加えた値以上の電圧をかける。なお、駆動用トランジスタ５２２が飽和領域で動作するようにビデオ信号を入力し、発光素子５２４に電流を流す。また、駆動用トランジスタ５２２を飽和領域で動作させるために、電源線５２７の電位を、駆動用トランジスタ５２２のゲート電位より高くする。ビデオ信号をアナログとすることで、発光素子５２４にビデオ信号に応じた電流を流し、アナログ階調駆動を行うことができる。

なお、画素回路の構成は、図１４（Ｃ）に示す画素構成に限定されない。例えば、図１４（Ｃ）に示す画素回路にスイッチ、抵抗素子、容量素子、センサ、トランジスタ又は論理回路などを追加してもよい。

（実施の形態８）
本実施の形態では、本発明の一態様の酸化物半導体層を用いた半導体装置および電子機器の構成について、図１５および図１６を参照しながら説明する。

図１５は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器のブロック図である。

図１６は、本発明の一態様の酸化物半導体層を適用した半導体装置を含む電子機器の外観図である。

図１５に示す電子機器はＲＦ回路９０１、アナログベースバンド回路９０２、デジタルベースバンド回路９０３、バッテリー９０４、電源回路９０５、アプリケーションプロセッサ９０６、フラッシュメモリ９１０、ディスプレイコントローラ９１１、メモリ回路９１２、ディスプレイ９１３、タッチセンサ９１９、音声回路９１７、キーボード９１８などより構成されている。

アプリケーションプロセッサ９０６はＣＰＵ９０７、ＤＳＰ９０８、インターフェイス（ＩＦ）９０９を有している。また、メモリ回路９１２はＳＲＡＭまたはＤＲＡＭで構成することができる。

実施の形態３で説明するトランジスタを、メモリ回路９１２に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。

また、実施の形態３で説明するトランジスタを、ＣＰＵ９０７またはＤＳＰ９０８に含まれるレジスタ等に適用することにより、情報の書き込みおよび読み出しが可能な信頼性の高い電子機器を提供することができる。

なお、実施の形態３で説明するトランジスタのオフリーク電流が極めて低い場合は、長期間の記憶内容の保持が可能で、且つ消費電力が十分に低減されたメモリ回路９１２を提供できる。また、パワーゲーティングされている期間に、パワーゲーティング前の状態をレジスタ等に記憶することができるＣＰＵ９０７またはＤＳＰ９０８を提供することができる。

また、ディスプレイ９１３は表示部９１４、ソースドライバ９１５、ゲートドライバ９１６によって構成されている。

表示部９１４はマトリクス状に配置された複数の画素を有する。画素は画素回路を備え、画素回路はゲートドライバ９１６と電気的に接続されている。

実施の形態３で説明するトランジスタを、画素回路またはゲートドライバ９１６に適宜用いることができる。これにより、信頼性の高いディスプレイを提供することができる。

電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。

図１６（Ａ）は、携帯型の情報端末であり、本体１１０１、筐体１１０２、表示部１１０３ａ、１１０３ｂなどによって構成されている。表示部１１０３ｂはタッチパネルとなっており、表示部１１０３ｂに表示されるキーボードボタン１１０４を触れることで画面操作や、文字入力を行うことができる。勿論、表示部１１０３ａをタッチパネルとして構成してもよい。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１１０３ａ、１１０３ｂに適用することにより、信頼性の高い携帯型の情報端末とすることができる。

図１６（Ａ）に示す携帯型の情報端末は、様々な情報（静止画、動画、テキスト画像など）を表示する機能、カレンダー、日付又は時刻などを表示部に表示する機能、表示部に表示した情報を操作又は編集する機能、様々なソフトウェア（プログラム）によって処理を制御する機能、等を有することができる。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。

また、図１６（Ａ）に示す携帯型の情報端末は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。

図１６（Ｂ）は、携帯音楽プレイヤーであり、本体１０２１には表示部１０２３と、耳に装着するための固定部１０２２と、スピーカー、操作ボタン１０２４、外部メモリスロット１０２５等が設けられている。実施の形態３で示したトランジスタをスイッチング素子として液晶パネルや有機発光パネルを作製して表示部１０２３に適用することにより、より信頼性の高い携帯音楽プレイヤーとすることができる。

さらに、図１６（Ｂ）に示す携帯音楽プレイヤーにアンテナやマイク機能や無線機能を持たせ、携帯電話と連携させれば、乗用車などを運転しながらワイヤレスによるハンズフリーでの会話も可能である。

図１６（Ｃ）は、携帯電話であり、筐体１０３０及び筐体１０３１の二つの筐体で構成されている。筐体１０３１には、表示パネル１０３２、スピーカー１０３３、マイクロフォン１０３４、ポインティングデバイス１０３６、カメラ用レンズ１０３７、外部接続端子１０３８などを備えている。また、筐体１０３０には、携帯電話の充電を行う太陽電池セル１０４０、外部メモリスロット１０４１などを備えている。また、アンテナは筐体１０３１内部に内蔵されている。実施の形態３で説明するトランジスタを表示パネル１０３２に適用することにより、信頼性の高い携帯電話とすることができる。

また、表示パネル１０３２はタッチパネルを備えており、図１６（Ｃ）には映像表示されている複数の操作キー１０３５を点線で示している。なお、太陽電池セル１０４０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。

例えば、昇圧回路などの電源回路に用いられるパワートランジスタも実施の形態３で説明するトランジスタの酸化物半導体層の膜厚を２μｍ以上５０μｍ以下とすることで形成することができる。

表示パネル１０３２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル１０３２と同一面上にカメラ用レンズ１０３７を備えているため、テレビ電話が可能である。スピーカー１０３３及びマイクロフォン１０３４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体１０３０と筐体１０３１は、スライドし、図１６（Ｃ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。

外部接続端子１０３８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット１０４１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。

また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。

図１６（Ｄ）は、テレビジョン装置の一例を示している。テレビジョン装置１０５０は、筐体１０５１に表示部１０５３が組み込まれている。表示部１０５３により、映像を表示することが可能である。また、筐体１０５１を支持するスタンド１０５５にＣＰＵが内蔵されている。実施の形態３で説明するトランジスタを表示部１０５３およびＣＰＵに適用することにより、信頼性の高いテレビジョン装置１０５０とすることができる。

テレビジョン装置１０５０の操作は、筐体１０５１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。

なお、テレビジョン装置１０５０は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。

また、テレビジョン装置１０５０は、外部接続端子１０５４や、記憶媒体再生録画部１０５２、外部メモリスロットを備えている。外部接続端子１０５４は、ＵＳＢケーブルなどの各種ケーブルと接続可能であり、パーソナルコンピュータなどとのデータ通信が可能である。記憶媒体再生録画部１０５２では、ディスク状の記録媒体を挿入し、記録媒体に記憶されているデータの読み出し、記録媒体への書き込みが可能である。また、外部メモリスロットに差し込まれた外部メモリ１０５６にデータ保存されている画像や映像などを表示部１０５３に映し出すことも可能である。

また、実施の形態３で説明するトランジスタのオフリーク電流が極めて低い場合は、当該トランジスタを外部メモリ１０５６やＣＰＵに適用することにより、消費電力が十分に低減された信頼性の高いテレビジョン装置１０５０とすることができる。

本実施例では、本発明の一態様に係る酸化物半導体層に含まれるナノ結晶について、ナノ結晶酸化物半導体膜の電子線回折パターンを用いて、以下説明を行う。

ナノ結晶酸化物半導体膜は、ビーム径が１０ｎｍφ以下とした電子線回折（極微電子線回折）を用いた電子線回折パターンにおいて、非晶質状態を示すハローパターンとも、特定の面に配向した結晶状態を示す規則性を有するスポットとも異なり、方向性を持たないスポットが観察される酸化物半導体膜である。

図１７（Ａ）にナノ結晶酸化物半導体膜の断面ＴＥＭ（ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｙ（透過型電子顕微鏡））像を示す。また、図１７（Ｂ）に図１７（Ａ）のポイント１において極微電子線回折を用いて測定した電子線回折パターンを、図１７（Ｃ）に図１７（Ａ）のポイント２において極微電子線回折を用いて測定した電子線回折パターンを、図１７（Ｄ）に図１７（Ａ）のポイント３において極微電子線回折を用いて測定した電子線回折パターンをそれぞれ示す。

図１７では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚５０ｎｍで成膜した試料を用いる。図１７に示すナノ結晶酸化物半導体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、成膜したナノ結晶酸化物半導体膜を１００ｎｍ以下（例えば、４０ｎｍプラスマイナス１０ｎｍ）の幅に薄片化し、断面ＴＥＭ像及び極微電子線回折による電子線回折パターンを得た。

図１７（Ａ）では、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率２００万倍として撮影したナノ結晶酸化物半導体膜の断面ＴＥＭ像である。また、図１７（Ｂ）乃至図１７（Ｄ）は、透過型電子顕微鏡（日立ハイテクノロジーズ製「ＨＦ−２０００」）を用い、加速電圧を２００ｋＶ、ビーム径を約１ｎｍφとして極微電子線回折によって得られた電子線回折パターンである。なお、ビーム径を約１ｎｍφとした場合の極微電子線回折での測定範囲は、５ｎｍφ以上１０ｎｍφ以下である。

図１７（Ｂ）に示すように、ナノ結晶酸化物半導体膜は、極微電子線回折を用いた電子線回折パターンにおいて、円周状に配置された複数のスポット（輝点）が観察される。換言すると、ナノ結晶酸化物半導体膜では、円周状（同心円状）に分布した複数のスポットが観察されるともいえる。または、円周状に分布した複数のスポットが複数の同心円を形成するともいえる。

また、石英ガラス基板との界面近傍である図１７（Ｄ）及び、ナノ結晶酸化物半導体膜の膜厚方向中央部の図１７（Ｃ）においても図１７（Ｂ）と同様に円周状に分布した複数のスポットが観察される。図１７（Ｃ）において、第１の円周までの半径（メインスポットからの距離）は、３．８８／ｎｍから４．９３／ｎｍであった。面間隔に換算すると、０．２０３ｎｍから０．２５７ｎｍである。

図１７の極微電子線回折パターンより、ナノ結晶酸化物半導体膜は、面方位が不規則であって、且つ、大きさの異なる結晶部が複数混在する膜であることがわかる。

次いで、図１８（Ａ）にナノ結晶酸化物半導体膜の平面ＴＥＭ像を示す。また、図１８（Ｂ）に図１８（Ａ）において円で囲んだ領域を、制限視野電子線回折を用いて測定した電子線回折パターンを示す。

図１８では、ナノ結晶酸化物半導体膜の一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物膜を石英ガラス基板上に膜厚３０ｎｍで成膜した試料を用いる。図１８に示すナノ結晶酸化物半導体膜の成膜条件は、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（原子数比）である酸化物ターゲットを用いて、酸素雰囲気下（流量４５ｓｃｃｍ）、圧力０．４Ｐａ、直流（ＤＣ）電源０．５ｋＷ、基板温度を室温とした。そして、試料を薄片化し、ナノ結晶酸化物半導体膜の平面ＴＥＭ像及び電子線回折による電子線回折パターンを得た。

図１８（Ａ）では、透過型電子顕微鏡（日立ハイテクノロジーズ製「Ｈ−９０００ＮＡＲ」）を用い、加速電圧を３００ｋＶ、倍率５０万倍として撮影したナノ結晶酸化物半導体膜の平面ＴＥＭ写真である。また、図１８（Ｂ）は、制限視野を３００ｎｍφとして電子線回折によって得られた電子線回折パターンである。なお、電子線の広がりを考慮すると、測定範囲は、３００ｎｍφ以上である。

図１８（Ｂ）に示すように、ナノ結晶酸化物半導体膜では、極微電子線回折よりも測定範囲の広い制限視野電子線回折を用いた電子線回折パターンでは、極微電子線回折によって観察された複数のスポットがみられず、ハローパターンが観察される。

次に、図１９に、図１７及び図１８の電子線回折パターンにおける回折強度の分布を概念的に示す。図１９（Ａ）は、図１７（Ｂ）乃至図１７（Ｄ）に示す極微電子線回折パターンにおける回折強度の分布の概念図である。また、図１９（Ｂ）は、図１８（Ｂ）に示す制限視野電子線回折パターンにおける回折強度の分布の概念図である。また、図１９（Ｃ）は単結晶構造または多結晶構造の電子線回折パターンにおける回折強度の分布の概念図である。

図１９において、縦軸はスポットなどの分布を表す電子線回折強度（任意単位）、横軸はメインスポットからの距離を示す。

図１９（Ｃ）に示す単結晶構造または多結晶構造においては、結晶部が配向する面の面間隔（ｄ値）に応じた、メインスポットからの特定の距離にピークがみられる。

一方、図１７に示すようにナノ結晶酸化物半導体膜の極微電子線回折パターンで観察される複数のスポットによって形成された円周状の領域は、比較的大きい幅を有する。よって、図１９（Ａ）は離散的な分布を示す。また、極微電子線回折パターンにおいて、同心円状の領域間に明確なスポットとならないものの輝度の高い領域が存在することがわかる。

また、図１９（Ｂ）に示すように、ナノ結晶酸化物半導体膜の制限視野電子線回折パターンにおける電子線回折強度分布は、連続的な強度分布を示す。図１９（Ｂ）は、図１９（Ａ）に示す電子線回折強度分布を広範囲で観察した結果と近似可能であるため、複数のスポットが重なってつながり、連続的な強度分布が得られたものと考察できる。

図１９（Ａ）乃至図１９（Ｃ）に示すように、ナノ結晶酸化物半導体膜は、面方位が不規則であり、且つ、大きさの異なる結晶部が複数混在する膜であり、且つ、その結晶部は、制限視野電子線回折パターンにおいてはスポットが観察されない程度に、極微細であることが示唆される。

複数のスポットが観察された図１７において、ナノ結晶酸化物半導体膜は５０ｎｍ以下に薄片化されている。また電子線のビーム径は１ｎｍφに収束されているため、その測定範囲は５ｎｍ以上１０ｎｍ以下である。よって、ナノ結晶酸化物半導体膜に含まれる結晶部は、５０ｎｍ以下であり、例えば、１０ｎｍ以下、または５ｎｍ以下であることが推測される。

ここで、図２０に、石英ガラス基板における極微電子線回折パターンを示す。図２０の測定条件は、図１７（Ｂ）乃至図１７（Ｄ）に示す電子線回折パターンと同様とした。

図２０に示すように、非晶質構造を有する石英ガラス基板では、特定のスポットを有さず、メインスポットから輝度が連続的に変化するハローパターンが観測される。このように、非晶質構造を有する膜においては、極微小な領域の電子線回折を行ったとしても、ナノ結晶酸化物半導体膜で観察されるような円周状に分布した複数のスポットが観察されない。従って、図１７（Ｂ）乃至図１７（Ｄ）で観察される円周状に分布した複数のスポットは、ナノ結晶酸化物半導体膜に特有のものであることが確認される。

また、図２１に、図１７（Ａ）に示すポイント２に、ビーム径を約１ｎｍφに収束した電子線を１分間照射した後に、測定を行った電子線回折パターンを示す。

図２１に示す電子線回折パターンは、図１７（Ｃ）に示す電子線回折パターンと同様に、円周状に分布した複数のスポットが観察され、両者の測定結果に特段の相違点は確認されない。このことは、図１７（Ｃ）の電子線回折パターンで確認された結晶部は酸化物半導体膜の成膜時から存在していることを意味しており、収束した電子線を照射したことで結晶部が形成されたものではないことを意味する。

次に、図２２に、図１７（Ａ）に示す断面ＴＥＭ像の部分拡大図を示す。図２２（Ａ）は、図１７（Ａ）のポイント１近傍（ナノ結晶酸化物半導体膜表面）を、倍率８００万倍で観察した断面ＴＥＭ像である。また、図２２（Ｂ）は、図１７（Ａ）のポイント２近傍（ナノ結晶酸化物半導体膜の膜厚方向中央部）を、倍率８００万倍で観察した断面ＴＥＭ像である。

図２２に示す断面ＴＥＭ像からは、ナノ結晶酸化物半導体膜において結晶構造が明確には確認できない。

また、図１７及び図１８の観察に用いた、石英ガラス基板上に本実施の形態のナノ結晶酸化物半導体膜が成膜された試料をＸ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）を用いて分析した。図２３にｏｕｔ−ｏｆ−ｐｌａｎｅ法を用いてＸＲＤスペクトルを測定した結果を示す。

図２３において、縦軸はＸ線回折強度（任意単位）であり、横軸は回折角２θ（ｄｅｇ．）である。なお、ＸＲＤスペクトルの測定は、ＢｒｕｋｅｒＡＸＳ社製Ｘ線回折装置Ｄ−８ＡＤＶＡＮＣＥを用いた。

図２３に示すように、２θ＝２０乃至２３°近傍に石英に起因するピークが観察されるものの、ナノ結晶酸化物半導体膜に含まれる結晶部に起因するピークは確認できない。

図２２及び図２３の結果からも、ナノ結晶酸化物半導体膜に含まれる結晶部は、極微細な結晶部であることが示唆される。

以上示したように、本実施例のナノ結晶酸化物半導体膜では、測定範囲の広いＸ線回折（ＸＲＤ：Ｘ−ｒａｙｄｉｆｆｒａｃｔｉｏｎ）による分析では配向を示すピークが検出されず、また、測定範囲の広い制限視野電子線回折によって得られる電子線回折パターンでは、ハローパターンが観測される。よって、本実施例のナノ結晶酸化物半導体膜は、巨視的には無秩序な原子配列を有する膜と同等であるといえる。しかしながら、電子線のビーム径が十分に小さい径（例えば、１０ｎｍφ以下）の極微電子線回折によってナノ結晶酸化物半導体膜を測定することで、得られる極微電子線回折パターンではスポット（輝点）を観測することができる。よって、本実施例のナノ結晶酸化物半導体膜は、面方位の不規則な極微な結晶部（例えば、粒径が１０ｎｍ以下、または５ｎｍ以下、または３ｎｍ以下の結晶部）が凝集して形成された膜と推測できる。また、極微細な結晶部を含有するナノ結晶領域は、ナノ結晶酸化物半導体膜の膜厚方向の全領域において含まれる。

本実施例では、酸化物半導体層中の不純物が、酸化物半導体層の結晶性に及ぼす影響を計算した。

本実施例においては、酸化物半導体層中に含まれる不純物として水素を想定し、酸化物半導体層への水素の添加量と、当該水素を添加された酸化物半導体層の秩序性との相関を第一原理計算により調べた。

酸化物半導体層としては、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物を適用した。はじめに、図２４に示す２８原子の構造を最適化した後、ａ軸及びｂ軸をそれぞれ２倍にして、１１２原子を含む格子とした。そして、１１２原子を含む格子に水素（Ｈ）を添加した構造と、１１２原子を含む格子に水素（Ｈ）を添加しない構造に対してそれぞれ温度を変化させ、各原子の運動を計算し、水素の添加の有無による構造の違いを調べた。

本実施例において、水素添加の構造では、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］のＩｎ−Ｇａ−Ｚｎ酸化物の１１２原子を含む格子に、水素原子４個（水素濃度３．４５ａｔｏｍ％）、又は、水素原子８個（水素濃度６．６７ａｔｏｍ％）を添加した。ここで、添加した水素は完全結晶の格子内に配置した。

水素添加なし、水素原子４個添加、水素原子８個添加の３つの構造に対して、分子動力学計算を行い、水素添加によるＩｎ−Ｇａ−Ｚｎ酸化物内の結合力の変化と構造乱れについて調べるため、動径分布関数による解析を行った。計算条件を表１に示す。なお、計算は”ＶＡＳＰ（ＶｉｅｎｎａＡｂ−ｉｎｉｔｉｏＳｉｍｕｌａｔｉｏｎＰａｃｋａｇｅ）”を用いて行った。

計算結果を図２５に示す。図２５（Ａ）は、初期状態のＩｎ−Ｇａ−Ｚｎ酸化物の結晶構造である。図２５（Ｂ）は、水素添加なしのＩｎ−Ｇａ−Ｚｎ酸化物において、温度を２５００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。図２５（Ｃ）は、水素原子４個添加した（水素濃度３．４５ａｔｏｍ％）のＩｎ−Ｇａ−Ｚｎ酸化物において、温度を２５００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。そして、図２５（Ｄ）は、水素原子８個添加した（水素濃度６．６７ａｔｏｍ％）のＩｎ−Ｇａ−Ｚｎ酸化物において、温度を２５００Ｋとした場合の５ｐｓｅｃ後の結晶構造である。

図２５より、水素を添加した構造では、水素を添加していない構造と比較して結晶構造が乱れていることが確認される。これは、Ｉｎ−Ｇａ−Ｚｎ酸化物内での結合が水素添加によって弱くなっていることを示唆している。

Ｉｎ−Ｇａ−Ｚｎ酸化物内での結合強度に対する水素の添加を定量的に評価するため、３ｐｓｅｃから５ｐｓｅｃの構造に対して、水素以外の元素であるＩｎ、Ｇａ、Ｚｎ、Ｏのみを対象とした動径分布関数を計算した。計算結果を図２６に示す。

図２６において矢印で示すように、水素の添加が多い程、第１ピークが低くなり、且つ、第１ピークと第２ピークの間の谷が浅くなっていることが確認できる。動径分布関数ｇ（ｒ）とは、ある原子から距離ｒ離れた位置において、他の原子が存在する確率密度を表す関数である。原子同士の相関が小さくなると、ｇ（ｒ）は１に近づく。したがって、図２６の結果は、水素の添加により、Ｉｎ−Ｇａ−Ｚｎ酸化物内の結合が弱くなり、構造が崩れやすくなっている（秩序が乱れている）ことを示している。

以上より、酸化物半導体層中に不純物（ここでは水素）濃度が高くなると、酸化物半導体層の秩序が乱れ、結晶性が低減することが確認された。また、非晶質構造の酸化物半導体層は、不純物（ここでは水素）を多量に含む膜であるということができる。

本実施例では、結晶状態の異なる酸化物半導体層を種々の方法を用いて測定し、比較した結果について説明する。

はじめに、本実施例で用いた測定試料の作製方法を以下に示す。

＜測定試料Ａ＞
測定試料Ａには、ＣＡＡＣ−ＯＳ層を適用した。測定試料Ａでは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を４００℃とし、ＤＣ電力を０．５ｋＷ印加する条件を用いたスパッタリング法により、酸化物半導体層を形成した。なお、基板にはガラス基板を用いた。次に、４５０℃の窒素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱して、酸化物半導体層に含まれる水素を脱離させる処理及び酸化物半導体層に酸素を供給する処理を行った。以上によって、ＣＡＡＣ−ＯＳ層である酸化物半導体層を含む測定試料Ａを得た。

なお、測定試料Ａに関し、Ｘ線反射率法（ＸＲＲ（Ｘ−ｒａｙＲｅｆｌｅｃｔｏｍｅｔｒｙ））を用いた膜密度の測定を行ったところ、膜密度は、６．３ｇ／ｃｍ^３であった。すなわち、ＣＡＡＣ−ＯＳ膜は、膜密度の高い膜である。

＜測定試料Ｂ１、測定試料Ｂ２＞
測定試料Ｂ１及び測定試料Ｂ２には、ナノ結晶酸化物半導体層を適用した。測定試料Ｂ１は、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスとしてアルゴンガスを３０ｓｃｃｍ、酸素ガスを１５ｓｃｃｍ用い、圧力を０．４Ｐａとし、基板温度を室温とし、ＤＣ電力を０．５ｋＷ印加する条件を用いたスパッタリング法により、酸化物半導体層を形成した。なお、基板にはガラス基板を用いた以上によって、ナノ結晶酸化物半導体層である酸化物半導体層を含む測定試料Ｂ１を得た。

また、測定試料Ｂ２は、測定試料Ｂ１と同様に作製した酸化物半導体層を、４５０℃の窒素雰囲気で１時間加熱した後、４５０℃の酸素雰囲気で１時間加熱することで、酸化物半導体層に含まれる水素を脱離させる処理及び酸化物半導体層に酸素を供給する処理を行った。以上によって、測定試料Ｂ２を得た。

なお、測定試料Ｂ１及び測定試料Ｂ２に関し、Ｘ線反射率法を用いた膜密度の測定を行った。測定試料Ｂ１の膜密度は、５．９ｇ／ｃｍ^３であり、測定試料Ｂ２の膜密度は６．１ｇ／ｃｍ^３であった。

従って、加熱処理により、酸化物半導体膜の膜密度を高めることができることが確認された。

＜測定試料Ｃ＞
測定試料Ｃには、ナノ結晶酸化物半導体層であって、測定試料Ｂ１及び測定試料Ｂ２よりも多量に水素を含む酸化物半導体層を適用した。実施例２で説明した通り、酸化物半導体層中に水素を添加することで、酸化物半導体層の秩序が乱れ、結晶性が低下する。従って、測定試料Ｃは、測定試料Ｂ１及び測定試料Ｂ２よりもさらに結晶性の低下したナノ結晶酸化物半導体層であるといえる。

測定試料Ｃは、Ｉｎ−Ｇａ−Ｚｎ酸化物（Ｉｎ：Ｇａ：Ｚｎ＝１：１：１［原子数比］）であるターゲットを用い、成膜ガスとしてアルゴンガスと水素の混合ガス（Ａｒ：Ｈ_２＝１４．８ｓｃｃｍ：０．２ｓｃｃｍ）を用い、圧力を２．０Ｐａとし、基板温度を室温とし、ＤＣ電力を２００Ｗ印加する条件を用いたスパッタリング法により、酸化物半導体層を形成した。以上によって、測定試料Ｃを得た。

なお、測定試料Ｃに関し、Ｘ線反射率法を用いた膜密度の測定を行った。測定試料Ｃの膜密度は、５．０ｇ／ｃｍ^３であり、水素を添加することで膜密度が低下することが確認された。

得られた測定試料Ａ、測定試料Ｂ１、及び測定試料Ｃの極微電子線回折パターンを図２７に示す。図２７（Ａ）は、測定試料Ａの極微電子線回折パターンであり、図２７（Ｂ）は、測定試料Ｂ１の極微電子線回折パターンであり、図２７（Ｃ）は、測定試料Ｃの極微電子線回折パターンである。図２７に示す極微電子線回折パターンにおいては、電子線のビーム径を１ｎｍφに収束させて観察した。

図２７より、高密度なＣＡＡＣ−ＯＳ層である測定試料Ａでは、スポットが結晶性に由来して規則的に配列している。一方、低密度なナノ結晶酸化物半導体層である測定試料Ｃでは、電子ビームのスポットが広がったハローパターンのように見えるが、一部ではナノ結晶も残存している。また、中密度なナノ結晶酸化物半導体層である測定試料Ｂ１では、スポット状のパターンがより明確に確認される。

よって、膜密度の高い膜である程、結晶性が高いことが示された。換言すると、水素濃度の低い程、結晶性の高い膜が得られることが示された。

また、得られた測定試料Ａ、測定試料Ｂ１、及び測定試料Ｂ２の局在準位（欠陥準位）を測定した。ここでは、酸化物半導体層をＣＰＭ（Ｃｏｎｓｔａｎｔｐｈｏｔｏｃｕｒｒｅｎｔｍｅｔｈｏｄ）測定で評価した結果について説明する。

ＣＰＭ測定は、酸化物半導体層に接して設けた一対の電極間に電圧を印加した状態で光電流値が一定となるように端子間の試料面に照射する光量を調整し、所望の波長の範囲において照射光量から吸光係数を導出した。

測定試料ＡをＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係数を図２８に示す。また、測定試料Ｂ１をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係数を図２９（Ａ）に示す。また、測定試料Ｂ２をＣＰＭ測定して得られた吸収係数からバンドテイル起因の吸収係数を除いた吸収係数、即ち欠陥に起因する吸収係数を図２９（Ｂ）に示す。

図２８及び図２９において、横軸は吸収係数を表し、縦軸は光エネルギーを表す。なお、図２８及び図２９の縦軸において、酸化物半導体層の伝導帯の下端を０ｅＶとし、価電子帯の上端を３．１５ｅＶとする。また、図２８及び図２９において、曲線は吸収係数と光エネルギーの関係を示す曲線であり、欠陥準位に相当する。

図２８に示す曲線において、欠陥準位による吸収係数は、５．８６×１０^−４ｃｍ^−１であった。即ち、ＣＡＡＣ−ＯＳ膜は、欠陥準位による吸収係数が１×１０^−３／ｃｍ未満、好ましくは１×１０^−４／ｃｍ未満であり、欠陥準位密度の低い膜である。

図２９（Ａ）より、測定試料Ｂ１の欠陥準位による吸収係数は、５．２８×１０^−１ｃｍ^−１であった。図２９（Ｂ）より、測定試料Ｂ２の欠陥準位による吸収係数は、１．７５×１０^−２ｃｍ^−１であった。従って、加熱処理により、酸化物半導体層に含まれる欠陥を低減することができる。

以上得られた結果をもとに、酸化物半導体（ＯＳと示す）における結晶状態の分類、及びシリコン（Ｓｉと示す）との対比を表２に示す。

表２に示すように、酸化物半導体の結晶状態には、例えば、非晶質酸化物半導体（ａ−ＯＳ、ａ−ＯＳ：Ｈ）、微結晶酸化物半導体（ｎｃ−ＯＳ、μｃ−ＯＳ）、多結晶酸化物半導体（多結晶ＯＳ）、連続結晶酸化物半導体（ＣＡＡＣ−ＯＳ）、単結晶酸化物半導体（単結晶ＯＳ）などがあるといえる。なお、シリコンの結晶状態には、例えば、表２に示すように、非晶質シリコン（ａ−Ｓｉやａ−Ｓｉ：Ｈ）、微結晶シリコン（ｎｃ−Ｓｉ、μｃ−Ｓｉ）、多結晶シリコン（多結晶Ｓｉ）、連続結晶シリコン（ＣＧ（ＣｏｎｔｉｎｕｏｕｓＧｒａｉｎ）シリコン）、単結晶シリコン（単結晶Ｓｉ）などがある。

各結晶状態における酸化物半導体に対し、ビーム径を１０ｎｍφ以下に収束させた電子線を用いる電子線回折（極微電子線回折）を行うと、以下のような電子線回折パターン（極微電子線回折パターン）が観測される。非晶質酸化物半導体では、ハローパターン（ハローリングまたはハローとも言われる。）が観測される。微結晶酸化物半導体では、スポットまたは／およびリングパターンが観測される。多結晶酸化物半導体では、スポットが観測される。連続結晶酸化物半導体では、スポットが観測される。単結晶酸化物半導体では、スポットが観測される。

なお、極微電子線回折パターンより、微結晶酸化物半導体は、結晶部がナノメートル（ｎｍ）からマイクロメートル（μｍ）の径であることがわかる。多結晶酸化物半導体は、結晶部と結晶部との間に粒界を有し、境界が不連続であることがわかる。連続結晶酸化物半導体は、結晶部と結晶部との間に境界が観測されず、連続的に繋がることがわかる。

各結晶状態における酸化物半導体の密度について説明する。非晶質酸化物半導体の密度は低い。微結晶酸化物半導体の密度は中程度である。連続結晶酸化物半導体の密度は高い。即ち、連続結晶酸化物半導体の密度は微結晶酸化物半導体の密度より高く、微結晶酸化物半導体の密度は非晶質酸化物半導体の密度より高い。

また、各結晶状態における酸化物半導体に存在する欠陥準位密度（ＤＯＳ：ｄｅｎｓｉｔｙｏｆｓｔａｔｅ）の特徴を説明する。非晶質酸化物半導体はＤＯＳが高い。微結晶酸化物半導体はＤＯＳがやや高い。連続結晶酸化物半導体はＤＯＳが低い。単結晶酸化物半導体はＤＯＳが極めて低い。即ち、単結晶酸化物半導体は連続結晶酸化物半導体よりＤＯＳが低く、連続結晶酸化物半導体は微結晶酸化物半導体よりＤＯＳが低く、微結晶酸化物半導体は非晶質酸化物半導体よりＤＯＳが低い。

本発明の一態様に係る酸化物半導体層は、ＤＯＳの低い連続結晶酸化物半導体を電流の主な経路であるチャネルとして含み、且つ、絶縁層とチャネルとの界面に非晶質よりもＤＯＳの低減された微結晶酸化物半導体を含む。従って、該酸化物半導体層を含むトランジスタを信頼性の高いトランジスタとすることが可能となる。

１０２絶縁層
１０４酸化物半導体層
１０４ａ領域
１０４ｂ領域
１０６絶縁層
１１４酸化物半導体層
１１４ａ領域
１１４ｂ領域
１２４酸化物半導体層
１２４ａ領域
１２４ｂ領域
１２４ｃ領域
２５０メモリセル
２５１メモリセルアレイ
２５１ａメモリセルアレイ
２５１ｂメモリセルアレイ
２５３周辺回路
２５４容量素子
２６０トランジスタ
２６２トランジスタ
２６４容量素子
３００トランジスタ
３０１基板
３０２ゲート電極層
３０３絶縁層
３０４酸化物半導体層
３０４ａ酸化物半導体層
３０４ｂ酸化物半導体層
３０５ａソース電極層
３０５ｂドレイン電極層
３０６絶縁層
３０７絶縁層
３１０トランジスタ
３１４酸化物半導体層
３１４ａ酸化物半導体層
３１４ｂ酸化物半導体層
３１６ａソース電極層
３１６ｂドレイン電極層
３２０トランジスタ
３２４酸化物半導体層
３２４ａ酸化物半導体層
３２４ｂ酸化物半導体層
３２４ｃ酸化物半導体層
３５１絶縁層
３５２絶縁層
３６０トランジスタ
３６４酸化物半導体層
３６４ａ酸化物半導体層
３６４ｂ酸化物半導体層
３６４ｃ酸化物半導体層
３７０トランジスタ
４０２絶縁層
４０４酸化物半導体層
４０４ａ酸化物半導体層
４０４ｂ酸化物半導体層
４０４ｃ酸化物半導体層
４１０絶縁層
５００基板
５０１画素部
５０２走査線駆動回路
５０３走査線駆動回路
５０４信号線駆動回路
５１０容量配線
５１２ゲート配線
５１３ゲート配線
５１４ドレイン電極層
５１６トランジスタ
５１７トランジスタ
５１８液晶素子
５１９液晶素子
５２０画素
５２１スイッチング用トランジスタ
５２２駆動用トランジスタ
５２３容量素子
５２４発光素子
５２５信号線
５２６走査線
５２７電源線
５２８共通電極
８０１トランジスタ
８０２トランジスタ
８０３トランジスタ
８０４トランジスタ
８１１トランジスタ
８１２トランジスタ
８１３トランジスタ
８１４トランジスタ
９０１ＲＦ回路
９０２アナログベースバンド回路
９０３デジタルベースバンド回路
９０４バッテリー
９０５電源回路
９０６アプリケーションプロセッサ
９０７ＣＰＵ
９０８ＤＳＰ
９１０フラッシュメモリ
９１１ディスプレイコントローラ
９１２メモリ回路
９１３ディスプレイ
９１４表示部
９１５ソースドライバ
９１６ゲートドライバ
９１７音声回路
９１８キーボード
９１９タッチセンサ
１０００スパッタリング用ターゲット
１００１イオン
１００２スパッタリング粒子
１００３被成膜面
１０２１本体
１０２２固定部
１０２３表示部
１０２４操作ボタン
１０２５外部メモリスロット
１０３０筐体
１０３１筐体
１０３２表示パネル
１０３３スピーカー
１０３４マイクロフォン
１０３５操作キー
１０３６ポインティングデバイス
１０３７カメラ用レンズ
１０３８外部接続端子
１０４０太陽電池セル
１０４１外部メモリスロット
１０５０テレビジョン装置
１０５１筐体
１０５２記憶媒体再生録画部
１０５３表示部
１０５４外部接続端子
１０５５スタンド
１０５６外部メモリ
１１０１本体
１１０２筐体
１１０３ａ表示部
１１０３ｂ表示部
１１０４キーボードボタン

Claims

酸化物半導体層と、
前記酸化物半導体層に接する絶縁層と、
前記酸化物半導体層と重なるゲート電極層と、
前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
前記酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、前記第１の領域を挟んで前記絶縁層と重なり、ｃ軸が前記酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、を含む半導体装置。
請求項１において、
前記第１の領域と、前記第２の領域と、は組成の異なる酸化物半導体を有する半導体装置。
第１の絶縁層と、
前記第１の絶縁層の上方の酸化物半導体層と、
前記酸化物半導体層の上方の第２の絶縁層と、
前記酸化物半導体層と重なるゲート電極層と、
前記酸化物半導体層と電気的に接続するソース電極層及びドレイン電極層と、を有し、
前記酸化物半導体層は、１０ｎｍ以下のサイズの結晶を有する第１の領域と、前記第１の領域を挟んで前記第１の絶縁層と重なり、ｃ軸が前記酸化物半導体層の表面の法線ベクトルと平行な方向に揃った結晶部を有する第２の領域と、前記第２の領域と前記第２の絶縁層との間に位置し、１０ｎｍ以下のサイズの結晶を有する第３の領域と、を含む半導体装置。
請求項３において、
前記第１の領域と、前記第２の領域と、は組成の異なる酸化物半導体を有し、
前記第２の領域と、前記第３の領域と、は組成の異なる酸化物半導体を有する半導体装置。
請求項３又は４において、
前記第３の領域は、電子線のビーム径を１ｎｍφ以上１０ｎｍφ以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観察され、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制限視野電子線回折では、ハローパターンが観察される半導体装置。
請求項１乃至５のいずれか一において、
前記第１の領域は、電子線のビーム径を１ｎｍφ以上１０ｎｍφ以下に収束させた極微電子線回折によって、円周状に分布した複数のスポットが観察され、且つ、電子線のビーム径が３００ｎｍφ以上である透過型電子顕微鏡を用いた制限視野電子線回折では、ハローパターンが観察される半導体装置。
請求項１乃至６のいずれか一において、
前記第２の領域の膜密度は、前記第１の領域の膜密度よりも高い半導体装置。
請求項１乃至７のいずれか一において、
前記第２の領域にチャネルが形成される半導体装置。