JP2017504185A - 高品質係数の誘導性および容量性回路構造 - Google Patents

Abstract

回路は、第１のバス配線（１１０）が第１の複数のフィンガ素子（１２０）に結合され、第２のバス配線（１０５）が第２の複数のフィンガ素子（１１５）に結合される第１のフィンガコンデンサ（１００）を含む。第１のバス配線は第２のバス配線に平行である。回路は、第１のレグ（１２５，５１５）が第１のバス配線および第２のバス配線に垂直に向けられるインダクタ（５００）をさらに含む。インダクタの第１のレグは第１のバス配線の中央（１３５）に結合される。関連の方法も開示される。

Description

この開示は半導体集積回路（ＩＣ）に関し、より特定的には、半導体ＩＣ内で用いるための高品質係数の容量性および誘導性回路構造に関する。

背景
近代の集積回路（ＩＣ）はしばしば、十分にギガヘルツ範囲内の周波数で動作することが求められる。１０ＧＨｚ以下の周波数に関しては、許容可能な性能を提供するさまざまな回路構造が公知である。たとえば、好適に高い品質（Ｑ）値を有する、１０ＧＨｚ以下で動作する公知のインダクタ−コンデンサ（ＬＣ）回路構造を実現することができる。これらのＬＣ回路構造はフィンガコンデンサを組入れている。

回路のＱ値は一般的に、周波数が高くなるにつれて低下する。周波数が１０ＧＨｚを超えて高くなると、従来のＬＣ回路構造の性能は顕著に低下し始める。一例として、フィンガコンデンサを利用する従来のＬＣ回路構造のＱ値は、周波数が約１０ＧＨｚから約３２ＧＨｚに上昇すると６７％も低下することが予測され得る。

そのような高周波数でＬＣ回路構造のＱ値を向上させるための技術は、フィンガコンデンサのバス配線の幅を大きくすること、フィンガコンデンサのフィンガ素子の幅を大きくすること、またはその両方を含んでいた。しかしながら、これらの技術は大面積を消費し、そのため他の回路構成用にＩＣ内で利用可能な面積が小さくなってしまい、および／またはＩＣ自身の大きさが大きくなってしまう。さらに、バス配線および／またはフィンガ素子の幅が大きくなると、ＬＣ回路構造の寄生容量が増してしまう。寄生容量が増すと、電圧制御発振器などの回路、および／または典型的にＬＣ回路構造に依拠するもしくはこれを組入れる他の回路の調整範囲を劣化させてしまう可能性がある。

要約
回路は、第１のバス配線が第１の複数のフィンガ素子に結合され、かつ第２のバス配線が第２の複数のフィンガ素子に結合される第１のフィンガコンデンサを含む。第１のバス配線は第２のバス配線に平行である。回路は、第１のレグが第１のバス配線および第２のバス配線に垂直に向けられるインダクタも含む。インダクタの第１のレグは第１のバス配線の中央に結合される。

別の回路は第１の複数のフィンガコンデンサを含み、第１の複数のフィンガコンデンサの各フィンガコンデンサは、第１の複数のフィンガ素子に結合される第１のバス配線と、第１のバス配線に平行でありかつ第２の複数のフィンガ素子に結合される第２のバス配線とを含む。回路は、第２の複数のフィンガコンデンサを含み、第２の複数のフィンガコンデンサの各フィンガコンデンサは、第３の複数のフィンガ素子に結合される第３のバス配線と、第３のバス配線に平行でありかつ第４の複数のフィンガ素子に結合される第４のバス配線とを含む。第３のバス配線は第１のバス配線に平行である。回路は、第１のレグが第１のバス配線に平行に向けられかつ第２のレグが第１のレグに平行なインダクタも含む。インダクタの第１のレグは、第１の複数のフィンガコンデンサの各々の第１のバス配線の中央に結合される。インダクタの第２のレグは、第２の複数のフィンガコンデンサの各々の第３のバス配線の中央に結合される。

関連の方法も開示される。方法は、回路の第１のフィンガコンデンサを設けるステップを含み、第１のフィンガコンデンサは、第１の複数のフィンガ素子に結合される第１のバス配線と、第２の複数のフィンガ素子に結合される第２のバス配線とを含む。第１のバス配線は第２のバス配線に平行である。方法は、第１のレグが第１のバス配線および第２のバス配線に垂直に向けられるインダクタを設けることも含み得る。インダクタの第１のレグは第１のバス配線の中央に結合される。

フィンガコンデンサを含む例示的な回路構造を示すブロック図である。 図１の回路構造の側面断面図である。 フィンガコンデンサを含む別の例示的な回路構造の斜視図である。 フィンガコンデンサアレイを含む例示的な回路構造を示すブロック図である。 例示的なインダクタ−コンデンサ（ＬＣ）回路構造を示すブロック図である。 フィンガコンデンサアレイを含む例示的な回路構造を示すブロック図である。 別の例示的なＬＣ回路構造を示すブロック図である。 ＬＣ回路構造を作製する例示的な方法を示すフローチャートである。 周波数に対して、２つの異なるＬＣ回路構造のＱ値をプロットしたグラフである。

詳細な説明
開示は新規の特徴を規定する請求項で結ばれるが、図面とともに説明を検討することによって本明細書中に記載のさまざまな特徴がより十分に理解されると考えられる。この開示内に記載のプロセス、機械、製造、および任意のその変形は例示の目的のために与えられる。記載の任意の特定の構造的および機能的詳細は限定と解釈されるべきではなく、単に請求項の根拠として、および事実上任意の適切に詳述される構造において記載の特徴をさまざまに用いることを当業者に教示するための代表的な根拠として解釈されるべきである。さらに、この開示内で用いられる用語および文言は限定を意図するものではなく、むしろ記載される特徴の理解可能な説明を提供することを意図する。

この開示は半導体集積回路（ＩＣ）に関し、より特定的には半導体ＩＣ内で用いるための高品質係数の容量性および誘導性回路構造に関する。本明細書中に開示される発明の配置に従うと、約１０ＧＨｚを超える周波数を含む広い周波数範囲を通じて高い品質（Ｑ）係数を与える回路構造が記載される。回路構造は、約３２ＧＨｚおよびその付近の、ならびに約５２ＧＨｚまでの周波数について、従来の回路構造と比較して向上したＱ値を与える。

回路構造は、インダクタと１つ以上のフィンガコンデンサとを含む。各々のフィンガコンデンサは、第１のバス配線と第２のバス配線とを含む。フィンガコンデンサのフィンガ素子は第１のバス配線および第２のバス配線の各々に結合される。インダクタはフィンガコンデンサに結合されるレグを含む。より特定的には、インダクタのレグは、用いられる各々のフィンガコンデンサのバス配線の中央に結合される。

インダクタのレグをフィンガコンデンサのバス配線の中央に結合することにより、フィンガコンデンサの中央にあるインダクタから各々のフィンガコンデンサの中へ電流が注入される。その結果、電流がフィンガコンデンサ内を進む経路の長さが、フィンガコンデンサのバス配線の端縁に電流を注入する他の回路構造の約２分の１に短縮される。電流経路の長さが短くなる結果、回路構造の直列抵抗が低下し、これによりＱ値が大きくなる。この開示内で記載されるようにインダクタのレグをバス配線の中央に結合することにより、選択された周波数で、端縁接続構成に対して、回路構造のＱ値を約６０％上昇させることができる。

図示の簡潔さおよび明確性の目的のために、図に示される要素は必ずしも縮尺通りに描かれるとは限らない。たとえば、明確さのために、要素の一部の寸法は他の要素に対して誇張されることがある。さらに、適切と考えられる場合は、対応の、類似の、または同様の特徴を示すために、参照番号が図の間で繰返される。

図１はフィンガコンデンサ１００を含む例示的な回路構造を示すブロック図である。図１の回路は半導体ＩＣ内で実現され、レイアウト図で示される。描かれるように、フィンガコンデンサ１００は、バス配線１０５とバス配線１１０とを含む。バス配線１０５はバス配線１１０に平行である。バス配線１０５は複数のフィンガ素子１１５に結合される。フィンガ素子１１５は縦方向の線でハッチングされる。バス配線１１０は複数のフィンガ素子１２０に結合される。フィンガ素子１２０は横方向の線でハッチングされる。フィンガ素子１１５およびフィンガ素子１２０はバス配線１０５および１１０の各々に対して垂直である。したがってフィンガ素子１１５および１２０は互いに対して平行である。

図１に描かれるように、フィンガ素子１１５の個々の１つはフィンガ素子１２０の個々の１つと交互である。より特定的には、フィンガコンデンサ１００を横切るように左から右への繰返しパターンでフィンガ素子が配置され、フィンガ素子１１５の後にフィンガ素子１２０があり、その後に別のフィンガ素子１１５があり、その後に別のフィンガ素子１２０がある、などである。

フィンガコンデンサ１００の異なる部分をより明確に示すために、バス配線１０５とフィンガ素子１１５とは図１では異なるハッチングで描かれる。１つの局面では、バス配線１０５およびフィンガ素子１１５を半導体ＩＣの導電層の連続した部分から形成することを認めるべきである。たとえば、バス配線１０５およびフィンガ素子１１５を金属の１つの連続した部分から形成することができる。同様に、バス配線１１０とフィンガ素子１２０とは異なってハッチングされるが、半導体ＩＣ内で金属などの導電層の連続した部分として実現されてもよい。

インダクタの一部はフィンガコンデンサ１００の上に形成される。インダクタの一部はインダクタのレグ１２５部分である。レグ１２５はフィンガコンデンサ１００とは異なる導電層の中に実現される。示される例では、レグ１２５はフィンガコンデンサ１００上の金属層の中に形成される。図示の目的のため、フィンガコンデンサ１００に対するレグ１２５の載置およびレグ１２５とフィンガコンデンサ１００との間に形成される接続をより明確に示すために、レグ１２５は半透明の形態で示される。

レグ１２５はバス配線１１０の中央の上に位置する。本明細書中で規定されるように、バス配線の「中央」は、バス配線を２つの等しい長さまたは半分に分ける線である。バス配線１１０の中央と、少なくともこの例ではバス配線１０５の中央とは、破線１３５で示される。破線１３５はバス配線１０５、バス配線１１０、およびレグ１２５を二分する。

レグ１２５はビア構造１３０を用いてフィンガコンデンサ１００に結合される。ビア構造１３０はバス配線１１０をレグ１２５に取付ける。さらにビア構造１３０は線１３５によって二分され、そのため、同様のバス配線１０５および１１０は線１３５に対して対称である。１つの局面では、ビア構造１３０は、「トレンチ」ビアと称されることがある単一のより大きなビアとして実現される。図１のビア１３０−１は、レグ１２５をバス配線１１０の中央に取付けるトレンチビアを表わす。別の例では、単一の標準的なサイズのおよび／または形状のビアを用いてレグ１２５をバス配線１１０の中央に接続してもよい。

レグ１２５からの電流はビア構造１３０を通って中央にあるバス配線１１０の中に注入される。そのため、電流は、線１３５でマークされる中央からバス配線１１０の各々それぞれの端へ外向きに進む。電流はさらにフィンガ１２０を通って流れ下る。注記されるように、これは、矢印１５０で示されるようにバス配線の端縁に電流を注入する従来のＬＣ回路構造と比較して、電流が進む経路を短縮する。矢印１５０の場所で、すなわちバス配線１１０の端縁で電流を注入する結果、図１に描かれる例示的な実現例よりも、電流が進む経路がより長くなり、抵抗が大きくなり、かつＱ値が低くなる。

図２は、図１の回路構造の側面断面図である。図２は、図１の線２−２に沿って切断した図を示す。図２は、フィンガコンデンサ１００およびインダクタのレグ１２５を形成するのに用いられる複数のＩＣ処理層を示す。図２に示されるように、層は、絶縁層２０５と、導電層２１０と、絶縁層２１５と、導電層２２０と、別の絶縁層２２５とを含む。導電層２１０および２２０は、金属層として、たとえばパターニングされた金属層として実現されてもよい。層２２５の上および／または層２０５の下に１つ以上の付加的な層を含んで、受動であっても能動であってもさらなる回路構造を実現してもよい。

図２の例では、フィンガコンデンサ１００は単一の金属層を用いて実現され、そのため、同じ平面内に実現される。より特定的には、バス配線１０５、バス配線１１０、フィンガ素子１１５、およびフィンガ素子１２０は導電層２１０の中に実現され、そのため、同じ平面内にある。レグ１２５は導電層２２０の中に実現される。レグ１２５は、ビア構造１３０によってバス配線１１０に結合される。ビア構造１３０は、絶縁層２１０を通って延在してバス配線１１０をレグ１２５に接続するように実現される。

図２に提示される例では、ビア構造１３０は複数のより小さなビア１３０−２として実現される。図２には偶数個のビア１３０−２が示される。したがって、どの単一のビア１３０−２も線１３５によって二分されない。しかしながら、全体的なビア構造１３０は二分され、かつ線１３５に対して対称であり、それにより接続をバス配線１１０の中央に近づける。そのため、ビア１３０−２として実現されるビア構造１３０は、バス配線１１０の中央に接続されているといえる。奇数個のビア１３０−２が用いられる場合は、そのようなビア１３０−２のうち１つが線１３５によって二分されるであろう。

図３は、フィンガコンデンサ３０５を含む別の例示的な回路構造３００の斜視図である。フィンガコンデンサ３０５はバス配線３１０とバス配線３１５とを含む。バス配線３１０は複数のフィンガ素子３２０に結合される。バス配線３１５は複数のフィンガ素子３２５に結合される。インダクタのレグ３３０はフィンガコンデンサ３０５の上に実現され、バス配線３１５の中央に接続する。図では見えないビア構造を用いてレグ３３０をバス配線３１５に取付ける。

図４は、フィンガコンデンサアレイ４０５を含む例示的な回路構造４００を示すブロック図である。本明細書中で用いるような用語「アレイ」は、注記される回路素子の種類のうち２つ以上を意味する。アレイの素子は典型的に相互接続される。多くの場合、アレイは、選択された軸または原点に対して対称となるように実現される。さらに、アレイの各々個々の素子は通常、アレイの互いに均等なまたは同一の回路素子となるように実現される。

フィンガコンデンサアレイ４０５は、フィンガコンデンサ４１０、４１５、４２０、および４２５を含む。１つの局面では、フィンガコンデンサアレイ４０５の一部として、フィンガコンデンサ４１０、４１５、４２０、および４２５の各々を、同じ、たとえば「単位」フィンガコンデンサとして、実現することができる。たとえば、フィンガコンデンサ４１０、４１５、４２０、および４２５は、同じキャパシタンス値または互いの規定される公差範囲内の値を有する点で同一である。図４に描かれる例では、フィンガコンデンサ４１０、４１５、４２０、および４２５の各々は整列される。さらに、フィンガコンデンサ４１０、４１５、４２０、および４２５のうち隣接するもの同士の間に同じ間隔が維持される。この場合、たとえば、フィンガコンデンサ４１５からフィンガコンデンサ４１０を隔てる距離は、フィンガコンデンサ４２０からフィンガコンデンサ４１５を隔てる距離と同じである、などである。

フィンガコンデンサ４１０、４１５、４２０、および４２５の各々はバス配線４３０とバス配線４３５とを含む。複数のフィンガ素子はバス配線４３０および４３５の各々に結合される。バス配線４３５の各々の中央をレグ４４０に取付けるビア構造４４５をより十分に示すように、インダクタのレグ４４０は半透明の形態で示される。

フィンガコンデンサ４１０、４１５、４２０、および４２５の各々は、実質的に図１−図３を参照して説明されたように実現される。同様に、インダクタのレグ４４０は、実質的に説明されたように、１つ以上のビアを含むビア構造を用いてフィンガコンデンサ４１０、４１５、４２０、および４２５のバス配線４３５の各々に結合される。

図５は例示的なインダクタ−コンデンサ（ＬＣ）回路構造５００を示すブロック図である。ＬＣ回路構造５００は、１つ以上のループ５１０、レグ５１５、およびレグ５２０を有するインダクタ５０５を含む。レグ５１５はレグ５２０に平行である。

示される例では、インダクタ５０５は単一のループまたはターンを含む。しかしながら、インダクタ５０５は、示されるループの数によって限定されることを意図されないことを認めるべきである。インダクタ５０５は、１つ以上の付加的な完全なループおよび／または１つ以上の付加的な部分的ループを含んでもよい。さらに、インダクタ５０５のループ５１０または場合によっては複数のループの形状は八角形に限定されることを意図されない。ループ５１０は、用いられる特定のＩＣ作製技術の制約に従って、円形状、方形状、楕円形状、螺旋形状などで形成されることができる。

レグ５１５は上方に位置決めされ、フィンガコンデンサ素子５２５に接続する。フィンガコンデンサ素子５２５は、図１−図３を参照して説明されるようなフィンガコンデンサまたは図４を参照して説明されるようなフィンガコンデンサアレイとして実現されてもよい。レグ５１５はフィンガコンデンサ素子５２５の上に位置決めされ、フィンガコンデンサ素子５２５を二分する。フィンガコンデンサ素子５２５の各フィンガコンデンサの１つのバス配線の中央は、ビア構造（図示せず）を用いてレグ５１５に結合される。注記されるように、フィンガコンデンサ素子５２５の各フィンガコンデンサのバス配線をレグ５１５に取付けるビア構造は、各々のバス配線の中央に対して対称である。

従来のＬＣ回路構造は、フィンガコンデンサアレイをインダクタのレグの側方に位置させる。図５を参照して、たとえば、従来の設計は、フィンガコンデンサアレイを破線で示されるブロック５３０の場所の中に位置させる。描かれるように、ブロック５３０の場所はレグ５１５の完全に左側にあるため、電流は中央に対してバス配線の端縁に注入される。

図６は、フィンガコンデンサアレイ６０２および６０４を含む例示的な回路構造６００を示すブロック図である。フィンガコンデンサアレイ６０２は、フィンガコンデンサ６０６、６０８、６１０、および６１２を含む。フィンガコンデンサ６０６、６０８、６１０、および６１２の各々は、バス配線６１４とバス配線６１６とを含む。複数のフィンガ素子はバス配線６１４および６１６の各々に結合される。各々のバス配線６１６の中央をレグ６１８に取付け、これによりフィンガコンデンサアレイ６０２とレグ６１８との間の接続を形成するビア構造６２０をより十分に示すように、インダクタの第１のレグ６１８は半透明の形態で示される。

フィンガコンデンサアレイ６０４は、フィンガコンデンサ６２２、６２４、６２６、および６２８を含む。フィンガコンデンサ６２２、６２４、６２６、および６２８の各々は、バス配線６３０とバス配線６３２とを含む。複数のフィンガ素子はバス配線６３０および６３２の各々に結合される。各々のバス配線６３０の中央をレグ６３４に取付け、これによりフィンガコンデンサアレイ６０４とレグ６３４との間の接続を形成するビア構造６３６をより十分に示すように、インダクタの第２のレグ６３４は半透明の形態で示される。

フィンガコンデンサアレイ６０２および６０４は、実質的に図４を参照して説明されるように実現される。そのため、フィンガコンデンサ６０６、６０８、６１０、６１２、６２２、６２４、６２６、および６２８の各々は、図１−図３を参照して説明されるのと実質的に同じように実現される。したがって、インダクタのレグ６１８は、ビア構造６２０を用いて、実質的に記載のようにフィンガコンデンサ６０６、６０８、６１０、および６１２のバス配線６１６の各々の中央に結合される。同様に、インダクタのレグ６３４は、ビア構造６３６を用いて、実質的に記載のようにフィンガコンデンサ６２２、６２４、６２６、および６２８のバス配線６３０の各々の中央に結合される。

図６は、複数のスイッチ６４０、６４２、６４４、および６４６をさらに含む。１つの局面では、スイッチ６４０、６４２、６４４、および６４６は任意であり、含まれる必要はない。その場合、フィンガコンデンサの対の間、たとえば、フィンガコンデンサ６１２と６２２との間、フィンガコンデンサ６１０と６２４との間、フィンガコンデンサ６０８と６２６との間、およびフィンガコンデンサ６０６と６２８との間に開回路が存在する。

図６に示されるようにスイッチ６４０、６４２、６４４、および６４６を含むと、スイッチ６４０、６４２、６４４、および６４６の各々のそれぞれ１つのプログラミングに基づいて前述のフィンガコンデンサの対を接続できるようになる。１つの局面では、スイッチ６４０、６４２、６４４、および６４６は、当該技術分野で公知のような１つ以上のトランジスタを用いて実現されてもよい。スイッチを閉じてフィンガコンデンサ対の２つのフィンガコンデンサを接続すると、回路構造６００のキャパシタンスを増大させる効果がある。スイッチを開いてフィンガコンデンサ対の２つのフィンガコンデンサ同士の間の開回路を作製すると、回路構造６００のキャパシタンスを低減する効果がある。

スイッチ６４０、６４２、６４４、および６４６のうち特定のものを開くおよび／または閉じることにより、回路６００のキャパシタンスを変更して、これにより回路６００を作製後に調整することができ得る。１つの局面では、スイッチ６４０、６４２、６４４、および６４６は、回路６００が含まれる特定のＩＣの中にビットストリームおよび／または他のコンフィギュレーションデータをロードすることによってプログラミング可能である。別の局面では、スイッチ６４０、６４２、６４４、および６４６のうち１つ以上またはすべてをＩＣ内の他の回路構成が生成する制御信号によって制御して、現場でＩＣの動作の際にスイッチの動的制御を提供することができる。いずれの場合も、ＩＣが検出するさまざまな状態に応答してならびに／またはＩＣ内の信号および／もしくは状態に応答して、現場で動作する際に、回路構造６００のキャパシタンスを所望され得るように変更することができる。

フィンガコンデンサアレイ６０２および６０４の各々の中のフィンガコンデンサの数は、図示の目的のためにのみ選択されていることを認めるべきである。より少ないまたはより多くのフィンガコンデンサを含んでもよい。しかしながら、いずれの場合も、フィンガコンデンサアレイ６０２および６０４中のフィンガコンデンサの数は一致していてもまたは等しくてもよい。この点について、含まれるスイッチの数は、フィンガコンデンサアレイ６０２および６０４内に含まれるフィンガコンデンサの数によって異なる。

すべてのフィンガコンデンサがスイッチを含む必要がないことも認めるべきである。たとえば、ハードワイヤード接続を用いてフィンガコンデンサの１つ以上の対（たとえば、フィンガコンデンサ６１２および６２２；フィンガコンデンサ６１０および６２４など）を接続してもよい一方で、他の対は切換え可能である。また別の局面では、フィンガコンデンサ対のすべてがハードワイヤード接続を有して切換え不可能であってもよい。

図７は別の例示的なＬＣ回路構造７００を示すブロック図である。ＬＣ回路７００は、１つ以上のループ７１０、レグ７１５、およびレグ７２０を有するインダクタ７０５を含む。レグ７１５はレグ７２０に平行に形成される。

示される例では、インダクタ７０５は単一のループまたはターンを含む。図５を参照して論じたように、インダクタ７０５は示されるループの数によって限定されることを意図されない。インダクタ７０５は１つ以上の付加的な完全なループおよび／または１つ以上の付加的な部分的ループを含んでもよい。さらに、インダクタ７０５のループ７１０または場合によっては複数のループの形状は八角形に限定されることを意図されない。ループ７１０は、用いられる特定のＩＣ作製技術の制約に従って、円形状、方形状、楕円形状、螺旋形状、または何らかの他の形状で形成されることができる。

レグ７１５は上方に位置決めされ、フィンガコンデンサ素子７２５に接続される。フィンガコンデンサ素子７２５は、図１−図３を参照して説明されるようなフィンガコンデンサとしてまたは図６を参照して説明されるようなフィンガコンデンサアレイ、たとえばフィンガコンデンサアレイ６０２として、実現されてもよい。そのため、フィンガコンデンサ素子７２５の各フィンガコンデンサの１つのバス配線の中央は、ビア構造を用いてレグ７１５に結合される。レグ７１５はフィンガコンデンサ素子７２５の上に位置決めされ、フィンガコンデンサ素子７２５を二分する。さらに、ビア構造を通したフィンガコンデンサ素子７２５へのレグ７１５の取付点は、各々それぞれのバス配線の中央に位置し、そのためビア構造は各々のバス配線の中央に対して対称である。

レグ７２０は上方に位置決めされ、フィンガコンデンサ素子７３０に接続される。フィンガコンデンサ素子７３０は、図１−図３を参照して説明されるようなフィンガコンデンサとして、または図６を参照して説明されるようなフィンガコンデンサアレイ、たとえばフィンガコンデンサアレイ６０４として、実現されてもよい。そのため、フィンガコンデンサ素子７３０の各フィンガコンデンサの１つのバス配線の中央は、ビア構造を用いてレグ７２０に結合される。レグ７２０はフィンガコンデンサ素子７３０の上に位置決めされ、フィンガコンデンサ素子７３０を二分する。さらに、ビア構造を通したフィンガコンデンサ素子７３０へのレグ７２０の取付点は、各々それぞれのバス配線の中央に位置し、そのためビア構造は各々のバス配線の中央に対して対称である。

回路７００は複数のスイッチ７３５をさらに含む。スイッチ７３５は、図６を参照して説明されるように、より特定的にはスイッチ６４０、６４２、６４４、および６４６として実現されることができる。応じて、スイッチ７３５のうち異なるものは、必要に応じて閉じられおよび／または開かれて、フィンガコンデンサ素子７２５および７３０が与えるキャパシタンスを変化させ、これにより回路７００を調整することができるようになり得る。しかしながら、別の局面では、図６を参照して説明されるように、フィンガコンデンサ素子７２５からの１つのフィンガコンデンサおよびフィンガコンデンサ素子７３０からの対応のフィンガコンデンサを含むフィンガコンデンサ対のうち１つ以上またはすべてを、ハードワイヤード接続によって接続してもよい。

従来のＬＣ回路構成では、フィンガコンデンサアレイはインダクタのレグの下に位置しない。図７を参照して、たとえば、従来のＬＣ回路構成では、フィンガコンデンサアレイ全体がレグ７１５の左側に実現されるであろう。すなわち、破線で示されるブロック７４０が位置する場所である。同様に、従来のＬＣ回路構成中では、他のフィンガコンデンサアレイ全体がレグ７２０の右側に実現されるであろう。すなわち、これも破線で示されるブロック７４５が位置する場所である。場所７４０および７４５での各々それぞれのフィンガコンデンサアレイの場所では、電流を端縁に注入する必要があり、このためＬＣ回路のＱが低下してしまうであろう。

図８は、ＬＣ回路構造を作る例示的な方法８００である。より特定的には、方法８００は、この開示内に記載されるようにＬＣ回路構造を作製する高レベルの記載を与える。本明細書中に記載するようなＬＣ回路構造は、当業者には公知のさまざまなＩＣ作製プロセスおよび／または材料のうち任意のものを用いて作ることができる。

応じて、ブロック８０５で、第１のフィンガコンデンサが設けられる。第１のフィンガコンデンサの第１のバス配線は第１の複数のフィンガ素子に結合され、第２のバス配線は第２の複数のフィンガ素子に結合される。第１のバス配線は第２のバス配線に平行である。ブロック８１０で、インダクタが設けられる。インダクタの第１のレグは第１のバス配線および第２のバス配線に垂直に向けられている。第１のレグは第１のバス配線の中央に結合される。ブロック８１５で、第１の複数のフィンガ素子および第２の複数のフィンガ素子がバス配線に垂直に形成される。第１の複数のフィンガ素子の個々の１つは第２の複数のフィンガ素子の個々の１つと交互である。

ブロック８２０で、第２のフィンガコンデンサが設けられる。第２のフィンガコンデンサの第３のバス配線は第３の複数のフィンガ素子に結合され、第４のバス配線は第４の複数のフィンガ素子に結合される。第３のバス配線および第４のバス配線は第１のバス配線に平行である。インダクタはさらに、第１のレグに平行な第２のレグを含む。インダクタの第２のレグは第３のバス配線の中央に結合される。ブロック８２５で、スイッチを用いて第２のバス配線を第４のバス配線に選択的に接続することによって、回路のキャパシタンスが変更される。

別の局面では、第１のフィンガコンデンサはフィンガコンデンサの第１のアレイとして実現される。フィンガコンデンサの第１のアレイ中の各々のフィンガコンデンサは、記載されるように、第１のバス配線と、第２のバス配線と、第１の複数のフィンガ素子と、第２の複数のフィンガ素子とを含むことができる。フィンガコンデンサの第１のアレイの各フィンガコンデンサの第１のバス配線の中央をインダクタの第１のレグに接続することができる。

同様に、第２のフィンガコンデンサはフィンガコンデンサの第２のアレイとして実現される。フィンガコンデンサの第２のアレイ中の各々のフィンガコンデンサは、記載されるように、第３のバス配線と、第４のバス配線と、第３の複数のフィンガ素子と、第４の複数のフィンガ素子とを含むことができる。フィンガコンデンサの第２のアレイの各フィンガコンデンサの第３のバス配線の中央をインダクタの第２のレグに接続することができる。

図９は、周波数に対して、２つの異なるＬＣ回路構造のＱ値をプロットしたグラフ９００である。線１は、周波数に対してプロットされる、従来のＬＣ回路構造中のフィンガコンデンサ装置のＱ値を表わす。従来のＬＣ回路構造の場合、インダクタのレグはバス配線の端縁または端にあるフィンガコンデンサに接続される。インダクタの各々のレグはフィンガコンデンサアレイに接続される。バス配線の端縁にある接続は抵抗を増大させ、回路のＱ値を低下させる。

線２は、図７を参照してこの開示内で説明されるようなＬＣ回路構造中のフィンガコンデンサ装置のＱ値を表わす。線２を生成するように用いられるＬＣ回路構造は、フィンガコンデンサアレイのフィンガコンデンサのバス配線の端縁に対して中央にインダクタの各々のレグを接続する。示されるように、この構成についてのＱ値は、より低い周波数と、３２ＧＨｚおよびその付近、ならびにそれを超えるより高い周波数とで、従来のＬＣ回路構造のＱ値を超える。

この開示は半導体ＩＣに関し、より特定的には半導体ＩＣ内で用いるための高Ｑ値のＬＣ回路構造に関する。フィンガコンデンサを各々のフィンガコンデンサの１つのバス配線の中央にあるインダクタに接続することによって、少なくとも部分的に高いＱ値が達成される。端縁に対してバス配線の中央にあるインダクタにフィンガコンデンサを取付けることにより、インダクタからの電流がフィンガコンデンサの中央にある各々のフィンガコンデンサの中に注入される。電流をバス配線の中央に注入することにより、フィンガコンデンサ内で電流が進む経路の長さが短くなり、これによりフィンガコンデンサについての直列抵抗が小さくなりかつＱ値が大きくなる。

説明の目的のため、本明細書中に開示されるさまざまな発明の概念の完全な理解を与えるために具体的な術語を述べる。しかしながら、本明細書中で用いる術語は記載される特徴を例示する目的のためのものであり、限定的であることを意図していない。

たとえば、本明細書中で用いるような用語「ａ」および「an」は、１または１よりも多くとして定義される。本明細書中で用いるような用語「複数」は、２または２よりも多くとして定義される。本明細書中で用いるような用語「別の」は、少なくとも第２のものまたはそれ以上として定義される。本明細書中で用いるような用語「結合される」は、他に示されなければ、一切の介入要素なしに直接にまたは１つ以上の介入要素が存在して間接的に接続されると定義される。２つの要素は、通信チャネル、経路、ネットワーク、またはシステムを通して、機械的に、電気的に、または通信するようにリンクされて結合されることもできる。

本明細書中で用いるような用語「および／または」は、関連付けられて列挙される項目のうち１つ以上のありとあらゆる可能な組合せを指しかつそれらを包含する。この開示で用いられる際の用語「含む」および／または「含んでいる」は、述べられた特徴、整数、ステップ、動作、要素、および／または構成要素の存在を特定するが、その１つ以上の他の特徴、整数、ステップ、動作、要素、構成要素、および／またはその群の存在または追加を排除するものではないことがさらに理解される。第１、第２などの用語を本明細書中で用いてさまざまな要素を記載することがあるが、これらの用語は１つの要素を別の要素から区別するためにのみ用いられているため、これらの要素はこれらの用語によって限定されるべきではないことも理解される。

用語「ならば」は、文脈に依存して、「とき」または「すると」または「判断することに応答して」または「検出することに応答して」を意味すると解釈されることがある。同様に、「と判断されれば」または「［述べられた条件またはイベント］が検出されれば」という文言は、文脈に依存して、「判断すると」または「判断することに応答して」または「［述べられた条件またはイベント］を検出すると」または「［述べられた条件またはイベント］を検出したことに応答して」を意味すると解釈されることがある。

図中のフローチャートおよびブロック図は、本明細書中に記載の特徴のうち１つ以上を利用するプロセス、機械、製造、および／またはシステムの可能な実現例のアーキテクチャ、機能性、および動作を示す。いくつかの代替的な実現例では、ブロック中に注記される機能は、図に注記される順序を外れて生じることがある。たとえば、関与する機能性に依存して、続けて示される２つのブロックが実質的に同時に実行されることがあったり、またはブロックが逆の順で実行されたりすることがあり得る。

以下の請求項中のすべての手段またはステッププラス機能要素の対応の構造、材料、行為、および均等物は、具体的に請求されるような他の請求される要素と組合せて、機能を果たすための任意の構造、材料、または行為を含むことが意図される。

例示的な回路は、第１のバス配線が第１の複数のフィンガ素子に結合され、第２のバス配線が第２の複数のフィンガ素子に結合される第１のフィンガコンデンサを含む。第１のバス配線は第２のバス配線に平行である。回路は、第１のレグが第１のバス配線および第２のバス配線に垂直に向けられるインダクタも含む。インダクタの第１のレグは第１のバス配線の中央に結合される。

１つの局面では、第１の複数のフィンガ素子および第２の複数のフィンガ素子はバス配線に対して垂直である。第１の複数のフィンガ素子の個々の１つは第２の複数のフィンガ素子の個々の１つと交互である。

さらに、第１のバス配線、第２のバス配線、第１の複数のフィンガ素子、および第２の複数のフィンガ素子を同じ平面中に実現することができる。そのため、インダクタは、第１の平面とは異なりかつ第１の平面に平行な少なくとも第２の平面の中に実現され得る。

回路は、第３のバス配線が第３の複数のフィンガ素子に結合され、第４のバス配線が第４の複数のフィンガ素子に結合される第２のフィンガコンデンサも含むことができる。第３のバス配線および第４のバス配線は第１のバス配線に平行である。インダクタの第１のレグは第３のバス配線の中央に結合される。

別の局面では、回路は、第３のバス配線が第３の複数のフィンガ素子に結合され、第４のバス配線が第４の複数のフィンガ素子に結合される第２のフィンガコンデンサを含む。第３のバス配線および第４のバス配線は第１のバス配線に平行である。インダクタは第１のレグに平行な第２のレグを含むことができ、インダクタの第２のレグは第３のバス配線の中央に結合される。回路は、第２のバス配線を第４のバス配線に選択的に接続するように構成される第１のスイッチも含むことができる。

第２のフィンガコンデンサがインダクタの第２のレグに結合されるさらなる局面では、回路は、第５のバス配線が第５の複数のフィンガ素子に結合され、第６のバス配線が第６の複数のフィンガ素子に結合される第３のフィンガコンデンサを含むことができる。第５のバス配線および第６のバス配線は第１のバス配線に平行である。インダクタの第１のレグは第５のバス配線の中央に結合される。回路はさらに、第７のバス配線が第７の複数のフィンガ素子に結合され、第８のバス配線が第８の複数のフィンガ素子に結合される第４のフィンガコンデンサを含むことができる。第７のバス配線および第８のバス配線は第１のバス配線に平行である。インダクタの第２のレグは第７のバス配線の中央に結合される。回路は、第６のバス配線を第８のバス配線に選択的に結合するように構成される第２のスイッチも含むことができる。

別の例示的な回路は第１の複数のフィンガコンデンサを含み、第１の複数のフィンガコンデンサの各フィンガコンデンサは、第１の複数のフィンガ素子に結合される第１のバス配線と、第１のバス配線に平行でありかつ第２の複数のフィンガ素子に結合される第２のバス配線とを含む。回路は第２の複数のフィンガコンデンサを含み、第２の複数のフィンガコンデンサの各フィンガコンデンサは、第３の複数のフィンガ素子に結合される第３のバス配線と、第３のバス配線に平行でありかつ第４の複数のフィンガ素子に結合される第４のバス配線とを含む。第３のバス配線は第１のバス配線に平行である。回路は、第１のレグが第１のバス配線に垂直に向けられ、第２のレグが第１のレグに平行であるインダクタも含む。インダクタの第１のレグは第１の複数のフィンガコンデンサの各々の第１のバス配線の中央に結合される。インダクタの第２のレグは第２の複数のフィンガコンデンサの各々の第３のバス配線の中央に結合される。

回路は複数のスイッチも含むことができる。各々のスイッチは第２のバス配線を第４のバス配線に接続するように個別に構成可能であり得る。

例示的な方法は、回路の第１のフィンガコンデンサを設けるステップを含み、第１のフィンガコンデンサは、第１の複数のフィンガ素子に結合される第１のバス配線と、第２の複数のフィンガ素子に結合される第２のバス配線とを含む。第１のバス配線は第２のバス配線に平行である。方法は、第１のレグが第１のバス配線および第２のバス配線に垂直に向けられるインダクタを設けるステップも含むことができる。インダクタの第１のレグは第１のバス配線の中央に結合される。

１つの局面では、第１の複数のフィンガ素子および第２の複数のフィンガ素子はバス配線に垂直であり、第１の複数のフィンガ素子の個々の１つは第２の複数のフィンガ素子の個々の１つと交互である。

方法は、第１のバス配線、第２のバス配線、第１の複数のフィンガ素子、および第２の複数のフィンガ素子を同じ平面の中に実現するステップを含むことができる。方法は、第１の平面とは異なりかつ第１の平面に平行な少なくとも第２の平面の中にインダクタを実現するステップをさらに含むことができる。

別の局面では、方法は、第３のバス配線が第３の複数のフィンガ素子に結合され、第４のバス配線が第４の複数のフィンガ素子に結合される第２のフィンガコンデンサを設けるステップを含むことができる。第３のバス配線および第４のバス配線は第１のバス配線に平行である。インダクタの第１のレグは第３のバス配線の中央に結合される。

さらなる局面では、方法は、第３のバス配線が第３の複数のフィンガ素子に結合され、第４のバス配線が第４の複数のフィンガ素子に結合される第２のフィンガコンデンサを設けるステップを含むことができる。第３のバス配線および第４のバス配線は第１のバス配線に平行である。インダクタは第１のレグに平行な第２のレグを含むことができる。インダクタの第２のレグは第３のバス配線の中央に結合される。

方法はさらに、第１のスイッチを用いて第２のバス配線を第４のバス配線に選択的に接続することによって回路のキャパシタンスを変更するステップを含むことができる。

第２のフィンガコンデンサがインダクタの第２のレグに結合されるさらに別の局面では、方法は、第５のバス配線が第５の複数のフィンガ素子に結合され、第６のバス配線が第６の複数のフィンガ素子に結合される第３のフィンガコンデンサを設けるステップを含むことができる。第５のバス配線および第６のバス配線は第１のバス配線に平行である。インダクタの第１のレグは第５のバス配線の中央に結合される。方法は、第７のバス配線が第７の複数のフィンガ素子に結合され、第８のバス配線が第８の複数のフィンガ素子に結合される第４のフィンガコンデンサを設けるステップも含むことができる。第７のバス配線および第８のバス配線は第１のバス配線に平行である。インダクタの第２のレグは第７のバス配線の中央に結合される。

方法は、第２のスイッチを用いて第６のバス配線を第８のバス配線に選択的に接続することによって回路のキャパシタンスを変更するステップも含むことができる。

この明細書内に開示される特徴は、その精神または必須の属性から逸脱することなく他の形態で具体化されることができる。したがって、そのような特徴および実現例の範囲を示すものとして、以上の明細書よりもむしろ以下の請求項を参照すべきである。

Claims (15)

1. 回路であって、
   第１の複数のフィンガ素子に結合される第１のバス配線と、第２の複数のフィンガ素子に結合される第２のバス配線とを備える第１のフィンガコンデンサを備え、
   前記第１のバス配線は前記第２のバス配線に平行であり、さらに
   前記第１のバス配線および前記第２のバス配線に垂直に向けられる第１のレグを備えるインダクタを備え、
   前記インダクタの前記第１のレグは前記第１のバス配線の中央に結合される、回路。
2. 前記第１の複数のフィンガ素子および前記第２の複数のフィンガ素子は前記バス配線に垂直であり、
   前記複数のフィンガ素子の個々の１つは前記第２の複数のフィンガ素子の個々の１つと交互である、請求項１に記載の回路。
3. 前記第１のバス配線、前記第２のバス配線、前記第１の複数のフィンガ素子、および前記第２の複数のフィンガ素子は同じ平面中に実現される、請求項２に記載の回路。
4. 前記インダクタは、前記第１の平面とは異なりかつ前記第１の平面に平行な少なくとも第２の平面中に実現される、請求項３に記載の回路。
5. 第３の複数のフィンガ素子に結合される第３のバス配線と、第４の複数のフィンガ素子に結合される第４のバス配線とを備える第２のフィンガコンデンサをさらに備え、
   前記第３のバス配線および前記第４のバス配線は前記第１のバス配線に平行であり、
   前記インダクタの前記第１のレグは前記第３のバス配線の中央に結合される、請求項１に記載の回路。
6. 第３の複数のフィンガ素子に結合される第３のバス配線と、第４の複数のフィンガ素子に結合される第４のバス配線とを備える第２のフィンガコンデンサをさらに備え、
   前記第３のバス配線および前記第４のバス配線は前記第１のバス配線に平行であり、
   前記インダクタは前記第１のレグに平行な第２のレグを備え、
   前記インダクタの前記第２のレグは前記第３のバス配線の中央に結合される、請求項１に記載の回路。
7. 前記第２のバス配線を前記第４のバス配線に選択的に接続するように構成される第１のスイッチをさらに備える、請求項６に記載の回路。
8. 第５の複数のフィンガ素子に結合される第５のバス配線と、第６の複数のフィンガ素子に結合される第６のバス配線とを備える第３のフィンガコンデンサをさらに備え、
   前記第５のバス配線および前記第６のバス配線は前記第１のバス配線に平行であり、
   前記インダクタの前記第１のレグは前記第５のバス配線の中央に結合され、さらに
   第７の複数のフィンガ素子に結合される第７のバス配線と、第８の複数のフィンガ素子に結合される第８のバス配線とを備える第４のフィンガコンデンサを備え、
   前記第７のバス配線および前記第８のバス配線は前記第１のバス配線に平行であり、
   前記インダクタの前記第２のレグは前記第７のバス配線の中央に結合される、請求項６に記載の回路。
9. 前記第６のバス配線を前記第８のバス配線に選択的に接続するように構成される第２のスイッチをさらに備える、請求項１に記載の回路。
10. 方法であって、
    回路の第１のフィンガコンデンサを設けるステップを備え、
    前記第１のフィンガコンデンサは、第１の複数のフィンガ素子に結合される第１のバス配線と、第２の複数のフィンガ素子に結合される第２のバス配線とを備え、
    前記第１のバス配線は前記第２のバス配線に平行であり、さらに
    前記第１のバス配線および前記第２のバス配線に垂直に向けられる第１のレグを備えるインダクタを設けるステップを備え、
    前記インダクタの前記第１のレグは前記第１のバス配線の中央に結合される、方法。
11. 前記第１の複数のフィンガ素子および前記第２の複数のフィンガ素子は前記バス配線に垂直であり、
    前記第１の複数のフィンガ素子の個々の１つは前記第２の複数のフィンガ素子の個々の１つと交互である、請求項１０の記載の方法。
12. 前記第１のバス配線、前記第２のバス配線、前記第１の複数のフィンガ素子、および前記第２の複数のフィンガ素子を同じ平面中に実現するステップをさらに備える、請求項１０または１１に記載の方法。
13. 前記第１の平面とは異なりかつ前記第１の平面に平行な少なくとも第２の平面中に前記インダクタを実現するステップをさらに備える、請求項１２に記載の方法。
14. 第３の複数のフィンガ素子に結合される第３のバス配線と、第４の複数のフィンガ素子に結合される第４のバス配線とを備える第２のフィンガコンデンサを設けるステップをさらに備え、
    前記第３のバス配線および前記第４のバス配線は前記第１のバス配線に平行であり、
    前記インダクタの前記第１のレグは前記第３のバス配線の中央に結合される、請求項１０から１３のいずれかに記載の方法。
15. 第３の複数のフィンガ素子に結合される第３のバス配線と、第４の複数のフィンガ素子に結合される第４のバス配線とを備える第２のフィンガコンデンサを設けるステップをさらに備え、
    前記第３のバス配線および前記第４のバス配線は前記第１のバス配線に平行であり、
    前記インダクタは前記第１のレグに平行な第２のレグを備え、
    前記インダクタの前記第２のレグは前記第３のバス配線の中央に結合される、請求項１０から１３のいずれかに記載の方法。