JP2018133473A - 半導体装置の製造方法および半導体装置 - Google Patents

Abstract

【課題】四探針法等によりシート抵抗を測定する場合には、探針と不純物領域とを直接接触させる必要がある。また、工程管理用の基板が別途必要となるので、製造コストが上昇する。さらに、シート抵抗による不純物濃度の推定においては、不純物がオーバードーズされた場合にシリコン基板に生じた結晶欠陥を検知しにくいという問題がある。
【解決手段】シリコンを含む基板を有する半導体装置の製造方法であって、基板に対する不純物を含む薄膜を基板上に形成し、かつ、薄膜から基板へ不純物が拡散された不純物領域を基板に形成するべく基板を熱処理する段階と、薄膜の屈折率を測定する段階とを備える半導体装置の製造方法を提供する。
【選択図】図３

Description

本発明は、半導体装置の製造方法および半導体装置に関する。

従来、ボロンシリサイド膜を拡散源として固相拡散法により不純物をシリコン基板にドーピングしていた（例えば、特許文献１参照）。
［先行技術文献］
［特許文献］
［特許文献１］ 特開平７−１８３２４７号公報

シリコン基板へボロンを拡散して不純物領域を形成する場合、不純物領域が所望の不純物濃度で形成されたか否かを確認するべく、通常、ＢＳＧ膜を除去して、四探針法等により当該不純物領域のシート抵抗を測定する。当該シート抵抗により、不純物領域の不純物濃度を推定することができる。しかしながら、四探針法等によりシート抵抗を測定する場合には、探針と不純物領域とを直接接触させる必要がある。また、工程管理用の基板が別途必要となるので、製造コストが上昇する。さらに、シート抵抗による不純物濃度の推定においては、不純物がオーバードーズされた場合にシリコン基板に生じた結晶欠陥を検知しにくいという問題がある。

本発明の第１の態様においては、半導体装置の製造方法を提供する。半導体装置は、シリコンを含む基板を有してよい。半導体装置の製造方法は、薄膜を基板上に形成し、かつ、基板を熱処理する段階と、薄膜の屈折率を測定する段階とを備えてよい。薄膜は、基板に対する不純物を含んでよい。薄膜を基板上に形成し、かつ、基板を熱処理する段階において、基板に不純物領域を形成してよい。不純物領域においては、薄膜から基板へ不純物が拡散されていてよい。

半導体装置の製造方法は、薄膜の屈折率に基づいて、不純物領域のシート抵抗を推定する段階をさらに備えてよい。

半導体装置の製造方法は、薄膜の屈折率に基づいて、不純物領域における不純物の濃度を推定する段階をさらに備えてよい。

半導体装置の製造方法は、薄膜の屈折率に基づいて、基板の表面に生じた析出物の数を推定する段階をさらに備えてもよい。

さらに、半導体装置の製造方法は、薄膜の屈折率に基づいて、薄膜における不純物の濃度を推定する段階をさらに備えてもよい。

薄膜はＰＳＧ膜であってよい。また、不純物はリンであってよい。

不純物領域は、１Ｅ＋１９ｃｍ^−３以上１Ｅ＋２０ｃｍ^−３未満の不純物濃度を有してよい。

薄膜の屈折率を測定する段階は、薄膜を基板上に形成し、かつ、基板を熱処理する段階の後であってよい。半導体装置の製造方法は、薄膜の屈折率を測定する段階の後に、薄膜の屈折率に基づいて、基板を追加的に熱処理する段階をさらに備えてよい。

薄膜の屈折率を測定する段階においては、基板の裏面の全面に接して設けられた薄膜の屈折率を測定してよい。

本発明の第２の態様においては、半導体装置を提供する。半導体装置は、基板と、保護膜と、薄膜とを備えてよい。基板は、シリコンを含んでよい。保護膜は、基板よりも上に設けられてよい。薄膜は、基板に対する不純物を含んでよい。また、薄膜は、少なくとも一部が保護膜に覆われず、かつ、基板の上面視において矩形のリング状に設けられた不純物領域に接してよい。

薄膜は、３００ｎｍ以下の厚みを有してよい。

なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。

第１実施形態におけるダイオード１００の（ａ）上面および（ｂ）断面を示す図である。 ダイオード１００を製造するための各段階を示すフロー図である。 ダイオード１００を製造するための各段階を示す図である。 シート抵抗に対する屈折率および析出物の数を測定した実験結果を示す図である。 第１実施形態の第１変形例におけるフロー図である。 第２実施形態におけるダイオード２００の（ａ）上面および（ｂ）断面を示す図である。

以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。

図１は、第１実施形態におけるダイオード１００の（ａ）上面および（ｂ）断面を示す図である。図１の（ａ）のＡ‐Ａにおける断面が、図１の（ｂ）に対応する。なお、理解を容易にすることを目的として、図１の（ｂ）におけるマスク層２０、ＢＳＧ膜２４、ＰＳＧ膜、アノード電極３０および保護膜３５を図１の（ａ）では省略する。

図１の（ａ）の上面図において、本例の半導体基板１０はＸ軸およびＹ軸に平行な四辺を有する。Ｘ軸およびＹ軸は、互いに直交する軸である。なお、本例において、Ｘ‐Ｙ平面は半導体基板１０の裏面１１および表（おもて）面１９と平行である。Ｚ軸は、Ｘ軸およびＹ軸と直交する。Ｘ軸方向、Ｙ軸方向およびＺ軸方向は、いわゆる右手系を成す。

本明細書においては、Ｚ軸の正方向を上と称し、Ｚ軸の負方向を下と称する場合がある。また、Ｚ軸の負方向を半導体基板１０の深さ方向と称する場合がある。上および下は、基板、領域、層および膜等の相対的な位置関係を特定する便宜的な表現に過ぎない。例えば、Ｚ軸方向は、必ずしも重力方向または地面に垂直な方向を意味しない。

半導体基板１０は、半導体チップであってよい。半導体基板１０は、シリコンを含んでよい。本例の半導体基板１０はシリコン基板であるが、半導体基板１０は炭化ケイ素（ＳｉＣ）基板であってもよい。本例の半導体基板１０は、下部カソード領域１２と、上部カソード領域１４と、アノード領域１６と、フィールドリミッティングリング（ＦＬＲ）１８とを有する。

下部カソード領域１２および上部カソード領域１４は、第１導電型の不純物領域である。本例において、第１導電型はｎ型である。本例の下部カソード領域１２はｎ^＋型の不純物領域である。本例の下部カソード領域１２は裏面１１に露出する。

本例の下部カソード領域１２は、ｎ⁻型のシリコン基板の裏面１１にｎ型不純物を拡散させることにより形成する。ただし、他の例においては、ｎ^＋型の下部カソード領域１２上にｎ⁻型のシリコン層をエピタキシャル成長させることにより、上部カソード領域１４を形成してもよい。本例の上部カソード領域１４は、ｎ⁻型の不純物領域である。本例の上部カソード領域１４は、下部カソード領域１２上に設けられる。本例の上部カソード領域１４の最上部は、Ｘ‐Ｙ平面においてアノード領域１６を囲むように表面１９に露出する。

アノード領域１６は、第２導電型の不純物領域である。本例において、第２導電型はｐ型である。本例のアノード領域１６は、ｐ^＋型の不純物領域である。本例のアノード領域１６は、上部カソード領域１４中に設けられる。本例のｐ^＋型のアノード領域１６の最上部は、表面１９に露出する。アノード領域１６と上部カソード領域１４との境界近傍には、ｐｎ接合が形成されてよい。

ＦＬＲ１８は、第１導電型の不純物領域である。本例のＦＬＲ１８は、ｎ^＋型の不純物領域である。ＦＬＲ１８は、上面視において矩形のリング状に設けられてよい。ＦＬＲ１８は、上面視においてアノード領域１６よりも外側であり半導体基板１０の外周よりも内側に設けられる。なお、ＦＬＲ１８の外周と半導体基板１０の外周との間において、上部カソード領域１４の一部が、表面１９に露出する。

ＦＬＲ１８は、ダイオード１００に逆バイアスが印加された場合に、アノード領域１６と上部カソード領域１４とのｐｎ接合領域に形成される空乏層をＸ−Ｙ平面方向に拡張させる機能を有してよい。ＦＬＲ１８を設けることにより、ＦＬＲ１８が設けられない場合と比較して、ダイオード１００の逆バイアス耐圧を向上させることができる。

本例において、第１導電型はｎ型であり第２導電型はｐ型であるが、他の例においては、第１導電型がｐ型であり第２導電型がｎ型であってもよい。なお、ｎまたはｐは、それぞれ電子または正孔が多数キャリアであることを意味する。ｎまたはｐの右に記載した＋または−について、＋はそれが記載されていないものよりもキャリア濃度が高く、−はそれが記載されていないものよりもキャリア濃度が低いことを意味する。

半導体装置としてのダイオード１００は、半導体基板１０と、マスク層２０と、ＢＳＧ（Ｂｏｒｏｓｉｌｉｃａｔｅ ｇｌａｓｓ）膜２４と、ＰＳＧ（Ｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌｓｓ）膜２８と、アノード電極３０と、保護膜（パッシベーション膜）３５と、カソード電極４０とを備える。アノード電極３０は、アノード領域１６上に設けられ、アノード領域１６の最上部と直接接してよい。なお、アノード電極３０は、上部カソード領域１４には直接接しなくてよい。

マスク層２０は、半導体基板１０に直接接して、半導体基板１０の表面１９上に設けられる。本例のマスク層２０は、二酸化シリコン（ＳｉＯ_２）層である。ＢＳＧ膜２４は、マスク層２０に直接接して、マスク層２０上に設けられる。

マスク層２０は、気相拡散法における不純物源と半導体基板１０の表面１９とが接触する領域を定めることを目的として用いられてよい。マスク層２０で覆われた領域において、マスク層２０から下方には不純物が拡散しないとしてよい。ただし、マスク層２０と同じ高さに位置する不純物源からＸ‐Ｙ平面方向に不純物が拡散して、マスク層２０の下に入り込むことは許容されてもよい。

ＢＳＧ膜２４は、ダイオード１００の製造過程において、半導体基板１０に対するｐ型不純物であるボロンを供給する供給源として機能してよい。ＢＳＧ膜２４は、ダイオード１００の製造後において、層間絶縁膜として機能してよい。

ＰＳＧ膜２８は、表面１９およびＢＳＧ膜２４に直接接して、表面１９およびＢＳＧ膜２４上に設けられる。ＰＳＧ膜２８は、ダイオード１００の製造過程において、半導体基板１０に対するｎ型不純物であるリンを供給する供給源として機能してよい。ＰＳＧ膜２８も、ダイオード１００の製造後において、層間絶縁膜として機能してよい。

保護膜３５は、半導体基板１０よりも上に設けられてよい。保護膜３５は、ダイオード１００の最上部に設けられてよい。本例の保護膜３５は、ＰＳＧ膜２８およびアノード電極３０上に設けられる。保護膜３５は、アノード電極３０上に開口３７を有してよい。アノード端子は、開口３７を介してアノード電極３０に接続することができる。

本例のカソード電極４０は、下部カソード領域１２の下に設けられ、裏面１１と直接接する。カソード端子は、カソード電極４０に接続してよい。

図２は、ダイオード１００を製造するための各段階を示すフロー図である。本例においては、段階Ｓ１０〜Ｓ６０の順に（即ち、番号が若い順に）、各段階が実行される。

図３は、ダイオード１００を製造するための各段階を示す図である。説明を容易にすることを目的として、図３においては、各段階におけるダイオード１００の断面を示す。図３のＳ１０〜Ｓ８０は、図２のＳ１０〜Ｓ８０に対応する。なお、図３の各段階は、ダイオード１００がウェハからダイシングされてチップとなる前の状況を示す。それゆえ、図３の説明においては、半導体基板１０をウェハと読み替えてもよい。

Ｓ１０は、半導体基板１０の表面１９上にマスク層２０を形成する段階である。マスク層２０は、半導体基板１０の裏面１１および表面１９を覆ってよい。マスク層２０は、半導体基板１０を熱酸化することにより形成される熱酸化膜であってよい。熱酸化膜は二酸化シリコン（ＳｉＯ_２）膜と見なしてよい。

Ｓ２０は、マスク層２０に開口２１を設ける段階である。開口２１は、既知のフォトリソグラフィーおよびエッチング技術を利用して形成されてよい。開口２１は、表面１９の一部の領域を露出させてよい。本例の開口２１は、アノード領域１６に対応する領域に予め定められた形状を有する。つまり、開口２１が、表面１９におけるアノード領域１６の外形を規定してよい。マスク層２０に開口２１が存在することにより、ＢＳＧ膜２４を表面１９およびマスク層２０上に形成することで、ＢＳＧ膜２４と表面１９との接触領域を規定することができる。

Ｓ３０は、ＢＳＧ膜２４を形成し、かつ、半導体基板１０を熱処理する段階である。つまり、本例のＳ３０は、ＢＳＧ膜２４を形成する段階と、半導体基板１０を熱処理する段階とを含む。本例では、複数の半導体基板１０の各々の側面を石英ボートに固定することにより、当該複数の半導体基板１０を横型ＣＶＤ装置のチャンバ内部に配置する。チャンバ内部および半導体基板１０の温度は、横型ＣＶＤ装置に備え付けられたヒーターにより調節可能であってよい。

本例では、原料ガスをチャンバ内部に導入することにより、半導体基板１０の周囲にＢＳＧ膜２４を形成する。例えば、三臭化ホウ素（ＢＢｒ_３）および酸素（Ｏ_２）を含む原料ガスをチャンバ内部に導入する。ＢＢｒ_３およびＯ_２はＢＳＧ膜２４の形成材料であり、ＢＢｒ_３はｐ型不純物であるボロンの気相拡散源でもある。当該原料ガスをチャンバ内部に導入するとき、チャンバ内部の温度は１０００℃以上１１００℃以下としてよい。また、当該原料ガスをチャンバ内部に導入してＢＳＧ膜２４を成膜する時間は、３０分としてよい。

チャンバ内部に導入する原料ガスの流量は、マスフローコントローラ（ＭＦＣ）により制御してよい。ＢＳＧ膜２４の厚みは、１０ｎｍ以上３００ｎｍ以下としてよい。本例のＢＳＧ膜２４の厚みは、１００ｎｍ以上２００ｎｍ以下とする。当業者であれば、ＢＳＧ膜２４の厚みと混合ガスの導入時間とに基づいて、混合ガスの流量を適宜決定することができる。本例において、ＢＳＧ膜２４は半導体基板１０の両面に形成される。より具体的には、ＢＳＧ膜２４は、マスク層２０および表面１９上に形成され、かつ、裏面１１の下にも形成される。

ＢＳＧ膜２４の形成およびその直後における半導体基板１０の熱処理において、チャンバ内部の温度は同じであってよい。本例においては、原料ガスをチャンバ内部に導入することを止めた後に、所定の温度で所定時間、半導体基板１０を熱処理してよい。本例においては、１０００℃以上１１００℃以下の所定の温度で５時間以上１０時間以下の所定時間、半導体基板１０を熱処理する。一連のＢＳＧ膜２４形成および熱処理により、ＢＳＧ膜２４から半導体基板１０へｐ型不純物が拡散された不純物領域であるアノード領域１６を形成する。このように、本例においては、気相拡散法によりＢＳＧ膜２４およびアノード領域１６を形成する。なお、裏面１１の下は、マスク層２０により全面が覆われているので、ｐ型不純物は裏面１１には拡散しない。

本例のアノード領域１６は、１Ｅ＋１９ｃｍ^−３以上１Ｅ＋２０ｃｍ^−３未満のｐ型不純物濃度を有する。なお、Ｅは１０のべき乗を意味する。例えば、１Ｅ＋１９は、１×１０^１９を意味する。不純物濃度を上記範囲とすることで、不純物濃度をある程度高くしつつも、不純物濃度を半導体基板１０の固溶限界の範囲内とすることができる。

不純物濃度が半導体基板１０の固溶限界を超えると（即ち、不純物が半導体基板１０にオーバードーズされると）、不純物が半導体基板１０に析出する。析出物は、結晶欠陥として機能し得る。なお、本例において、結晶欠陥とは目視検出可能な析出物を意味する。

Ｓ４０は、マスク層２０およびＢＳＧ膜２４に開口２２および２５を形成し、裏面１１に接するマスク層２０およびＢＳＧ膜２４を除去する段階である。本例では、既知のエッチング技術を利用して、マスク層２０に開口２２を形成し、ＢＳＧ膜２４に開口２５を形成する。開口２２は表面１９に達し、開口２５は開口２２に達する。開口２２および開口２５は、一つながりのコンタクトホールを構成してよい。また、Ｓ４０において、既知のエッチング技術を利用して、裏面１１下のマスク層２０およびＢＳＧ膜２４を全て除去する。

Ｓ５０は、ＰＳＧ膜２８を形成し、かつ、半導体基板１０を熱処理する段階である。つまり、本例のＳ５０は、Ｓ３０と同様に、ＰＳＧ膜２８を形成する段階と、半導体基板１０を熱処理する段階とを含む。Ｓ３０と同様に、横型ＣＶＤ装置を用いて、ＰＳＧ膜２８を形成してよい。なお、ＰＳＧ膜２８は、薄膜の一例である。

ＰＳＧ膜２８を形成する原料ガスは、例えば、塩化ホスホリル（ＰＯＣｌ_３）および酸素（Ｏ_２）を含んでよい。ＰＯＣｌ_３およびＯ_２はＰＳＧ膜２８の形成材料であり、ＰＯＣｌ_３はｎ型不純物であるリンの気相拡散源でもある。ＰＳＧ膜２８の厚みは、１０ｎｍ以上３００ｎｍ以下としてよい。１０ｎｍという厚みは、自然酸化膜よりも厚いので、製造プロセスにおいて形成された膜厚であるとみなしてよい。本例のＰＳＧ膜２８の厚みは、１００ｎｍ以上２００ｎｍ以下とする。ＰＳＧ膜２８の形成およびその直後における半導体基板１０の熱処理において、チャンバ内部の温度および処理時間は同じであってよい。チャンバ内部の温度は９５０℃以上１０５０℃以下としてよく、原料ガスをチャンバ内部に導入してＰＳＧ膜２８を成膜する時間は、１時間以上２時間以下としてよい。本例においては、チャンバ内部の温度は１０００℃とし、ＰＳＧ膜２８を成膜する時間は１時間３０分とする。原料ガスの導入を止めた後、９５０℃以上１１００℃以下の所定の温度で１時間以上２時間以下の所定時間、半導体基板１０を熱処理してよい。本例においては、原料ガスの導入を止めた後、１０００℃で１時間３０分、半導体基板１０を熱処理する。

本例では、ＰＳＧ膜２８を形成し、かつ、熱処理することにより、気相拡散法でＦＬＲ１８および下部カソード領域１２を形成する。Ｓ５０において、裏面１１の下はＰＳＧ膜２８により全面が覆われることにより、裏面１１から半導体基板１０の所定の深さ位置まで下部カソード領域１２が形成される。なお、ＦＬＲ１８は、薄膜から半導体基板１０へ不純物が拡散された不純物領域の一例である。

Ｓ５４は、ＰＳＧ膜２８の屈折率を測定し、その後、種々の特性値を推定する段階である。つまり、Ｓ５４は、屈折率の測定する段階と、特性値を推定する段階との二つの段階を含む。

本例においては、横型ＣＶＤ装置内の複数の半導体基板１０のうち少なくとも１つの半導体基板１０をチャンバから取り出し、ＰＳＧ膜２８の屈折率を測定する。また、本例においては、レーザー光源１１０および受光部１２０を有するエリプソメータによりＰＳＧ膜２８の屈折率を測定する。レーザー光源１１０および受光部１２０を用いることにより、ＰＳＧ膜２８に非接触で、直径数百μｍの微小領域におけるＰＳＧ膜２８の屈折率を測定することができる。なお、ＰＳＧ膜２８の屈折率を非接触で測定することができれば、偏光解析法（エリプソメトリー）に限らず他の測定方法を用いてもよい。

種々の特性値は、ＰＳＧ膜２８の不純物濃度と、ＦＬＲ１８のシート抵抗と、ＦＬＲ１８の不純物濃度と、ＦＬＲ１８の析出物の数とを含んでよい。つまり、種々の特性値を推定する段階は、ＰＳＧ膜２８の屈折率に基づいて、ＰＳＧ膜２８におけるｎ型の不純物濃度を推定する段階と、ＦＬＲ１８のシート抵抗を推定する段階と、ＦＬＲ１８におけるｎ型の不純物濃度を推定する段階と、ＦＬＲ１８が設けられた領域における半導体基板１０の表面１９に生じた析出物の数を推定する段階との一以上の段階を含んでよい。

ＰＳＧ膜２８の屈折率は、ＰＳＧ膜２８中のｎ型不純物濃度に応じて変化してよい。本例では、ＰＳＧ膜２８中のｎ型不純物濃度が高いほどＰＳＧ膜２８の屈折率は高く、ＰＳＧ膜２８中のｎ型不純物濃度が低いほどＰＳＧ膜２８の屈折率は低い。

また、ＦＬＲ１８の不純物濃度は、不純物源であるＰＳＧ膜２８中の不純物濃度に応じて変化してよい。本例では、ＰＳＧ膜２８中のｎ型不純物濃度が高いほどＦＬＲ１８のｎ型不純物濃度が高く、ＰＳＧ膜２８中のｎ型不純物濃度が低いほどＦＬＲ１８のｎ型不純物濃度が低い。ＦＬＲ１８の不純物濃度は、ＰＳＧ膜２８中のｎ型不純物濃度に指数関数的に比例してよい。

ＰＳＧ膜２８の屈折率と、ＰＳＧ膜２８のｎ型不純物濃度との第１の対応関係を測定したテーブルまたはグラフ等を予め取得しておくことにより、ＰＳＧ膜２８の屈折率を測定することで、ＰＳＧ膜２８の不純物濃度を推定することができる。また、予め取得した第１の対応関係を利用することにより、ＰＳＧ膜２８の屈折率を測定することで、ＦＬＲ１８の不純物濃度を推定することもできる。

ＦＬＲ１８において、ｎ型不純物濃度とシート抵抗とは負の相関関係がある。ＦＬＲ１８においてｎ型不純物濃度が高いほどシート抵抗は低く、ｎ型不純物濃度が低いほどシート抵抗は高い。ＰＳＧ膜２８の屈折率と、ＦＬＲ１８におけるｎ型不純物濃度およびシート抵抗との第２の対応関係を測定したテーブルまたはグラフを予め取得しておくことにより、ＰＳＧ膜２８の屈折率を測定することで、ＦＬＲ１８におけるシート抵抗を推定することができる。

このように、本例では、ＦＬＲ１８に接触することなく、ＦＬＲ１８のシート抵抗を推定することができる。それゆえ、本例においては、四探針法等により不純物領域のシート抵抗を測定する場合と異なり、探針と不純物領域とを直接接触させる必要がない。また、本例においては、屈折率を測定するときに表面１９上のマスク層２０、ＢＳＧ膜２４およびＰＳＧ膜２８等を剥離しなくてよいので、シート抵抗の推定に要する作業が四探針法等に比べて容易である。さらに、本例では、探針をＦＬＲ１８に接触させる精密な作業も不要である。それゆえ、シート抵抗の推定に要する作業時間も四探針法等に比べて短縮することができる。

加えて、本例においては、四探針法等により不純物領域のシート抵抗を測定する場合と異なり、工程管理用の半導体基板１０そのものが不要である。つまり、最終製品となる半導体基板１０をシート抵抗の推定に用いることができる。それゆえ、工程管理用の半導体基板１０を用いる場合に比べて、ダイオード１００の製造コストを低減することができる。

さらに本例では、屈折率を測定することにより、表面１９に析出した結晶欠陥の数を推定することができる。当該推定方法は、四探針法等に比べて非常に容易に析出物の数を推定することができる。結晶欠陥は、表面１９に析出したＢＳＧ、ＰＳＧまたはＢＰＳＧ（Ｂｏｒｏｐｈｏｓｐｈｏｓｉｌｉｃａｔｅ ｇｌｓｓ）であってよい。本例の結晶欠陥はＢＰＳＧの塊である。

結晶欠陥は、ＦＬＲ１８に生じる可能性がある。本例では、１Ｅ＋１９ｃｍ^−３以上１Ｅ＋２０ｃｍ^−３未満のｐ型不純物濃度を有するアノード領域１６を形成する際に、非常に高濃度のｐ型不純物を有するＢＳＧ膜２４を形成した。製造工程中に、ボロンはＰＳＧ膜２８に混入しＦＬＲ１８中へと拡散する場合がある。半導体基板１０がシリコン基板の場合、１Ｅ＋２０ｃｍ^−３が固溶限界であると考えてよい。それゆえ、ｎ型不純物およびｐ型不純物の不純物濃度の合計が１Ｅ＋２０ｃｍ^−３を超えるとシリコン基板に結晶欠陥が生じ得る。結晶欠陥は、半導体素子の特性不良を引き起こす可能性がある。それゆえ、所定数以上の結晶欠陥を有する半導体基板１０は、分別することが望ましい。

半導体基板１０に結晶欠陥が生じた場合の屈折率と生じなかった場合の屈折率との差は、半導体基板１０に結晶欠陥が生じた場合のシート抵抗と生じなかった場合のシート抵抗との差に比べて、ずっと把握しやすい（後述の図４およびその説明も参照されたい）。それゆえ、四探針法等によりシート抵抗を測定して結晶欠陥の数を推定する場合に比べて、屈折率を測定することにより結晶欠陥の数を推定する方が、より容易にかつ正しく結晶欠陥の数を推定することができる。

一例において、結晶欠陥の検出方法として、光学顕微鏡等により作業者が半導体基板１０の結晶欠陥を目視で検査することが考えられる。これに対して本例では、屈折率を測定することにより、表面１９に生じた結晶欠陥の数を推定することができるので、目視検査に比べてより短時間で正確に結晶欠陥の数を推定することができる。これにより、半導体基板１０を捨てるべきかまたは次の段階で使用するかについて、正確な判断が行いやすくなるという利点がある。

なお、結晶欠陥は、ＰＳＧ膜２８が接するｎ^＋型の下部カソード領域１２にも生じ得る。それゆえ、ＦＬＲ１８上に設けられたＰＳＧ膜２８の屈折率を測定することに加えて、またはこれに代えて、裏面１１の裏面の全面に接して設けられたＰＳＧ膜２８の屈折率を測定してもよい。横型ＣＶＤ装置のチャンバ内において隣接する半導体基板１０からボロンが混入した場合、下部カソード領域１２の裏面１１近傍にも結晶欠陥が生じ得る。ＰＳＧ膜２８は裏面１１下の全面に設けられるので、ＦＬＲ１８上におけるＰＳＧ膜２８に比べて測定領域が広い。それゆえ、ＰＳＧ膜２８の屈折率がより容易である。

Ｓ６０は、ＢＳＧ膜２４およびＰＳＧ膜２８に開口２３、２９を形成し、裏面１１に接するＰＳＧ膜２８を除去する段階である。本例では、既知のエッチング技術を利用して、ＢＳＧ膜２４に開口２３を形成し、ＰＳＧ膜２８に開口２９を形成する。開口２３は表面１９（アノード１６）に達し、開口２９は開口２３に達する。開口２３および開口２９は、一つながりのコンタクトホールを構成してよい。また、既知のエッチング技術を利用して、裏面１１下のＰＳＧ膜２８を全て除去する。

Ｓ７０は、アノード電極３０およびカソード電極４０を形成する段階である。本例では、表面１９およびＰＳＧ膜２８上にアノード電極３０を形成した後、アノード領域１６上のみにアノード電極３０を残すようにアノード電極３０の一部をエッチングにより除去する。その後、裏面１１の下の全体にカソード電極４０を形成する。なお、カソード電極４０を形成した後に、アノード電極３０を形成してもよい。

Ｓ８０は、保護膜３５を形成する段階である。本例では、アノード電極３０およびＰＳＧ膜２８上に保護膜３５を形成した後、アノード電極３０上のみに開口３７を形成するように保護膜３５の一部をエッチングにより除去する。

図４は、シート抵抗に対する屈折率および析出物の数を測定した実験結果を示す図である。まず、気相拡散法によりＦＬＲ１８を形成した各サンプルのＰＳＧ膜２８の屈折率を測定した。また、ＰＳＧ膜２８を除去して各サンプルのＦＬＲ１８のシート抵抗を四端子法により測定した。また、いくつかのサンプルについては、光学顕微鏡を用いて表面１９に生じた析出物の数を目視によりカウントした。

横軸は対数目盛で表示されたシート抵抗（Ω／□）である。左の縦軸は、ＰＳＧ膜２８の屈折率である。右の縦軸は、表面１９における２５ｍｍ×２５ｍｍ四方に生じた析出物の数である。図４において、屈折率をひし形で示し、析出物の数を正方形で示す。

本実験結果によれば、シート抵抗が高いサンプルほど屈折率が小さく、シート抵抗が低いサンプルほど屈折率が大きいことが観測された。シート抵抗が約２．２（Ω／□）の近傍において、屈折率は急激に変化した。また、シート抵抗３．０（Ω／□）から１００（Ω／□）にかけて、屈折率は徐々に減少した。このように、シート抵抗と屈折率との間には、明確な負の相関関係があった。

シート抵抗と析出物の数との間にも、負の相関関係があった。シート抵抗が低いほどＦＬＲ１８の不純物濃度が相対的に高く、これに応じて析出物の数も相対的に多いと考えられる。また、シート抵抗が高いほどＦＬＲ１８の不純物濃度が相対的に低く、これに応じて析出物の数も相対的に少ないと考えられる。

シート抵抗が約２．２（Ω／□）のサンプルでは析出物の数は１８であり、シート抵抗が約４．１（Ω／□）のサンプルでは析出物の数は３であり、シート抵抗が約６．２（Ω／□）のサンプルでは析出物の数は０であった。このように、数（Ω／□）のシート抵抗の変化において析出物の数は急激に変化した。このように、シート抵抗が僅かに変化するに中で、シート抵抗の測定により析出物の数を推定することは難しい。

これに対して、屈折率の変化は析出物の数の変化に応じて急激に変化することが図４から明らかである。それゆえ、屈折率を測定することにより析出物の数を推定することで、四端子法によりシート抵抗を測定する場合に比べて、より敏感に析出物の発生を推定することができる。つまり、屈折率は、シート抵抗に比べて析出物の発生を検出することについて優れている。

上述のように、半導体基板１０がシリコン基板である場合に、例えば、ＦＬＲ１８における不純物濃度の合計が１Ｅ＋２０ｃｍ^−３を超えると、結晶欠陥が生じ得る。一例において、半導体基板１０の特定の領域に５Ｅ＋１９ｃｍ^−３のボロンがドープされ、かつ、６Ｅ＋１９ｃｍ^−３のリンがドープされることにより、当該特定の領域に合計で１．１Ｅ＋２０ｃｍ^−３の不純物がドープされる。これにより、当該特定の領域に結晶欠陥が生じ得る。

図５は、第１実施形態の第１変形例におけるフロー図である。本例においては、Ｓ５４の後に、半導体基板１０を追加的に熱処理する段階（Ｓ５６）を更に備える。係る点が、第１実施形態と異なる。他の点は、第１実施形態と同じである。

本例においては、屈折率の測定（Ｓ５４）において得られたＰＳＧ膜２８の屈折率に基づいて、半導体基板１０を追加的に熱処理（Ｓ５６）する。例えば、Ｓ５４で測定されたＰＳＧ膜２８の不純物濃度が予め定められた値よりも低いと推定される場合には、追加熱処理（Ｓ５６）の温度を高く、および／または、追加熱処理（Ｓ５６）の時間を長くする。

これにより、ＰＳＧ膜２８から半導体基板１０へ拡散する不純物を増加させて、ＦＬＲ１８の不純物濃度を設計値に近づける、または、一致させることができる。つまり、ＰＳＧ膜２８における不純物濃度の設計値からのずれを次段階において補うことができる。これにより、ダイオード１００の品質を管理し易くなるので有利である。

上述の第１実施形態およびその変形例においては、ｎ^＋型のＦＬＲ１８を形成するべく、ＰＳＧ膜２８を形成する例を示した。ただし、他の例においては、ＰＳＧ膜２８を用いて、ｎ型またはｎ⁻型のＦＬＲ１８を形成してもよい。また、さらなる他の例においては、ｐ型またはｐ^＋型のＦＬＲ１８を形成するべくＢＳＧ膜２４を形成する場合においても、ＰＳＧ膜２８をＢＳＧ膜に変更した上で、第１実施形態およびその変形例を適用してよい。

図６は、第２実施形態におけるダイオード２００の（ａ）上面および（ｂ）断面を示す図である。図６の（ａ）のＢ‐Ｂにおける断面が、図６の（ｂ）に対応する。なお、図１と同様に、図６（ｂ）におけるマスク層２０、ＢＳＧ膜２４、ＰＳＧ膜、アノード電極３０および保護膜３５を、図６の（ａ）では省略する。

本例の保護膜３５は、ＦＬＲ１８の上方に開口３８を有する。開口３８は、少なくとも一部が保護膜３５に覆われず、かつ、ＦＬＲ１８に接するＰＳＧ膜２８を外部に露出する。係る点において、本例は、第１実施形態と異なる。なお、図６（ａ）においては、保護膜３５の開口３７および開口３８の外形を点線で示す。

本例においては、ダイオード２００の完成後において、ＰＳＧ膜２８の屈折率を測定することができる。それゆえ、ＰＳＧ膜２８の屈折率に基づいて、ＰＳＧ膜２８におけるｎ型の不純物の濃度の推定と、ＦＬＲ１８のシート抵抗の推定と、ＦＬＲ１８におけるｎ型の不純物濃度の推定と、半導体基板１０の表面１９に生じた析出物の数の推定との一以上を行うことができる。つまり、ダイオード２００の製造後においても、ダイオード２００の不良解析ができる点が有利である。

ＰＳＧ膜２８の厚みは、３００ｎｍ以下である。これに対して、半導体デバイスに通常用いられる層間絶縁膜は１μｍ程度の厚みを有する。１μｍ程度の厚みに対しては、屈折率の測定が難しい場合がある。これに対して、本例のＰＳＧ膜２８は、通常の層間絶縁膜よりも十分に薄いので、確実に屈折率を測定することができる。

上記における半導体装置の例はダイオードのみであるが、本願の技術は、ダイオード以外の半導体装置に適用されてもよい。本願の技術は、ＩＧＢＴ（Ｉｎｓｕｌａｔｅｄ Ｇａｔｅ Ｂｉｐｏｌａｒ Ｔｒａｎｓｉｓｔｏｒ）、ＭＯＳＦＥＴ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ）、ＩＧＢＴとＦＷＤ（Ｆｒｅｅ Ｗｈｅｅｌｉｎｇ Ｄｉｏｄｅ）とを内蔵したＲＣ‐ＩＧＢＴ（Ｒｅｖｅｒｓｅ Ｃｏｎｄｕｃｔｉｎｇ ＩＧＢＴ）に適用されてもよい。

以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更又は改良を加えることが可能であることが当業者に明らかである。その様な変更又は改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。

特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順序で実施することが必須であることを意味するものではない。

１０・・半導体基板、１１・・裏面、１２・・下部カソード領域、１４・・上部カソード領域、１６・・アノード領域、１８・・ＦＬＲ、１９・・表面、２０・・マスク層、２１・・開口、２２・・開口、２３・・開口、２４・・ＢＳＧ膜、２５・・開口、２８・・ＰＳＧ膜、２９・・開口、３０・・アノード電極、３５・・保護膜、３７・・開口、３８・・開口、４０・・カソード電極、１００・・ダイオード、１１０・・レーザー光源、１２０・・受光部、２００・・ダイオード

Claims (11)

1. シリコンを含む基板を有する半導体装置の製造方法であって、
   前記基板に対する不純物を含む薄膜を前記基板上に形成し、かつ、前記薄膜から前記基板へ前記不純物が拡散された不純物領域を前記基板に形成するべく前記基板を熱処理する段階と、
   前記薄膜の屈折率を測定する段階と
   を備える
   半導体装置の製造方法。
2. 前記薄膜の前記屈折率に基づいて、前記不純物領域のシート抵抗を推定する段階をさらに備える
   請求項１に記載の半導体装置の製造方法。
3. 前記薄膜の前記屈折率に基づいて、前記不純物領域における前記不純物の濃度を推定する段階をさらに備える
   請求項１または２に記載の半導体装置の製造方法。
4. 前記薄膜の前記屈折率に基づいて、前記基板の表面に生じた析出物の数を推定する段階をさらに備える
   請求項１から３のいずれか一項に記載の半導体装置の製造方法。
5. 前記薄膜の前記屈折率に基づいて、前記薄膜における前記不純物の濃度を推定する段階をさらに備える
   請求項１から４のいずれか一項に記載の半導体装置の製造方法。
6. 前記薄膜はＰＳＧ膜であり、前記不純物はリンである
   請求項１から５のいずれか一項に記載の半導体装置の製造方法。
7. 前記不純物領域は、１Ｅ＋１９ｃｍ^−３以上１Ｅ＋２０ｃｍ^−３未満の不純物濃度を有する
   請求項１から６のいずれか一項に記載の半導体装置の製造方法。
8. 前記薄膜の前記屈折率を測定する段階は、前記薄膜を前記基板上に形成し、かつ、前記基板を熱処理する段階の後であり、
   前記薄膜の前記屈折率を測定する段階の後に、前記薄膜の前記屈折率に基づいて、前記基板を追加的に熱処理する段階をさらに備える
   請求項１から７のいずれか一項に記載の半導体装置の製造方法。
   
9. 前記薄膜の屈折率を測定する段階において、前記基板の裏面の全面に接して設けられた前記薄膜の屈折率を測定する
   請求項１から８のいずれか一項に記載の半導体装置の製造方法。
10. 半導体装置であって、
    シリコンを含む基板と、
    前記基板よりも上に設けられた保護膜と、
    少なくとも一部が前記保護膜に覆われず、かつ、前記基板の上面視において矩形のリング状に設けられた不純物領域に接し、前記基板に対する不純物を含む薄膜と
    を備える
    半導体装置。
11. 前記薄膜は、３００ｎｍ以下の厚みを有する
    請求項１０に記載の半導体装置。

Images