JPH0567010U - 面実装電子部品 - Google Patents
面実装電子部品Info
- Publication number
- JPH0567010U JPH0567010U JP004906U JP490692U JPH0567010U JP H0567010 U JPH0567010 U JP H0567010U JP 004906 U JP004906 U JP 004906U JP 490692 U JP490692 U JP 490692U JP H0567010 U JPH0567010 U JP H0567010U
- Authority
- JP
- Japan
- Prior art keywords
- solder
- qfp
- lead terminals
- lead
- surface mount
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】多ピン、狭ピッチ化したQFP等のリフロー半
田工程において、半田ブリッジの発生を低減した面実装
野電子部品を提供する。 【構成】プリント基板の導体部と半田接合するためのリ
ード端子付き面実装電子部品であって、上記リード端子
の半田接合底面を、互いに隣接するリード端子(11
a,11b)で交互に上下するように配設してなる。
田工程において、半田ブリッジの発生を低減した面実装
野電子部品を提供する。 【構成】プリント基板の導体部と半田接合するためのリ
ード端子付き面実装電子部品であって、上記リード端子
の半田接合底面を、互いに隣接するリード端子(11
a,11b)で交互に上下するように配設してなる。
Description
【0001】
本考案は面実装電子部品に係り、特に余剰半田を吸収することができる面実装 部品のリード端子の形状に関するものである。
【0002】
半導体材料等で形成されたチップの各端子から信号線等を金線で引出し、複数 のリードフレームに接続し、そのリードフレームの端子(リード端子)を介して プリント基板等の上に設けられた外部回路に接続可能にすると共に、前記チップ 、金線及びリードフレームの基部等を樹脂製ボディで覆って固定したフラットパ ッケージは、電子装置等の多くの機器に利用されている。
【0003】 図3に、こうしたフラットパッケージの一種であるQFP(Quad Flat Pac kage)の従来の構成例を示す。図3に示したQFPによれば、複数のリードフレ ーム1の一端が金線2でチップ3に接続され、樹脂製ボディ4で覆われ固定され ている。リードフレーム1の他端である樹脂製ボディ4の外に引き出された脚部 、リード端子1aは、例えばプリント基板等の上に形成された回路等に、半田付 け等により接続装着される。
【0004】 上記半田付けは、通常リフロー半田付けによる場合が多く、そのリフロー半田 付けは、プリント基板の所定ランドにクリーム状半田をスクリーン印刷により適 量塗布し、QFPその他を自動装着後、リフロー炉により加熱溶融することによ りなされる。
【0005】
ところで、最近のQFP等のフラットパッケージは、多ピン、狭ピッチ化(1 .0、0.8mm→0.65、0.5mmピッチ)する傾向にあり、上記リフロ ー半田付け工程において、半田がリード端子間を接続して半田ショートを招く半 田ブリッジが発生しやすい状況にあった。
【0006】 この半田ブリッジは半田の量が所定量以上に過剰となる場合や、ランドやリー ド端子の濡れ性が悪く半田が広がらずに、結果として半田過剰となる場合に生じ 易い。
【0007】 上記半田ブリッジ対策としてし、実開平3−69247号公報に、半田接合側 のリード端子1bの底辺部を図4に示すように弓形に曲げて、ランド6上の余剰 半田7を吸収する構造が開示されている。5はプリント基板である。
【0008】 しかし、上述したリード端子形状をとっても、最近の多ピン、狭ピッチ化に伴 って発生する半田ブリッジを防止することはできなかった。
【0009】 更に、また、実開平3−83954号公報に、図5に示すように複数のリード 端子の長さを複数種類設け(長いリード端子1c、短いリード端子1d)、かつ 、隣接するリード端子が互いに異なる長さに配設する構造が開示されている。し かし、この構造も上記技術と同様に最近の多ピン、狭ピッチ化に伴って発生する 半田ブリッジを防ぐことは困難であった。
【0010】 そこで、本考案は、多ピン、狭ピッチ化したQFP等のリフロー半田工程にお いて、半田ブリッジの発生をより低減した面実装電子部品を提供することを目的 とする。
【0011】
上記課題は本考案によれば、プリント基板の導体部と半田接合するためのリー ド端子付き面実装電子部品であって、前記リード端子の半田接合底面を、互いに 隣接するリード端子で交互に上下するように配設してなることを特徴とする面実 装電子部品によって解決される。
【0012】
本考案によれば、リード端子の半田接合面が、互いに隣接するリード端子で交 互に上下するように、すなわち段差を持って形成されているため、リフロー半田 付け工程で余剰半田がその段差部で吸収されることになり、リード端子間を余剰 半田で接合するような半田ブリッジの形成を低減することができる。
【0013】 本考案では、リード端子を浮かせる(高くする)程度としては、半田印刷量に 見合う接合不良を生じない範囲とする。
【0014】
以下、本考案の実施例を図面に基づいて説明する。
【0015】 図1は、本考案に係るリード端子形状を有するQFPの一実施例を示す概略側 面図であり、図2は本考案に係るQFPのリフロー半田付け後の要部側面図であ る。
【0016】 本実施例は、図1に示すように、樹脂製ボディ14内に封止されたチップに接 続された長さが異なるリード端子11a及び11bがその底面の高さが交互に高 低差を付ける(交互に浮かせる)ように配設されている。QFPの4隅のリード 端子は全て長くて、その底面が低い方を設ける。
【0017】 このようなリードフレーム11の複数のリード端子(11a,11b)を有し たQFPを、図2に示すようにプリント基板15にリフロー半田付けすると、余 剰半田17がリード端子底面が高い(浮いた)方のリード端子11bの底面とラ ンド16面との間の間隙に吸収される。各リード端子高低差(平坦度)は、従来 の図3の場合、実勢レベルで0.15mm以下であるが、本実施例の場合イモ付 き等の欠陥が発生しないようにするため、0.3mm以下であることが好ましい 。
【0018】 図2(b)は、図2(a)のA−A断面図であり、リード端子11bの底面と ランド16間の間隙、約0.25mmに余剰半田17が吸収されている状況がよ く示されている。
【0019】 表1は本考案のQFP(リード端子の底面高低差0.3mm)と従来の通常の QFP(リード端子の高低差無し)の半田ブリッジ発生(ブリッジ発生Gap数 /総Gap数)を比較したデータである。なお、Gap数はリード端子間の間隙 数を示す。
【0020】
【表1】
【0021】 上記半田ブリッジ発生のためのQFP、半田、ペースト半田印刷厚さの各条件 は以下の通りとした。
【0022】 QFP;ピッチ:0.6mm ピン数:100本 半田 ;Sn63Pb37(共晶) ペースト半田印刷厚さ;200μm 表1に示したデータからもリード端子の底面高低差を付与した本考案QFPで は半田ブリッジ発生が極めて少ないことがわかる。
【0023】
以上説明したように、本考案によれば、QFP等のフラットパッケージのリフ ロー半田付けにおいて、リフロー半田ブリッジを大幅に低減することが可能であ り、タッチアップ工数の減少、半田付け品質の向上等に寄与することができる。
【図1】本考案に係るリード端子形状を有するQFPの
一実施例を示す概略側面図である。
一実施例を示す概略側面図である。
【図2】本考案に係るQFPのリフロー半田付け後の要
部側面図である。
部側面図である。
【図3】従来のQFPの一構成例斜視図である。
【図4】従来のリード端子形状一例側面図である。
【図5】従来のリード端子形状一例斜視図である。
1,11 リードフレーム 1a,11a,11b リード端子 1c リード端子(長) 1d リード端子(短) 2 金線 3 チップ 4,14 樹脂製ボディ 5,15 プリント基板 6,16 ランド 7,17 余剰半田
Claims (1)
- 【請求項1】 プリント基板の導体部と半田接合するた
めのリード端子付き面実装電子部品であって、 前記リード端子の半田接合底面を、互いに隣接するリー
ド端子で交互に上下するように配設してなることを特徴
とする面実装電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992004906U JP2536892Y2 (ja) | 1992-02-10 | 1992-02-10 | 面実装電子部品 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1992004906U JP2536892Y2 (ja) | 1992-02-10 | 1992-02-10 | 面実装電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0567010U true JPH0567010U (ja) | 1993-09-03 |
| JP2536892Y2 JP2536892Y2 (ja) | 1997-05-28 |
Family
ID=11596696
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1992004906U Expired - Lifetime JP2536892Y2 (ja) | 1992-02-10 | 1992-02-10 | 面実装電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2536892Y2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164243U (ja) * | 1987-04-15 | 1988-10-26 |
-
1992
- 1992-02-10 JP JP1992004906U patent/JP2536892Y2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63164243U (ja) * | 1987-04-15 | 1988-10-26 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2536892Y2 (ja) | 1997-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5926731A (en) | Method for controlling solder bump shape and stand-off height | |
| JPH10233463A (ja) | 半導体装置およびその製造方法 | |
| JP2536892Y2 (ja) | 面実装電子部品 | |
| JPH0823147A (ja) | 回路基板の接続構造 | |
| JPH10313167A (ja) | 配線基板 | |
| JPH0576053U (ja) | 面実装電子部品 | |
| JPH0576054U (ja) | 面実装電子部品 | |
| JP2003249746A (ja) | プリント基板 | |
| JP2586379B2 (ja) | チップ型電子部品 | |
| JPH05121868A (ja) | プリント基板に対する電子部品の半田付け実装方法 | |
| JPH07130937A (ja) | 表面実装型半導体装置およびその製造に用いるリードフレーム | |
| JP2682135B2 (ja) | Icパッケージ | |
| JP2003031614A (ja) | 半導体デバイス、半導体モジュール及びこれらの実装方法 | |
| JPH0621238U (ja) | チップ部品 | |
| JPH0343979A (ja) | フラットパッケージ | |
| KR950006837Y1 (ko) | 아웃리드 표면 노출형 반도체 패키지 | |
| JP2917537B2 (ja) | 表面実装用icパッケージの実装方法 | |
| JPH0936527A (ja) | 電子部品及び電子部品の製造方法、基板並びに電子部品のハンダ付け方法 | |
| JPH04243187A (ja) | プリント基板 | |
| KR100196286B1 (ko) | 반도체 금속 범프의 제조 방법 | |
| JPH0621604A (ja) | チップ電子部品表面実装回路基板装置 | |
| JPH0529523A (ja) | 多端子面実装型部品 | |
| JPH0621237U (ja) | チップ部品 | |
| JPH0729662Y2 (ja) | 面実装型電子部品を使用した基板装置 | |
| JPH07326856A (ja) | 電子部品のはんだ付け方法 |