JPH01108643A

JPH01108643A - 情報処理装置

Info

Publication number: JPH01108643A
Application number: JP62265743A
Authority: JP
Inventors: Shinichi Yoshida; 芳田　真一; Soichi Miyata; 宗一宮田
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 1987-10-20
Filing date: 1987-10-20
Publication date: 1989-04-25
Anticipated expiration: 2009-06-15
Also published as: JPH0646414B2; US5093919A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〈産業上の利用分野〉本発明は、２種類のデータを一組として、数値又は論理
演算処理する命令を含むプログラムを実行する情報処理
装置に関する。

〈従来の技術〉第２図に従来の情報処理装置の一実施例におけるブロッ
ク図を示す。また、第３図に同装置におけるデータパケ
ットのフィールド構成を示す。

第２図に示す従来の情報処理装置において、１はデータ
フロープログラムを記憶し、入力データパケットの行き
先フィールドの内容（行き先情報）をアドレスとして、
行き先情報及び命令情報を読み出し、該各情報を上記入
力データパケットの行き先フィールド及び命令フィール
ドに格納して出力するプログラム記憶部である。２はプ
ログラム記憶部１より入力されるデータパケットの待ち
合せ（行き先情報が一致する２つのデータパケットの検
出）を行ない、該行き先情報が一致する２つのデータパ
ケットの内の一方のデータパケットのオペランドデータ
、例えば第３図におけるデータ１フイールドの内容を他
方のデータパケットの第３図におけるデータ２フイール
ドに格納して出力する対データ検出部である。３は対デ
ータ検出部２より入力されるデータパケットに対して所
定の演算処理を施し、その結果を入力データパケットの
データ１フイールドに格納して上記プログラム記憶部１
に出力する演算処理部である。なお、４はプログラム記
憶部１と対データ検出部２とをつなぐ伝送路である。こ
こで伝送路４が分岐しているのに応じて、演算処理にお
ける右・左オペランドデータが識別され選択的に対デー
タ検出部２の入力ポートに入力される。また、５は対デ
ータ検出部２と演算処理部３とをつなぐ伝送路である。

さらに、６は演算処理部３とプログラム記憶部１とをつ
なぐ伝送路である。

データパケットがプログラム記憶部１一対データ検出部
２−演算処理部３−プログラム記憶部１→３１１．と回
り続けることにより、プログラム記憶部１に記憶された
プログラムに基づく演算処理が進行する。

実行すべきデータフロープログラムにおいて、第４図に
示すようにデータのコピーが必要とされる場合、すなわ
ち、ある演算結果、例えば第４図における加算命令の出
力が２個以上の他の演算、例えば第４図における釆算及
び減算命令によって参照されるような場合、コピー処理
はプログラム記憶部１において行われる。第５図はプロ
グラム記憶部１における記憶内容の一部を示す図である
。

行き先情報と命令情報の他にコピー有ｌ無情報が記憶さ
れている。入力データパケットの行き先情報に基づきア
ドレス指定された部分の内容が先ず読み出される。この
とき、コピー有ノ無情報が「無」であれば、行き先フィ
ールド及び命令フィールドの内容が読み出され更新され
たデータパケットが出力されて処理は終了する。一方、
コピー有ｌ無情報が「有」であれば、行き先フィールド
及び命令フィールドの内容が更新されたデータパケット
が出力されると共に、続いて記憶されている行き先情報
、命令情報及びコピー有ｌ無情報が読み出される。引き
続いて読み出されたコピー有！無情報が「無」であれば
、データ１フイールドの内容は入力データパケットと同
一の内容を格納し、行き先フィールド及び命令フィール
ドに現在読み出された各情報を格納したデータパケット
が出力されて処理は終了する。すなわち、コピー処理が
実行される。コピー有ｌ無情報が「有」であれば更に続
けて同様にコピー処理が行われる。

上記情報処理装置において、コピー処理が１度行われる
とすると、プログラム記憶部１に対する入力伝送路６と
出力伝送路４のデータパケットの流量比、すなわち、該
各伝送路を単位時間当りに通過するデータパケット数の
比は、必ず１対２になる。したがって、仮に伝送路４が
最大性能で動作しても、対データ検出部２は２つのデー
タパケットの入力に対して１つのデータパケットを出力
するものであるため、伝送路５以降は最大性能の半分の
流量しか保証されない。第６図に伝送路４の流量を１と
したときの各伝送路のデータパケットの流量を示す。

このように伝送路５と６は最大性能の２分の１でしか動
作しない。そのために演算処理部３もまた潜在能力の２
分の１の性能しか出せないことになり、上記情報処理装
置のプログラム実行時における性能低下を招く結果とな
っている。

第７図に第２の従来実施例における情報処理装置のブロ
ック図を示す。第２の情報処理装置はプログラム記憶部
を２個設け、演算処理部より出力されるデータパケット
を上記２個のプログラム記憶部に振り分けて入力させる
と共に、各プログラム記憶部と対データ検出部との間を
個別に結ぶ伝送路を設けている。

第７図において、１１及び１２はプログラム記憶部、２
は対データ検出部、３は演算処理部である。これら各部
の機能は第１の情報処理装置と全く同一である。１３は
演算処理部３より出力されたデータパケットを２個のプ
ログラム記憶部１１．１２に到着順にしたがって振り分
けるための割り当て部である。また、５．６．１４．１
５．１６．１７は各部を結ぶ伝送路である。

第２の情報処理装置においては、プログラム記憶部１１
．１２への入力を割り当て部１３が振り分けているため
、プログラム記憶部１１．１２ともに最高性能の２分の
１の割合で入力が入る。プログラム記憶部１１．１２に
おいてコピー処理が行われればプログラム記憶部１１．
１２の出力伝送路１４．１５のデータパケットの流量は
入力伝送路１６．１７の２倍になる。すなわち、対デー
タ検出部２の２個の入力伝送路１４．１５はそれぞれ最
大性能の流量を確保でき、対データ検出部２の出力伝送
路５、すなわち、演算処理部３の入力伝送路３もまた最
大性能の流量を確保される。

第８図に第２の従来装置におけるデータパケットの流量
を示す。

したがって、第２の従来装置においては、演算処理部３
の性能を最大限に高めることができ、第１の従来装置に
比べて並列処理の効果が２倍現われる。

〈発明が解決しようとする問題点〉第２の従来装置においては、演算処理部の性能を最大限
に高めることができ、第１の従来装置に比べて原理的に
２倍の並列処理性能を有している。

しかし、第２の従来装置は、第１の従来装置に対してプ
ログラム記憶部を２重化したものである。

そのため、第２の従来装置のプログラム記憶部の全体の
記憶容量は、第１の従来装置に比べて２倍になり、情報
処理装置の大規模化を招くという問題点がある。

本発明は、上記問題点に関してなされたもので、従来装
置における上記問題点を解決することを目的としている
。

く問題を解決するための手段〉プログラム記憶部の出力ポートを複数化し、該プログラ
ム記憶部と対データ検出部との間に該プログラム記憶部
の出力ポート数に応じた本数の伝送路を設けることによ
り、演算処理部における最大性能を確保すると共に、該
プログラム記憶部における記憶容量を第１の従来装置に
おけるプログラム記憶部の記憶容量と同等な記憶手段を
提供する。

く作用〉本発明に従えば、第１の従来装置におけるプログラム記
憶部と同等な記憶容量をもつプログラム記憶部に複数の
出力ポートを設けたので、第２の従来装置と同様に演算
処理部における最大性能を確保できると共に、プログラ
ム記憶部の記憶容量を必要最小限に抑えることができる
。

〈実施例〉以下、実施例に基づいて本発明の詳細な説明する。

第１図は本発明の一実施例のブロック図である。

第１図において、２１はプログラム記憶部である。

２は対データ検出部、３は演算処理部であり、２及び３
の各機能は第１及び第２の従来装置における情報処理装
置と全く同一である。また、５．６．２２．２３は各部
を結ぶ伝送路である。

第９図に本発明の実施例におけるデータパケットのフィ
ールド構成を示す。データパケットは、行き先フィール
ド及び命令フィールドを第１ワード、データ１フイール
ド及びデータ２フイールドを第２ワードとする２つのワ
ードにより構成され、第１ワードをタグ、第２ワードを
データと呼ぶ。

第１０図にプログラム記憶部２１に対するデータパケッ
トの第１の更新例を示す。第１０図において、３１はプ
ログラム記憶部、３２．３３．３４は伝送路である。３
１．３２．３３．３４は、それぞれ第１図におけるプロ
グラム記憶部２１、伝送路６．２２．２３に対応する。

プログラム記憶部３１は、第５図に示すデータフロープ
ログラムを記憶し、伝送路３２より入力される第１人力
データパケットのタグＩＴの行き先フィールドの内容を
アドレスとして、行き先情報及び命令情報を読み出し、
該各情報を第１出力データパケツトのタグＩＴ’として
伝送路３３に出力する。第１人力データパケットのタグ
ＩＴに引き続いて伝送路３２よりプログラム記憶部３１
に入力される第１人力データパケットのデータＩＤはそ
のままタグＩＴ’に引き統一いて伝送路３３に出力され
る。タグＩＴ’とデータＩＤを合わせて第１出力データ
パケツトとなる。タグＩＴの行き先フィールドの内容を
アドレスとして、行き先情報及び命令情報を読み出す際
に、コピー有ｌ無情報も読み出される。コピー有／無情
報が「有」のとき、続いて記憶されている行き先情報及
び、命令情報を読み出し、該各情報をタグＩＴ″として
伝送路３４に出力する。このとき、タグＩＴ”に引き続
き、データＩＤが伝送路３４に出力される。タグＩ　Ｔ
　”とデータＩＤを合わせて第１出力データパケツトの
コピーデータパケットとなり、コピー処理が実現される
。一方、コピー有ｌ無情報が「無」のときは、コピー処
理が行われず、伝送路３４には何も出力されない。第１
の更新例においてコピーされるデータ数は最大１個とす
る。

第１人力データパケットに引き続き、伝送路３２よりプ
ログラム記憶部３１に入力される第２データパケツトに
対しても全く同様の処理がプログラム記憶部３１におい
て行われる。

第１１図にプログラム記憶部３１のブロック図を示す。

ｐｌ乃至ｐｌ４は、伝送路であり、ワード転送時間をｔ
とする。このうち、Ｐｌ、ｐ９、ｐｌ４は、それぞれ第
１０図の伝送路３２．３３．３４に対応する。３１１は
伝送路ｐ１より引き続いて入力されるデータパケットの
タグ及びデータをそのまま伝送路ｐ５に出力すると共に
、入力データパケットのうちデータ（第２ワード）のみ
を伝送路ｐ２に出力するスイッチである。３１２は伝送
路ｐ５より入力されるワードがタグのときタグ内の行き
先フィールドの内容を伝送路ｐ６に出力し、一方、入力
されるワードがデータのとき、そのデータに先行するタ
グの行き先フィールドの内容に１を加えたものを伝送路
ｐ６に出力するアドレス操作部である。３１３は第５図
に示すデータフロープログラムを記憶するメモリであり
、伝送路ｐ６で指定されたアドレスに従ってアクセスさ
れた内容を時間を経過後、伝送路Ｐ７へ出力する。メモ
リ３１３の記憶容量は、第１の従来装置と同容量とする
。３１４は伝送路ｐ７より入力されるメモリ読み出し内
容が、アドレス操作部３１２に入力されたワード、すな
わち、伝送路ｐ５の内容がタグのときのものに対応すれ
ば、メモリ読み出し内容のうち、行き先情報及び命令情
報のみを伝送路ｐ８に出力すると共に、コピー有ｌ無情
報を伝送路ｐ１２に出力し、一方、伝送路ｐ７より入力
されるメモリ読み出し内容が、アドレス操作部３１２に
入力されたワード、すなわち、伝送路ｐ５の内容がデー
タのときのものに対応すれば、メモリ読み出し内容のう
ち、行き先情報及び命令情報のみを伝送路ｐｌＯに出力
するスイッチである（第１２図の破線矢印が示すワード
伝送状態参照）。３１５．３１６は各入力伝送路の内容
を時間ｔだけ保持するデータラッチである。３１７は入
力伝送路の内容を時間２ｔだけ保持するデータラッチで
ある。３１８は伝送路ｐ１３の内容がコピー有のとき伝
送路ｐＨの内容を伝送路ｐ１４に出力し、伝送路ｐ１３
の内容がコピー無のとき何も出力しないスイッチである
。各伝送路の状態について上記に規定がない場合は、ハ
イインピーダンス状態にあるものとする。

第１２図に第１１図における各伝送路の状態を表わすタ
イミングチャートを示す。第１２図において、ｐｌ乃至
ｐｌ４は、対応する伝送路を示す。

ＩＴ、ＩＤは、それぞれプログラム記憶部３１への第１
人力データパケットのタグ、データを表わす。１ａは、
タグＩＴの行先フィールド（アドレス）を、（１ａ＋１
）は、１ａによって示されるアドレスの次のアドレスを
示す。ＩＲ’は、１ａをアドレスとして読み出されたメ
モリの内容、すなわち、行き先情報、命令情報及びコピ
ー有ｌ無情報を表わす。同様に、ＩＲ″は、（１ａ＋１
）をアドレスとして読み出されたメモリの内容を表わす
。ＩＴ”は、ＩＲ”の内容のうち、行き先情報及び命令
情報を表わす。同様に、ＩＴ″は、ＩＲＩ＋の内容のう
ち、行き先情報及び命令情報を表わす。ＩＣＦは、ＩＲ
’の内容のうち、コピー有！無情報を表わす。２Ｔ１２
Ｄ、２ａ、２ａ＋１．２Ｒ’、２Ｒ”、２ＣＦは、プロ
グラム記憶部３１への第２人力データパケットに対応し
、その内容は、第１人力データパケットに対するものと
同様である。プログラム記憶部３１への第３人力データ
パケットに対しても同様である。

時刻Ｏにおいて第１人力データパケットのタグＩＴが伝
送路ｐ１、すなわち、プログラム記憶部３１の入力伝送
路に到着し、以下、ＩＤ、２Ｔ、２Ｄ、３Ｔ、３Ｄ　、
、、、が時間間隔ｔごとに伝送路ｐ１に到着する状態、
すなわち、伝送路ｐ１が最大性能でデータパケットの転
送を行っている状態を想定する。時刻Ｏにおいて伝送路
ｐ１に到着したタグＩＴは、スイッチ３１１により、時
刻Ｏに伝送路ｐ５に出力されるとともにアドレス操作部
３１２に入力され、時刻Ｏに伝送路ｐ６にアドレス１ａ
が出力される。時刻ｔにおいて、１ａに従ってアクセス
されたメモリ３１３の内容ＩＲ’が読み出され伝送路ｐ
７に出力される。メモリ内容ＩＲ’はタグＩＴに対応す
るものであるから、スイッチ３１４により、メモリ内容
ＩＲ’のうち、行き先情報及び命令情報のみ（ＩＴ”）
を伝送路ｐ８に出力すると共に、コピー有ｌ無情報（Ｉ
ＣＦ）を伝送路ｐ１２に出力する。一方、時刻ｔにおい
て伝送路ｐ１に到着したデータＩＤは、スイッチ３１１
により、時刻ｔに伝送路ｐ２及びｐ５に出力されるとと
もにアドレス操作部３１２に入力され、時刻ｔに伝送路
ｐ６にアドレス（１ａ＋１）が出力される。時刻２ｔに
おいて、（１ａ＋１）に従ってアクセスされたメモリ３
１３の内容ＩＲ”が読み出され伝送路ｐ７に出力される
。メモリ内容ＩＲ”はデータＩＤに対応するものである
から、スイッチ３１４により、メモリ内容ＩＲ”のうち
、行き先情報及び命令情報のみ（ＩＴ”）を伝送路ｐ１
０に出力する。時刻ｔにおいて、伝送路ｐ２に出力され
たデータＩＤは、時刻２ｔ。

３ｔにおいてそれぞれ伝送路ｐ３、ｐ４に転送される。

伝送路ｐ９、すなわち、プログラム記憶部３１の出力伝
送路３３は、伝送路ｐ３と伝送路ｐ８を重ね合せたもの
であるから、時刻ｔにＩＴ　’。

時刻２ｔにＩＤを出力する。同様に伝送路ｐＨは、時刻
２ｔにＩＴ″、時刻３ｔにＩＤを出力する。ところで、
データラッチ３１７は時刻２Ｌにおける伝送路ｐ１２の
内容を時刻４ｔまで保持する。伝送路ｐ１４、すなわち
、プログラム記憶部３１の出力伝送路３４は、スイッチ
３１８により切り換えられ、伝送路ｐ１３の内容がコピ
ー有のとき伝送路ｐＨの内容と等しくなり、一方、伝送
路ｐ１３の内容がコピー無のときハイインピーダンス状
態になる。以上、第１の更新例におけるプログラム記憶
部３１への第１人力データパケットに対する処理につい
て詳細に述べた。第１人力データパケットに引き続いて
入力される第２人力データパケット以降のデータパケッ
トについても第１人力データパケットと同様の処理がパ
イプライン状に行われる。伝送路ｐ９及び伝送路ｐ１４
のタイミングチャートより、プログラム記憶部３１の入
力伝送路が最大性能で動作しているとき、プログラム記
憶部３１の２本の出力伝送路が共に最大性能の流量を確
保できることがわかる。すなわち、演算処理部の性能を
最大限に高めることができる。

以上のことから、第１の更新例において、第１の従来装
置と同容量のメモリを用いて、第１の従来装置に対して
２倍の並列処理効果を得ることができる。

以上で第１の更新例に対する説明を終了する。

次に、第２の更新例の説明を行う。第１３図にプログラ
ム記憶部２１に対するデータパケットの第２の更新例を
示す。第１３図において、４１はプログラム記憶部、４
２．４３．４４は伝送路である。４１．４２．４３．４
４は、それぞれ第１図におけるプログラム記憶部２１、
伝送路６．２２．２３に対応する。

プログラム記憶部４１は、第５図に示すデータフロープ
ログラムを記憶し、伝送路４２より入力される１１入力
データパケツトのタグＩＴの行き先フィールドの内容を
アドレスとして、行き先情報及び命令情報を読み出し、
該各情報を第１出力データパケツトのタグＩＴ’として
伝送路４３に出力する。第１人力データパケットのタグ
ＩＴに引き続いて伝送路４２よりプログラム記憶部４１
に入力される第１人力データパケットのデータＩＤはそ
のままタグＩＴ’に引き続いて伝送路４３に出力される
。タグＩＴ′とデータＩＤを合わせて第１出力データパ
ケツトとなる。タグＩＴの行き先フィールドの内容をア
ドレスとして、行き先情報及び命令情報を読み出す際に
、コピー有ｌ無情報も読み出される。コピー有ｌ無情報
が「有」のとき、続いて記憶されている行き先情報及び
、命令情報を読み出し、該各情報をタグＩＴ”として、
データＩＤに引き続いて伝送路４３に出力する。さらに
、タグＩＴ″に引き続き、データＩＤが伝送路４３に出
力される。タグＩＴ”とデータＩＤを合わせて第１出力
データパケツトのコピーデータパケットとなり、コピー
処理が実現される。

一方、コピー有！無情報が「無」のときは、コピー処理
が行われず、伝送路４３にはタグＩＴとデータＩＤのみ
が出力される。第２の更新例においてコピーされるデー
タ数は最大１個とする。第１人力データパケットに引き
続き、伝送路４２よりプログラム記憶部４１に入力され
る第２データパケツトに対し、出力伝送路を伝送路４３
のかわりに伝送路４４とする以外、全く同様の処理がプ
ログラム記憶部４１において行われる。以下、第３、第
５０８．入力データパケットに対して伝送路４３を、ま
た、第４、第６０９．入力データパケットに対して伝送
路４３を出力伝送路とする。

第１４図にプログラム記憶部４１のブロック図を示す。

ｑｌ乃至ｑ２０は、伝送路であり、ワード転送時間をｔ
とする。このうち、ｑｌ、ｑｌ４、ｑ２０は、それぞれ
第１３図の伝送路４２．４３．４４に対応する。４１１
は伝送路ｑ１より引き続いて入力されるデータパケット
のタグ及びデータをそのまま伝送路ｑ６に出力すると共
に、入力デ−タパケットのうちデータ（第２ワード）の
みを伝送路ｑ２と伝送路ｑ４に対して交互に出力するス
イッチである。４１２は伝送路ｑ６より入力されるワー
ドがタグのときタグ内の行き先フィールドの内容を伝送
路ｑ７に出力し、一方、入力されるワードがデータのと
き、そのデータに先行するタグの行き先フィールドの内
容に１を加えたものを伝送路ｑ７に出力するアドレス操
作部である。

４１３は第５図に示すデータフロ“−プログラムを記憶
するメモリであり、伝送路ｑ７で指定されたアドレスに
従ってアクセスされた内容を時間を経過後、伝送路ｑ８
へ出力する。メモリ４１３の記憶容量は、第１の従来装
置と同容量とする。４１４は伝送路ｑ８より入力される
メモリ読み出し内容が、アドレス操作部４１２に入力さ
れたワード、すなわち、伝送路ｑ６の内容が奇数番目の
入力データパケットのタグのときのものに対応すれば、
メモリ読み出し内容のうち、行き先情報及び命令情報の
みを伝送路ｑ９に、また、コピー有／無情報を伝送路ｑ
１２に出力し、伝送路ｑ６の内容が奇数番目の入力デー
タパケットのデータのときのものに対応すれば、メモリ
読み出し内容のうち、行き先情報及び命令情報のみを伝
送路ｑ９に出力する。さらに、伝送路ｑ６の内容が偶数
番目の入力データパケットのタグのときのものに対応す
れば、メモリ読み出し内容のうち、行き先情報及び命令
情報のみを伝送路ｑ１５に、また、コピー有ｌ無情報を
伝送路ｑｌＢに出力し、伝送路ｑ６の内容が偶数番目の
入力データパケットのデータのときのものに対応すれば
、メモリ読み出し内容のうち、行き先情報及び命令情報
のみを伝送路ｑ１５に出力するスイッチである。４１５
．４１６は各入力伝送路の内容を時間４ｔだけ保持する
データラッチである。４１７．４１８は各入力伝送路の
内容を時間ｔだけ保持するデータラッチである。

４１９は伝送路ｑ９がスイッチ４１４によって選ばれた
後、時間ｔの間、伝送路ｑ９の内容を、次の時間ｔの間
は伝送路ｑ３の内容を、その次の時間上の間は伝送路ｑ
１０の内容を、さらに、次の時間ｔの間は伝送路ｑ３の
内容を、伝送路ｐＨに出力するスイッチである。４１１
０はスイッチ４１９と同様の機能を有するスイッチであ
り、各伝送路ｑ１５、ｑｌ６、ｑ５、ｑｌ７はそれぞれ
スイッチ４１９の伝送路ｑ９、ｑｌＯ，ｑ３、ｑｌｌに
対応する。４１１１は伝送路ｑｌ２上のコピー有ｌ無情
報を時間２ｔの遅れで時間２ｔの間保持するデータラッ
チである。４１工２は伝送路ｑｌＢ上のコピー有ｌ無情
報を時間２ｔの遅れで時間２ｔの間保持するデータラッ
チである。４１１３は伝送路ｑ１３の内容がコピー有の
とき伝送路ｑｌｌの内容を伝送路ｑ１４に出力し、伝送
路ｑ１３の内容がコピー無のとき、あるいは、ハイイン
ピーダンス状態のとき、何も出力しないスイッチである
。４１１４は伝送路ｑ１９の内容がコピー有のとき伝送
路ｑ１７の内容を伝送路ｑ２０に出力し、伝送路ｑ１９
の内容がコピー無のとき、あるいは、ハイインピーダン
ス状態のとき、何も出力しないスイッチである。各伝送
路の状態について上記に規定がない場合は、ハイインピ
ーダンス状態にあるものとする。

第１５図に第１４図における各伝送路の状態を表わすタ
イミングチャートを示す。第１５図において、ｑｌ乃至
ｑ２０は、対応する伝送路を示す。

ＩＴ、ＩＤ等の記号は、第１の更新例の場合と全く同様
である。

第１の更新例の場合と同様に、時刻Ｏにおいて第１入カ
データパケツトのタグＩＴが伝送路ｑ１、すなわち、プ
ログラム記憶部４１の入力伝送路に到着し、以下、ＩＤ
、２Ｔ、２Ｄ、３Ｔ、３Ｄ１１１．、が時間間隔ｔごと
に伝送路ｑ１に到着する状態、すなわち、伝送路ｑ１が
最大性能でデータパケットの転送を行っている状態を想
定する。時刻Ｏにおいて伝送路ｑ１に到着したタグＩＴ
は、スイッチ４１１により、時刻Ｏに伝送路ｑ６に出力
されるとともにアドレス操作部４１２に入力され、時刻
Ｏに伝送路ｑ７にアドレス１ａが出力される。時刻ｔに
おいて、ｌａに従ってアクセスされたメモリ４１３の内
容ＩＲ’が読み出され伝送路ｑ８に出力される。メモリ
内容ＩＲ’は奇数番目の入力データパケットのタグＩＴ
に対応するものであるから、スイッチ４１４により、メ
モリ内容ＩＲ’のうち、行き先情報及び命令情報のみ（
ＩＴ’）を伝送路ｑ９に出力すると共に、コピー有ｌ無
情報（ＩＣＦ）を伝送路ｑ１２に出力する。伝送路ｑ１
２の内容は、データラッチ４１１１により時刻３ｔに伝
送路ｑ１３に転送され、時間２ｔの間保持される。一方
、時刻ｔにおいて伝送路ｑ１に到着したデータＩＤは、
スイッチ４１１により、時刻ｔに伝送路ｑ２出力される
とともにアドレス操作部４１２に入力され、時刻上に伝
送路ｑ７にアドレス（１ａ＋１）が出力される。

時刻２ｔにおいて、（１ａ＋１）に従ってアクセスされ
たメモリ４１３の内容ＩＲ”が読み出され伝送路ｑ８に
出力される。メモリ内容ＩＲ″は奇数番目の入力データ
パケットのデータＩＤに対応するものであるから、スイ
ッチ４１４により、メモリ内容ＩＲ″のうち、行き先情
報及び命令情報のみ（ＩＴ”）を伝送路ｑ９に出力する
。伝送路ｑ９の内容は、データラッチ４１７により伝送
路ｑｌＯに転送される。時刻ｔにおいて、伝送路ｑ２に
出力されたデータＩＤは、時刻２ｔにおいてデータラッ
チ４１５により伝送路ｑ３に転送され、時刻６ｔまで保
持される。伝送路ｑｌｌの内容は、スイッチ４１９によ
り、ｔの時間間隔で伝送路ｑ９、ｑ３、ｑ９、ｑ　１３
．、、　　と切り換えられ、ＩＴ’、ＩＤ’、ＩＴ”、
ＩＤと変化する。伝送路ｑ１４、すなわち、プログラム
記憶部４１の出力伝送路４３の内容は、スイッチ４１１
３により切り換えられ、伝送路ｐ１３の内容がコピー有
のとき伝送路ｐＨの内容と等しくなり、一方、伝送路ｐ
１３の内容がコピー無のとき、あるいは、ハイインピー
ダンス状態のとき、ハイインピーダンス状態になる。以
上、第２の更新例におけるプログラム記憶部４１への第
１人力データパケットに対する処理について詳細に述べ
た。第１人力データパケットに引き続いて入力される奇
数番目の入力データパケットについては、第１人力デー
タパケットと同様の処理がバイブライン状に行われる。

また、偶数番目の入力データパケットについては、第１
人力データパケットに対する処理と、第１４図において
、上下対称な処理がバイブライン状に行われ、伝送路ｑ
２０にデータパケットカ咄力される。伝送路ｑ１４及び
伝送路ｑ２０のタイミングチャートより、プログラム記
憶部４１の入力伝送路が最大性能で動作しているとき、
プログラム記憶部４１の２本の出力伝送路が共に最大性
能の流量を確保できることがわかる。すなわち、演算処
理部の性能を最大限に高めることができる。

以上のことから、第２の更新例においても、第１の従来
装置と同容量のメモリを用いて、第１の従来装置に対し
て２倍の並列処理効果を得ることができる。

〈発明の効果〉以上詳細に説明したように本発明によれば、従来装置と
同等の記憶容量を用い、プログラム実行時における演算
処理部の性能低下を招かず、従来装置に比して性能を向
上させることができる極め有用な情報処理装置を得るこ
とができるものである。

【図面の簡単な説明】

第１図は本発明の一実施例のブロック図である。第２図は第１の従来の情報処理装置のブロック図である
。第３図は、上記従来装置におけるデータパケットのフ
ィールド構成図である。第４図はコピー処理を含むデー
タフロープログラムの例である。第５図は上記従来装置
のプログラム記憶部における記憶内容の一部である。第
６図は上記従来装置を構成する各伝送路上のデータパケ
ットの流量を示す図である。第７図は第２の従来の情報
処理装置のブロック図である。第８図は第２の従来装置
を構成する各伝送路上のデータパケットの流量を示す図
である。第９図は実施例におけるデータパケットのフィ
ールド構成図である。第１０図は実施例における第１の
データパケット更新例を示す図である。第１１図は上記
第１の更新例におけるプログラム記憶部のブロック図で
ある。第１２図は上記第１の更新例におけるプログラム
記憶部を構成する各伝送路を内容を示すタイミングチャ
ートである。第１３図は実施例における第２のデータパ
ケット更新例を示す図である。第１４図は上記第２の更
新例におけるプログラム記憶部のブロック図である。第
１５図は上記第２の更新例におけるプログラム記憶部を
構成する各伝送路を内容を示すタイミングチャートであ
る。符号の説明１．１１．１２．２１．３１．４１ニブログラム記憶部、２：対データ検出部、３：演算処理部、１３：割り当て部、３１２．４１２ニアドレス操作部３１３．４１３：メモリ３１５．３１６．３１７．４１５．４１６．４１７．４
１８．４１１工、４１工２：データラッチ、３１１．３１４．３１８．４１１．４１４．４１９．４
１１０，４１１３．４１１４：スイッチ、４．５．６．１４．１５．１６．１７．２２．２３．３
２．３３．３４．４２．４３．４４、ｐｌ乃至ｐｌ４、
ｑｌ乃至ｑ２０：伝送路。

Claims

【特許請求の範囲】１、データフロープログラムを記憶し、タグ部及びデー
タ部からなる入力データパケットの行き先フィールドの
内容（行き先情報）をアドレスとして、行き先情報及び
命令情報を読み出し、該各情報を上記入力データパケッ
トの行き先フィールド及び命令フィールドに格納して出
力するプログラム記憶部と、該プログラム記憶部より入
力されるデータパケットの待ち合せを行ない、行き先情
報が一致する２つのデータパケットの内の一方のデータ
パケットのオペランドデータフィールドを他方のデータ
パケットのデータフィールドに格納して出力する対デー
タ検出部と、該対データ検出部より入力されるデータパ
ケットの命令情報を解読し、その２つのオペランドデー
タに対して所定の演算処理を施し、その結果を入力デー
タパケットのデータフィールドに格納して上記プログラ
ム記憶部に出力する演算処理部とを有する情報処理装置
であって、上記プログラム記憶部がコピー機能、すなわ
ち入力データパケットとオペランドデータが同一である
少なくとも一つ以上のデータパケットを作成、出力する
機能を有する情報処理装置において、１つの入力ポートと少なくとも２つ以上の出力ポートを
持つ上記プログラム記憶部と、該出力ポート数に応じた
入力ポートを持つ上記対データ検出部とを、ポート数に
応じたデータ伝送路で接続することを特徴とする情報処
理装置。