JP2623748B2 - 厚膜回路装置 - Google Patents
厚膜回路装置Info
- Publication number
- JP2623748B2 JP2623748B2 JP63209895A JP20989588A JP2623748B2 JP 2623748 B2 JP2623748 B2 JP 2623748B2 JP 63209895 A JP63209895 A JP 63209895A JP 20989588 A JP20989588 A JP 20989588A JP 2623748 B2 JP2623748 B2 JP 2623748B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating cloth
- printing
- resistor
- circuit device
- film circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Non-Adjustable Resistors (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Description
【発明の詳細な説明】 (イ)産業上の利用分野 この発明は、ハイブリッドIC等の厚膜回路装置に関す
る。
る。
(ロ)従来の技術 第3図(A)は、従来の厚膜回路装置を示す要部平面
図、第3図(B)は断面図である。
図、第3図(B)は断面図である。
厚膜回路装置は、第3図(A)に示すように基板71の
上面に、それぞれ対向する下層導体パターン72、72を印
刷形成し、各下層導体パターン72の基端部側の上面に直
交状に絶縁クロス73を印刷形成し、この絶縁クロス73上
に上層導体パターン74を印刷形成している。この上層導
体パターン74は、両端部を前記基板71上に形成した下層
導体75と接続している。更に、各下層導体パターン72の
先端側、つまり各上層導体パターン72を構成する2本の
上層導体72a、72aの先端側に、各上層導体72a、72a間を
接続する抵抗体76を印刷形成している。
上面に、それぞれ対向する下層導体パターン72、72を印
刷形成し、各下層導体パターン72の基端部側の上面に直
交状に絶縁クロス73を印刷形成し、この絶縁クロス73上
に上層導体パターン74を印刷形成している。この上層導
体パターン74は、両端部を前記基板71上に形成した下層
導体75と接続している。更に、各下層導体パターン72の
先端側、つまり各上層導体パターン72を構成する2本の
上層導体72a、72aの先端側に、各上層導体72a、72a間を
接続する抵抗体76を印刷形成している。
(ハ)発明が解決しようとする課題 一般に、厚膜回路装置において、抵抗体(印刷抵抗)
の抵抗値は、R=ρ・L/Wで表される。Lは長さ、Wは
幅、ρはシート抵抗である。つまり、ρは印刷時の乾燥
膜厚が一定での製造プロセスにおいて決定され、L及び
Wは各寸法につき印刷し一定の製造プロセスにおいてア
スペクト比(L/W)とRとの関係式として決定される。
従って、設計どおりの抵抗値を得るためには、印刷膜
厚、形状寸法が正しく印刷形成される必要がある。通
常、上層導体パターン及び下層導体パターンの焼成後の
平均膜厚は、12μ前後、絶縁クロスは25μ前後である。
また、抵抗体印刷膜厚は25μ前後である。
の抵抗値は、R=ρ・L/Wで表される。Lは長さ、Wは
幅、ρはシート抵抗である。つまり、ρは印刷時の乾燥
膜厚が一定での製造プロセスにおいて決定され、L及び
Wは各寸法につき印刷し一定の製造プロセスにおいてア
スペクト比(L/W)とRとの関係式として決定される。
従って、設計どおりの抵抗値を得るためには、印刷膜
厚、形状寸法が正しく印刷形成される必要がある。通
常、上層導体パターン及び下層導体パターンの焼成後の
平均膜厚は、12μ前後、絶縁クロスは25μ前後である。
また、抵抗体印刷膜厚は25μ前後である。
ところで、第3図(A)に示すように、回路パターン
のレイアウトの関係上、絶縁クロス(上層導体パターン
74と下層導体パターン72を分離する)73が、抵抗体76の
近傍に配置されることがある。この場合、抵抗体76が両
絶縁クロス73、73に囲まれた谷間に位置することとな
り、抵抗体印刷面が印刷スキージ面より見て極めて低い
位置となる。つまり、印刷基板面より印刷機スキージ面
よりの高さhが約49μ程度となる。抵抗印刷において、
シルクスクリーンの開口部よりスキージにより投下され
る抵抗ペーストは、高さhとシルクスクリーンのエマル
ジョン膜厚の加算された距離より行われる〔第3図
(B)参照〕。従って、従来の抵抗印刷では、この距離
が大き過ぎるため、基板面に抵抗ペーストが正しく付着
しない。或いは付着しても膜厚および形状寸法が設計ど
おりとならない不利がある。もとより、厚膜回路の抵抗
体は、通常はトリミング操作により、目的抵抗値に調整
するものであるが、上記のように抵抗初期値が許容値を
越えているか、或いはトリミング下限より低い場合には
トリミング不良となり、製品歩留り低下、性能不良、製
品コストアップ等を招来する不利があった。また、絶縁
クロスを可能な限り抵抗体より離して配置することで、
絶縁クロスによる不利を解消することも考えられるが、
この場合、回路パターン設計の自由度が損なわれる等の
不利があった。
のレイアウトの関係上、絶縁クロス(上層導体パターン
74と下層導体パターン72を分離する)73が、抵抗体76の
近傍に配置されることがある。この場合、抵抗体76が両
絶縁クロス73、73に囲まれた谷間に位置することとな
り、抵抗体印刷面が印刷スキージ面より見て極めて低い
位置となる。つまり、印刷基板面より印刷機スキージ面
よりの高さhが約49μ程度となる。抵抗印刷において、
シルクスクリーンの開口部よりスキージにより投下され
る抵抗ペーストは、高さhとシルクスクリーンのエマル
ジョン膜厚の加算された距離より行われる〔第3図
(B)参照〕。従って、従来の抵抗印刷では、この距離
が大き過ぎるため、基板面に抵抗ペーストが正しく付着
しない。或いは付着しても膜厚および形状寸法が設計ど
おりとならない不利がある。もとより、厚膜回路の抵抗
体は、通常はトリミング操作により、目的抵抗値に調整
するものであるが、上記のように抵抗初期値が許容値を
越えているか、或いはトリミング下限より低い場合には
トリミング不良となり、製品歩留り低下、性能不良、製
品コストアップ等を招来する不利があった。また、絶縁
クロスを可能な限り抵抗体より離して配置することで、
絶縁クロスによる不利を解消することも考えられるが、
この場合、回路パターン設計の自由度が損なわれる等の
不利があった。
この発明は、自由な回路パターンが得られ、且つ設計
どおりの正しい抵抗値が得られる厚膜回路装置を提供す
ることを目的とする。
どおりの正しい抵抗値が得られる厚膜回路装置を提供す
ることを目的とする。
(ニ)課題を解決するための手段及び作用 この目的を達成させるために、この発明の厚膜回路装
置では、次のような構成としている。
置では、次のような構成としている。
厚膜回路装置は、基板上面に複数の下層導体パターン
を形成し、この下層導体パターン上に一定幅・長さ・厚
みを有する絶縁クロスを形成し、この絶縁クロス上に少
なくとも2本の上層導体から成る上層導体パターンを形
成し、この2本の上層導体間に抵抗体を接続形成して構
成している。
を形成し、この下層導体パターン上に一定幅・長さ・厚
みを有する絶縁クロスを形成し、この絶縁クロス上に少
なくとも2本の上層導体から成る上層導体パターンを形
成し、この2本の上層導体間に抵抗体を接続形成して構
成している。
このような構成を有する厚膜回路装置では、基板上
に、例えば2本の下層導体パターンを一定間隔を存して
平行状に印刷形成し、一定幅・長さ・厚みを有する絶縁
クロスを、この両下層導体パターン上面に跨がって印刷
形成している。そして、少なくとも2本の上層導体から
成る上層導体パターンは、この絶縁クロス上に印刷形成
されている。更に、この2本の上層導体間に抵抗体が印
刷形成される。従って、抵抗体の印刷形成時において
は、絶縁クロス面上の厚みが12μmである上層導体のみ
(12μ+スクリーンエマルジョン厚)を考慮すれば良
い。つまり、抵抗印刷において絶縁クロス面が印刷基板
面と等価と成り、抵抗印刷面(絶縁クロス面)とシルク
スクリーン面との距離が極めて接近する。これにより、
シルクスクリーンの開口部よりスキージーにより透過さ
れる抵抗ペーストは、設計どおりの形状寸法(幅、長
さ)、厚みで両上層導体間に印刷形成し得る。従って、
抵抗体の抵抗値は、トリミング可能な範囲を維持し得、
製品歩留りの向上、性能の向上を達成できる許りでな
く、回路パターンの設計自由度を確保し得る。
に、例えば2本の下層導体パターンを一定間隔を存して
平行状に印刷形成し、一定幅・長さ・厚みを有する絶縁
クロスを、この両下層導体パターン上面に跨がって印刷
形成している。そして、少なくとも2本の上層導体から
成る上層導体パターンは、この絶縁クロス上に印刷形成
されている。更に、この2本の上層導体間に抵抗体が印
刷形成される。従って、抵抗体の印刷形成時において
は、絶縁クロス面上の厚みが12μmである上層導体のみ
(12μ+スクリーンエマルジョン厚)を考慮すれば良
い。つまり、抵抗印刷において絶縁クロス面が印刷基板
面と等価と成り、抵抗印刷面(絶縁クロス面)とシルク
スクリーン面との距離が極めて接近する。これにより、
シルクスクリーンの開口部よりスキージーにより透過さ
れる抵抗ペーストは、設計どおりの形状寸法(幅、長
さ)、厚みで両上層導体間に印刷形成し得る。従って、
抵抗体の抵抗値は、トリミング可能な範囲を維持し得、
製品歩留りの向上、性能の向上を達成できる許りでな
く、回路パターンの設計自由度を確保し得る。
(ホ)実施例 第1図は、この発明に係る厚膜回路装置の具体的な一
実施例を示す要部平面図、第2図は、要部側面図であ
る。
実施例を示す要部平面図、第2図は、要部側面図であ
る。
厚膜回路装置は、基板1の上面に一定間隔を存した2
本の下層導体パターン2、2を平行状に印刷形成し、こ
の2本の下層導体パターン2、2上に、一定幅・長さ・
厚みを有する矩形の絶縁クロス3を直交状に印刷形成し
ている。つまり、絶縁クロス3は、この2本の下層導体
パターン2、2上に跨がって印刷形成される。そして、
この絶縁クロス3上に、上層導体パターン4が印刷形成
される。この上層導体パターン4は、2本の上層導体4
1、41にて構成されている。実施例では、二つの上層導
体パターン4、4が、絶縁クロス3の両端部から中央部
へかけて対向状に配置してある。各上層導体パターン
(上層導体41)4の基端部、つまり絶縁クロス3端部側
は、基板1上に形成した下層導体5と接続してある。ま
た、各上層導体パターン4の上層導体41、41の先端部に
は、上層導体41、41間を接続する抵抗体(抵抗素子)6
が印刷形成してある。この抵抗体6の印刷形成に際して
は、従来と同様にシルクスクリーンを使用し(図示せ
ず)、スクリーンの開口部よりスキージーにより抵抗ペ
ーストを透過して印刷焼成して形成する。
本の下層導体パターン2、2を平行状に印刷形成し、こ
の2本の下層導体パターン2、2上に、一定幅・長さ・
厚みを有する矩形の絶縁クロス3を直交状に印刷形成し
ている。つまり、絶縁クロス3は、この2本の下層導体
パターン2、2上に跨がって印刷形成される。そして、
この絶縁クロス3上に、上層導体パターン4が印刷形成
される。この上層導体パターン4は、2本の上層導体4
1、41にて構成されている。実施例では、二つの上層導
体パターン4、4が、絶縁クロス3の両端部から中央部
へかけて対向状に配置してある。各上層導体パターン
(上層導体41)4の基端部、つまり絶縁クロス3端部側
は、基板1上に形成した下層導体5と接続してある。ま
た、各上層導体パターン4の上層導体41、41の先端部に
は、上層導体41、41間を接続する抵抗体(抵抗素子)6
が印刷形成してある。この抵抗体6の印刷形成に際して
は、従来と同様にシルクスクリーンを使用し(図示せ
ず)、スクリーンの開口部よりスキージーにより抵抗ペ
ーストを透過して印刷焼成して形成する。
このような構成を有する厚膜回路装置では、基板1上
の下層導体パターン2上面に、絶縁クロス3を形成し、
この絶縁クロス3上に上層導体パターン4を形成してい
る。従って、上層導体パターン4の上層導体41、41間に
接続形成する抵抗体6は、その印刷形成時において、絶
縁クロス3面が印刷基板面と等価となる。これにより、
第2図の断面図で示すように、低抗体6印刷形成時、絶
縁クロス3上の上層導体41厚み(12μ)とスクリーンエ
マルジョン厚みとを考慮するだけで良い。つまり、絶縁
クロス3面とシルクスクリーン面との間隔が極めて小さ
い(第2図で示す「h」参照)。従って、従来のように
抵抗印刷面の近傍に位置する厚みの厚い(基板1面より
高さの高い)絶縁クロス3が邪魔になることがなく、抵
抗ペーストは設計どおりの形状寸法(幅、長さ)、厚み
に形成し得る。
の下層導体パターン2上面に、絶縁クロス3を形成し、
この絶縁クロス3上に上層導体パターン4を形成してい
る。従って、上層導体パターン4の上層導体41、41間に
接続形成する抵抗体6は、その印刷形成時において、絶
縁クロス3面が印刷基板面と等価となる。これにより、
第2図の断面図で示すように、低抗体6印刷形成時、絶
縁クロス3上の上層導体41厚み(12μ)とスクリーンエ
マルジョン厚みとを考慮するだけで良い。つまり、絶縁
クロス3面とシルクスクリーン面との間隔が極めて小さ
い(第2図で示す「h」参照)。従って、従来のように
抵抗印刷面の近傍に位置する厚みの厚い(基板1面より
高さの高い)絶縁クロス3が邪魔になることがなく、抵
抗ペーストは設計どおりの形状寸法(幅、長さ)、厚み
に形成し得る。
かくして、抵抗値はトリミング可能な範囲に形成で
き、製品の歩留りが改善され、結果的に性能向上、コス
トダウンを実現し得る。
き、製品の歩留りが改善され、結果的に性能向上、コス
トダウンを実現し得る。
尚、印刷抵抗体6下の絶縁クロス3の印刷は、通常2
回であるが、他のスキージー印刷面の関係上、印刷回数
を増やして絶縁クロス3厚みを調節することで、より再
現性の良い印刷抵抗体6の実現が可能となる。
回であるが、他のスキージー印刷面の関係上、印刷回数
を増やして絶縁クロス3厚みを調節することで、より再
現性の良い印刷抵抗体6の実現が可能となる。
(ヘ)発明の効果 この発明では、以上のように、基板の上面に形成した
下層導体パターンに、一定幅・長さ・厚みを有する絶縁
クロスを形成し、この絶縁クロス上に上層導体パターン
を形成することとしたから、上層導体パターンを構成す
る各上層導体間に抵抗体を形成する際、抵抗印刷時にお
いて絶縁クロス面が印刷基板面に等価となる。従って、
絶縁クロス面とシルクスクリーン面との間隔が極めて狭
く、設計どおりの長さ、幅、厚みをもった抵抗体が得ら
れる。これにより、従来のように抵抗体印刷面と絶縁ク
ロスとが近傍に位置する結果、抵抗体の抵抗値が設計ど
おりとならず、トリミング不能、製品歩留り悪化等が解
消される許かりでなく、パターン設計の自由度が確保さ
れ、且つ性能向上を達成する等、発明目的を達成した優
れた効果を有する。
下層導体パターンに、一定幅・長さ・厚みを有する絶縁
クロスを形成し、この絶縁クロス上に上層導体パターン
を形成することとしたから、上層導体パターンを構成す
る各上層導体間に抵抗体を形成する際、抵抗印刷時にお
いて絶縁クロス面が印刷基板面に等価となる。従って、
絶縁クロス面とシルクスクリーン面との間隔が極めて狭
く、設計どおりの長さ、幅、厚みをもった抵抗体が得ら
れる。これにより、従来のように抵抗体印刷面と絶縁ク
ロスとが近傍に位置する結果、抵抗体の抵抗値が設計ど
おりとならず、トリミング不能、製品歩留り悪化等が解
消される許かりでなく、パターン設計の自由度が確保さ
れ、且つ性能向上を達成する等、発明目的を達成した優
れた効果を有する。
第1図は、実施例厚膜回路装置を示す要部平面図、第2
図は、実施例厚膜回路装置を示す要部側面図、第3図
(A)は、従来の厚膜回路装置を示す要部平面図、第3
図(B)は、従来の厚膜回路装置を示す要部断面図であ
る。 1:基板、2:下層導体パターン、 3:絶縁クロス、4:上層導体パターン、 6:抵抗体。
図は、実施例厚膜回路装置を示す要部側面図、第3図
(A)は、従来の厚膜回路装置を示す要部平面図、第3
図(B)は、従来の厚膜回路装置を示す要部断面図であ
る。 1:基板、2:下層導体パターン、 3:絶縁クロス、4:上層導体パターン、 6:抵抗体。
Claims (1)
- 【請求項1】基板上面に複数の下層導体パターンを形成
し、この下層導体パターン上に一定幅・長さ・厚みを有
する絶縁クロスを形成し、この絶縁クロス上に少なくと
も2本の上層導体から成る上層導体パターンを形成し、
この2本の上層導体間に抵抗体を接続形成して成る厚膜
回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209895A JP2623748B2 (ja) | 1988-08-24 | 1988-08-24 | 厚膜回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63209895A JP2623748B2 (ja) | 1988-08-24 | 1988-08-24 | 厚膜回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0258392A JPH0258392A (ja) | 1990-02-27 |
| JP2623748B2 true JP2623748B2 (ja) | 1997-06-25 |
Family
ID=16580423
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63209895A Expired - Lifetime JP2623748B2 (ja) | 1988-08-24 | 1988-08-24 | 厚膜回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2623748B2 (ja) |
-
1988
- 1988-08-24 JP JP63209895A patent/JP2623748B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0258392A (ja) | 1990-02-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4403272A (en) | Membrane switch interconnect tail and printed circuit board connection | |
| JP2005026525A (ja) | 配線基板および配線基板の製造方法 | |
| US4725925A (en) | Circuit board | |
| US5256836A (en) | Thick film hybrid circuit board device and method of manufacturing the same | |
| US4991284A (en) | Method for manufacturing thick film circuit board device | |
| JPH0258392A (ja) | 厚膜回路装置 | |
| JPS6367353B2 (ja) | ||
| JPH0795483B2 (ja) | 厚膜抵抗素子の製造方法 | |
| JPH0650961Y2 (ja) | 多連チップ型抵抗器 | |
| JP3656307B2 (ja) | 混成集積回路装置およびその製造方法 | |
| JP2002246206A (ja) | チップ抵抗器及びその製造方法 | |
| JPH01179389A (ja) | 回路配線基板の製造方法 | |
| JPH07335411A (ja) | チップ型抵抗ネットワーク | |
| JPH085522Y2 (ja) | チツプ抵抗器 | |
| JPS5939419Y2 (ja) | ジヤンパユニツト | |
| JPH0287588A (ja) | 厚膜配線基板の抵抗体形成方法 | |
| JPH0134337Y2 (ja) | ||
| JP2869943B2 (ja) | 抵抗付中継台を有したハイブリッドic | |
| JPH0138924Y2 (ja) | ||
| JP3415770B2 (ja) | 多連チップ電子部品 | |
| JP3469227B2 (ja) | 多連チップ電子部品の製造方法 | |
| JPH0723924Y2 (ja) | 多連チップ型抵抗器 | |
| JPS62169301A (ja) | 厚膜抵抗体の温度係数調整方法 | |
| JPS5934510B2 (ja) | サ−マルヘツド | |
| JP2743524B2 (ja) | 混成集積回路装置 |