JP2714023B2

JP2714023B2 - 画像表示装置

Info

Publication number: JP2714023B2
Application number: JP63208422A
Authority: JP
Inventors: 誠塩見; 通孝大沢; 敏幸坂本; 邦典松見; 孝介尾関; 幾夫由木; 健児佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1988-01-29
Filing date: 1988-08-24
Publication date: 1998-02-16
Anticipated expiration: 2013-02-16
Also published as: JPH01280986A; DE68912146T2; US4977446A; DE68912146D1; EP0326152B1; EP0326152A2; EP0326152A3

Description

【発明の詳細な説明】産業上の利用分野〕本発明は、陰極線管を有するテレビジョン、特に投写
形テレビの歪補正およびコンバーゼンス補正を行なうデ
ィジタルコンバーゼンス補正装置に関する。

〔従来の技術〕

VTRやビデオディスクの普及に伴い、迫力のある画像
を楽しみたいという要求が強まり、テレビの大画面化、
ホームシアタ化が急速に進んでいる。その結果、ブラウ
ン管の螢光面に再生された画像を、レンズ，ミラーなど
の投写光学系により、スクリーン上に拡大投写して大画
面の像を得るようにした、いわゆる投写形テレビが広く
用いられるようになってきた。

かかる投写形テレビの例を第18図に示す。

光学部品はそれぞれ折り返しミラー1008、投写レンズ
1011、ブラウン管1010、スクリーン1013である。

投写レンズ1011、ブラウン管1010は、赤（以下Ｒと略
す）、緑（以下Ｇと略す）、青（以下Ｂと略す）の３色
分必要である。

かかる投写形テレビにおいて、画質、コンパクト性，
コストにおいて改善すべき点は多い。

以下それぞれの問題点を簡単に述べる。

（１）画質…重要な画質項目として、フォーカス明る
さ、コントラスト、歪み等が挙げられる。

（２）コンパクト性…投写距離とレンズ長の短縮化が
必要である。

（３）コスト…高価なガラスレンズの再考が必要であ
る。

これら（１），（２），（３）の条件を考慮し、非球
面プラスチックレンズを使用し、投写距離及びレンズ長
を短くし、かつフォーカスの面で、画質向上を図り、コ
ンパクトな投写形テレビの構成を第19図を用いて説明す
る。

第19図投写形テレビ用光学系のレンズ主要部を示す断
面図である。同図において、P₁はブラウン管螢光面、10
6はブラウン管パネル、105は冷却液、104は第４レン
ズ、103は第３レンズ、102は第２レンズ、101は第１レ
ンズである。第19図に示した光学系は、ブラウン系螢光
面P₁上で5.4インチのラスターをスクリーン上で45イン
チ（8.4倍）に拡大した時に最良性能が得られるように
構成してある。第１レンズ101からスクリーンまでの距
離は、778.5mmとなっており、画角は36度である。第１
レンズ101は、口径に基ずく球面収差を除く為に、非球
面形状となっている。第２レンズ102は、温度変化によ
るフォーカスドリフトを低減する為にガラスレンズと
し、かつパワーを出来るだけ大きくしている。

第３レンズ103は、高次のコマ、非点収差を除く為に
非球面構成とし、かつ、パワーは出来るだけ小さくして
いる。

第４レンズ104は、像面湾曲補正用のレンズで、軸外
のサジタル収差を補正する為、空気側界面を非球面とし
ている。

又ブラウン管歪光面P₁は像面湾曲を補正する為に曲率
を持たしている。特に高次の像面湾曲を補正する為に非
球面としている。

第19図の構成を行なった基本的な考え方について以下
に述べる。重要な点は３点である。

（１）球面収差低減のために、非球面プラスチックレ
ンズを使用。

（２）色収差低減と、コンパクト化のために、短投写
距離光学系を使用。

（３）像面湾曲の補正に非球面螢光面を使用。

まずレンズフォーカスに影響を与える収差は、中心部
では球面収差と色収差である。このうち球面収差は、レ
ンズの屈折面が球面であるために、レンズの中心付近の
光線が主軸を切る点と、周辺付近で屈折した光線が主軸
を切る点が異なる事に起因する。非球面プラスチックレ
ンズを使用する事で、球面収差は大幅に軽減することが
可能である。

色収差は、屈折率が波長に依存するために生じる収差
であり、一般に分散の異なる凸レンズと、凹レンズを組
み合わせることで低減する。しかし新たに凹レンズが必
要となるため、コストパフォーマンスが悪い。そこでコ
ンパクト性も考慮し、短投写距離化を図って色収差を軽
減している。

レンズの色収差△ｄは次式で倍率Ｍ、焦点距離ｆ、Ｆ
値Ｆ、屈折率Ｎ、および波長による屈折率の差△Ｆを用
いて次式で表わあれる。

Ｆ値が一定のとき色収差△ｄは（１＋Ｍ）・ｆすなわち
投写距離に比例することが解かる。従って、色収差を低
減しフォーカスを向上させるためには、焦点距離を短縮
し投写距離を短かくすることが有効である。当然の事な
がら、投写距離を短かくすることで、コンパクトにする
事も可能である。

画面中心部の色収差はこのように、投写距離を短縮し
て低減する。しかし周辺部分は投写距離の短縮とともに
大きくなるため、単に投写距離を短縮するだけでは画面
全体の収差は逆に増加する結果となる。

そこで、この像面湾曲を補正するために、投写管螢光
面を非球面化している。すなわち、レンズ系で拡大する
被写体自体を像面湾曲が生じる逆方向に予め補正した形
状としておき、トータルで像面湾曲を補正している。

以上述べたように、非球面プラスチック、非球面投写
管面螢光面、短投写光学系を用いる事で、色収差，球面
収差，コマ収差，非点収差，像面湾曲が優れ、像の鮮鋭
さ（フォーカス）は良くなる。

しかし、画面の各部分の倍率が異なり、物体図形と像
が相似にならないいわゆる歪曲が生じる。歪曲に関して
は絶対値と、高次の歪みの２つのパラメータを考える必
要がある。一般的に、光学設計においては、前述の収差
と歪曲は相反するものであり、両者の妥協点を設計値と
する。

従って、フォーカス性能を限りなく追及すると、歪曲
は増加する。特に歪曲の高次歪みが増加する事になる。
さらに、投写形テレビでは、R,G,Bの３本の投写管から
の３色の光を、異なった角度から集めて、画像をスクリ
ーン上に作るため、コンバーゼンス性能は歪曲の増加に
伴ない、より複雑となる。

この歪曲を補正する方法としては、『カラーテレビ教
科書』（日本放送協会編p262〜p265）等に示されている
アナログコンバーゼンス補正がある。これらは、水平同
期信号および垂直同期信号に同期したノコギリ波および
パラボラ波を組み合わせ、コンバーゼンスヨーク（以下
CYと略す）に補正電流を流す事で、歪み補正と、コンバ
ーゼンス補正を行なうものである。

しかし、この方法では、波形の組み合わせが限られる
ため、画面の歪，色ずれを完全に補正する事が出来な
い。

そこで、複雑な歪に応じた任意波形をメモリ内に貯え
ておき、それをアナログ波形にして、CYを駆動するディ
ジタルコンバーゼンス補正装置が必須となる。

通常のディジタルコンバーゼンス補正装置は、従来に
おいては、特開昭50−68012号や特開昭61−12191号公報
に記載のように、駆動すべきCYや、コンバーゼンスコイ
ル、それぞれに各１個のD/A変換器を設けることにより
補正を達成しており、多数のCY及びコンバーゼンスコイ
ルを必要とするテレビジョン受像機においては、そのチ
ャンネル数だけの多数のD/A変換器を必要としていた。

〔発明が解決しようとする課題〕

ディジタルコンバーゼンスは、非球面プラスチック，
非球面投写管螢光面，短投写光学系を用いた時に生じる
複雑な歪みとミスコンバーゼンスを高精度に補正が可能
である。

しかし、ディジタル化に併なう大きな回路規模また、
駆動するCYの数だけD/A変換器が必要となり、特に投写
形テレビ等駆動すべきCYの数が多いシステムでは回路規
模、並びにコストが増大するという問題があった。

また、それぞれのD/A変換器は、一般に出力アナログ
電圧にパルス状の雑音であるグリッチを発生し、所望の
アナログ波形を得られないなどの妨害が生ずるという問
題をもっていた。

本発明の目的は、D/A変換器の数を削減し、かつディ
ジタル部分を高集積化し、さらに各方式のテレビジョン
信号に対応出来る低コスト・高性能なディジタルコンバ
ーゼンス補正回路を実現することにある。

〔課題を解決するための手段〕

上記目的は、ディジタルコンバーゼンス補正装置にお
いて、メモリ内に記憶された、２種類以上の補正データ
列を時分割多重するマルチプレクサを有し、また該多重
されたディジタル信号をD/A変換器により変換し、その
出力であるアナログ補正波形を、本来必要なチャンネル
数だけサンプリングするS/H（サンプリング・ホール
ド）回路とを有し、該S/H回路によりD/A変換器により発
生するグリッチを避けてサンプリングすることにより達
成される。

さらに上記システムのディジタル部分を集積化し、NT
SC標準速やID（Inpruved Defintion）TV等のTV信号の偏
向にも、メモリのアドレス指定クロックを切換える事で
容易に、対応出来るように構成している。

〔作用〕

ディジタルコンバーゼンス補正装置において、メモリ
内に記憶された、２種類以上のコンバーゼンスコイルを
駆動するための補正データ列をマルチプレクサにより、
１つの補正データ列に時分割多重する。この時、１つに
なった補正データ列は１つのD/A変換器によりD/A変換さ
れ、時分割多重された１つのアナログ波形が出力され
る。

そこで該時分割多重されたアナログ波形を多重した補
正データ列の数だけのS/H回路でサンプリングする。

その結果、各チャンネルの出力アナログ波形はグリッ
チのない多チャンネル補正波形となる。

また、メモリのアドレス指定クロックをIC内で切換え
る事で、ICの外付け部品の変更なく、標準速およびID等
に対応出来、基板の共通化によるコスト低減が可能とな
る。

〔実施例〕

以下、本発明の第１の実施例を第１図を用いて説明す
る。第１図は、本発明のディジタルコンバーゼンス補正
装置を３管式の投写形テレビジョンに適用した場合の基
本構成を示す。図中、１及び２はラスタスキャンにおけ
る水平ブランキングパルス（H.BLK）と垂直ブランキン
グパルス（V.BLK）、３はこれらのパルスに同期したシ
ステムクロック及びアドレスカウンタに必要なパルス５
を形成する同期発生回路、6,7はメモリ８の読出しアド
レスを発生するＨアドレス発生回路、及びＶアドレス発
生回路である。9,10はそれぞれＲ投写管30に設置され、
かつCY29に巻線された水平コンバーゼンスコイル34及び
垂直コンバーゼンスコイル33を駆動する信号となる補正
値データ、11,12はＧ投写管31の水平コンバーゼンスコ
イル36及び垂直コンバーゼンスコイル35を駆動する信号
となる補正値データ、13,14は、Ｂ投写管32の水平コン
バーゼンスコイル38及び垂直コンバーゼンスコイル37を
駆動する信号となる補正値データである。また15は２つ
のデータ列を、パルス発生回路39で形成されたパルス4
0,40′により時分割多重するマルチプレクサ、16,17,18
は、該マルチプレクサ15により、それぞれ補正値データ
９と10,11と12,13と14、を時分割多重した多重データ値
である。19はそれぞれ多重されたディジタルデータをア
ナログ信号20,21,22に変換するD/A変換器（DAC）、26は
多重されたアナログ信号をもとの個々の信号波形に変換
するサンプルホールド回路（S/H）、25は該サンプルホ
ールド回路を駆動するそれぞれ位相の異なるサンプルホ
ールドパルス23,24を発生するサンプルホールドパルス
発生回路である。また27は補間用ローパスフィルタ（LP
F）、28はCYを駆動するためのCYアンプである。

また、第２図は、第１図に示した回路の主要信号のタ
イミングを示すタイムチャートである。

今、メモリ８からアドレス信号によって読み出された
補正値データ列９と10が、第２図（ａ），（ｂ）に示す
タイミングであるとする。今、補正値データ列は画面各
点の補正値データがｎ個時分割多重された形式を成し、
補正値データ列9,10はそれぞれDR_Hi,DR_Vi i＝0,1,2,…
ｎのデータ列である。

第１図中のマルチプレクサ15は、第２図（ｃ）に示す
選択入力信号40及び40′により、マルチプレクサ15への
入力補正データ列９と10とを周期的に選択し、同図
（ｄ）に示す出力多重データ列16を得る。すなわち、２
つのデータ列９と10を時間的に分割して１つのデータ列
に多重化したことになる。

次に該多重データ列16は第１図のD/A変換器19に入力
され、第２図（ｅ）に示すアナログ信号20を得る。該ア
ナログ信号は、同図（ｆ）及び（ｈ）に示すそれぞれ位
相が180゜すなわち補正データ列の周期の1/2周期異なっ
たサンプルホールドパルス23とサンプルホールドパルス
24とで駆動されるサンプルホールド回路26,26′により
同図（ｇ）及び（ｉ）に示すDR_Hのアナログ信号41とDR_V
のアナログ信号42とに抽出される。

このとき、S/H回路を駆動するサンプルホールドパル
ス23,24の位相条件を選べば、D/A変換器の出力アナログ
信号に発生するグリッチも除去することができる。

すなわち、今第３図に示すように、同図（ａ）の多重
アナログ信号の波形が（ｂ）に示す波形51であったとす
る。波形51には、波形の変化部に、D/Aコンバータの電
流スイッチのタイミングずれなどから生じるパルス状の
雑音であるグリッチ55が発生している。このグリッチの
波形は同図（ｃ），（ｅ）中の56に示すようにあるセッ
トリングタイムt_Sを持って定常状態におちつく。従って
サンプルホールドパルス23、及び24のサンプリングタイ
ムを、該グリッチのセトリングタイムt_S以降に立ち上げ
れば、その出力波形は、同図（ｄ），（ｆ）に示すよう
なグリッチによる雑音のない正常なアナログ波形52,53
を得ることができる。

すなわち、第１図に示した本発明のディジタルコンバ
ーゼンスシステムを用いることにより、６チャンネルの
CYが必要なテレビジョンシステムにおいて、従来、チャ
ンネル数だけ必要であった６個のD/A変換器を３個に削
減することができかつ、CYを駆動するアナログ信号波形
のグリッチを除去することができる。それにより小規模
低価格，高性能なディジタルコンバーゼンス補正装置を
実現することができる。

第１図，第２図，第３図においては、メモリ８内に既
に画面の歪、及びコンバーゼンスを補正するデータが書
き込まれている状態での説明であるが次に、第４図，第
５図，第６図，第７図を用いて、ディジタルコンバーゼ
ンス装置を用いた、画面ラスタの調整方法について説明
する。

第４図は、本発明におけるディジタルコンバーゼンス
補正装置の調整時の基本構成を示す図で、CPU105は、メ
モリ103、キーボード104及びクロスハッチ発生器106に
接続されており、クロスハッチ発生器106により得られ
たクロスハッチ信号を映像処理回路109を介して投写ス
クリーン113上にクロスハッチを映出する。（ここでは
簡単のため、赤色（Ｒ）ラスタのみ投写した場合につい
て述べる。）調整者は投写スクリーン113に映出されたクロスハッ
チを見ながらキーボード104を操作して、コンバーゼン
ス補正を必要とする位置を選択して、縦線，横線ラスタ
を補正し、水平方向，垂直方向の補正量を設定する。す
ると、補正位置に対応したアドレス112がメモリ103に指
定され、補正量データが書き込まれる。書き込まれたデ
ータは、第１図の6,7のアドレス発生回路によって得ら
れた、偏向系に同期したＨアドレス信号101、Ｖアドレ
ス信号102により水平方向補正データ列107（DR_Hi）と垂
直方向補正データ列（DR_Vi）とに読み出される。読み出
されたデータは、第１図，第２図，第３図での説明同
様、マルチプレクサ15により時分割多重され、D/A変換
器19によりD/A変換され、再び、S/H回路26によりデグリ
ッチを兼ね抽出され、CY29を駆動する。

しかしながら、第２図にも示した通り、本実施例にお
いては、水平方向の補正データと垂直方向の補正データ
を多重した構成でありS/H回路で抽出した出力41（D
R_Hi）と42（DR_HV）は位相が、データ周期の1/2ずれてい
ることになる。今、隣り合うデータDR_Hi,DR_Hi+1,及びDR
_Vi,DR_Vi+1がちょうど画面上で水平方向に隣り合う調整
点であったとすると、DR_HとDR_Vは調整点が調整点間かく
の1/2ずれることになる。このことを第５図を用いて説
明する。図中201は調整点を示し、202は映像表示領域す
なわち画面枠を示すものとする。第５図（ａ）は、画面
水平方向補正データ列DR_Hiを持つ調整点、第５図（ｂ）
は画面垂直方向補正データ列DR_Viを持つ調整点を示す図
である。すなわち、図に示すように水平方向の補正を行
う場合の調整点と、垂直方向の補正を行う場合の調整点
とは水平方向の位置で調整点間かくの1/2だけ位相差を
生じていることになる。

そこで、調整時には調整し易いように、第４図に示す
調整装置内のクロスハッチ発生器106をCPU105で制御す
ることによりクロスハッチの位相を第６図（ａ），
（ｂ）に示すように水平方向の調整時と垂直方向の調整
時とで自動的に切り換るようにする。第６図において30
1は画面枠を示し、303は画面上のクロスハッチラスタを
示す。すなわち、水平方向の調整時には第６図（ａ）に
示す位相のクロスハッチを使用し、垂直方向の調整時に
は第６図（ｂ）に示す位相のクロスハッチを使用する。

また、クロスハッチ上に調整位置を示すマーカーを設
ける場合には、第７図（ａ），（ｂ）に示すようにクロ
スハッチ自身の位相は、切換えずに、マーカーの位相だ
けを、水平方向補正時と、垂直方向補正時とで切換えで
きるようにしても良い。

さて以上で、本発明の基本システムについて、述べた
が以後さらに具体的に説明する。

特に以下の点を中心に述べる。

（１）ロジック部分のIC化（２）メモリのアドレス指定クロックの発生方法（３）各種信号への対応まず、本発明を説明するために、メモリ８と表示画面
60との関係をNTSC信号の場合で説明する。

補正データを記憶するメモリ８と画面60との関係を第
11図に示す。補正データの量子化数は、垂直方向（Ｖ）
12bit、水平方向（Ｈ）はＧが10bit、ＲとＢが9bitであ
る。また補正点数は水平方向では16点、垂直方向は走査
線分必要となる。

この条件から、メモリ容量を求める。

メモリ容量＝（補正点当たりの必要ビット数）× （水平方向補正点数）×（垂直方向補正点数）＝64bit（12bit×３＋9bit×２＋10bit）×16×263 ＝269312bit 垂直ブランキング期間約７％は補正が不要のため、メ
モリ容量は汎用の256Kbitで足りる。汎用の256Kbitは並
列8bit出力が主流であるため、行と走査線を対応させた
上で、IC50内で直列変換を行なう。

メモリ８のデータは、行と列により指定されたアドレ
スに対応して記憶される。本発明では、走行線毎に行ア
ドレスと対応させている。即ち、行アドレスカウンタは
水平BLKパルスを数える。そして、列アドレスは、水平B
LKに位相同期させた基準クロックCKを数える。

さらに、行アドレスカウンタは、垂直BLKパルスによ
りリセットされ、列アドレスカウンタは水平BLKパルス
によりリセットさせる。

即ち、行アドレスカウンタが第１図に示すＶアドレス
発生回路６、列アドレスカウンタが第１図に示すＨアド
レス発生回路７に対応する。（当然の事ながら、行と列
が入れ変わった状態でも設計可能である。）このメモリアドレスカウンタの構成と、クロックはシ
ステム設計に重要な要因である。

さて、本発明を実現するにあたって、大規模なロジッ
ク部分をIC化している。IC化にあたっては、多様化を特
に考慮している。

周知のように、テレビ方式の規格には、NTSC方式のみ
ならず、PAL,SECAM方式、さらにNTSC方式を受像機側の
みで画質改善を行なったIDTV（Improned Definition T
V）,HDTV（High Definition TV）等の各種式が存在す
る。

これらのディジタルコンバーゼンスを行なう場合、（１）走査線数と走査周期（２）インタレースとノンインタレース（３）水平同期信号とメモリ読み出しクロックの関係等、各種パラメータが存在する。

従って各方式別に、システムを設計し、IC化する事
は、ICのコスト面で不利であり、さらに周辺部品を搭載
した基板のコスト面でも不利である。

多種仕様を同一IC、同一基板で処理する多機能技術を
確立する必要がある。

以下に多様化を考慮して行なったIC化について述べ
る。

第12図は第１図に示すディジタルブロックをIC化した
システムブロック図である。

LPFを含んだ位相比較器601,VCO602,分周器ブロック60
3は、PLLを構成しており、H.BLKに同期したシステムク
ロックを発生させる。

Ｈアドレス発生回路７、Ｖアドレス発生回路６はカウ
ンタで構成されている。

直並列変換器604は、ROM8のデータを直並列変換し、
さらにパルス発生回路39で形成されたパルスを用いマル
チプレクスを行なう。

S/Hパルス発生器25は、S/H回路（第１図26）に与える
パルスを発生させる。

またブランキング回路606は、画面内のブランキング
部分を一定の直流電圧値にする部分である。クランプパ
ルス発生回路607より作られたクランプパルスにより、
上記のブランキング部分の一定直流電圧をクランプす
る。

第13図は、Ｈアドレス発生回路７のクロックHCKおよ
び、リセット用水平同期パルスＨの発生ブロックを中心
に説明するための図である。

位相検波器601,LPF630,VCO602,分周器6031,6032,6034
はPLLを構成する。6033はスイッチである。

端子626にはH.BLKが入力され、位相検波器601におい
て、分周器6034からの信号と位相比較を行なう。位相検
波器601の出力はLPF620を介し、VCO602を発振させる。

VCO602の中心周波数は、512f_H（f_H＝15.7KHz）であ
り、スイッチ6033が図示の状態の場合には、HCKは128f_H
となる。さらに分周器6034において、128分周され、、
位相検波器601には、周波数f_Hのクロックが入力され
る。

なお、メモリ読み出し時間は、下記の様になる。

次に、IDTVの場合を説明する。IDTVでは、周知のよう
に、インタレースを行なわず、525本の走査線より構成
される静止画を１秒間に60枚表示する事になる。

水平同期信号の周波数は2f_Hとなり、水平方向補正点
数は標準方式と同じ16点とすると、よってメモリのアドレスを周波数256f_Hのクロックに
てカウントすれば良い。

スイッチ6033をＩ側に接続した場合には、分周器6032
を使用するため、HCKは256f_Hとなる。さらに分周器6034
において、128分周されるため、位相検波器601には周波
数2f_Hのクロックが入力される。

スイッチ6033のＮ側とＩ側の切換えは、IC50の入力端
子613を制御する事で簡単に行なえる。

以上述べたように、分周器ブロック603をICに内蔵
し、分周比を切り換えられるようにする事で、NTSC標準
とIDTVを外付けVCO602のフリーラン周波数を変化させる
事なく容易に切換えられる。

通常、VCO602はLC発振器やCR発振器が用いられる。フ
リーラン周波数をNTSC標準とIDTVでそれぞれのモードの
L,C,Rの値に変える必要がない事は、生産上で大きなメ
リットとなる。

さらに、VCO602の出力はNTSC標準とIDTVともに512f_H
となり、そのクロックは、端子614を介して、調整装置1
10にシステムクロックを送る。その結果、調整装置は、
両モードにおいて、システムクロックを切換える必要が
なくなり設計上のメリットは大きい。

次に第14図を用いて、Ｖアドレス発生回路６を中心と
して、分周器ブロック603の内容を説明する。

これは、メモリ容量を低減するためのモードに対応出
来る構成となっている。

端子626には、分周器6034の出力信号が入力される。
すなわち、PLLによりHBLKと位相同期した信号である。
これをHBLK′と名付ける。

スイッチ回路6036が図示の状態であれば、HBLK′はそ
のままＶアドレス発生回路６のVCKとなる。そして、端
子625より入力されたVBLKによりリセットされる。

さて、スイッチ回路6036の端子がＴの側にある時に
は、HBLK′が1/2分周されたクロックがVCKとなる。これ
は走査線２本毎にＶアドレス発生回路６のアドレスが、
更新される事となる。

この状態の動作を標準速時の走査線の様子を示した第
15図とIDTV時の走査線の様子を示した第16図を用いて補
足説明する。

第15図にNTSC標準モード時の走査状態を示す。周知の
ように動画を１秒間に30枚の静止画（フレーム）に分解
し、さらに２枚の画像（フィールド）に分解するインタ
レース走査をしている。

走査線に対応して補正波形を発生するディジタルコン
バーゼンスでは、本来オッドフィールドとイーブンフィ
ールドでそれぞれ525/2本の走査線に対応する補正デー
タが必要である。

しかし、第15図に示す第１フィールドと第２フィール
ドは距離が近接しており、補正波形に相関が高い。そこ
で、メモリ容量が1/2で済むように、どちらかのフィー
ルド分のみの補正データを用いている。

即ちNO.1とNO.2,NO.3とNO.4……等の補正データは同
じデータを使用することが出来る。

さて、IDTVの場合、走査線数は倍となるため、走査線
毎に、補正データを対応させると、メモリ容量は倍必要
となる。即ち、第16図のNO.1とNO.2,NO.3,NO.4……はそ
れぞれ異なるデータにした場合には、512KbitのROMが必
要となる。

しかし、NTSC標準速と同様の考え、即ち、隣接信号の
補正データは相関が高い点に着目すると、IDTVにおいて
もNO.1とNO.2,NO.3とNO.4…等の補正データを同じデー
タ利用する事が可能である。

これを実現する為には、Ｖアドレス発生回路のカウン
タを２走査線毎にカウントすれば良い。この動作は第14
図の端子624を制御する事で実現出来る。

以上、述べたように、IDTV時にメモリ容量を低減せ
ず、全走査線に対応する補正を行なう場合には、スンイ
ッチ6036の端子Ｔを使用するようにすれば良い。またメ
モリ容量を半減したい場合には、端子Ｓを使用すれば良
い。

さて、端子613と624の制御は独立であるため、たとえ
ば、NTSC標準速時にスイッチ6033をＮ側とし、スンイッ
チ6036をＴ側とする事も可能である。その場合には、標
準速時にメモリ容量は128Kbitとなる。

同様に考えれば、分周器6035を1/n（ｎは整数）にす
る事で、メモリ容量は256/n Kbitに出来る事は言うまで
もない。

別の実施例を第17図を用いて説明する。先の例（第12
図）においては、NTSC標準モードの場合、フィールド毎
に区別せずに補正を行なっていた。

これに対し、フィールド毎に補正データを与えるの
が、第17図の例である。オッドフィールドとイーブンフ
ィールドを判別し、それぞれに対応したメモリ8aと8bを
用いている。

オッドとイーブンフィールドの判別は、判別回路608
により行なわれる。これはH.BLKとV.BLKの位相関係によ
り判別する。そして、オッドフィールドの場合には、RO
M8aのイネーブル端子にHighを与える。ROM8bのイネーブ
ル端子にはインバータ609があるため、オッドフィール
ドの時には動作しない。イーブンフィールドの場合に
は、逆の動作によりROM8bが選択される。

なお、メモリ8aと8bを別のチップとする必要はなく、
同一チップのアドレスのMSBを変える事で同様の動作が
可能となる事は言うまでもない。

以上の説明では同期発生回路の入力信号としてH.BLK
とV.BLKを使用している。しかし、これは、ビデオ信号
の水平同期信号と垂直同期信号に位相同期したパルスで
あれば良い。ここでは、説明を判り易くするために、H.
BLKとV.BLKを使用したに過ぎない。

次に、第８図，第９図を用いて第２の実施例を説明す
る。なお、第１図，第２図と同じ内容を示すものには同
じ番号を付した。

第８図，第９図に示す実施例は、第１図，第２図の実
施例同様、３管式の投写形テレビジョンにおいて、R,G,
B各々、水平，垂直のCYを設置した、ディジタルコンバ
ーゼンス補正装置の一例である。該第２の実施例におい
ては、R,G,Bの投写管に設置された水平コンバーゼンス
コイル34,36,38を駆動する信号となる補正値データ9,1
1,13、及び、R,G,Bの投写管に設置された垂直コンバー
ゼンスコイル33,35,37を駆動する信号となる補正値デー
タ10,12,14をマルチプレクサ15及び15′により時分割多
重し、D/A変換器19及び19′によりアナログ変換された
信号をS/H回路66,66′,67,67′,68,68′により再び各チ
ャンネルごとの信号を抽出してそれぞれのコンバーゼン
スコイルを駆動している。

すなわち、第１の実施例では異なる２つの補正データ
を時分割多重しているのに対し、本実施例においては３
つの補正データを１つの補正データに時分割多重してい
る。

第９図において、（ａ），（ｂ），（ｃ）は、各々R,
G,Bの投写管の水平コンバーゼンスコイルを駆動する信
号となる補正データ9,11,13でそれぞれ、第１の実施例
と同様に、DR_Hi,DG_Hi,DB_Hi（ｉ＝1,2,…ｎ）のデータ列
を成している。また（ｄ），（ｅ），（ｆ）は、マルチ
プレクサ15を駆動する選択信号61,62,63で、同図に示す
ように補正データ列9,11,13の周期の1/3ずつの位相差を
持った信号である。すなわち、３つの補正データ列9,1
1,13が選択信号61,62,63により駆動されるマルチプレク
サを介して同図（ｇ）に示す多重データ列64に時分割多
重される。さらに、該ディジタルデータ列64は、D/A変
換器19により、同図（ｈ）に示すアナログ多重信号21′
に変換される。

次に該アナログ多重信号は、S/Hパルス発生回路25′
により形成される補正データ列の周期の1/3ずつの位相
差を持つサンプルホールドパルス81,82,83で駆動される
S/H回路66,67,68によりアナログ信号列DR_Hi,DG_Hi,DB_Hi
（ｉ＝1,2,…,n）に変換され、抽出される。該S/H回路
においても、第１の実施例の場合と同様に、D/A変換器
により発生するグリッチを避けてサンプリングし、デグ
リッチの機能も同時に兼ねている。

本実施例においても、第１の実施例同様、調整時に、
多重したデータ間の位相差が生じる。第２の実施例にお
いては、R,G,Bの３つのデータを水平方向の補正，垂直
方向の補正で多重しているので、画面上の調整点は、調
整点間かくの1/3ずつ位相差を持っている。従って、そ
の際には第４図に示す第１の実施例と同様に、第10図に
示すように、Ｒラスタ,Gラスタ,Bラスタのクロスハッチ
の位相を調整点間の1/3ずつずらすことにより、それぞ
れのラスタを歪のない基準となるラスタに合うように補
正すれば、R,G,Bの歪、ミスコンバーゼンスの補正は達
成されることになる。

すなわち、本発明の第２の実施例によれば、６つのチ
ャンネルのうちの３つずつを時分割多重しているので、
D/A変換器は２個で済むことになる。

さらにD/A変換器の数は低減可能である。すなわち、
高速のD/A変換器１個を用いて、第１図，第８図と同様
の考え方で、時分割処理する事で可能である。

このように、本発明によれば、多チャンネルのCYを駆
動するディジタルコンバーゼンス補正装置において、各
チャンネルのディジタル補正データ列を時分割多重する
ことにより、１個ないしは、少数のD/A変換器でD/A変換
することが可能でかつ、出力アナログ信号のデグリッチ
を兼ねてサンプルホールドすることにより、小規模，低
価格でかつ高性能なコンバーゼンス補正を達成すること
ができる。

以上に比べた各実施例では、NTSC標準モードとIDTVを
中心に述べた。しかし、本発明は、メモリ容量やPLL用V
COのフリーラン周波数を変更する事で、各種の信号に対
応出来る事は言うまでもない。即ち、PAL方式,SECAM方
式,EDTV（Extend Definiton TV）,HDTV（High Definiti
on TV）等や、各種のコンピュータ端末のディスプレイ
類である。

〔発明の効果〕

本発明によれば、ディジタルコンバーゼンス補正装置
の回路において、ディジタル補正信号を、アナログ補正
信号に変換するD/A変換器の数を削減することができか
つグリッチのない出力アナログ信号を得ることができ、
小規模，低コストで高性能なディジタルコンバーゼンス
補正装置を実現できる。

さらに、アドレス指定用クロックをICの外部より切換
える事が可能なため、各種のテレビ方式に同一ICで対応
可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例の基本構成を示すブロッ
ク図、第２図は第１図の回路の主要信号のタイミングを
示したタイムチャート、第３図はS/H回路によるディグ
リッチのタイミングを示す原理図、第４図は第１の実施
例の調整時の構成を示すブロック図、第５図は調整点の
位相を示す図、第６図は調整時に切換するクロスハッチ
の位相を示す図、第７図はマーカーの位相を示す図、第
８図は本発明の第２の実施例の基本構成を示すブロック
図、第９図は第８図の回路の主要信号のタイミングを示
したタイムチャート、第10図はクロスハッチの位相を示
す図、第11図はメモリと画面の関係を説明するための説
明図、第12図は本発明をIC化したシステムブロック図、
第13図はＨアドレス発生回路の周辺クロック発生ブロッ
ク図、第14図はＶアドレス発生回路の周辺クロック発生
ブロック図、第15図はNTSC標準速時の走査線の説明図、
第16図はIDTV時の走査線の説明図、第17図は本発明の別
の実施例を示したIC化システムブロック図、第18図は投
写形テレビの構成図、第19図は投写形テレビ用光学系の
レンズ主要部を示す断面図である。３……同期発生回路 6,7……アドレス信号発生回路８……メモリ 9,10,11,12,13,14……ディジタル補正値データ 15,15′……マルチプレクサ 16,17,18,64,65……ディジタル多重データ 19……D/A変換器 26,26′,66,67,68……S/H回路 25,25′……S/Hパルス発生回路 20,21,22,21′,22′……多重アナログ信号 23,24,81,82,83……S/Hパルス 27……ローパスフィルタ 28……CYアンプ 29……CY 30,31,32……投写管 34,36,38……水平コンバーゼンスコイル 33,35,37……垂直コンバーゼンスコイル 55……グリッチ 56……セットリングタイム 101,102……アドレス信号 103……メモリ 104……キーボード 105……CPU 106……クロスハッチ発生器 109……映像処理回路 113……投写スクリーン 201……調整点 202……映像表示領域 301……画面枠 302……マーカー 303……クロスハッチ 401,402,403……R,G,Bマーカー。

───────────────────────────────────────────────────── フロントページの続き (72)発明者坂本敏幸神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所家電研究所内 (72)発明者松見邦典神奈川県横浜市戸塚区吉田町292番地日立ビデオエンジニアリング株式会社内 (72)発明者尾関孝介神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所横浜工場内 (72)発明者由木幾夫神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所横浜工場内 (72)発明者佐藤健児神奈川県横浜市戸塚区吉田町292番地株式会社日立製作所横浜工場内 (56)参考文献特開昭63−19973（ＪＰ，Ａ) 特開昭60−19384（ＪＰ，Ａ)

Claims

(57)【特許請求の範囲】

【請求項１】画像表示装置の画面上で、水平及び垂直方
向にコンバーゼンス調整をする複数のコンバーゼンス調
整点におけるコンバーゼンス補正値をディジタル補正デ
ータとして記憶するディジタルメモリと、前記２種類以
上のディジタル補正データを前記ディジタルメモリから
読み出して入力され時間的に分割多重して出力するマル
チプレクサと、前記マルチプレクサからの時分割多重デ
ータが入力されディジタル・アナログ変換して出力する
ディジタル・アナログ変換器と、前記ディジタル・アナ
ログ変換器より出力されるアナログ補正データの２種類
以上の補正データを抽出してそれぞれサンプリング・ホ
ールドする２種類以上のサンプリングアーホールド回路
と、前記２種類以上のサンプリングアーホールド回路に
ホールドされたそれぞれの補正データにより駆動される
２種類以上のコンバーゼンス補正手段とを有するディジ
タルコンバーゼンス補正装置を備えた画像表示装置であ
って、前記画像表示装置の画面上に前記コンバーゼンス調整点
の位置を示す表示体を画面表示させる表示体出力手段を
有し、画面の調整時に前記サンプリング・ホールド回路におい
て抽出された２種類以上の補正データ間に生じる位相差
に応じて、前記アナログ補正データに対応した前記表示
体を切り換え可能とすることを特徴とする画像表示装
置。
【請求項２】請求項１に記載の画像表示装置において、
画面の調整をする時は、水平方向の調整と垂直方向の調
整との前記切り換え操作を、外部操作装置による制御で
行うことが可能であることを特徴とする画像表示装置。
【請求項３】請求項１に記載の画像表示装置において、
前記表示体出力手段はクロスハッチ発生回路であり、前
記クロスハッチ発生回路により出力されるクロスハッチ
信号を前記２種類以上の補正データ間に生じる位相差に
応じて切り換え可能、あるいは、前記クロスハッチ発生
回路により出力される調整点を示すマーカを前記位相差
に応じて切り換え可能とすることを特徴とする画像表示
装置。
【請求項４】画像表示装置の画面上で、水平及び垂直方
向にコンバーゼンス調整をする複数のコンバーゼンス調
整点におけるコンバーゼンス補正値をディジタル補正デ
ータとして記憶するディジタルメモリと、前記２種類以
上のディジタル補正データを前記ディジタルメモリから
読み出して入力され時間的に分割多重して出力するマル
チプレクサと、前記マルチプレクサからの時分割多重デ
ータが入力されディジタル・アナログ変換して出力する
ディジタル・アナログ変換器と、前記ディジタル・アナ
ログ変換器より出力されるアナログ補正データの２種類
以上の補正データを抽出してそれぞれサンプリング・ホ
ールドする２種類以上のサンプリング・ホールド回路
と、前記２種類以上のサンプリング・ホールド回路にホ
ールドされたそれぞれの補正データにより駆動される２
種類以上のコンバーゼンス補正手段とを有するディジタ
ルコンバーゼンス補正装置を備えた画像表示装置であっ
て、前記ディジタルメモリのアドレス指定用アドレスカウン
タのクロックを発生させるための、位相検波器、電圧制
御発振器、分周器を有するPLLの分周器部分を集積化し
た集積回路とし、前記分周器の分周比をテレビ信号の仕
様に応じて切り換え可能な構成としたことを特徴とする
画像表示装置。
【請求項５】請求項４に記載の画像表示装置において、
前記分周期の切り換えは、前記集積回路外部からの信号
に応じてされることを特徴とする画像表示装置。