JPH01280986A

JPH01280986A - 画像表示装置

Info

Publication number: JPH01280986A
Application number: JP63208422A
Authority: JP
Inventors: Makoto Shiomi; 誠塩見; Michitaka Osawa; 通孝大沢; Toshiyuki Sakamoto; 敏幸坂本; Kuninori Matsumi; 邦典松見; Kosuke Ozeki; 尾関　孝介; Ikuo Yoshiki; 由木　幾夫; Kenji Sato; 健児佐藤
Original assignee: Hitachi Ltd; Hitachi Video Engineering Co Ltd
Current assignee: Hitachi Ltd; Hitachi Industry and Control Solutions Co Ltd
Priority date: 1988-01-29
Filing date: 1988-08-24
Publication date: 1989-11-13
Anticipated expiration: 2013-02-16
Also published as: DE68912146T2; US4977446A; DE68912146D1; JP2714023B2; EP0326152B1; EP0326152A2; EP0326152A3

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、陰極線管を有するテレビシコン、特に投写形
テレビの歪補正およびコンバーゼンス補正を行なうディ
ジタルコンバーゼンス補正装置に関する。

〔従来の技術〕

ＶＴＲやビデオディスクの普及に伴い、迫力のある画像
を楽しみたいという要求が強まり、テレビの大画面化、
ホームシアタ化が急速に進んでいる。その結果、ブラウ
ン管の螢光面に再生された画像を、レンズ、ミラーなど
の投写光学系により、スクリーン上に拡大投写して大画
面の像を得るようにした、いわゆる投写形テレビが広く
用いられるようになってきた。

かかる投写形テレビの例を第１宮図に示す。

光学部品はそれぞれ折り返しミラー１００８、投写レン
ズ１０１１、ブラウン管１０１０　、スクリーン１０１
３である。

投写レンズ１０１１、ブラウン管１０１０は、赤（以下
Ｒと略す）、緑（以下Ｇと略す）、青（以下Ｂと略す）
の３色分必要である。

かかる投写形テレビにおいて、画質、コンパクト性、コ
ストにおいて改善すべき点は多い。

以下それぞれの問題点を簡単に述べる。

（１）画質・・・重要な画質項目として、フォーカス明
るさ、コントラスト、歪み等が挙げられる。

（２）コンパクト性・・・投写距離とレンズ長の短縮化
が必要である。

（３）コスト・・・高価なガラスレンズの再考が必要で
ある。

これら（１）　、　（２）　、　（３）の条件を考慮し
、非球面プラスチ冬？レンズを使用し、投写距離及びレ
ンズ長”１゜を短くじ７、かつフォーカスの面で、画質向上な図り、
コンパクトな投写形テレビの構成を第１ｃ１図を用いて
説明する。

第１３因投写形テレビ用光学系のレンズ主要部を示す断
面図である。同図において、Ｐ、はブラウン管螢光面、
１０６はブラウン管パネル、１０５は冷却液、１０４は
第４レンズ、１０３は第３レンズ、１０２は第２レンズ
、１０１は第ルンズである。第１３図に示した光学系は
、ブラウン管壁光面Ｐ、上で５．４インチのラスターを
スクリーン上で４５インチ（ａ４倍）に拡大した時に最
良性能が得られるように構成しである。第ルンズ１０１
からスクリーンまでの距離は、７７ａ５■となっており
、画角は３６度である。第ルンズ１０１は、口径に基ず
く球面収差を除く為に、非球面形状となっている。

第２レンズ１０２は、温度変化によるフォーカスドリフ
トを低減する為にガラスレンズとし、かつパワーを出来
るだけ大きくしている。

第３レンズ１０３は、高次のコマ、非点収差を除く為に
非球面構成とし、かつ、パワーは出来るだけ小さくして
いる。

第４レンズ１０４は、像面湾曲補正用のレンズで、−軸
外のサジタル収差を補正する為、空気側界面を非球面と
している。

又ブラウン管歪光面Ｐ、は像面湾曲を補正する為（二曲
率を持たしている。特に高次の像面湾曲を補正する為に
非球面としている。

第１９図の構成を行なった基本的な考え方について以下
に述べる０重要な点は３点である。

（１）球面収差低減のため（＝、非球面プラスチックレ
ンズを使用。

（２）色収差低減と、コンパクト化のために、短投写距
離光学系を使用。

（３）像面湾曲の補正に非球面螢光面を使用。

まずレンズフォーカス；：影響を与える収差は、中心部
では球面収差と色収差である。このうち球面収差は、レ
ンズの屈折面が球面であるために、レンズの中心付近の
光線が主軸を切る点と、周辺付近で屈折した光線が主軸
を切る点が異なる事に起因する。非球面プラスチックレ
ンズを使用する事で、球面収差は大幅に軽減することが
可能である。

色収差は、屈折率が波長に依存するために生じる収差で
あり、一般に分散の異なる凸レンズと、凹レンズを組み
合わせることで低減する。しかし新たに凹レンズが必要
となるため、コストパフォーマンスが悪い、そこでコン
パクト性も考慮し、短投写距離化を図って色収差を軽減
している。

レンズの色収差△ｄは次式で倍率Ｍ、焦点距離ｆ、Ｆ（
ｉｉＦ’、屈折率Ｎ、および波長による屈折率の差ΔＦ
を用いて次式で表わあれる。

Ｆ値が一定のとき色収差Δｄは（ｔ＋Ｍ）・ｆ　すなわ
ち投写距離に比例することが解かる。従って、色収差を
低減しフォーカスを向上させるためには、焦点距離を短
縮し投写距離を短かくすることが有効である。当然の事
ながら、投写距離を短かくすることで、コンパクトにす
る事も可能である。

画面中心部の色収差はこのよう（＝、投写距離を短縮し
て低減する。しかし周辺部分は投写距離の短縮とともに
大きくなるため、単（二投写距離を短縮するだけでは画
面全体の収差は逆に増加する結果となる。

そこで、この像面湾曲を補正するため（二、投写管螢光
面を非球面化している。すなわち、レンズ系で拡大する
被写体自体を像面湾曲が生じる逆方向に予め補正した形
状としておき、トータルで像面湾曲を補正している。

以上述べたように、非球面プラスチック、非球面投写管
螢光面、短投写光学系を用いる事で、色収差１球面収差
、コマ収差、非点収差、＠面湾曲が優れ、像の鮮鋭さ（
フォーカス）は良くなる。

しかし、画面の各部分の倍率が異なり、物体図形と像が
相似ζ二ならないいわゆる歪曲が生じる。

歪曲に関しては絶対値と、高次の歪みの２つのパラメー
タを考える必要がある。−数的（二、光学設計において
は、前述の収差と歪曲は相反するものであり、両者の妥
協点を設計値とする。

従って、フォーカス性能を限りなく追究すると、歪曲は
増加する。特に歪曲の高次歪みが増加する事になる。さ
らに、投写形テレビでは、Ｒ，Ｇ、Ｂの３本の投写管か
らの５色の光を、異なった角度から集めて、画像をスク
リーン上に作るため、コンバーゼンス性能は歪曲の増加
に併ない、より複雑となる。

この歪曲を補正する方法としては、「カラーテレビ教科
書」（日本放送協会編Ｐ２６２〜ｐ２６５）等（二示さ
れているアナログコンバーゼンス補正がある。これらは
、水平同期信号および垂直同期信号に同期したノコギリ
波およびパラボラ波を組み合わせ、コンバーゼンスヨー
ク（以下ＣＹと略す）に補正電流を流す事で、歪み補正
と、コンバーゼンス補正を行なうものである。

しかし、この方法では、波形の組み合わせが限られるた
め、画面の歪９色ずれを完全に補正する事が出来ない。

そこで、複雑な歪（＝応じた任意波形をメモリ内に貯え
ておき、それをアナログ波形にして、ＣＹを駆動するデ
ィジタルコンバーゼンス補正装置が必須となる。

通常のディジタルコンバーゼンス補正装置は、従来にお
いては、特開昭５０−６８０１２号や特開昭６１−１２
１９１号公報に記載のように、駆動すべきＣＹや、コン
バーゼンスコイル、それぞれに各１個のＤ／Ａ変換器を
設けることにより補正を達成しており、多数のＣＹ及び
コンバーゼンスコイルを必要とするテレビジョン受像機
においては、そのチャンネル数だけの多数のＤ／Ａ変換
器を必要としていた。

〔発明が解決しようとする課題〕

ディジタルコンバーゼンスは、非球面プラスチック、非
球面投写管螢光面、短投写光学系を用いた時に生じる複
雑な歪みとミスコンバーゼンスな高精度（；補正が可能
である。

しかし、ディジタル化に併なう大きな回路規模また、駆
動するＣＹの数だけＤ／Ａ変換器が必要となり、特に投
写形テレビ等駆動すべきＣＹの数が多いシステムでは回
路規模、並びにコストが増大するという問題があった。

また、それぞれのＤ／Ａ変換器は、一般に出力アナログ
電圧にパルス状の雑音であるグリッチを発生し、所望の
アナログ波形を得られないなどの妨害が生ずるという問
題をもっていた。

本発明の目的は、Ｄ／Ａ変換器の数を削減し、かつディ
ジタル部分を高集積化し、さらに各方式のテレビジョン
信号に対応出来る低コスト・高性能なディジタルコンバ
ーゼンス補正回路を実現することにある。

〔課題を解決するための手段〕

上記目的は、ディジタルコンバーゼンス補正装置におい
て、メモリ内に記憶された、２種類以上の補正データ列
を時分割多重するマルチプレクサを有し、また該多重さ
れたディジタル信号をＤ／Ａ変換器により変換し、その
出力であるアナログ補正波形を、本来必要なチャンネル
数だけサンプリングするＳ／Ｈ（サンプリング・ホール
ド）回路とを有し、該Ｓ／Ｈ回路によりＤ／Ａ変換器（
二より発生するグリッチを避けてサンプリングすること
により達成される。

サラニ上記システムのディジタル部分を集積化し、ＮＴ
ＳＣ：標準速やＩ　Ｄ　（Ｉｎｐｒｕｖｅｄ　Ｄｅｆｉ
ｎｔｉｏｎ）ＴＶ等のＴＶ信号の偏向（＝も、メモリの
アドレス指定クロックを切換える事で容易に、対応出来
るよう（二構成している。

〔作用〕ディジタルコンバーゼンス補正装置において、メモリ内
に記憶された、２１１類以上のコンバーゼンスコイルを
駆動するための補正データ列をマルチプレクサ１二より
、１つの補正データ列に時分割多重する。この時、１つ
になった補正データ列は１つのＤ／Ａ変換器によりＤ／
Ａ変換され、時分割多重された１つのアナログ波形が出
力される。

そこで該時分割多重されたアナログ波形を多重した補正
データ列の数だけのＳ／Ｈ回路でサンプリングする。

その結果、各チャンネルの出力アナログ波形はグリッチ
のない多チヤンネル補正波形となる。

また、メモリのアドレス指定クロックをＩＣ内で切換え
る事で、ＩＣの外付は部品の変更なく、標準速およびＩ
Ｄ等に対応出来、基板の共通化（二よるコスト低減が可
能となる。

〔実施例〕

以下、本発明の第１の実施例を第１図を用いて説明する
。第１図は、本発明のディジタルコンバーゼンス補正装
置を３管式の投写形テレビジ璽ンに適用した場合の基本
構成を示す０図中、１及び２はラスクスキャンにおける
水平ブランキングパルス（Ｈ，ＢＬＫ）と垂直ブランキ
ングパルス（Ｖ、ＢＬＫ）、３はこれらのパルスに同期
したシステムクロック及びアドレスカラ／りに必要なパ
ルス５を形成する同期発生回路、６，７はメモリ８の読
出しアドレスを発生するＨアドレス発生回路、及びＶア
ドレス発生回路である。９．１０はそれぞれＲ投写管３
０に設置され、かつＣＹ２９に巻線された水平コンバー
ゼンスコイル３４及び垂直コンバーゼンスコイル３３を
駆動する信号となる補正値データ、１１．１２はＧ投写
管３１の水平コンバーセンスコイル５６及び垂直コンバ
ーゼンスコイル３５を駆動する信号となる補正値データ
、１３．１４は、Ｂ投写管３２の水平コンバーゼンスコ
イル３８及び垂直コンバーゼンスコイル３７を駆動する
信号となる補正値データである。また１５は２つのデー
タ列を、パルス発生回路３９で形成されたパルス４０．
４０により時分割多重するマルチプレクサ１６．１７．
１８は、該マルチプレクサ１５により、それぞれ補正値
データ９と１０．１１と１２．１３と１４、を時分割多
重した多重データ値である。

１９はそれぞれ多重されたディジタルデータをアナログ
信号２０，２１．２２に変換するＤ／Ａ変換器（ＤＡＣ
）、２６は多重されたアナログ信号をもとの個々の信号
波形に変換するサンプルホールド回路（Ｓ／Ｈ）、２５
は該サンプルホールド回路を駆動するそれぞれ位相の異
なるサンプルホールドパルス２３．２４　を発生するサ
ンプルホールドパルス発生回路である。また２７は補間
用ローパスフィルタ（ＬＰＦ’　）、２８はＣＹを駆動
するためのＣＹアンプである。

また、第２図は、第１図（二示した回路の主要信号のタ
イミングを示すタイムチャートである。

今、メモリ８からアドレス信号によって読み出された補
正値データ列９と１０が、第２図（ａ）　、　（ｂ）に
示すタイミングであるとする。今、補正値データ列は画
面各点の補正値データがｎ個時分割多重された形式を成
し、補正値データ列９．１０はそれぞれＤＲＢｌ、　Ｄ
Ｒｖｌ　１＝０　、１　、２　、　”・ｎのデータ列で
ある。

第１図中のマルチプレクサ１５は、第２図（ｃ）に示す
選択入力信号４０及び４０′により、マルチプレクサ１
５への入力補正データ列９と１０とを周期的に選択し、
同図（ｄ）に示す出力多重データ列１６を得る。すなわ
ち、２つのデータ列９と１０を時間的に分割して１つの
データ列に多重化したことになる。

次に該多重データ列１６は第１図のＤ／Ａ変換器１９に
入力され、第２図（ｅ）に示すアナログ信号２０を得る
。該アナログ信号は、同図（ｆ）及び（ｈ）（ユ示すそ
れぞれ位相が１８０°すなわち補正データ列の周期の１
／２周期異なったサンプルホールドパルス２３とサンプ
ルホールドパルス２４とで駆動されるサンプルホールド
回路２６．２６’により同図（ｇ）及び（１）に示すＤ
ＲＨのアナログ信号４１とＤＲ，のアナログ信号４２と
に抽出される。

このとき、Ｓ／Ｈ回路を駆動するサンプルホールドパル
ス２３．２４の位相条件を選べば、Ｄ／Ａ変換器の出力
アナログ信号に発生するグリッチも除去することができ
る。

すなわち、今第３図に示すように、同図（ａ）の多重ア
ナログ信号の波形が（ｂ）に示す波形５１であったとす
る。波形５１には、波形の変化部に、Ｄ／Ａコンバータ
の電流スイッチのタイミングずれなどから生じるパルス
状の雑音であるグリッチ５５が発生している。このグリ
ッチの波形は同図（ｏ）　、　（ｅ）中の５６に示すよ
う（二あるセットリングタイムｔを持って定常状態にお
ちつく。従ってサンプルホールドパルス２３、及び２４
のサンプリングタイムを、該グリッチのセトリングタイ
ムを以降に立ち上げれば、その出力波形は、同図（ｄ）
　、　（ｆ）　ｌ二示すようなグリッチによる雑音のな
い正常なアナログ波形５２．５３を得ることができる。

すなわち、第１図に示した本発明のディジタルコンバー
ゼンスシステムを用いること＋：ヨｌＪ、６テヤ／ネル
のＣＹが必要なテレビジョンシステムにおいて、従来、
チャンネル数だけ必要であった６個のＤ／Ａ変換器を３
個に削減することができかつ、ＣＹを駆動するアナログ
信号波形のグリッチを除去することができる。それによ
り小規模低価格、高性能なディジタルコンバーゼンス補
正装置を実現することができる。

第１図、第２図、第３図においては、メモリ８内に既に
画面の歪、及びコンバーゼンスを補正するデータが書き
込まれている状態での説明であるが次に、第４図、第５
図、第６図、第７図を用いて、ディジタルコンバーゼン
ス装置を用いた、画面２スタの調整方法について説明す
る。

第４図は、本発明におけるディジタルコンバーゼンス補
正装置の調整時の基本構成を示す図で、ＣＰＵ１０５は
、メモリ１０３、キーボード１０４及びクロスハツチ発
生器１０６に接続されており、クロスハツチ発生器１０
６ζ二より得られたクロスハツチ信号を映像処理回路１
０９を介して投写スクリーン１１３上にクロスハツチを
映出する。（ここでは簡単のため、赤色（Ｒ）ラスタの
み投写した場合について述べる。）調整者は投写スクリーン１１３に映出されたクロスハツ
チを見ながらキーボード１０４を操作して、コンバーゼ
ンス補正を必要とする位置を選択して、縦線、横線ラス
タを補正し、水平方向、垂直方向の補正量を設定する。

すると、補正位置に対応したアドレス１１２がメモリ１
０３に指定され、補正量データが書き込まれる。書き込
まれたデータは、第１図の６，７のアドレス発生回路に
よって得られた、偏向系に同期したＨアドレス信号１０
１、■アドレス信号１０２により水平方向補正データ列
１０７（ＤＲＨ□）と垂直方向補正データ列（Ｄ　Ｒ，
、）と１＝読み出される。読み出されたデータは、第１
図。

第２図、第３図での説明同様、マルチプレクサ１５によ
り時分割多重され、Ｄ／Ａ変換器１９によりＤ／Ａ変換
され、再び、Ｓ／Ｈ回路２６によりデグリッチを兼ね抽
出され、ＣＹ２９を駆動する。

しかしながら、第２図にも示した通り、本実施す］にお
いては、水水平向の補正データと垂直方向の補正データ
を多重した構成でありＳ／Ｈ回路で抽出した出力４１（
ＤＲ，ｉ）と４２（ＤＲヨ、）は位相が、データ周期の
１／２ずれていることになる。今、隣り合うデータＤＲ
Ｈ１１ＤＲＩ１１＋、及びＤＲ，ｉｌ　ＤＲＶｉ＋１が
ちょうど画面上で水平方向（：隣り合う調整点であった
とすると、ＤＲｌＩとＤＲ，は調整点が調整点間かくの
１／２ずれることになる。このことを第５図を用いて説
明する０図中２０１は調整点を示し、２０２は映像表示
領域すなわち画面枠を示すものとする。

第５図（ａ）は、画面水平方向補正データ列ＤＲＩＩ□
を持つ調整点、第５図（ｂ）は画面垂直方向補正データ
列Ｄ　Ｒｖ、を持つ調整点を示す図である。すなわち、
図１＝示すように水平方向の補正を行う場合の調整点と
、垂直方向の補正を行う場合の調整点とは水平方向の位
置で調整点間かくの１／２だけ位相差を生じていること
になる。

そこで、調整時には調整し易いように、第４図ｊ二示す
調整装置内のクロメノ・ツチ発生器１０６をＣＰＵ１０
５で制御すること（二よりクロメノ・ツチの位相を第６
図（ａ）　、　（ｂ）に示すよう（＝水平方向の調整時
と垂直方向の調整時とで自動的に切り換るようにする。

第６図において５０１は画面枠な示し、３０３は画面上
のクロスハツチラスタを示す、すなわち、水平方向の調
整時には第６図（ａ）に示す位相のクロスハツチを使用
し、垂直方向の調整時には第６図（ｂ）に示す位相のク
ロスハツチを使用する。

また、クロスハツチ上に調整位置を示すマーカーを設け
る場合には、第７図（ａ）　、　（ｂ）に示すようにク
ロスハツチ自身の位相は、切換えず（＝、マーカーの位
相だけを、水平方向補正時と、垂直方向補正時とで切換
えできるよう（二しても良い。

さて以上で、本発明の基本システムについて、述べたが
以後にさら：二具体的に説明する。

特に以下の点を中心に述べる。

（１）　　ロジック部分のＩＣ化（２）メモリのアドレス指定クロックの発生方法（３）
各種信号への対応まず、本発明を説明するために、メモリ８と表示画面６
０との関係なＮ’［’ＳＣ：信号の場合で説明する。

補正データを記憶するメモリ８と画面６０との関係を第
１１図に示す。補正データの量子化数は、垂直方向（Ｖ
）　１２　ｂｉｔ　１　　水平方向（Ｈ）はＧが１０　
ｂｉｔ　。

Ｒ，！：Ｂが９　ｂｉｔである。また補正点数は水平方
向では１６点、垂直方向は走査線分必要となる。

この条件から、メモリ容量を求める。

メモリ容量＝（補正点画たりの必要ビット数）×（水平
方向補正点数）Ｘ（垂直方向補正点数）＝６４ｂｉｔ（
１２ｂｉｔ×３＋９ｂｉｔ×２＋１０ｂｉｔ）×１６×
２６３；２６９３１２ｂｉｔ垂直ブランキング期間約７％は補正が不要のため、メモ
リ容量は汎用の２５６　Ｋｂｉｔで足りる。　汎用の２
５６　Ｋ　ｂｉｔは並列８　ｂｉｔ出力が主流であるた
め、行と走査線を対応させた上で、ＩＣ５０内で直列変
換を行なう。

メモリ８のデータは、行と列シーより指定されたアドレ
ス；；対応して記憶される０本発明では、走査線毎に行
アドレスと対応させている。即ち、行アドレスカウンタ
は水平ＢＬＫハルスを数える。そして、列アドレスは、
水平ＢＬＫに位相同期させた基準クロックＧＫを数える
。

さら（二、行アドレスカウンタは、　ｉ［ＢＬＫパルス
（二よりリセットされ、列アドレスカウンタは水平ＢＬ
Ｋパルス（二よりリセットさせる。

即ち、行アドレスカウンタが第１図に示すＶアドレス発
生回路６、列アドレスカウンタが第１図に示すＨアドレ
ス発生回路７に対応する。（当然の事ながら、行と列が
入れ変わった状態でも設計可能である。）このメモリアドレスカウンタの構成と、クロックはシス
テム設計に重要な要因である。

さて、本発明を実現するにあたって、大規模なロジック
部分をＩＣ化している。ＩＣ化にあたっては、多様化を
特に考慮している。

周知のよう（二、テレビ方式の規格には、ＮＴＳＣ方式
のみならず、ＰＡＬ、ＳＥＣＡＭ方式、さら（二ＮＴＳ
Ｃ方式を受像機側のみで画質改善を行なったＩＤＴＶ（
Ｉｍｐｒｏｎｅｄ　Ｄｅｆｉｎｉｔｉｏｎ　ＴＶ）　、
　ＨＤＴ’Ｖ（ＨｌｇｈＤｅｆｉｎｉｔｉｏｎ　ＴＶ　
）等の各種穴が存在する。

これらのディジタルコンバーゼンスを行なう場合、（１）走査線数と走査周期（２）　　インタレースとノンインタレース（３）水平
同期信号とメモリ読み出しクロックの関係等、各穐パラメータが存在する。

従って各方式別（ユ、システムを設計し、ＩＣ化する事
は、ＩＣのコスト面で不利であり、さら；二周辺部品を
搭載した基板のコスト面でも不利である。

多種仕様を同−ＩＣ１同一基板で処理する多機能技術を
確立する必要がある。

以下（二多様化を考慮して行なったＩＣ化（二ついて述
べる。

第１２図は第１図に示すディジタルブロックをＩＣ化し
たシステムクロック図である。

ＬＰＦ　を含んだ位相比較１６０１．ＶＣＯ６０２，分
周器ブロック６０３は、ＰＬＬを構成してお１バＨ，Ｂ
ＬＫに同期したシステムクロックを発生させる。

Ｈアドレス発生回路７、■アドレス発生回路６はカウン
タで構成されている。

直並列変換器６０４は、ＲＯＭ８のデータを直並列変換
し、さらにパルス発生回路３９で形成されたパルスを用
いマルチプレクスを行なう。

Ｓ／Ｈパルス発生器２５は、Ｓ／Ｉ（回路（第１図２６
）に与えるパルスを発生させる。

またブランキング回路６０６は、画面内のブランキング
部分を一定の直流電圧値にする部分である。

クランプパルス発生回路６０７より作られたクランプパ
ルス：二より、上記のブランキング部分の一定直流電圧
をクランプする。

第１５図は、Ｈアドレス発生回路７のクロックＨＣＫお
よび、リセット用水平同期パルスＨの発生ブロックを中
心に説明するための図である。

位相検波器６０１　、ＬＰＦ６５０．ＶＣＯ６０２，分
周器６０３１．６０３２．６０５４はＰＬＬを構成する
。　６０５３はスイッチである。

端子６２６＋＝はＨ，ＢＬＫが入力され、位相検波器６
０１において、分局器６０−３４からの信号と位相比較
を行なう。位相検波器６０１の出力はＬＰＦ６２０を介
し、ＶＩＣＯ６０２を発振させる。

ｖＣ０６０２の中心周波数は、５１２　ｆＨ（ｆｇ＝１
５．７　ＫＨｚ　）であり、スイッチ６０３３が図示の
状鯨の場合には、ＨＣＫは１２８ｆＢとなる。さらに分
周器６０３４において、１２８分周され、位相検波器６
０１には、周波数ｆＨのクロックが入力される。

なお、メモリ読み出し時間は、下記の様になる。

メモリ読み出し時間＝（水平走査周期）／（水平方向補
正点数）／（時分割処理数）次に、ＩＤＴＶの場合を説明する。ＩＤＴＶでは。

周知のように、インタレースを行なわず、５２５本の走
査線より構成される静止画を１秒間に６０枚表示する事
（二なる。

水平同期信号の周波数は２ｆＨとなり、水平方向補正点
数は標準方式と同じ１６点とすると、よってメモリのア
ドレスを周波数２５６ｆＥのクロックにてカウントすれ
ば良い。

スイッチ６０３５をｌ個に接続した場合には、分局器６
０５２を使用するため、ｕｃｘは２５６　ｆＩＩとなる
。さらに分周器６０３４において、１２８分周されるた
め、位相検波器６０１には周波数２ｆ、のクロックが入
力される。

スイッチ６０３３のＮ側と１側の切換えは、ＩＣ５０の
入力端子６１３を制御する事で簡単に行なえる。

以上述べたように、分局器ブロック６０３をＩＣに内蔵
し、分周比を切り換えられるようにする事で、ＮＴＳＣ
標準とＩＤ’ｌ’Ｖを外付けＶＣＯ６０２のフリーラン
周波数を変化させる事なく容易に切換えられる。

通常、ＶＣＯ６０２はＬＣ発振器やＣＲ発振器が用いら
れる。７リ一ラン周波数をＮＴＳＣ標準とＩＤＴＶでそ
れぞれのモードのり、Ｃ：、Ｈの値に変える必要がない
事は、生産上で大きなメリットとなる。

さらに、ＶＣＯ６０２（Ｄ出力はＮ’ｌ’ＳＣｅ！準と
ＩＤＴＶともに５１２ｆＢとなり、そのクロックは、端
子６１４を介して、調整１ｊ１１１０にシステムクロッ
クを送る。その結果、調整装置は、両モードにおいて、
システムクロック切換える必要がなくなり設計上のメリ
ットは大きい。

次に第１４図を用いて、Ｖアドレス発生回路６を中心と
して、分周期ブロック６０３の内容を説明する。

これは、メモリ容量を低減するためのモード（二対応出
来る構成となっている。

端子６２６には、分周器６０３４の出力信号が入力され
る。すなわち、ＰＬＬによりＨＢＬＫと位相同期した信
号である。これを１（Ｂ　Ｌ　Ｋ’と名付ける。

スイッチ回路６０３６が図示の状態であれば、１（Ｂ　
Ｌ　Ｋ’はそのままＶアドレス発生回路６のＶＣＫとな
る。そして、端子６２５より入力されたＶＢＬＫにより
リセットされる。

さて、スイッチ回路６０３６の端子がＴの側（二ある時
には、ＨＢ　Ｌ　Ｋ’が１／２分周されたクロックがＶ
ＣＫとなる。これは走査線２本毎（二Ｖアドレス発生回
路６のアドレスが；更新される事となる。

この状態の動作を標準速時の走査線の様子を示した第１
５図とＩＤＴＶ時の走査線の様子を示した第１６図を用
いて補足説明する。

第１５図にＮＴＳＣ標準モード時の走査状態を示す。周
知のように動画を１秒間に３０枚の静止画（フレーム）
に分解し、さらに２枚の画像（フィールド）に分解する
インタレース走査をしている。

走査線に対応して補正波形を発生するディジタルコンバ
ーゼンスでは、本来オツドフィールドとイーブンフィー
ルドでそれぞれ一本の走査線に対応する補正データが必
要である。

しかし、第１５図に示す第１フイールドと第２フイール
ドは距離が近接しており、補正波形に相関が高い。そこ
で、メモリ容量が１７２で済むように、どちらかのフィ
ールド分のみの補正データを用いている。

即ち随１とｍ２　、ｍ３と随４・・・・・・等の補正デ
ータは同じデータを使用することが出来る。

さて、ＩＤＴ’／の場合、走査線数は倍となるため、走
査線毎に、補正データを対応させると、メモリ容量は倍
必要となる。即ち、第１６図の随１と随２　、ＮＩＬ３
　、Ｎ１４・・・・・・はそれぞれ異なるデータにした
場合には、５１２ＫｂｉｔのＲＯＭが必要となる。

しかし、Ｎ’Ｉ’ＳＣ標準速と同様の考え、即ち、隣接
信号の補正データは相関が高い点に着目すると、ＩＤＴ
ＶにおいてもＮ１１１と随２．ｍ３と随４・・・等の補
正データを同じデータ利用する事が可能である。

これを実現する為には、Ｖアドレス発生回路のカウンタ
を２走査線毎にカウントすれば良い、この動作は第１４
図の端子６２４を制御する事で実現出来る。

以上、述べたよう（＝、ＩＤＴＶ時にメモリ容量を低減
せず、全走査線に対応する補正を行なう場合には、スイ
ッチ６０３６の端子Ｔを使用するよう（ニすれば良い。

またメモリ容量を半減したい場合には、端子Ｓを使用す
れば良い。

さて、端子６１３と６２４の制御は独立であるため、た
とえば、ＮＴＳＣ標革速時にスイッチ６０３３をＮ側と
し、スイッチ６０３６をＴ側とする事も可能である。そ
の場合には、標準速時にメモリ容量は１２８Ｋｂｉｔと
なる。

同様に考えれば、分局器６０３５を−（ｎは整数）にす
る事で、メモリ容量は２５６／ｎＫｂｉｔに出来る事は
言うまでもない。

別の実施例を第１７図を用いて説明する。先の例（第１
２図）においては、ＮＴＳＣ標準モードの場合、フィー
ルド毎に区別せずに補正を行なっていた。

これに対し、フィールド毎に補正データを与えるのが、
第１７図の例である。オツドフィールドとイーブンフィ
ールドを判別し、それぞれに対応したメモリ８ａと８ｂ
を用いている。

オツドとイーブンフィールドの判別は、判別回路６０８
により行なわれる。これはＨ，ＢＬＫとＶ、　ＢＬＫの
位相関係により判別する。そして、オツドフィールドの
場合には、ＲＯＭ８ａのイネーブル端子（二Ｈ１ｇｈを
与える。ＲＯＭ８ｂのイネーブル端子（＝はインバータ
６０９があるため、オツドフィールドの時には動作しな
い。イーブンフィールドの場合には、逆の動作によりＲ
ＯＭ８ｂが選択される。

なお、メモリ８ａと８ｂを別のチップとする必要はなく
、同一チップのアドレスのＩＪＳ　Ｂを変える事で同様
の動作が可能となる事は言うまでもない。

以上の説明では同期発生回路の入力信号としてＨ，ＢＬ
ＫとＶ、ＢＬＫを使用している。しかし、これは、ビデ
オ信号の水平同期信号と垂直同期信号に位相同期したパ
ルスであれば良い。ここでは、説明を判り易くするため
に、１（、ＢＬＫと’／、　ＢＬ、Ｋ　を使用した１；
過ぎない。

次に、第８図、第９図を用いて第２の実施例を説明する
。なお、第１図、第２図と同じ内容を示すものには同じ
番号を付した。

第８図、第９図に示す実施例は、第１図、第２図の実施
例同様、３管式の投写形テレビジョンにおいて、Ｒ，Ｇ
、Ｂ各々、水平、垂直のＣＹを設置した、ディジタルコ
ンバーゼンス補正装置の一例である。該第２の実施例（
；おいては、Ｒ，Ｇ、Ｂの投写管に設置された水平コン
バーゼンスコイル３４゜５６．３８を駆動する信号とな
る補正値データ９゜１１．１３、及び、Ｒ，Ｇ、Ｈの投
写管に設置された垂直コンバーゼンスコイルｓ６，５５
．３７　をｎｉする信号となる補正値データ１０，１２
．１４をマルチプレクサ１５及び１５′により時分割多
重し、Ｄ／Ａ変換器１９及び１９′（ユよりアナログ変
換された信号をＳ／Ｈ回路６６．６６’、６７．６７’
、６８．６８’　ｌ二より再び各チャンネルごとの信号
を抽出してそれぞれのコンバーゼンスコイルを駆動して
いる。

すなわち、第１の実施例では異なる２つの補正データを
時分割多重しているのに対し、本実施例においては３つ
の補正データを１つの補正データ（二時分割多重してい
る。

第９図において、（ａ）　、　（ｂ）　、　（（１）は
、各々Ｒ，Ｇ、Ｂの投写管の水平コンバーゼンスコイル
を駆動する信号となる補正データ９，１１．１３でそれ
ぞれ、第１の実施例と同様に、ＤＲＨｉ、ＤＧｌｌｉ、
ＤＢＩＩ□（ｉ＝’＋２、・・・、ｎ）のデータ列を成
している。また（ｄ）。

（８）　、　（ｆ）は、マルチプレクサ１５を駆動する
選択信号６１，６２．６３で、同図に示すように補正デ
ータ列９，１１．１３の周期の１／３ずつの位相差を持
つた信号である。すなわち、３つの補正データ列９゜１
１．１！ｌが選択信号６１，６２．６５により駆動され
るマルチプレクサを介して同図（ｇ）に示す多重データ
列６４に時分割多重される。さら（二、該ディジタルデ
ータ列６４は、Ｄ／に変換器１９により、同図（ｈ）に
示すアナログ多重信号２１′に変換される。

次に該アナログ多重信号は、Ｓ／Ｈパルス発生回路２５
′により形成される補正データ列の周期の１１５スつの
位相差を持つサンプルホールドパルス８１．８２．８３
で駆動されるＳ／Ｈ回路６６．６７．６８によりアナロ
グ信号列ＤＲ１Ｉｉ、　ＤＣｌｌｉ、　ＤＢｌｌＩ、　
（ｌ＝１゜２、・・・ｎ）ｌ二置換され、抽出される。

該Ｓ／Ｈ回路においても、第１の実施例の場合と同様：
：、Ｄ／Ａ変換器（：より発生するグリッチを避けてサ
ンプリングし、デグリッチの機能も同時（二兼ねている
。

本実施例においても、第１の実施例同様、調整時に、多
重したデータ間の位相差が生じる。第２の実施例におい
ては、Ｒ，Ｇ、Ｂの３つのデータを水平方向の補正、垂
直方向の補正で多重しているので、画面上の調整点は、
鯛整点間かくの１／３ずつ位相差を持っている。従って
、その際には第４図に示す第１の実施例と同様に、第１
０図に示すようζ二、Ｒラスタ、Ｇラスタ、Ｂラスタの
クロスハツチの位相を調整点間の１／３ずつずらすこと
により、それぞれのラスタを歪のない基準となるラスタ
に合うように補正すれば、Ｒ，Ｇ、Ｂの歪、ミスコンバ
ーゼンスの補正は達成されることになる。

すなわち、本発明の第２の実施例に上れば、６つのチャ
ンネルのうちの６つずつを時分割多重しているので、Ｄ
／Ａ変換器は２個で済むことになる。

さらにＤ／Ａ変換器の数は低減可能である。すなわち、
高速のＤ／Ａ変換器１個を用いて、第１図、第８図と同
様の考え方で、時分割処理する事で可能である。

このように、本発明によれば、多チャンネルのＣＹを駆
動するディジタルコンバーゼンス補正装置において、各
チャンネルのディジタル補正データ列を時分割多重する
こと（二より、１個ないしは、少数のＤ／Ａ変換器でＤ
／Ａ’に換することが可能でかつ、出力アナログ信号の
デグリッチを兼ねてサンプルホールドすることにより、
小規模、低価格でかつ高性能なコンバーゼンス補正を達
成することができる。

以上（：述べた各実施例では、ＮＴＳＣ標準モードとＩ
ＤＴＶを中心に述べた。しかし、本発明は、メモリ容量
やＰＬＬ用ｖＣＯのフリーラン周波数を変更する事で、
各種の信号に対応出来る事は言うまでもない。即ち、Ｐ
ＡＬ方式、ＳＥＣＡＭ方式、　　ＥＤ’ｒ／　（Ｅｘｔ
ｅｎｄ　Ｄｅｆｉｎｉｔｉｏｎ　ＴＶ　）　、　ＨＤ’
ｌ’Ｖ　（Ｈｌｇｈ　Ｄｅ−ｆｉｎｉｔｉｏｎ　ＴＶ）
等や、各種のコンピュータ端末のデイスプレィ類である
。

〔発明の効果〕

本発明によれば、ディジタルコンバーゼンス補正装置の
回路において、ディジタル補正信号を、アナログ補正信
号に変換するＤ／Ａ変換器の数を削減することができか
つグリッチのない出力アナログ信号を得ることができ、
小規模、低コストで高性能なディジタルコンバーゼンス
補正装置な実現できる。

さら（二、アドレス指定用クロックをＩＣの外部より切
換える事が可能なため、各種のテレビ方式に同−ＩＣで
対応可能である。

【図面の簡単な説明】

第１図は本発明の第１の実施例の基本構成を示すブロッ
ク図、第２図は第１図の回路の主要信号のタイミングを
示したタイムチャート、第３図はＳ／Ｈ回路によるデイ
グリッチのタイミングを示す原理図、第４図は第１の実
施例の調整時の構成を示すブロック図、第５図は調整点
の位相を示す図、第６図は調整時に切換するクロスハツ
チの位相を示す図、第７図はマーカーの位相を示す図、
第８図は本発明の第２の実施例の基本構成を示すブロッ
ク図、第９図は第８図の回路の主要信号のタイミングを
示したタイムチャート、第１０図はクロスハツチの位相
を示す図、第１１図はメモリと画面の関係を説明するた
めの説明図、第１２図は本発明をＩＣ化したシステムブ
ロック図、第１３図はＨアドレス発生回路の周辺クロッ
ク発生ブロック図、第１４図はりアドレス発生回路の周
辺クロック発生ブロック図、第１５図はＮＴＳＣ標準速
時の走査線の説明図、第１６図はＩＤ’Ｉ’Ｖ時の走査
線の説明図、第１７図は本発明の別の実施例を示したＩ
Ｃ化システムブロック図、第１８図は投写形テレビの構
成図、第１９図は投写形テレビ用光学系のレンズ主要部
を示す断面図である。３・・・同期発生回路６．７・・・アドレス信号発生回路８・・・メモリ９．１０，１１，１２，１３．１４・・・ディジタル補
正値データ１５．１５・・・マルチプレクサ１６．１７．１８，６４．５５・・・ディジタル多重デ
ータ１９・・・Ｄ／Ａ変換器２６．２６，６６、６７　、６８−８　／　Ｈ回路２５
．２５・・・Ｓ／Ｈパルス発生回路２０．２１，２２．
２１’、２２’・・・多重アナログ信号２５．２４，８
１．８２．８５・・・Ｓ／Ｈパルス２７・・・ローパス
フィルタ２８・・・ＣＹアンプ２９・・・ＣＹ３０．３１．３２・・・投写管５４．５６．３８・・・水平コンバーゼンスコイル３３
．３５．３７・・・垂直コンバーゼンスコイル５５・・
・グリッチ５６・・・セットリングタイム１０１．１０２・・・アドレス信号１０５・・・メモリ１０４・・・キーボード１０５・・・ＣＰＵ１０６・・・クロスハツチ発生器１０９・・・映像処理回路１１３・・・投写スクリーン２０１・・・調整点２０２・・・映像表示領域３０１・・・画面枠３０２・・・マーカー３０３・・・クロスハッチ第　１０第２０第３７第４図第　５図ＣＩＡ）第　６図（久）！０３第７０（α）第８０第９図第１０１ｆｆｌ第１１［２１言周興と７倍、イ文、１６ゑ、　　　　　　　　８　メ
七°）ＳＯ智１イ卸ＬＣ乙θ・・画面第１３０乙６３２・・す第１４図６−Ｖアト′Ｌス４こ住」コ足谷６θｊ５パ分周恐６ρ３６゛スイツチ第１５１￥］一実葦泉Ｊ丙１フィールドー一−−−２屯、系東１２フィールド第１３図ＩＯＩＯ

Claims

【特許請求の範囲】１、テレビジョン受像機の画面の水平及び垂直方向に分
割した複数のコンバーゼンス調整点におけるコンバーゼ
ンス補正値をディジタル補正データとしてストアするデ
ィジタルメモリと、２種類以上のコンバーゼンス補正手
段を駆動するための２種類以上のディジタル補正データ
を前記メモリから読み出して入力され時間的に分割多重
して出力するマルチプレクサと、該マルチプレクサから
の時分割多重データを入力されディジタル・アナログ変
換して出力するディジタル・アナログ変換器と、該変換
器よりのアナログ出力から２種類以上の補正データを抽
出してそれぞれサンプリング・ホールドする２種類以上
のサンプリング・ホールド回路と、前記２種類以上のサ
ンプリング・ホールド回路にホールドされたそれぞれの
補正データにより駆動される前記２種類以上のコンバー
ゼンス補正手段と、から成ることを特徴とするディジタ
ルコンバーゼンス補正装置。２、前記２種類以上のサンプリング・ホールド回路を駆
動する各駆動位相を、前記ディジタル・アナログ変換器
において変換に際し発生してそのアナログ出力信号に含
まれることのあるグリッチ部分を回避してアナログ出力
信号をサンプリング・ホールド可能とする駆動位相に設
定することを特徴とする請求項１記載のディジタルコン
バーゼンス補正装置。３、画面の調整時にサンプリング
・ホールド回路において抽出された２種類以上のアナロ
グ補正信号間の位相差に応じて、２種類以上のアナログ
補正信号に対応するクロスハッチ信号あるいは、調整点
を示すマーカーの位相を該位相差だけずらして切り換え
を行うことを特徴とする請求項１又は請求項２記載のデ
ィジタルコンバーゼンス補正装置。４、ディジタルメモリのアドレス指定用アドレスカウン
タのクロックを発生させるための、位相検波器、電圧制
御発振器、分周器で構成するＰＬＬの分周器部分を集積
化し、前記分周器の分周比を集積回路外部より切換える
構成としたことを特徴とする請求項１記載のディジタル
コンバーゼンス補正装置。