JP2775845B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2775845B2 JP2775845B2 JP1116107A JP11610789A JP2775845B2 JP 2775845 B2 JP2775845 B2 JP 2775845B2 JP 1116107 A JP1116107 A JP 1116107A JP 11610789 A JP11610789 A JP 11610789A JP 2775845 B2 JP2775845 B2 JP 2775845B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- trench
- silicon
- polycrystalline silicon
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000004065 semiconductor Substances 0.000 title claims description 23
- 238000004519 manufacturing process Methods 0.000 title claims description 9
- 238000000034 method Methods 0.000 title claims description 4
- 239000000758 substrate Substances 0.000 claims description 22
- 238000002955 isolation Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 13
- 229910052710 silicon Inorganic materials 0.000 claims description 13
- 239000010703 silicon Substances 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 6
- 238000012935 Averaging Methods 0.000 claims description 3
- 238000010030 laminating Methods 0.000 claims 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- 229910052814 silicon oxide Inorganic materials 0.000 description 6
- 238000010438 heat treatment Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
Landscapes
- Element Separation (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置に関し、特に半導体素子間を分離
するための凹型溝、即ちトレンチ分離溝を有する半導体
装置の製造方法に関する。
するための凹型溝、即ちトレンチ分離溝を有する半導体
装置の製造方法に関する。
近年、高集積化を目的とした半導体装置では、半導体
基板に形成された素子間を絶縁分離するための分離構造
としてトレンチ分離溝が採用されている。従来、この種
のトレンチ分離溝は、半導体基板の表面から深さ方向に
狭い幅寸法の凹型溝（トレンチ）を形成し、この凹型溝
の内面に酸化膜を形成した上で、溝内に多結晶シリコン
等の材料を埋設した構成となっている。
基板に形成された素子間を絶縁分離するための分離構造
としてトレンチ分離溝が採用されている。従来、この種
のトレンチ分離溝は、半導体基板の表面から深さ方向に
狭い幅寸法の凹型溝（トレンチ）を形成し、この凹型溝
の内面に酸化膜を形成した上で、溝内に多結晶シリコン
等の材料を埋設した構成となっている。
上述した従来のトレンチ分離溝は、凹溝の内面に形成
した酸化膜は薄く、溝内は殆ど多結晶シリコンで埋設さ
れた状態にある。このため、トレンチ分離溝形成後の熱
処理工程等において、多結晶シリコンと半導体基板との
熱膨張係数の相違により半導体基板に応力が発生し、こ
の応力によって半導体基板の表面に多数の結晶欠陥が生
じて半導体装置の特性に悪影響を与えるという問題があ
る。
した酸化膜は薄く、溝内は殆ど多結晶シリコンで埋設さ
れた状態にある。このため、トレンチ分離溝形成後の熱
処理工程等において、多結晶シリコンと半導体基板との
熱膨張係数の相違により半導体基板に応力が発生し、こ
の応力によって半導体基板の表面に多数の結晶欠陥が生
じて半導体装置の特性に悪影響を与えるという問題があ
る。
本発明は半導体基板における結晶欠陥の発生を抑制し
た半導体装置の製造方法を提供することを目的とする。
た半導体装置の製造方法を提供することを目的とする。
本発明の半導体装置の製造方法は、シリコン基板の素
子分離領域にトレンチを形成する工程と、前記トレンチ
の内面に酸化膜を形成する工程と、前記トレンチ内で前
記酸化膜の上に多結晶シリコン膜と窒化膜をそれぞれ１
層以上で順次積層形成して前記トレンチを埋設する工程
とを含んでおり、前記酸化膜、多結晶シリコン膜及び窒
化膜の各膜の製造工程では、前記各膜の熱膨張係数を各
膜の膜厚比により平均化して得られる熱膨張係数が前記
シリコン基板と同程度となるように前記膜厚比を調整す
ることを特徴としている。
子分離領域にトレンチを形成する工程と、前記トレンチ
の内面に酸化膜を形成する工程と、前記トレンチ内で前
記酸化膜の上に多結晶シリコン膜と窒化膜をそれぞれ１
層以上で順次積層形成して前記トレンチを埋設する工程
とを含んでおり、前記酸化膜、多結晶シリコン膜及び窒
化膜の各膜の製造工程では、前記各膜の熱膨張係数を各
膜の膜厚比により平均化して得られる熱膨張係数が前記
シリコン基板と同程度となるように前記膜厚比を調整す
ることを特徴としている。
この製造方法では、酸化膜，多結晶シリコン膜及び窒
化膜の膜厚を調整することで、トレンチ分離溝に埋設し
た材料全体の熱膨張係数をシリコン基板に略等しくし、
トレンチ分離溝とシリコン基板との間における応力の発
生を抑制する。
化膜の膜厚を調整することで、トレンチ分離溝に埋設し
た材料全体の熱膨張係数をシリコン基板に略等しくし、
トレンチ分離溝とシリコン基板との間における応力の発
生を抑制する。
次に、本発明を図面を参照して説明する。第１図は本
発明方法で製造されるトレンチ分離溝の一実施例の縦断
面図である。シリコンからなる半導体基板１の表面に絶
縁膜２を選択形成し、この絶縁膜２をマスクにして異方
性エッチングすることにより、半導体基板１に幅２μｍ
のトレンチ３を所要深さに形成している。そして、この
トレンチ３の内側面に0.2μｍのシリコン酸化膜４を形
成する。また、トレンチ３内には0.5μｍの膜厚の多結
晶シリコン膜５を成長し、更にこの内側に0.3μｍのシ
リコン窒化膜６を成長させてトレンチ３を埋設し、トレ
ンチ分離溝を形成している。
発明方法で製造されるトレンチ分離溝の一実施例の縦断
面図である。シリコンからなる半導体基板１の表面に絶
縁膜２を選択形成し、この絶縁膜２をマスクにして異方
性エッチングすることにより、半導体基板１に幅２μｍ
のトレンチ３を所要深さに形成している。そして、この
トレンチ３の内側面に0.2μｍのシリコン酸化膜４を形
成する。また、トレンチ３内には0.5μｍの膜厚の多結
晶シリコン膜５を成長し、更にこの内側に0.3μｍのシ
リコン窒化膜６を成長させてトレンチ３を埋設し、トレ
ンチ分離溝を形成している。
即ち、シリコン酸化膜4,多結晶シリコン膜5,シリコン
窒化膜６のそれぞれの膜厚t4,t5,t6の比を2:5:3の比と
している。
窒化膜６のそれぞれの膜厚t4,t5,t6の比を2:5:3の比と
している。
この構成により、シリコン酸化膜4,多結晶シリコン膜
5,シリコン窒化膜６のそれぞれの熱膨張係数を膜厚の厚
さ比に応じて平均化し、全体として半導体基板１を構成
するシリコンに近い熱膨張係数に調整している。したが
って、トレンチ分離溝の形成後の熱処理工程によっても
トレンチ分離溝近傍の半導体基板に生じる応力を低減
し、結晶欠陥が抑制できる。
5,シリコン窒化膜６のそれぞれの熱膨張係数を膜厚の厚
さ比に応じて平均化し、全体として半導体基板１を構成
するシリコンに近い熱膨張係数に調整している。したが
って、トレンチ分離溝の形成後の熱処理工程によっても
トレンチ分離溝近傍の半導体基板に生じる応力を低減
し、結晶欠陥が抑制できる。
上述したトレンチ分離溝を本発明者が実際にシリコン
基板に構成した半導体装置に適用したところ、結晶欠陥
を従来の1/2〜1/3に軽減できた。
基板に構成した半導体装置に適用したところ、結晶欠陥
を従来の1/2〜1/3に軽減できた。
第２図は本発明にかかる第２実施例の縦断面図であ
る。この実施例では、半導体基板１に幅２μｍのトレン
チ３を形成後、その内側面に0.2μｍ厚のシリコン酸化
膜４、0.3μｍ厚の多結晶シリコン膜５、0.3μｍ厚のシ
リコン窒化膜６、再度0.2μｍ厚の多結晶シリコン膜７
を順次形成し、トレンチ３を埋設してトレンチ分離溝を
形成している。
る。この実施例では、半導体基板１に幅２μｍのトレン
チ３を形成後、その内側面に0.2μｍ厚のシリコン酸化
膜４、0.3μｍ厚の多結晶シリコン膜５、0.3μｍ厚のシ
リコン窒化膜６、再度0.2μｍ厚の多結晶シリコン膜７
を順次形成し、トレンチ３を埋設してトレンチ分離溝を
形成している。
この実施例においても、少なくともシリコン酸化膜４
とシリコン窒化膜６の膜厚t4,t6の比を2:3に設定してお
り、これにより多結晶シリコン膜5,7を含むトレンチ溝
内の埋設材料の全体的な熱膨張係数をシリコンに近づ
け、応力の発生による半導体基板１の結晶欠陥の発生を
抑制することができる。
とシリコン窒化膜６の膜厚t4,t6の比を2:3に設定してお
り、これにより多結晶シリコン膜5,7を含むトレンチ溝
内の埋設材料の全体的な熱膨張係数をシリコンに近づ
け、応力の発生による半導体基板１の結晶欠陥の発生を
抑制することができる。
以上説明したように本発明は、シリコン基板に設けた
トレンチ内に酸化膜、多結晶シリコン膜、窒化膜を順次
形成してトレンチ分離溝を形成するに際し、前記各膜の
膜厚を調整し、前記各膜の熱膨張係数をその膜厚比によ
り平均化して得られる熱膨張係数をシリコン基板の熱膨
張係数に略等しくしているので、熱処理に起因するトレ
ンチ分離溝の周辺の結晶欠陥を軽減できる効果がある。
トレンチ内に酸化膜、多結晶シリコン膜、窒化膜を順次
形成してトレンチ分離溝を形成するに際し、前記各膜の
膜厚を調整し、前記各膜の熱膨張係数をその膜厚比によ
り平均化して得られる熱膨張係数をシリコン基板の熱膨
張係数に略等しくしているので、熱処理に起因するトレ
ンチ分離溝の周辺の結晶欠陥を軽減できる効果がある。
第１図は本発明の製造方法で製造されたトレンチ分離溝
の第１実施例の縦断面図、第２図は本発明の第２実施例
の縦断面図である。 １……半導体（シリコン）基板、２……絶縁膜、３……
トレンチ、４……シリコン酸化膜、５……多結晶シリコ
ン膜、６……シリコン窒化膜、７……多結晶シリコン
膜。
の第１実施例の縦断面図、第２図は本発明の第２実施例
の縦断面図である。 １……半導体（シリコン）基板、２……絶縁膜、３……
トレンチ、４……シリコン酸化膜、５……多結晶シリコ
ン膜、６……シリコン窒化膜、７……多結晶シリコン
膜。
Claims (1)
- 【請求項１】シリコン基板の素子分離領域にトレンチを
形成する工程と、前記トレンチの内面に酸化膜を形成す
る工程と、前記トレンチ内で前記酸化膜の上に多結晶シ
リコン膜と窒化膜をそれぞれ１層以上で順次積層形成し
て前記トレンチを埋設する工程とを含み、前記酸化膜、
多結晶シリコン膜及び窒化膜の各膜の製造工程は、前記
各膜の熱膨張係数を各膜の膜厚比により平均化して得ら
れる熱膨張係数が前記シリコン基板と同程度となるよう
に前記膜厚比を調整することを特徴とする半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116107A JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116107A JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296352A JPH02296352A (ja) | 1990-12-06 |
| JP2775845B2 true JP2775845B2 (ja) | 1998-07-16 |
Family
ID=14678868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116107A Expired - Lifetime JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775845B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492790B1 (ko) * | 1997-06-28 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리절연막형성방법 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07105436B2 (ja) * | 1986-07-18 | 1995-11-13 | 株式会社東芝 | 半導体装置の製造方法 |
-
1989
- 1989-05-11 JP JP1116107A patent/JP2775845B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02296352A (ja) | 1990-12-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5321298A (en) | Soi wafer fabrication by selective epitaxial growth | |
| JPS6052037A (ja) | 半導体装置の製法 | |
| US5457067A (en) | Process for formation of an isolating layer for a semiconductor device | |
| US4891092A (en) | Method for making a silicon-on-insulator substrate | |
| JP2775845B2 (ja) | 半導体装置の製造方法 | |
| JPS59186342A (ja) | 半導体装置の製造方法 | |
| JPS59125638A (ja) | 半導体素子分離の製造方法 | |
| JPS618944A (ja) | 半導体装置およびその製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPS5992547A (ja) | アイソレ−シヨン方法 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JP2643015B2 (ja) | 完全誘電体分離基板の製造方法 | |
| JPS6221269B2 (ja) | ||
| JP3270912B2 (ja) | 半導体装置の製造方法 | |
| JPS6185839A (ja) | 半導体集積回路の製造方法 | |
| JPH05211230A (ja) | 半導体装置の製造方法 | |
| JPS62273750A (ja) | 半導体装置およびその製造方法 | |
| JPH07288279A (ja) | 誘電体分離基板の製造方法 | |
| JPS61125145A (ja) | 半導体集積回路装置及びその製造方法 | |
| JPH04304655A (ja) | 半導体装置およびその製造方法 | |
| JPH0513560A (ja) | 誘電体分離基板およびその製造方法 | |
| JPS6244417B2 (ja) | ||
| JPH0616537B2 (ja) | 半導体基体の製造方法 | |
| JPS60752A (ja) | 半導体装置の製造方法 | |
| JPS594048A (ja) | 半導体装置の製造方法 |