JPH02296352A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02296352A JPH02296352A JP11610789A JP11610789A JPH02296352A JP H02296352 A JPH02296352 A JP H02296352A JP 11610789 A JP11610789 A JP 11610789A JP 11610789 A JP11610789 A JP 11610789A JP H02296352 A JPH02296352 A JP H02296352A
- Authority
- JP
- Japan
- Prior art keywords
- trench
- film
- semiconductor substrate
- polycrystalline silicon
- oxide film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 32
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 238000002955 isolation Methods 0.000 claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 15
- 150000004767 nitrides Chemical class 0.000 claims abstract description 7
- 239000013078 crystal Substances 0.000 abstract description 8
- 230000007547 defect Effects 0.000 abstract description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 6
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000002411 adverse Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Landscapes
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特に半導体素子間を分離す
るだめの凹型溝、即ち［・レンチ分離溝を有する半導体
装置に関する。
るだめの凹型溝、即ち［・レンチ分離溝を有する半導体
装置に関する。
〔従来の技術］
近年、高集積化を目的とした半導体装置では、半導体基
板に形成された素子間を絶縁分離するだめの分離構造と
してトレンチ分離溝が採用されている。従来、この種の
トレンチ分離溝は、半導体基板の表面から深さ方向に狭
い幅寸法の凹型溝（トレンチ）を形成し、この凹型溝の
内面に酸化膜を形成した上で、溝内に多結晶シリコン等
の材料を埋設した構成となっている。
板に形成された素子間を絶縁分離するだめの分離構造と
してトレンチ分離溝が採用されている。従来、この種の
トレンチ分離溝は、半導体基板の表面から深さ方向に狭
い幅寸法の凹型溝（トレンチ）を形成し、この凹型溝の
内面に酸化膜を形成した上で、溝内に多結晶シリコン等
の材料を埋設した構成となっている。
（発明が解決しようとする課題）
」二連した従来のトレンチ分離溝は、凹溝の内面に形成
した酸化膜は薄く、溝内は殆ど多結晶シリコンで埋設さ
れた状態にある。このため、トレンチ分離溝形成後の熱
処理工程等において、多結晶シリコンと半導体基板との
熱膨張係数の相違により半導体基板に応力が発生し、こ
の応力によって半導体基板の表面に多数の結晶欠陥が生
じて半導体装置の特性に悪影響を与えるという問題があ
る。
した酸化膜は薄く、溝内は殆ど多結晶シリコンで埋設さ
れた状態にある。このため、トレンチ分離溝形成後の熱
処理工程等において、多結晶シリコンと半導体基板との
熱膨張係数の相違により半導体基板に応力が発生し、こ
の応力によって半導体基板の表面に多数の結晶欠陥が生
じて半導体装置の特性に悪影響を与えるという問題があ
る。
本発明は半導体基板における結晶欠陥の発生を抑制した
半導体装置を提供することを目的とする。
半導体装置を提供することを目的とする。
本発明の半導体装置は、半導体基板の素子分離領域に形
成したトレンチの内面に酸化膜を形成し、かつこのトレ
ンチ内に多結晶シリコン膜と窒化膜を順次形成して該ト
レンチを埋設している。
成したトレンチの内面に酸化膜を形成し、かつこのトレ
ンチ内に多結晶シリコン膜と窒化膜を順次形成して該ト
レンチを埋設している。
〔作用］
この構成では、酸化膜、多結晶シリコン膜及び窒化膜の
膜厚を調整することで、１−レンチ溝に埋設した材料全
体の熱膨張係数を半導体基板に略等しくし、応力の発生
を抑制する。
膜厚を調整することで、１−レンチ溝に埋設した材料全
体の熱膨張係数を半導体基板に略等しくし、応力の発生
を抑制する。
（実施例〕
次に、本発明を図面を参照して説明する。
第１図は本発明の一実施例の縦断面図である。
シリコンからなる半導体基板１の表面に絶縁膜２を選択
形成し、この絶縁膜２をマスクにして異方性エツチング
することにより、半導体基板１に幅２μｍのトレンチ３
を所要深さに形成している。
形成し、この絶縁膜２をマスクにして異方性エツチング
することにより、半導体基板１に幅２μｍのトレンチ３
を所要深さに形成している。
そして、このトレンチ３の内側面に０．２μｍのシリコ
ン酸化膜４を形成する。また、トレンチ３内には０．５
μｍの膜厚の多結晶シリコン膜５を成長し、更にこの内
側に０．３μｍのシリコン窒化膜６を成長させてトレン
チ３を埋設し、トレンチ分離溝を構成している。
ン酸化膜４を形成する。また、トレンチ３内には０．５
μｍの膜厚の多結晶シリコン膜５を成長し、更にこの内
側に０．３μｍのシリコン窒化膜６を成長させてトレン
チ３を埋設し、トレンチ分離溝を構成している。
即ち、シリコン酸化膜４．多結晶シリコン膜５シリコン
窒化膜６のそれぞれのｌ膜厚１．．１５ｔ、の比を２：
５：３の比としている。
窒化膜６のそれぞれのｌ膜厚１．．１５ｔ、の比を２：
５：３の比としている。
この構成により、シリコン酸化膜４．多結晶シリコン膜
５．シリコン窒化膜６のそれぞれの熱膨張係数を膜厚の
厚さ比に応じて平均化し、全体として半導体基板１を構
成するシリコンに近い熱膨張係数に調整している。した
がって、ｌ−レンチ分離溝の形成後の熱処理工程によっ
てもＩ・レンチ分離溝近傍の半導体基板に生しる応力を
低減し、結晶欠陥が抑制できる。
５．シリコン窒化膜６のそれぞれの熱膨張係数を膜厚の
厚さ比に応じて平均化し、全体として半導体基板１を構
成するシリコンに近い熱膨張係数に調整している。した
がって、ｌ−レンチ分離溝の形成後の熱処理工程によっ
てもＩ・レンチ分離溝近傍の半導体基板に生しる応力を
低減し、結晶欠陥が抑制できる。
上述したＩ・レンチ分離溝を本発明者が実際にシリコン
基板に構成した半導体装置に適用したとごろ、結晶欠陥
を従来の１／２〜１／３に軽減できた。
基板に構成した半導体装置に適用したとごろ、結晶欠陥
を従来の１／２〜１／３に軽減できた。
第２図は本発明の第２実施例の縦断面図である。
この実施例では、半導体基板１に幅２μｍのトレンチ３
を形成後、その内側面に０．２１ｚｍ厚のシリコン酸化
膜４，０．３μｍ厚の多結晶シリコン膜５．０．３μｍ
厚のシリコン窒化膜６、再度０．２μｍ厚の多結晶シリ
コン膜７を順次形成し、トレンチ３を埋設している。
を形成後、その内側面に０．２１ｚｍ厚のシリコン酸化
膜４，０．３μｍ厚の多結晶シリコン膜５．０．３μｍ
厚のシリコン窒化膜６、再度０．２μｍ厚の多結晶シリ
コン膜７を順次形成し、トレンチ３を埋設している。
この実施例においても、少なくともシリコン酸化膜４と
シリコン窒化膜６の膜厚１４，１６の比を２：３に設定
しており、これにより多結晶シリコン膜５．７を含むＩ
・レンチ溝内の埋設材Ｈの全体的な熱膨張係数をシリコ
ンに近づけ、応力の発生による半導体基板１の結晶欠陥
の発生を抑制することができる。
シリコン窒化膜６の膜厚１４，１６の比を２：３に設定
しており、これにより多結晶シリコン膜５．７を含むＩ
・レンチ溝内の埋設材Ｈの全体的な熱膨張係数をシリコ
ンに近づけ、応力の発生による半導体基板１の結晶欠陥
の発生を抑制することができる。
以上説明したように本発明は、半導体基板に設けたトレ
ンチ内に酸化膜、多結晶シリコン膜、窒化膜を順次形成
してｌ〜レンチを埋設し、かつこれらの膜厚を調整する
ことで、トレンチ溝に埋設した材料全体の熱膨張係数を
半導体基板に略等しくし、熱処理に起因するトレンチ周
辺の結晶欠陥を軽減できる効果がある。
ンチ内に酸化膜、多結晶シリコン膜、窒化膜を順次形成
してｌ〜レンチを埋設し、かつこれらの膜厚を調整する
ことで、トレンチ溝に埋設した材料全体の熱膨張係数を
半導体基板に略等しくし、熱処理に起因するトレンチ周
辺の結晶欠陥を軽減できる効果がある。
第１図は本発明の第１実施例の縦断面図、第２１は本発
明の第２実施例の縦断面図である。
明の第２実施例の縦断面図である。
Claims (1)
- １、半導体基板の素子分離領域に形成したトレンチの内
面に酸化膜を形成し、かつこのトレンチ内に多結晶シリ
コン膜と窒化膜を順次形成して該トレンチを埋設したこ
とを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116107A JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1116107A JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02296352A true JPH02296352A (ja) | 1990-12-06 |
| JP2775845B2 JP2775845B2 (ja) | 1998-07-16 |
Family
ID=14678868
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1116107A Expired - Lifetime JP2775845B2 (ja) | 1989-05-11 | 1989-05-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2775845B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492790B1 (ko) * | 1997-06-28 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리절연막형성방법 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325947A (ja) * | 1986-07-18 | 1988-02-03 | Toshiba Corp | 半導体装置の製造方法 |
-
1989
- 1989-05-11 JP JP1116107A patent/JP2775845B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6325947A (ja) * | 1986-07-18 | 1988-02-03 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100492790B1 (ko) * | 1997-06-28 | 2005-08-24 | 주식회사 하이닉스반도체 | 반도체소자의소자분리절연막형성방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2775845B2 (ja) | 1998-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR970003731B1 (ko) | 반도체 장치의 소자 격리막 제조방법 | |
| JPH0580148B2 (ja) | ||
| JPH02296352A (ja) | 半導体装置の製造方法 | |
| JPS59186342A (ja) | 半導体装置の製造方法 | |
| JPS59232437A (ja) | 半導体装置の製造方法 | |
| JPS59165434A (ja) | 半導体装置の製造方法 | |
| JPS6351537B2 (ja) | ||
| JPS6358370B2 (ja) | ||
| JPH03265153A (ja) | 誘電体分離基板およびこれを用いた半導体集積回路装置 | |
| JP3102197B2 (ja) | ウエハの誘電体分離方法 | |
| KR100335263B1 (ko) | 반도체소자의 소자분리막 제조방법 | |
| JPS61119056A (ja) | 半導体装置の製造方法 | |
| JPH02170536A (ja) | 半導体装置 | |
| JPH01129439A (ja) | 半導体装置の製造方法 | |
| JPH05109880A (ja) | 半導体装置の製造方法 | |
| JPS60121737A (ja) | 半導体装置の素子分離方法 | |
| JPH04277649A (ja) | 半導体装置の製造方法 | |
| JPS5928358A (ja) | 半導体装置の製造方法 | |
| JPS5910236A (ja) | 半導体装置の製造方法 | |
| JPS62232143A (ja) | 半導体装置の製造方法 | |
| JPH033948B2 (ja) | ||
| JPS59104140A (ja) | 半導体装置の製造方法 | |
| JPH01207945A (ja) | 半導体集積回路装置の製造方法 | |
| KR20050002389A (ko) | 반도체소자의 제조방법 | |
| JPH04107949A (ja) | 半導体装置及びその製造方法 |