JP2968321B2 - データ処理装置 - Google Patents
データ処理装置Info
- Publication number
- JP2968321B2 JP2968321B2 JP21907490A JP21907490A JP2968321B2 JP 2968321 B2 JP2968321 B2 JP 2968321B2 JP 21907490 A JP21907490 A JP 21907490A JP 21907490 A JP21907490 A JP 21907490A JP 2968321 B2 JP2968321 B2 JP 2968321B2
- Authority
- JP
- Japan
- Prior art keywords
- instruction
- processor
- vector
- selection circuit
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Multi Processors (AREA)
- Complex Calculations (AREA)
Description
【発明の詳細な説明】 〔概要〕 ベクトル処理機構を有するデータ処理装置に関し、 CPUの動作試験と並行してベクトルユニットの動作試
験を行なうことによってデータ処理装置全体の動作試験
期間を短縮することを目的とし、 ベクトルユニットはCPUおよび外部装置の出力の一方
を選択する選択回路と、この選択回路の出力を格納する
バッファレジスタを具備する。
験を行なうことによってデータ処理装置全体の動作試験
期間を短縮することを目的とし、 ベクトルユニットはCPUおよび外部装置の出力の一方
を選択する選択回路と、この選択回路の出力を格納する
バッファレジスタを具備する。
本発明はデータ処理装置に関する。
最近のスーパーコンピュータと称されるデータ処理装
置においては、従来のCPUの他にあらたなプロセッサ、
例えばベクトルユニット等が設けられる。このようなス
ーパーコンピュータにおいては、CPUは命令の解読を行
ない、その命令がベクトル命令である場合には、その命
令をベクトルユニットに送出する。この時、そのベクト
ル命令のオペランドがCPU内にある汎用レジスタあるい
は浮動小数点レジスタ等のデータを必要とする場合それ
も合わせてベクトルユニットに送出される。
置においては、従来のCPUの他にあらたなプロセッサ、
例えばベクトルユニット等が設けられる。このようなス
ーパーコンピュータにおいては、CPUは命令の解読を行
ない、その命令がベクトル命令である場合には、その命
令をベクトルユニットに送出する。この時、そのベクト
ル命令のオペランドがCPU内にある汎用レジスタあるい
は浮動小数点レジスタ等のデータを必要とする場合それ
も合わせてベクトルユニットに送出される。
従来、スーパーコンピュータの動作試験において、ベ
クトルユニットの動作試験はCPUの動作試験完了後でな
ければできなかった。それは、CPUによる、ベクトル命
令等の命令フェッチ、命令のデコードおよびベクトルユ
ニットへの命令の転送などが確実に実行されることによ
ってはじめてベクトル命令の動作が可能となるためであ
る。従って、CPUが動作してからベクトルユニットの動
作試験を行なうため、スーパーコンピュータ全体の動作
試験には長い期間が必要であった。
クトルユニットの動作試験はCPUの動作試験完了後でな
ければできなかった。それは、CPUによる、ベクトル命
令等の命令フェッチ、命令のデコードおよびベクトルユ
ニットへの命令の転送などが確実に実行されることによ
ってはじめてベクトル命令の動作が可能となるためであ
る。従って、CPUが動作してからベクトルユニットの動
作試験を行なうため、スーパーコンピュータ全体の動作
試験には長い期間が必要であった。
本発明は上記従来技術の欠点を除去し、CPUと並行に
ベクトルユニットの動作試験を行なうことが可能で、従
ってベクトル処理機構を含むデータ処理システム全体の
全動作試験期間が短いデータ処理装置を提供することを
目的とする。
ベクトルユニットの動作試験を行なうことが可能で、従
ってベクトル処理機構を含むデータ処理システム全体の
全動作試験期間が短いデータ処理装置を提供することを
目的とする。
本発明によるデータ処理装置は、第１の種類の命令は
自己が処理し、第２の種類の命令は他へ転送する第１の
プロセサと、第１のプロセサから転送される第２の種類
の命令を処理する第２のプロセサと、第２のプロセサに
第２の種類の命令を供給する外部装置とを有し、第２の
プロセサは第１のプロセサおよび外部装置の出力のうち
一方を選択する選択回路と、選択回路の出力を格納する
バッファレジスタを具備するように構成される。
自己が処理し、第２の種類の命令は他へ転送する第１の
プロセサと、第１のプロセサから転送される第２の種類
の命令を処理する第２のプロセサと、第２のプロセサに
第２の種類の命令を供給する外部装置とを有し、第２の
プロセサは第１のプロセサおよび外部装置の出力のうち
一方を選択する選択回路と、選択回路の出力を格納する
バッファレジスタを具備するように構成される。
本発明によるデータ処理装置においては更に、選択回
路の選択動作は外部装置からコマンドによって制御可能
なように構成される。
路の選択動作は外部装置からコマンドによって制御可能
なように構成される。
第２のプロセサの動作試験において、外部装置からテ
ストモードに設定するためのコマンドが第２のプロセサ
に送られる。第２のプロセサにおいては、選択回路は外
部装置の出力を選択するように切替えられる。外部装置
から動作試験用の第２の種類の命令が送出され、選択回
路を介してバッファレジスタに格納される。
ストモードに設定するためのコマンドが第２のプロセサ
に送られる。第２のプロセサにおいては、選択回路は外
部装置の出力を選択するように切替えられる。外部装置
から動作試験用の第２の種類の命令が送出され、選択回
路を介してバッファレジスタに格納される。
バッファレジスタに格納された命令に対して所定の処
理が行なわれる。
理が行なわれる。
以下、本発明の実施例について図面を参照して詳細に
説明する。
説明する。
第１図は本発明によるデータ処理装置を構成を示す。
第１図において、１は通常のCPUであって、メモリ２
に記憶されている命令およびデータを読み出し、命令を
デコードし、その命令の実行を制御する。点線で囲まれ
た部分３はベクトルユニットを示す。ベクトルユニット
３はCPU1でデコードされた命令がベクトル演算に関する
ものである場合、その命令（オペランドを含む）をCPU1
から供給されベクトル演算を実行するプロセッサであ
る。
に記憶されている命令およびデータを読み出し、命令を
デコードし、その命令の実行を制御する。点線で囲まれ
た部分３はベクトルユニットを示す。ベクトルユニット
３はCPU1でデコードされた命令がベクトル演算に関する
ものである場合、その命令（オペランドを含む）をCPU1
から供給されベクトル演算を実行するプロセッサであ
る。
サービスプロセッサ（SVP）４は独立して操作される
外部装置であり、本発明においては、ベクトルユニット
の動作モードの選択およびテストモードの際のベクトル
命令の供給等を行なう。
外部装置であり、本発明においては、ベクトルユニット
の動作モードの選択およびテストモードの際のベクトル
命令の供給等を行なう。
ベクトルユニット３は複数の選択回路６を有し、各選
択回路６にはCPU1およびSVP4の出力が入力される。
択回路６にはCPU1およびSVP4の出力が入力される。
SVPコマンド制御回路７はSVP4からコマンドを与えら
れ、これをコードし、その結果に基づき各選択回路６に
対して制御信号を送る。各選択回路６はこの制御信号に
よってCPU1およびSVP4からの２つの入力のうちの１つを
選択し出力する。
れ、これをコードし、その結果に基づき各選択回路６に
対して制御信号を送る。各選択回路６はこの制御信号に
よってCPU1およびSVP4からの２つの入力のうちの１つを
選択し出力する。
各選択回路６の出力には、それぞれ、ベクトル命令を
格納するための命令バッファ８と、スカラオペランドを
格納するためのオペランドバッファ９が接続される。選
択回路６は、SVP4の出力を選択した場合、SVP4の出力デ
ータを命令バッファ８およびオペランドバッファ９のう
ちのいずれに格納させるかを、SVPコマンド制御回路７
からの制御信号によって決定する。
格納するための命令バッファ８と、スカラオペランドを
格納するためのオペランドバッファ９が接続される。選
択回路６は、SVP4の出力を選択した場合、SVP4の出力デ
ータを命令バッファ８およびオペランドバッファ９のう
ちのいずれに格納させるかを、SVPコマンド制御回路７
からの制御信号によって決定する。
各命令バッファ８および各オペランドバッファ９の出
力は、ベクトル命令発信制御回路10に入力される。ベク
トル命令発信制御回路10は、SVPコマンド制御回路７か
らの制御信号により、全ての命令バッファ８およびオペ
ランドバッファ９にそれぞれ命令およびオペランドが格
納され終わるとSVP4よりSVPコマンド制御回路７に対し
命令バッファ８およびオペランドバッファ９に格納され
ているベクトル命令を起動するためのコマンドを与え
る。これによって、ベクトル命令の起動を行なう。
力は、ベクトル命令発信制御回路10に入力される。ベク
トル命令発信制御回路10は、SVPコマンド制御回路７か
らの制御信号により、全ての命令バッファ８およびオペ
ランドバッファ９にそれぞれ命令およびオペランドが格
納され終わるとSVP4よりSVPコマンド制御回路７に対し
命令バッファ８およびオペランドバッファ９に格納され
ているベクトル命令を起動するためのコマンドを与え
る。これによって、ベクトル命令の起動を行なう。
命令およびオペランドはベクトル演算ユニット12の各
演算パイプラインに送られ処理される。ベクトル命令管
理部11は演算処理を管理し、演算の終了をSVPコマンド
制御回路７を介してSVP4に伝える。
演算パイプラインに送られ処理される。ベクトル命令管
理部11は演算処理を管理し、演算の終了をSVPコマンド
制御回路７を介してSVP4に伝える。
なお、メモリアクセス制御ユニット５はベクトルユニ
ット３がプロセサとして機能を果すためメモリ２に対す
るアクセスを制御する。
ット３がプロセサとして機能を果すためメモリ２に対す
るアクセスを制御する。
以下、第１図に示す回路の動作について説明する。
ベクトルユニット３の動作試験において、まずSVP4か
らSVPコマンド制御回路７に対してテストモードを設定
するためのSVPコマンドを送る。SVPコマンド制御回路７
はSVPコマンドをデコードし、テストモードであること
を知り、各選択回路６に対してCPU1およびSVP4の２つの
出力のうちSVP4の出力を選択させるための制御信号を送
る。全選択回路６は、SVP4からのテストデータの入力準
備が整う。
らSVPコマンド制御回路７に対してテストモードを設定
するためのSVPコマンドを送る。SVPコマンド制御回路７
はSVPコマンドをデコードし、テストモードであること
を知り、各選択回路６に対してCPU1およびSVP4の２つの
出力のうちSVP4の出力を選択させるための制御信号を送
る。全選択回路６は、SVP4からのテストデータの入力準
備が整う。
SVP4から命令およびオペランドが選択回路６へ送出さ
れると共に、命令かオペランドかを示すSVPコマンドがS
VPコマンド制御回路７へ送られる。SVPコマンド制御回
路７はこのSVPコマンドをデコードし、選択回路６への
入力が命令およびオペランドである場合に、それぞれ、
命令バッファ８およびオペランドバッファ９へ出力する
ように指示する制御信号を送出する。このようにして、
命令とオペランドがそれぞれ命令バッファ８およびオペ
ランドバッファ９に格納される。
れると共に、命令かオペランドかを示すSVPコマンドがS
VPコマンド制御回路７へ送られる。SVPコマンド制御回
路７はこのSVPコマンドをデコードし、選択回路６への
入力が命令およびオペランドである場合に、それぞれ、
命令バッファ８およびオペランドバッファ９へ出力する
ように指示する制御信号を送出する。このようにして、
命令とオペランドがそれぞれ命令バッファ８およびオペ
ランドバッファ９に格納される。
命令バッファ８およびオペランドバッファ９への命令
およびオペランドの格納が終了すると、SVP4からSVPコ
マンド制御回路７に対し、起動するためのコマンドによ
り送出され、SVPコマンド制御回路７からベクトル命令
発信制御回路10へベクトル命令の実行の起動が指示され
て、ベクトル演算が行なわれる。
およびオペランドの格納が終了すると、SVP4からSVPコ
マンド制御回路７に対し、起動するためのコマンドによ
り送出され、SVPコマンド制御回路７からベクトル命令
発信制御回路10へベクトル命令の実行の起動が指示され
て、ベクトル演算が行なわれる。
ベクトル命令管理部11はベクトル演算の実行状況を管
理し、命令バッファに格納されている全ての命令が実行
され終わったならば、SVPコマンド制御回路７を介してS
VP4に命令実行の完了を伝達する。
理し、命令バッファに格納されている全ての命令が実行
され終わったならば、SVPコマンド制御回路７を介してS
VP4に命令実行の完了を伝達する。
SVP4は新たな命令群の設定を行なう。
以上のベクトルユニット３の動作は、CPU1とは独立に
SVP4の操作によって制御される。
SVP4の操作によって制御される。
本発明によれば、CPUの動作試験とは独立にベクトル
ユニットの内部動作試験が可能となるため、スーパーコ
ンピュータシステム全体の動作試験期間を短縮すること
が可能になり、製造から製品出荷までの試験工程を大幅
に短縮することが可能となる。
ユニットの内部動作試験が可能となるため、スーパーコ
ンピュータシステム全体の動作試験期間を短縮すること
が可能になり、製造から製品出荷までの試験工程を大幅
に短縮することが可能となる。
第１図は本発明の構成を示す図である。 １……CPU、２……メモリ、３……ベクトルユニット、
４……SVP、５……メモリアクセス制御ユニット、６…
…選択回路、７……SVPコマンド制御回路、８……命令
バッファ、９……オペランドバッファ、10……ベクトル
命令発信制御回路、１……ベクトル命令管理部、12……
ベクトル演算ユニット
４……SVP、５……メモリアクセス制御ユニット、６…
…選択回路、７……SVPコマンド制御回路、８……命令
バッファ、９……オペランドバッファ、10……ベクトル
命令発信制御回路、１……ベクトル命令管理部、12……
ベクトル演算ユニット
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−297736（ＪＰ，Ａ) 特開 昭62−211742（ＪＰ，Ａ) 特開 平１−319854（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) G06F 15/177
Claims (6)
- 【請求項１】第１の種類の命令は自己が処理し、第２の
種類の命令は他へ転送する第１のプロセサと、 前記第１のプロセサから転送された第２の種類の命令を
処理する第２のプロセサと、 前記第２のプロセサに第２の種類の命令を供給する外部
装置とを有し、 前記第２のプロセサは、前記第１のプロセサの出力およ
び前記外部装置の出力のうち一方を選択する選択回路手
段と、 前記選択回路手段の出力を格納するバッファレジスタ手
段を具備することを特徴とするデータ処理装置。 - 【請求項２】前記選択回路手段による選択動作を前記外
部装置からコマンドによって制御可能にする手段を具備
する請求項１記載のデータ処理装置。 - 【請求項３】前記選択回路手段は少なくとも１つの選択
回路を有し、前記バッファレジスタ手段は各選択回路の
出力にそれぞれ接続される少なくとも１つの命令用およ
びオペランド用バッファレジスタ対を有することを特徴
とする請求項２記載のデータ処理装置。 - 【請求項４】前記少なくとも１つの選択回路の各々の選
択動作を前記外部装置からのコマンドによって一斉に行
なわせるように制御する手段と、各前記選択回路の出力
を前記命令用バッファレジスタおよび前記オペランド用
バッファレジスタのいずれに格納するかを前記外部装置
から制御する手段を具備する請求項３記載のデータ処理
装置。 - 【請求項５】前記バッファレジスタ手段に格納された命
令群の処理を前記外部装置からのコマンドによって起動
する手段を具備する請求項３記載のデータ処理装置。 - 【請求項６】前記バッファレジスタ手段に格納された命
令群の処理が完了したことを前記第２のプロセサから前
記外部装置に通知する手段を具備する請求項５記載のデ
ータ処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21907490A JP2968321B2 (ja) | 1990-08-22 | 1990-08-22 | データ処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21907490A JP2968321B2 (ja) | 1990-08-22 | 1990-08-22 | データ処理装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04102161A JPH04102161A (ja) | 1992-04-03 |
| JP2968321B2 true JP2968321B2 (ja) | 1999-10-25 |
Family
ID=16729856
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21907490A Expired - Fee Related JP2968321B2 (ja) | 1990-08-22 | 1990-08-22 | データ処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2968321B2 (ja) |
-
1990
- 1990-08-22 JP JP21907490A patent/JP2968321B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04102161A (ja) | 1992-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0766329B2 (ja) | 情報処理装置 | |
| JPH0517588B2 (ja) | ||
| EP0212637B1 (en) | Mircrocomputer | |
| JPS60171558A (ja) | デ−タ処理システム | |
| JPH02156334A (ja) | 情報処理装置 | |
| JPH04140880A (ja) | ベクトル処理装置 | |
| JPH0232659B2 (ja) | ||
| JP2968321B2 (ja) | データ処理装置 | |
| JPH04149658A (ja) | 情報処理装置 | |
| JP2906958B2 (ja) | ユーザプログラムロード方式 | |
| JP3139310B2 (ja) | ディジタル信号処理装置 | |
| JP2744152B2 (ja) | データ駆動型データ処理装置 | |
| JP2622026B2 (ja) | 中央処理装置におけるレジスタ書込制御方式 | |
| JP3168845B2 (ja) | ディジタル信号処理装置 | |
| JPH03257665A (ja) | 情報処理装置 | |
| JPH02252044A (ja) | コプロセッサ及びデータ転送制御方式 | |
| JPS6134188B2 (ja) | ||
| JP3127737B2 (ja) | ディジタル信号処理装置 | |
| JPS59225454A (ja) | オペランドフエツチ制御方式 | |
| JPH0495135A (ja) | 外部発信信号制御方式 | |
| JP2871171B2 (ja) | マイクロコンピュータ | |
| JPS6223894B2 (ja) | ||
| JPS6365528A (ja) | コ・プロセツサ | |
| JPS63298638A (ja) | デ−タ処理装置 | |
| JPH05128279A (ja) | ワンチツプマイクロコンピユータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |