JP3000657B2

JP3000657B2 - 電界効果型半導体装置の製造方法

Info

Publication number: JP3000657B2
Application number: JP2-298027A
Authority: JP
Inventors: 敦堀; 周一亀山; 浩下村; 瑞樹瀬川
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1989-11-01
Filing date: 1990-11-01
Publication date: 2000-01-17
Anticipated expiration: 2015-01-17

Description

【発明の詳細な説明】産業上の利用分野本発明は、電界効果型半導体装置の製造方法に関し、
特に反転電圧の制御を伴うトランジスタ素子の作製を安
定にかつ簡便に行い得る電界効果型半導体装置の製造方
法に関する。

従来の技術電界効果型集積回路の製造工程において、集積度の向
上に伴い、構成素子の微細化特にゲート酸化膜の薄膜化
が進んでおり、ゲート酸化膜の耐圧や反転電圧の制御が
問題になっている。従来の一般的な工程を第５図に示
す。まず半導体基板101を酸化し熱酸化膜103をつけてか
ら不純物イオン、例えばホウ素を注入しp^-領域102を形
成して反転電圧を制御する（第５図ａ）。次に熱酸化膜
103をエッチングにより除去した後（第５図ｂ）、半導
体基板101を再び酸化し、ゲート酸化膜104を形成する。
次に、ゲート酸化膜104上の所定位置に多結晶半導体か
らなるゲート電極105を形成する（第５図ｃ）。以後は
通常のMOS型半導体の製造工程に従って、ソース・ドレ
イン領域110を形成し（第５図ｃ）、層間絶縁膜112を堆
積し、アルミ配線113を形成する（第５図ｄ）。

発明が解決しようとする課題第５図に示す如き半導体装置の製造方法では次のよう
な問題点がある。

（１）反転電圧を制御するためのイオン注入により半導
体基板101に結晶欠陥が生じ、その後にゲート酸化を行
なうためゲート酸化膜104中に結晶欠陥が取り込まれ信
頼性が低下する。

（２）反転電圧を制御するための注入により半導体基板
に導入された不純物イオンがゲート絶縁膜形成時に再分
布し、反転電圧の制御性が悪い。特に埋め込みチャネル
型のMOSトランジスターでは短チャンネル領域における
反転電圧が劣化し、微細化を妨げる原因になる。

また不純物の再分布を考慮して注入量を決定してもゲ
ート酸化時間や温度のバラツキが直接反転電圧のバラツ
キとなり工程の管理が厳しい。

（３）ゲート酸化膜厚が目標値からはずれたときは再酸
化することが不可能である。

本発明は、上述の課題に鑑みてなされ、反転制御の制
御を容易かつ製造のバラツキを少なくし、ゲート絶縁膜
の信頼性を向上させる電界効果型半導体装置の製造方法
を提供することを目的とする。

課題を解決するための手段本発明は、半導体基板上にゲート絶縁膜となる第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の
導電体膜を形成する工程と、前記第１の導電体膜上に第
２の導電体膜を形成して、第２の導電体膜をパターニン
グする工程と、前記第２の導電体膜をマスクとして前記
第１の導電体膜を介して前記基板中に、反転電圧を制御
するための不純物を、40〜45度の角度の大傾角イオン注
入にて注入する工程と、前記第２の導電体膜をマスクと
して前記第１の導電体膜を介して前記基板中にほぼ垂直
方向の不純物注入を行って第２導電型の第１の半導体領
域を形成する工程と、前記第２の導電体膜側壁に残置さ
せた第２の絶縁膜のスペーサを形成する工程と、前記第
２の導電体膜と前記スペーサとをマスクとして、前記基
板にほぼ垂直方向の不純物注入を行って第２導電型の第
２の半導体領域を形成する工程とを備え、前記第１及び
第２の導電体膜をゲート電極として用い、前記第１及び
第２の半導体領域をソース及びドレインとする、電界効
果型半導体装置の製造方法である。

作用本発明は、上記構成により次のように作用する。

（１）半導体基板に不純物イオンが注入される前にゲー
ト絶縁膜を形成するので、絶縁膜の結晶度がよく、耐圧
や信頼性が良好である。

（２）ゲート絶縁膜形成の後に不純物を注入し反転電圧
を制御するという工程により、不純物イオンの濃度分布
がゲート絶縁膜形成の影響を受けず、反転電圧の制御が
容易でかつ製造バラツキが少ない。さらに、埋め込みチ
ャネル型MOSトランジスターの場合も不純物イオンの基
板方向への拡散が抑えられるので、短チャンネル領域で
の反転電圧の劣化が小さい。

（３）ゲート酸化膜厚が目標値からはずれたときも反転
電圧がゲート酸化膜形成の影響を全く受けないため再酸
化が可能である。これにより半導体装置を量産する場合
に効果が大きい。

実施例（実施例１）第１図は本発明の実施例１である電界効果型半導体装
置の製造工程断面図である。以下、本発明の実施例１を
第１図（ａ）〜（ｅ）に基づいて説明する。

まず、Ｐ型シリコン基板101を熱酸化し、10〜15nmの
ゲート酸化膜104を形成した後、非晶質シリコン膜106を
50〜60nm堆積する（第１図ａ）。次に反転電圧制御のた
め、不純物イオン例えばホウ素を30〜40KeVで３〜5X10
¹²cm^-2注入し、p^-領域102を形成する（第１図ｂ）。

次に非晶質シリコン膜106上に多結晶シリコン105を25
0〜350nm堆積し、不純物イオン、例えばリンを気相反応
により拡散する（第１図ｃ）。このリン拡散により非晶
質シリコン膜106と多結晶シリコン膜105は共にＮ型とな
る。

次に、エッチングにより非晶質シリコン膜106と多結
晶シリコン膜105から成るゲート電極を形成する。以後
は通常のMOS型半導体の製造工程により、ソース・ドレ
イン領域110を形成し（第１図ｄ）、層間絶縁膜112を堆
積し、アルミ配線113を形成する（第１図ｅ）。

第４図に３次元プロセスシミュレーションによるPch
型MOSトランジスタのチャネル中央部の不純物プロファ
イルを示す。

横軸は基板表面からの深さであり、縦軸は不純物濃度
である。曲線Ａは、本発明の製造方法に従い、ゲート絶
縁膜を形成した後に反転電圧を制御するためのイオン注
入を行った場合の不純物プロファイルを示す。ただし、
非晶質半導体膜などの注入保護膜は用いていない。

曲線Ｂは、従来の製造方法に従い、反転電圧を制御す
るためのイオン注入を行った後で、ゲート絶縁膜を形成
した場合の不純物プロファイルを示す。なおイオン注入
に用いたイオン種はホウ素イオンであり、注入エネルギ
ーは20KeVである。曲線Ｃは基板の所定領域に形成され
たＮウェル中の不純物（ここではP⁺）のプロファイルを
示す。

第４図から反転電圧を制御するために注入されたホウ
素イオンは、本発明の方法の方が従来の方法に比べて浅
く分布していることがわかる。ドレイン付近での空乏層
の伸びは、深さがソース・ドレインの拡散層付近（約0.
3μｍ）のリンイオンによって抑えられる。したがって
ホウ素イオンの分布が浅いと等価的にリン濃度を高く保
つことができ、耐圧が高く、かつ短チャンネル領域でも
反転電圧が劣化しない。

以上の様に、本発明の方法によって以下の効果を有す
る電界効果型半導体装置が得られる。

（１）半導体基板101に不純物イオンが注入される前に
ゲート絶縁膜104を形成するので、絶縁膜の結晶度がよ
く、耐圧や信頼性が良好である。

（２）ゲート絶縁膜104形成の後にホウ素を注入し反転
電圧を制御するという工程により、不純物イオンの濃度
分布がゲート絶縁膜104形成の影響を受けず、反転電圧
の制御が容易で、かつ製造バラツキが少ない。

（３）ゲート酸化膜厚が目標値からはずれたときも反転
電圧がゲート酸化膜104形成の影響を全く受けないため
再酸化が可能である。これにより半導体装置を量産する
場合に効果が大きい。

また、本実施例ではゲート電極として多結晶シリコン
膜105及び非晶質シリコン膜106を用いたが、モリブデ
ン，タングステン等の金属、あるいはケイ化タングステ
ン等の高融点金属化合物をゲート電極に用いれば、より
低抵抗のゲート電極を形成し得るので、集積回路の高速
化を図ることができる。

また、本実施例ではゲート絶縁膜104上に堆積され、
ゲート電極の一部を構成する非晶質半導体106を用いて
いるので、反転電圧を制御するためにイオン注入された
不純物がチャネリングを起こさず、均一な不純物分布が
得られる。この非晶質半導体106に代えて、非晶質タン
グステン等の非晶質金属を含む非晶質導電体を用いて
も、チャネリングを起こさず、均一な不純物分布が得ら
れる。さらに低温で堆積させたポリシリコン膜、例えば
600℃で堆積させたポリシリコン膜は、グレインがあま
り大きく成長しないため、グレイン間の境界が600℃以
上、例えば700℃で堆積させたポリシリコン膜に比べ小
さくなる。そのため30〜40KeVの注入エネルギーでホウ
素を注入する場合、約600℃で堆積させたポリシリコン
膜の厚さが50nm程度であれば、チャネリング防止が可能
となる。

通常30〜40KeVの注入エネルギーでホウ素を注入する
場合、チャネリングを防止するためには、50nm程度のシ
リコン酸化膜が必要であり、10〜15nmのゲート酸化膜で
は全く不十分である。しかし非晶質半導体106等の非晶
質導電体を用いれば、反転電圧を制御するための不純物
を充分に透過させるほどの薄い膜厚（10〜15nm）でも注
入された不純物がチャネリングをほとんど起こさず、浅
く均一な不純物分布が得られる。

（実施例２）次に、本発明の第２の実施例を第２図（ａ）〜（ｅ）
に基づいて説明する。

まず第１図と同様に、Ｐ型シリコン基板101を熱酸化
し10〜15nmのゲート酸化膜104を形成した後、50〜60nm
の非晶質シリコン膜106を堆積する。次に、反転電圧制
御のため、不純物イオン例えばホウ素を30〜40KeVで３
〜5X10¹²cm^-2注入し、p^-領域102を形成する（第２図
ａ）。

次に非晶質シリコン膜106上に150〜250nmの多結晶シ
リコン膜105と100〜150nmのシリコン酸化膜108を堆積し
た後、ホトレジスト107をマスクにしてエッチングし、
シリコン酸化膜108を形成する（第２図ｂ）。

次にシリコン酸化膜108をマスクにして、多結晶シリ
コン膜105をエッチングする。この際、非晶質シリコン
膜106の表面に形成された自然酸化膜がエッチングスト
ップの働きをする。

次にシリコン酸化膜108をマスクとしてリンを２〜4X1
0¹³cm^-2注入してソース・ドレインとなるN^-領域109を形
成する（第２図ｃ）。

次に再び酸化膜を一様に堆積した後、自己整合エッチ
ングにより酸化膜と非晶質シリコン膜106をエッチング
し、ゲート側壁111を形成する。シリコン酸化膜111及び
108をマスクにして、ヒ素を４〜7X10¹⁵cm^-2注入し、電
解効果型トランジスタのN⁺型ソース・ドレイン110を形
成する（第２図ｄ）。

以後は通常のMOS型半導体の製造工程により、層間絶
縁膜112を堆積し、アルミ配線113を形成する（第２図
ｅ）。

以上の様に本実施例によれば、N^-領域109がゲート電
極の直下に位置するため、高信頼性と高駆動力が得られ
た。しかも反転電圧の制御が容易で製造バラツキの少な
い電界効果型の半導体装置が得られた。

なお第１の実施例と同様に、第２図の多結晶シリコン
105をモリブデン、タングステン等の金属、あるいは高
融点金属化合物例えばケイ化タングステンとしてもよ
い。例えば、ケイ化タングステンをエッチングしてゲー
トを形成し、リンをイオン注入する際のマスクとして用
いれば、マスクであるシリコン酸化膜108が不要とな
る。この場合、第１の実施例と同様に、より低抵抗のゲ
ート電極が形成でき集積回路の高速化を計ることができ
る。

（実施例３）次に、本発明の第３の実施例を第３図（ａ）〜（ｅ）
に基づいて説明する。まず第１図と同様に、Ｐ型シリコ
ン基板101を熱酸化し100〜150nmのゲート酸化膜104を形
成した後、50〜60nmの非晶質シリコン膜106を堆積す
る。（第３図ａ）。

次に150〜250nmの多結晶シリコン膜105と100〜150nm
のシリコン酸化膜を堆積した後、ホトレジスト107をマ
スクにしてエッチングし、シリコン酸化膜108を形成す
る（第３図ｂ）。

次にシリコン酸化膜108をマスクにして、多結晶シリ
コン105をエッチングする。この際、非晶質シリコン103
の表面に形成された自然酸化膜がエッチングストップの
働きをする。

次にシリコン酸化膜108と多結晶シリコン105をマスク
としてホウ素を40〜45゜の大傾角イオン注入にて100〜1
20KeVで２〜3X10¹²cm^-2注入して反転電圧を制御する
（第３図ｃ）。100面のシリコン基板を用いた場合に
は、30゜と60゜でイオン注入するとチャネリングが大き
くなるので、大傾角イオン注入の角度としては約45゜が
適当である。

次にシリコン酸化膜108をマスクとして、リンを２〜4
X10¹³cm^-2注入してソース・ドレインとなるN^-領域109を
形成する。次に再び酸化膜を一様に堆積した後、自己整
合エッチングにより酸化膜と非晶質シリコン106をエッ
チングし、ゲート側壁111を形成する。シリコン酸化膜1
11及び108をマスクにして、ヒ素を４〜7X10¹⁵cm^-2注入
し、電解効果型トランジスタのN⁺型ソース・ドレイン11
0を形成する（第３図ｄ）。

以後は通常のMOS型半導体の製造工程により、層間絶
縁膜112を堆積し、アルミ配線113を形成する（第３図
ｅ）。

この方法により得られたNch電界効果型トランジスタ
は反転電圧制御のために注入されたホウ素イオンがソー
ス・ドレインの空乏層の伸びを抑えるため、短チャンネ
ル領域でも反転電圧の劣化がみられず、微細化に適して
いる。さらに、ゲート電極形成後に反転電圧制御のため
のホウ素イオンをゲート電極をマスクとしてイオン注入
するため、チャネル領域の中央部は不純物イオンの濃度
が低くなるので、トランジスタの駆動力が大きい。

発明の効果以上の如く、本発明は電界効果型半導体の反転電圧の
制御を容易にし、製造バラツキを抑えることができ、半
導体装置の製造の高効率化、素子の微細化に大きく貢献
するものである。

【図面の簡単な説明】

第１図（ａ）〜（ｅ）は本発明の第１の実施例である電
界効果型半導体装置の製造方法を示す工程断面図、第２
図（ａ）〜（ｅ）は本発明の第２の実施例である半導体
装置の製造方法を示す工程断面図、第３図（ａ）〜
（ｅ）は本発明の第３の実施例である半導体装置の製造
方法を示す工程断面図、第４図は３次元プロセスシミュ
レーションによる不純物プロファイル図、第５図（ａ）
〜（ｄ）は従来の半導体装置の製造方法を示す工程断面
図である。 101……Ｐ型半導体基板、102……Ｐ型半導体領域、103
……熱酸化膜、104……ゲート酸化膜、105……多結晶シ
リコン膜、106……非晶質シリコン膜、107……ホトレジ
スト、108,111……シリコン酸化膜、109,110……Ｎ型半
導体領域、112……層間絶縁膜、113……アルミ配線。

───────────────────────────────────────────────────── フロントページの続き (72)発明者瀬川瑞樹大阪府門真市大字門真1006番地松下電器産業株式会社内 (56)参考文献特開平１−243418（ＪＰ，Ａ) 特開昭63−160276（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/336 H01L 29/78

Claims

(57)【特許請求の範囲】

【請求項１】半導体基板上にゲート絶縁膜となる第１の
絶縁膜を形成する工程と、前記第１の絶縁膜上に第１の導電体膜を形成する工程
と、前記第１の導電体膜上に第２の導電体膜を形成して、第
２の導電体膜をパターニングする工程と、前記第２の導電体膜をマスクとして前記第１の導電体膜
を介して前記基板中に、反転電圧を制御するための不純
物を、40〜45度の角度の大傾角イオン注入にて注入する
工程と、前記第２の導電体膜をマスクとして前記第１の導電体膜
を介して前記基板中にほぼ垂直方向の不純物注入を行っ
て第２導電型の第１の半導体領域を形成する工程と、前記第２の導電体膜側壁に残置させた第２の絶縁膜のス
ペーサを形成する工程と、前記第２の導電体膜と前記スペーサとをマスクとして、
前記基板にほぼ垂直方向の不純物注入を行って第２導電
型の第２の半導体領域を形成する工程とを備え、前記第１及び第２の導電体膜をゲート電極として用い、前記第１及び第２の半導体領域をソース及びドレインと
する、電界効果型半導体装置の製造方法。