JPH02250331A - 半導体装置およびその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置およびその製造技術、特に、ＭＩＳ
ＦＥＴ、さらに詳細には、高性能、高信頼性の微細化さ
れたＭＩＳＦＥＴおよびその製造技術に関する。

〔従来の技術〕

半導体集積回路の微細化に伴い、動作時に発生するホッ
トキャリアによる信頼性の劣化が問題となってきており
、このため最近ではドレイン領域を低濃度領域と高濃度
領域により構成する、いわゆるＬＤＤ構造が使用される
ようになってきている。

この種のＬＤＤ形構造の半導体デバイスについては、た
とえば、工業調査会発行、「電子材料」１９８５年６月
号、Ｐ６４〜Ｐ７３に記載されている。

〔発明が解決しようとする課題〕

ところで、従来のＬＤＤ構造は、低濃度領域によりホッ
トキャリア耐性を向上させるが、反面この低濃度領域が
寄生抵抗として働くため電流駆動能力すなわち性能が落
ちるというトレードオフがあり、微細化するにつれて、
このトレードオフが大きくなっている。

本発明は、上記トレードオフを解決することにある。

すなわち、本発明の目的は、高信頼性の微細化されたＭ
ＩＳＦＥＴの如き半導体装置を提供することにある。

本発明の他の目的は、高速動作に好適な高駆動能力のＭ
ＩＳＦＥＴの如き半導体装置を提供することにある。

本発明のさらに他の目的は、安定な特性を実現する半導
体装置の製造方法を提供することにある。

本発明の前記ならびにその他の目的と新規な特徴は、本
明細書の記述および添付図面から明らかになるであろう
。

〔課題を解決するための手段〕

本願において開示される発明のうち、代表的なものの概
要を簡単に説明すれば、以下のとありである。

すなわち、本発明の半導体装置は、ドレイン領域を低濃
度領域と高濃度領域とによって構成し、低濃度領域をゲ
ート電極と安定な重なりを持ち、かつ、その表面濃度が
横方向でほぼ一定となるようにする。また、ゲート電極
をほぼ垂直形状とし、上記低濃度および高濃度のドレイ
ン領域はゲート電極により規定する。

また、本発明の半導体装置の製造方法は、低濃度領域は
、角度イオン打込みにより、ゲート電極の端部を透過し
て不純物を半導体基板の表面にドープし、高濃度領域は
、ほぼ垂直方向からイオン打込みを行うことによりなる
ものである。

〔作用〕

低濃度ドレイン領域がゲート電極と安定な重なりを持ち
かつその重なり部の表面濃度が一定となっているため、
動作時の半導体基板表面の最大型「界が、低濃度の領域
内で、かつ表面より内部に位置するようになる。したが
って、表面でのホットキャリアの発生が抑えられるため
、ホットキャリア注入による劣化が小さい。また、発生
したホットキャリアは、主としてゲート電極下の低濃度
領域上のゲート絶縁膜中に注入されるため、動作時には
低濃度領域が変調を受けにくい。

また、低濃度領域自体がゲート電極による電界効果が大
きいため、寄生抵抗としての悪影響はなく、高い駆動能
力を持つ。

さらに、上記低濃度領域は、イオン打込みの角度と打込
みエネルギー　ドーズ量によって任意に決定でき、また
これらは非常に制御よく行われるため、特性のバラツキ
等の問題が発生することを阻止できる。

〔実施例〕

′ＪＲ１図は本発明の実施例１を示す断面図、第２図は
本発明の実施例２を示す断面図、第３図は本発明の実施
例３を示す断面図、第４図は本発明の横方向の不純物濃
度分布を示す図、第５図〜第７図は本発明による半導体
装置の製造方法を示す断面図である。

第１図において、Ｐ型半導体基板１に１２ｎｍのゲート
絶縁膜２が形成され、ゲート絶縁膜２上には、Ｎ型不純
物、たとえばリンがドープされた多結晶シリコン膜と金
属シリサイドたとえばＷＳ１２からなるゲート電極３が
形成されている。ゲれている。

また、半導体基板１の表面には、１０１２〜１０３／　
ｃｔｌのリンがドープされ深さ０．１μｍ程度の低濃度
のＮ−型半導体領域５と、５　Ｘ　１０”／ｃｄのヒ素
がドープされ深さ０．２μｍ程度の高濃度のＮ型半導体
領域６が形成されており、Ｎ−型半導体領域５とＮ＋型
半導体領域６とによりＬＤＤ構造を構成している。Ｎ−
型半導体領域５は、ゲート電極３と０．１〜０．２μｍ
程度の安定な重なりをもって形成されている。

第２図の実施例２においては、Ｎ゛型半導体領域６は、
サイドウオールスペーサ７によす、ケート電極３から離
間して設けられている。他の構成は第１図と同じである
。

第３図の実施例３にふいては、Ｎ−型半導体領域５とＮ
゛型半導体領域６との間に中間濃度のＮ型半導体領域８
が形成されている。Ｎ型半導体領域８は１０１３〜１０
１４／ＣｒＩのヒ素がドープされ深さ、０．１５μｍ程
度に形成されている。

第１図〜第３図に示すＮ−型半導体領域５は第４図に示
すような横方向濃度分布を示している。

すなわち、Ｎ−型半導体領域５の表面濃度は横方向でほ
ぼ一定となっている。

次に、第５図〜第７図に基づき本発明の実施例１〜３に
よる半導体装置の製造工程を説明する。

まず、第５図に示すように、Ｐ型半導体基板１に素子分
離用のフィールド酸化膜を形成した後、１２重ｍのゲー
ト酸化膜を熱酸化により形成し、ゲート絶縁膜２とする
。しきい値電圧を調整するチャネルドープはゲート酸化
の前または後に行う。

次いで、半導体基板ｌの表面にＣＶＤ法によりＩＱＱｎ
ｍの多結晶シリコン膜３ａを形成し、拡散またはイオン
打込み等によりリンをドープする。

次いで、多結晶シリコン膜３ａ上にＣＶＤにより１５０
ｎｍのＷＳｉ、膜３ｂを形成した後、レジストをマスク
としてＷＳｉ２膜３ｂおよび多結晶シリコン膜３ａを順
次エツチングし、ゲート電極３を形成する。

次いで、第６図に示すように、半導体基板１を酸化し、
酸化シリコン膜４を形成する。次いで、たとえば４５度
の角度でリンを例えば１５０〜２００ｋｅｖで５８１０
”イオン打込みする。このとき、ゲート電極３の影とな
る領域では、第６図（ａ）のようにイオン打込みされな
いが、ウェーハを回転することにより、パターン形状に
関係なく、対称にＮ−型半導体領域５が形成される。な
お、イオン打込みの角度、エネルギーはゲート電極３の
高さ、すなわち多結晶シリコン膜３ａとＷＳｉ２膜３ｂ
の膜厚、パターンの粗密度、ゲート電極３とＮ−型半導
体領域５０重なり量を考慮して決定される。

次に、第７図に示すように、垂直方向からヒ素を例えば
６０ｋｅｖで５８１０”イオン打込みする。これにより
、ゲートをマスクとしてＮ＋型半導体領域６が形成され
る。

さらに、第２図の実施例２および第３図の実施例３に示
す半導体装置を製造するためには、第７図に示す工程を
付加的に行う。

すなわち、第７図（ａ）に示すように、半導体基板で２
Ｘ１０”ｃｎｆイオン打込みし、Ｎ型半導体領域８を形
成する。なお、実施例２ではＮ型半導体領域８は形成し
ない。次いで、第７図（ｂ）に示すように、全面にＣＶ
Ｄ法により３００１ｍの酸化シリコン膜を形成した後、
反応性イオンエツチングによりサイドウオールスペーサ
７を形成する。次いで、半導体基板１の露出した表面に
熱酸化により酸化シリコン膜を形成した後、半導体基板
１に対して垂直方向からヒ素を例えば５０ｋｅｖで５×
１０”／ｃ−イオン打込みし、熱処理してＮ″″型半導
体領域６を形成する。さらに、９００℃１０分程度の熱
程度を行い、イオン打込みした不純物の活性化を行う。

この後、通常のＰＳＧあるいはＢＰＳＧ膜の形成、コン
タクト領域の形成、電極、配線の形成、パッシベーショ
ンの形成等を行う。

以上、本発明者によってなされた発明を実施例に基づき
具体的に説明したが、本発明は前記実施例に限定される
ものではなく、その要旨を逸脱しない範囲で種々変更可
能であることはいうまでもない。

以上の説明では主として本発明者によってなされた発明
をその利用分野であるＭＩＳＦＥＴに適用した場合につ
いて説明したが、これに限定されるものではなく、たと
えばそれ以外の半導体装置にも適用できる。

〔発明の効果〕

本願において開示される発明のうち、代表的なものによ
って得られる効果を簡単に説明すれば、下記のとおりで
ある。

すなわち、本発明によれば、Ｎ−型半導体領域を、ゲー
ト電極と安定な重なりをもって、しかも、Ｃその重なり
部分でほぼ一定濃度となるように形成されるので、（１
）ホットキャリアの発生を低減できる。（２）寄生抵抗
を小さくできる。等の効果がある。

これによって、ＭＯＳ）ランジスタの信頼性を向上させ
、かつ、駆動能力を高めることができるので、微細化さ
れた高性能の集積回路を実現できる。

【図面の簡単な説明】

第１図は本発明の実施例１の断面図、 第２図は本発明の実施例２の断面図、 第３図は本発明の実施例３の断面図、 第４図は本発明の横方向濃度プロファイルを示す図、 第５図〜第７図は本発明の半導体装置の製造工程を示す
断面図である。 １・・・半導体基板、２・・・ゲート絶縁膜、３・・・
ゲート電極、３ａ・・・多結晶シリコン膜、３ｂ・・・
Ｗ３ｉ２膜、４・・・酸化シリコン膜、５・・・Ｎ−型
半導体領域、６・・・Ｎ。 型半導体領域、７・・・サイドウオールスペーサ、８・
・・Ｎ型半導体領域。 第１図 第４図 第５図 ８ＦＮ型半導体装置 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、第１導電型の半導体基板と、前記半導体基板の表面
   にゲート絶縁膜を介して設けられたゲート電極と、前記
   ゲート電極により規定されたソースおよびドレイン領域
   を有し、前記ゲート電極はほぼ垂直形状にされるととも
   に、前記ソース、ドレインの少なくとも一方は低濃度領
   域と高濃度領域を有し、前記低濃度領域は、前記ゲート
   電極の端部からチャネル方向に延びかつその表面濃度が
   横方向にほぼ一定となる領域をもつことを特徴とする半
   導体装置。 ２、前記ソース、ドレインの少なくとも一方は前記低濃
   度領域と前記高濃度領域の間に中間濃度領域を有するこ
   とを特徴とする請求項１記載の半導体装置。 ３、前記高濃度領域は、サイドウォールスペーサにより
   前記ゲート電極から離間されていることを特徴とする請
   求項１または２記載の半導体装置。 ４、ＭＩＳＦＥＴであることを特徴とする請求項１、２
   または３記載の半導体装置。 ５、前記低濃度領域は、角度イオン打込みによりゲート
   電極の端部を透過して不純物を半導体基板の表面にドー
   プし、前記高濃度領域および中間濃度領域は、ほぼ垂直
   方向からイオン打込みを行うこうを特徴とする請求項１
   記載の半導体装置の製造方法。 ６、前記サイドウォールスペーサは、半導体基板の上面
   の全面に酸化シリコン膜を形成した後、反応性イオンエ
   ッチングを行うことにより形成されることを特徴とする
   請求項２または３記載の半導体装置の製造方法。