JP3146580B2 - 半導体素子 - Google Patents
半導体素子Info
- Publication number
- JP3146580B2 JP3146580B2 JP35110291A JP35110291A JP3146580B2 JP 3146580 B2 JP3146580 B2 JP 3146580B2 JP 35110291 A JP35110291 A JP 35110291A JP 35110291 A JP35110291 A JP 35110291A JP 3146580 B2 JP3146580 B2 JP 3146580B2
- Authority
- JP
- Japan
- Prior art keywords
- chip
- metal film
- bump
- carrier tape
- multilayer metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
Landscapes
- Wire Bonding (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子の構造に関
するものである。
するものである。
【０００２】
【従来の技術】半導体実装技術の中には、金属（Ａｕ、
Ａｌ）製の極細線、いわゆるボンディングワイヤを用い
て電極間を１本ずつ接合するワイヤボンディング技術
と、ボンディングワイヤを用いず且つ電極数やリード数
とは無関係に、一括して電極間の接合を行うワイヤレス
ボンディング技術とがある。そして、ワイヤレスボンデ
ィング技術の代表的なものとしては、ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式が挙げら
れる。
Ａｌ）製の極細線、いわゆるボンディングワイヤを用い
て電極間を１本ずつ接合するワイヤボンディング技術
と、ボンディングワイヤを用いず且つ電極数やリード数
とは無関係に、一括して電極間の接合を行うワイヤレス
ボンディング技術とがある。そして、ワイヤレスボンデ
ィング技術の代表的なものとしては、ＴＡＢ（Ｔａｐｅ
Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方式が挙げら
れる。
【０００３】図６は、上述のＴＡＢ方式により実装され
る半導体素子の従来例を示しており、図においては、チ
ップ３１の周縁部に配設された複数の電極パッド（後
述）と、フィルムキャリアテープ（以下、キャリアテー
プと称す）のデバイスホール３２内に突設されたインナ
リード３３とが、バンプ３４を介して電気的に接続され
ている。ここで、キャリアテープは、ポリイミドフィル
ムやポリエステルフィルム等からなるリール状の樹脂テ
ープであり、その両側縁にはテープ搬送用のスプロケッ
ト孔が設けられている。
る半導体素子の従来例を示しており、図においては、チ
ップ３１の周縁部に配設された複数の電極パッド（後
述）と、フィルムキャリアテープ（以下、キャリアテー
プと称す）のデバイスホール３２内に突設されたインナ
リード３３とが、バンプ３４を介して電気的に接続され
ている。ここで、キャリアテープは、ポリイミドフィル
ムやポリエステルフィルム等からなるリール状の樹脂テ
ープであり、その両側縁にはテープ搬送用のスプロケッ
ト孔が設けられている。
【０００４】一方、図７は、従来の半導体素子の要部を
示す側断面図であり、図中の半導体素子３０において
は、能動領域３５の周辺、すなわちチップ３１の周縁部
に、上述した電極パッド３６が配設されている。また、
チップ３１上にはオーバコート膜３７がエッチングによ
り形成されている。更に、電極パッド３６の真上には多
層金属膜３８を介してバンプ３４が形成されている。こ
こで多層金属膜３８は、いわゆるバリヤメタルと呼ばれ
るものであり、Ａｕ／Ｎｉ／Ｔｉ或いはＡｕ／Ｃｕ／Ｃ
ｒなどから組成され、チップ３１上に被着されている。
その中で、Ｎｉ、ＣｒはＡｕ拡散防止の役目を果たして
おり、多層金属膜３８としては、バンプ３４を形成する
際のメッキ電極の役目を果たす。
示す側断面図であり、図中の半導体素子３０において
は、能動領域３５の周辺、すなわちチップ３１の周縁部
に、上述した電極パッド３６が配設されている。また、
チップ３１上にはオーバコート膜３７がエッチングによ
り形成されている。更に、電極パッド３６の真上には多
層金属膜３８を介してバンプ３４が形成されている。こ
こで多層金属膜３８は、いわゆるバリヤメタルと呼ばれ
るものであり、Ａｕ／Ｎｉ／Ｔｉ或いはＡｕ／Ｃｕ／Ｃ
ｒなどから組成され、チップ３１上に被着されている。
その中で、Ｎｉ、ＣｒはＡｕ拡散防止の役目を果たして
おり、多層金属膜３８としては、バンプ３４を形成する
際のメッキ電極の役目を果たす。
【０００５】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体素子３０においては、チップ３１周縁部に配
設された電極パッド３６の真上にバンプ３４が形成され
ているため、電極パッド３６の数が増えるに従ってチッ
プ面積が大きくなり、それに対応してデバイスホール３
２も拡大されるので、キャリアテープ上の部品レイアウ
トの自由度が減少したり、キャリアテープに対するチッ
プの実装密度が低下するなどの問題が生じる。
来の半導体素子３０においては、チップ３１周縁部に配
設された電極パッド３６の真上にバンプ３４が形成され
ているため、電極パッド３６の数が増えるに従ってチッ
プ面積が大きくなり、それに対応してデバイスホール３
２も拡大されるので、キャリアテープ上の部品レイアウ
トの自由度が減少したり、キャリアテープに対するチッ
プの実装密度が低下するなどの問題が生じる。
【０００６】本発明は上記問題を解決するためになされ
たもので、キャリアテープに対してより高密度に実装す
ることが可能な半導体素子を提供することを目的とす
る。
たもので、キャリアテープに対してより高密度に実装す
ることが可能な半導体素子を提供することを目的とす
る。
【０００７】
【課題を解決するための手段】本発明は、上記目的を達
成するためになされたもので、チップの周縁部に配設さ
れる複数の電極パッドと、その電極パッドに接する状態
で被着される多層金属膜と、その多層金属膜上に形成さ
れるバンプと、上記電極パッドに電気的に接続されるイ
ンナリードをデバイスホール内に突設してなるキャリア
テープとを有する半導体素子において、上記チップの周
縁部に配設された複数の電極パッドのうち、所定の電極
パッドに接する多層金属膜を上記チップの周縁部から所
定の方向に延設するとともに、その多層金属膜の延出端
にバンプを形成し、かつ上記キャリアテープのデバイス
ホールを上記チップ上のバンプ配置に対応した形状で形
成するとともに、そのデバイスホール内に突設するイン
ナリードの先端を上記バンプに接続した構成となってい
る。
成するためになされたもので、チップの周縁部に配設さ
れる複数の電極パッドと、その電極パッドに接する状態
で被着される多層金属膜と、その多層金属膜上に形成さ
れるバンプと、上記電極パッドに電気的に接続されるイ
ンナリードをデバイスホール内に突設してなるキャリア
テープとを有する半導体素子において、上記チップの周
縁部に配設された複数の電極パッドのうち、所定の電極
パッドに接する多層金属膜を上記チップの周縁部から所
定の方向に延設するとともに、その多層金属膜の延出端
にバンプを形成し、かつ上記キャリアテープのデバイス
ホールを上記チップ上のバンプ配置に対応した形状で形
成するとともに、そのデバイスホール内に突設するイン
ナリードの先端を上記バンプに接続した構成となってい
る。
【０００８】
【作用】本発明の半導体素子においては、チップの周縁
部に配設された複数の電極パッドのうち、所定の電極パ
ッドに接する多層金属膜をチップの周縁部から所定の方
向に延設するとともに、その多層金属膜の延出端にバン
プを形成し、かつキャリアテープのデバイスホールをチ
ップ上のバンプ配置に対応した形状で形成するととも
に、そのデバイスホール内に突設するインナリードの先
端をバンプに接続することにより、チップの電極パッド
とキャリアテープのインナリードとが、バンプ及び多層
金属膜を介して電気的に接続された状態となる。かかる
構成では、多層金属膜を延設した部分でチップ上を覆う
状態にキャリアテープを部分的に突出させてデバイスホ
ールを形成配置できるため、その分だけキャリアテープ
のデバイスホールを縮小することが可能となる。また、
多層金属膜が延設される所定の電極パッドが単に中継端
子としてのみ機能するようになるため、従来のように電
極パッド上にバンプを形成する場合に比較して、電極パ
ッドの大きさを小さくすることが可能となる。
部に配設された複数の電極パッドのうち、所定の電極パ
ッドに接する多層金属膜をチップの周縁部から所定の方
向に延設するとともに、その多層金属膜の延出端にバン
プを形成し、かつキャリアテープのデバイスホールをチ
ップ上のバンプ配置に対応した形状で形成するととも
に、そのデバイスホール内に突設するインナリードの先
端をバンプに接続することにより、チップの電極パッド
とキャリアテープのインナリードとが、バンプ及び多層
金属膜を介して電気的に接続された状態となる。かかる
構成では、多層金属膜を延設した部分でチップ上を覆う
状態にキャリアテープを部分的に突出させてデバイスホ
ールを形成配置できるため、その分だけキャリアテープ
のデバイスホールを縮小することが可能となる。また、
多層金属膜が延設される所定の電極パッドが単に中継端
子としてのみ機能するようになるため、従来のように電
極パッド上にバンプを形成する場合に比較して、電極パ
ッドの大きさを小さくすることが可能となる。
【０００９】
【実施例】図１は本発明の実施例を示す平面図であり、
図２はその要部を示す側断面図である。まず、本実施例
の半導体素子１０の構成においては、チップ１１の周縁
部に複数の電極パッド１２が配設されており、更にチッ
プ１１上には各々の電極パッド１２に接する状態で多層
金属膜１３が被着されている。また、個々の多層金属膜
１３上にはＡｕを素材としたバンプ１４が形成されてお
り、このバンプ１４は、上述の電極パッド１２とキャリ
アテープのデバイスホール１５内に突設されたインナリ
ード１６とを電気的に接続させるためのものである。加
えて、本実施例の半導体素子１０においては、例えば左
右端の電極パッド１２に接する多層金属膜１３が、チッ
プ１１の周縁部から中心側に向けて延設され、その延出
端１３ａにバンプ１４が形成されている。これにより、
左右端の電極パッド１２に対応するバンプ１４は、半導
体素子１０の能動領域１７上、すなわちチップ１１の中
心寄りに配置される。これに対して、キャリアテープの
デバイスホール１５は、チップ１１上のバンプ配置に対
応した形状に形成されている。即ち、多層金属膜１３が
延設された部分では、キャリアテープが部分的に突出し
た状態で形成され、これによってデバイスホール１５が
略Ｈ字形に形成されている。そして、デバイスホール１
５内に突設したインナリード１６の先端は、それぞれに
対応するバンプ１４に接続されている。これにより、チ
ップ１１の電極パッド１２とキャリアテープのインナリ
ード１６とが、バンプ１４及び多層金属膜１３を介して
電気的に接続された状態となっている。
図２はその要部を示す側断面図である。まず、本実施例
の半導体素子１０の構成においては、チップ１１の周縁
部に複数の電極パッド１２が配設されており、更にチッ
プ１１上には各々の電極パッド１２に接する状態で多層
金属膜１３が被着されている。また、個々の多層金属膜
１３上にはＡｕを素材としたバンプ１４が形成されてお
り、このバンプ１４は、上述の電極パッド１２とキャリ
アテープのデバイスホール１５内に突設されたインナリ
ード１６とを電気的に接続させるためのものである。加
えて、本実施例の半導体素子１０においては、例えば左
右端の電極パッド１２に接する多層金属膜１３が、チッ
プ１１の周縁部から中心側に向けて延設され、その延出
端１３ａにバンプ１４が形成されている。これにより、
左右端の電極パッド１２に対応するバンプ１４は、半導
体素子１０の能動領域１７上、すなわちチップ１１の中
心寄りに配置される。これに対して、キャリアテープの
デバイスホール１５は、チップ１１上のバンプ配置に対
応した形状に形成されている。即ち、多層金属膜１３が
延設された部分では、キャリアテープが部分的に突出し
た状態で形成され、これによってデバイスホール１５が
略Ｈ字形に形成されている。そして、デバイスホール１
５内に突設したインナリード１６の先端は、それぞれに
対応するバンプ１４に接続されている。これにより、チ
ップ１１の電極パッド１２とキャリアテープのインナリ
ード１６とが、バンプ１４及び多層金属膜１３を介して
電気的に接続された状態となっている。
【００１０】ここで、本実施例におけるバンプ形成の製
造工程を、図３及び図４を用いて説明する。まず、第１
の工程（図３上段）では、オーバコート膜１８が形成さ
れたチップ１１上に、スパッタ蒸着等により多層金属膜
（バリヤメタル）１３を被着する。次いで、第２の工程
（図３中段）では、先に被着させた多層金属膜１３上に
厚さ２０μｍ程度のフォトレジスト膜１９を形成すると
ともに、チップ１１の周縁部から所定寸法離れた位置に
バンプ形成用の孔２０を形成する。続いて、第３の工程
（図３下段）では、電解めっき法等により多層金属膜１
３を一方の電極として、バンプ形成用の孔２０にバンプ
１４を成長させる。その際、バンプ１４が孔２０からは
み出ないように、バンプ１４の形成高さを１５〜１６μ
ｍとする。
造工程を、図３及び図４を用いて説明する。まず、第１
の工程（図３上段）では、オーバコート膜１８が形成さ
れたチップ１１上に、スパッタ蒸着等により多層金属膜
（バリヤメタル）１３を被着する。次いで、第２の工程
（図３中段）では、先に被着させた多層金属膜１３上に
厚さ２０μｍ程度のフォトレジスト膜１９を形成すると
ともに、チップ１１の周縁部から所定寸法離れた位置に
バンプ形成用の孔２０を形成する。続いて、第３の工程
（図３下段）では、電解めっき法等により多層金属膜１
３を一方の電極として、バンプ形成用の孔２０にバンプ
１４を成長させる。その際、バンプ１４が孔２０からは
み出ないように、バンプ１４の形成高さを１５〜１６μ
ｍとする。
【００１１】更に、第４の工程（図４上段）では、バン
プ１４の形成により不要になったフォトレジスト膜１９
（図３）を除去する。次いで、第５の工程（図４中段）
では、バンプ１４の上方から新たにフォトレジスト膜２
１を塗布し、多層金属膜１３をエッチングするためのパ
ターンを形成する。そして、最後の第６の工程では、必
要な部分だけを残して多層金属膜１３のエッチングを行
うとともに、先の第５工程で塗布したフォトレジスト膜
２１を除去する。以上の製造工程により、多層金属膜１
３の延出端１３ａにバンプ１４が形成され、且つそのバ
ンプ１４は、半導体素子１０の能動領域１７上、この場
合はチップ１１の中心寄りに配置される。
プ１４の形成により不要になったフォトレジスト膜１９
（図３）を除去する。次いで、第５の工程（図４中段）
では、バンプ１４の上方から新たにフォトレジスト膜２
１を塗布し、多層金属膜１３をエッチングするためのパ
ターンを形成する。そして、最後の第６の工程では、必
要な部分だけを残して多層金属膜１３のエッチングを行
うとともに、先の第５工程で塗布したフォトレジスト膜
２１を除去する。以上の製造工程により、多層金属膜１
３の延出端１３ａにバンプ１４が形成され、且つそのバ
ンプ１４は、半導体素子１０の能動領域１７上、この場
合はチップ１１の中心寄りに配置される。
【００１２】このようにしてバンプ１４がチップ１１の
中心寄りに配置されたものでは、先の図１に示すように
多層金属膜１３を延設した部分でチップ１０上を覆う状
態にキャリアテープを部分的に突出させてデバイスホー
ル１５を形成配置できるため、そのテープ突出部分（図
１のハッチング部分）の面積分だけキャリアテープのデ
バイスホール１５を縮小することができる。これによ
り、キャリアテープのパターン領域が拡大されるため、
キャリアテープ上の部品レイアウトの自由度が増すとと
もに、キャリアテープにより多くのチップ１１を実装す
ることが可能となり、もって、キャリアテープに対する
チップの実装密度が高められる。
中心寄りに配置されたものでは、先の図１に示すように
多層金属膜１３を延設した部分でチップ１０上を覆う状
態にキャリアテープを部分的に突出させてデバイスホー
ル１５を形成配置できるため、そのテープ突出部分（図
１のハッチング部分）の面積分だけキャリアテープのデ
バイスホール１５を縮小することができる。これによ
り、キャリアテープのパターン領域が拡大されるため、
キャリアテープ上の部品レイアウトの自由度が増すとと
もに、キャリアテープにより多くのチップ１１を実装す
ることが可能となり、もって、キャリアテープに対する
チップの実装密度が高められる。
【００１３】また、本実施例の半導体素子１０において
は、チップ１１の左右端に配設された電極パッド１２が
単に中継端子としてのみ機能するようになるため、従来
よりも電極パッドの大きさを小さくすることができる。
すなわち、図５（ａ）に示すように電極パッド２２の真
上にバンプ２３を形成する場合は、１００μｍ角の大き
さの電極パッド２２を必要としていたが、電極パッドが
中継端子として機能する場合は、図５（ｂ）に示すよう
に多層金属膜２４の延出方向Ｘに対して電極パッド２５
の寸法Ｌを例えば２０μｍに設定しても全く問題になら
ない。したがって、本実施例の半導体素子１０では、左
右方向のチップ幅を合計１６０μｍ程度小さくすること
が可能となる。
は、チップ１１の左右端に配設された電極パッド１２が
単に中継端子としてのみ機能するようになるため、従来
よりも電極パッドの大きさを小さくすることができる。
すなわち、図５（ａ）に示すように電極パッド２２の真
上にバンプ２３を形成する場合は、１００μｍ角の大き
さの電極パッド２２を必要としていたが、電極パッドが
中継端子として機能する場合は、図５（ｂ）に示すよう
に多層金属膜２４の延出方向Ｘに対して電極パッド２５
の寸法Ｌを例えば２０μｍに設定しても全く問題になら
ない。したがって、本実施例の半導体素子１０では、左
右方向のチップ幅を合計１６０μｍ程度小さくすること
が可能となる。
【００１４】尚、本実施例の説明では、多層金属膜１３
の延出端１３ａに形成されるバンプ１４をチップ１１の
中心寄りに配置するとしたが、本発明はこれに限るもの
ではない。すなわち、本発明においては、バンプ形成の
製造工程にてバンプ形成位置を自由に設定することがで
きるため、バンプの配置を、例えばチップの上寄りや下
寄り、或いは左寄りや右寄りに設定することも可能であ
る。
の延出端１３ａに形成されるバンプ１４をチップ１１の
中心寄りに配置するとしたが、本発明はこれに限るもの
ではない。すなわち、本発明においては、バンプ形成の
製造工程にてバンプ形成位置を自由に設定することがで
きるため、バンプの配置を、例えばチップの上寄りや下
寄り、或いは左寄りや右寄りに設定することも可能であ
る。
【００１５】
【発明の効果】以上、説明したように本発明によれば、
チップの周縁部に配設された複数の電極パッドのうち、
所定の電極パッドに接する多層金属膜をチップの周縁部
から所定の方向に延設するとともに、その多層金属膜の
延出端にバンプを形成し、かつキャリアテープのデバイ
スホールをチップ上のバンプ配置に対応した形状で形成
するとともに、そのデバイスホール内に突設するインナ
リードの先端をバンプに接続することにより、多層金属
膜を延設した部分でチップ上を覆う状態にキャリアテー
プを部分的に突出させてデバイスホールを形成配置でき
るため、その分だけキャリアテープのデバイスホールを
縮小することが可能となる。これにより、キャリアテー
プのパターン領域が拡大されるため、キャリアテープ上
の部品レイアウトの自由度が増すとともに、キャリアテ
ープに対するチップの実装密度を高めることが可能とな
る。
チップの周縁部に配設された複数の電極パッドのうち、
所定の電極パッドに接する多層金属膜をチップの周縁部
から所定の方向に延設するとともに、その多層金属膜の
延出端にバンプを形成し、かつキャリアテープのデバイ
スホールをチップ上のバンプ配置に対応した形状で形成
するとともに、そのデバイスホール内に突設するインナ
リードの先端をバンプに接続することにより、多層金属
膜を延設した部分でチップ上を覆う状態にキャリアテー
プを部分的に突出させてデバイスホールを形成配置でき
るため、その分だけキャリアテープのデバイスホールを
縮小することが可能となる。これにより、キャリアテー
プのパターン領域が拡大されるため、キャリアテープ上
の部品レイアウトの自由度が増すとともに、キャリアテ
ープに対するチップの実装密度を高めることが可能とな
る。
【００１６】また、多層金属膜が延設される所定の電極
パッドが単に中継端子としてのみ機能するようになるた
め、従来のように電極パッド上にバンプを形成する場合
に比較して、電極パッドの大きさを小さくすることがで
きる。その結果、従来よりもチップ面積を小さくするこ
とが可能となるため、半導体素子の小型・軽量化を図る
ことができる。さらに、キャリアテープに対するチップ
の実装密度をより一層高めることができる。
パッドが単に中継端子としてのみ機能するようになるた
め、従来のように電極パッド上にバンプを形成する場合
に比較して、電極パッドの大きさを小さくすることがで
きる。その結果、従来よりもチップ面積を小さくするこ
とが可能となるため、半導体素子の小型・軽量化を図る
ことができる。さらに、キャリアテープに対するチップ
の実装密度をより一層高めることができる。
【図１】本発明の実施例を示す平面図である。
【図２】実施例の要部を示す側断面図である。
【図３】製造工程の説明図（その１）である。
【図４】製造工程の説明図（その２）である。
【図５】電極パッドの大きさの比較図である。
【図６】従来例を示す平面図である。
【図７】従来例の要部を示す側断面図である。
１０ 半導体素子 １１ チップ １２ 電極パッド １３ 多層金属膜（バリヤメタル） １４ バンプ
Claims (1)
- 【請求項１】 チップの周縁部に配設される複数の電極
パッドと、その電極パッドに接する状態で被着される多
層金属膜と、その多層金属膜上に形成されるバンプと、
前記電極パッドに電気的に接続されるインナリードをデ
バイスホール内に突設してなるキャリアテープとを有す
る半導体素子において、前記チップの周縁部に配設された複数の電極パッドのう
ち、所定の電極パッドに接する多層金属膜を前記チップ
の周縁部から所定の方向に延設するとともに、その多層
金属膜の延出端にバンプを形成し、かつ前記キャリアテ
ープのデバイスホールを前記チップ上のバンプ配置に対
応した形状で形成するとともに、そのデバイスホール内
に突設したインナリードの先端を前記バンプに接続して
なる ことを特徴とする半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35110291A JP3146580B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35110291A JP3146580B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05166812A JPH05166812A (ja) | 1993-07-02 |
| JP3146580B2 true JP3146580B2 (ja) | 2001-03-19 |
Family
ID=18415069
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35110291A Expired - Lifetime JP3146580B2 (ja) | 1991-12-11 | 1991-12-11 | 半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3146580B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12362305B2 (en) | 2022-10-07 | 2025-07-15 | United Microelectronics Corp. | Semiconductor structure |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2792532B2 (ja) | 1994-09-30 | 1998-09-03 | 日本電気株式会社 | 半導体装置の製造方法及び半導体ウエハー |
| JP3501316B2 (ja) * | 1995-06-16 | 2004-03-02 | 株式会社ルネサステクノロジ | 半導体装置及びその製造方法 |
| JP2009188341A (ja) * | 2008-02-08 | 2009-08-20 | Hitachi Chem Co Ltd | 半導体チップ及び半導体チップの実装方法 |
-
1991
- 1991-12-11 JP JP35110291A patent/JP3146580B2/ja not_active Expired - Lifetime
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US12362305B2 (en) | 2022-10-07 | 2025-07-15 | United Microelectronics Corp. | Semiconductor structure |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05166812A (ja) | 1993-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6541848B2 (en) | Semiconductor device including stud bumps as external connection terminals | |
| US6818976B2 (en) | Bumped chip carrier package using lead frame | |
| KR100470386B1 (ko) | 멀티-칩패키지 | |
| JP2817717B2 (ja) | 半導体装置およびその製造方法 | |
| US6511901B1 (en) | Metal redistribution layer having solderable pads and wire bondable pads | |
| JP3351706B2 (ja) | 半導体装置およびその製造方法 | |
| USRE46466E1 (en) | Method for fabricating low resistance, low inductance interconnections in high current semiconductor devices | |
| US20050059200A1 (en) | Semiconductor apparatus and method for fabricating the same | |
| US20050082647A1 (en) | Tape circuit substrate and semiconductor chip package using the same | |
| JP3459223B2 (ja) | 半導体装置及びその製造方法 | |
| JP3146580B2 (ja) | 半導体素子 | |
| JPH079953B2 (ja) | 半導体装置の製造方法 | |
| JP2004235420A (ja) | 電子素子、電子素子の製造方法、回路基板、回路基板の製造方法、電子装置及び電子装置の製造方法 | |
| JPH0196943A (ja) | 半導体集積回路装置 | |
| JP3263859B2 (ja) | 半導体装置 | |
| US20070108609A1 (en) | Bumped chip carrier package using lead frame and method for manufacturing the same | |
| JP3573894B2 (ja) | 半導体装置及びその製造方法 | |
| JP3458056B2 (ja) | 半導体装置およびその実装体 | |
| KR20000042665A (ko) | 칩 사이즈 패키지 및 그의 제조 방법 | |
| JPS63276235A (ja) | 半導体集積回路装置 | |
| JP2004363224A (ja) | 半導体チップの接続構造 | |
| US20070035022A1 (en) | Semiconductor device and method of manufacturing the same | |
| JP2005064193A (ja) | 半導体装置及びその製造方法 | |
| JPH1079402A (ja) | 半導体パッケージ | |
| JPH06232327A (ja) | フレキシブルプリンティングサーキットテープとこれを用いた半導体装置用パッケージ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100112 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |