JP3149829B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3149829B2 JP3149829B2 JP29702397A JP29702397A JP3149829B2 JP 3149829 B2 JP3149829 B2 JP 3149829B2 JP 29702397 A JP29702397 A JP 29702397A JP 29702397 A JP29702397 A JP 29702397A JP 3149829 B2 JP3149829 B2 JP 3149829B2
- Authority
- JP
- Japan
- Prior art keywords
- lead frame
- semiconductor device
- adhesive tape
- adhesive
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W74/00—Encapsulations, e.g. protective coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/731—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors
- H10W90/736—Package configurations characterised by the relative positions of pads or connectors relative to package parts of die-attach connectors between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置に係り、
特にＬＯＣ（Lead On Chip）構造の樹脂封止型半導体装
置に関する。
特にＬＯＣ（Lead On Chip）構造の樹脂封止型半導体装
置に関する。
【０００２】
【従来の技術】従来より、半導体装置のより小型化を目
的とし、安価で量産性に優れているＬＯＣ構造の樹脂封
止型半導体装置が知られている。図５は従来の半導体装
置の一例の透視斜視図、図６は図５のＡ−Ａ線に沿う縦
断面図を示す。両図中、同一構成部分には同一符号を付
してある。この従来の半導体装置は、ＬＯＣ構造の樹脂
封止型半導体装置で、チップ４の表面上に複数のリード
フレーム２が接着テープ３を介して接着固定され、更に
樹脂１で封止されている。接着テープ３はポリイミド層
６の上面と下面に接着剤５を配した構成であり、リード
フレーム２側の表面が平面である。
的とし、安価で量産性に優れているＬＯＣ構造の樹脂封
止型半導体装置が知られている。図５は従来の半導体装
置の一例の透視斜視図、図６は図５のＡ−Ａ線に沿う縦
断面図を示す。両図中、同一構成部分には同一符号を付
してある。この従来の半導体装置は、ＬＯＣ構造の樹脂
封止型半導体装置で、チップ４の表面上に複数のリード
フレーム２が接着テープ３を介して接着固定され、更に
樹脂１で封止されている。接着テープ３はポリイミド層
６の上面と下面に接着剤５を配した構成であり、リード
フレーム２側の表面が平面である。
【０００３】図８（Ａ）は従来の半導体装置の他の例の
要部の断面図を示す。この従来の半導体装置は、特開平
８−１１１４９８号公報記載の半導体装置で、リードフ
レーム２をチップ４の表面に固着する接着剤５とリード
フレーム２の間にはさみ込んだ埋め込み状態でポリイミ
ドコート層７を介してチップ４の表面に固着した構造で
ある。
要部の断面図を示す。この従来の半導体装置は、特開平
８−１１１４９８号公報記載の半導体装置で、リードフ
レーム２をチップ４の表面に固着する接着剤５とリード
フレーム２の間にはさみ込んだ埋め込み状態でポリイミ
ドコート層７を介してチップ４の表面に固着した構造で
ある。
【０００４】
【発明が解決しようとする課題】しかるに、図５及び図
６に示した従来の半導体装置では、図７（Ａ）にその拡
大断面図に示すように、リードフレーム２の上面と接着
テープ３の上面に段差ができる。この結果、リードフレ
ーム２が上部に存在しない接着テープ３のみの領域ａ
１、ａ２と、リードフレーム２が上部に存在する接着テ
ープ３の領域ｂ１、ｂ２において、チップ４とリードフ
レーム２を圧着させた時に、チップ４と接着テープ３と
の界面にて圧力差が生じ、図７（Ｂ）に示すように領域
ａ１及びａ２に加わる圧力の方が領域ｂ１及びｂ２に圧
力に比べて弱くなり、チップ４の表面と接着テープ３と
の密着性が低下し、更に実装ストレス等により剥離が発
生することがあり、その場合はコロージョン等の水分の
侵入による不良を引き起こす。
６に示した従来の半導体装置では、図７（Ａ）にその拡
大断面図に示すように、リードフレーム２の上面と接着
テープ３の上面に段差ができる。この結果、リードフレ
ーム２が上部に存在しない接着テープ３のみの領域ａ
１、ａ２と、リードフレーム２が上部に存在する接着テ
ープ３の領域ｂ１、ｂ２において、チップ４とリードフ
レーム２を圧着させた時に、チップ４と接着テープ３と
の界面にて圧力差が生じ、図７（Ｂ）に示すように領域
ａ１及びａ２に加わる圧力の方が領域ｂ１及びｂ２に圧
力に比べて弱くなり、チップ４の表面と接着テープ３と
の密着性が低下し、更に実装ストレス等により剥離が発
生することがあり、その場合はコロージョン等の水分の
侵入による不良を引き起こす。
【０００５】一方、図８（Ａ）に示した従来の半導体装
置では、リードフレーム２下面とチップ４の上面の間に
接着テープが無いので、接着剤５のみの領域ｃ１、ｃ２
とリードフレーム２のみの領域ｄ１、ｄ２では図８
（Ｂ）に一点鎖線IIで示すように圧力差がなく、上記の
従来装置のような段差に起因した圧力差による密着性の
低下をある程度低減できるが、密着性の向上は不十分で
ある。
置では、リードフレーム２下面とチップ４の上面の間に
接着テープが無いので、接着剤５のみの領域ｃ１、ｃ２
とリードフレーム２のみの領域ｄ１、ｄ２では図８
（Ｂ）に一点鎖線IIで示すように圧力差がなく、上記の
従来装置のような段差に起因した圧力差による密着性の
低下をある程度低減できるが、密着性の向上は不十分で
ある。
【０００６】本発明は以上の点に鑑みなされたもので、
実装ストレス等によるリードフレームの剥離を防止し得
る半導体装置を提供することを目的とする。
実装ストレス等によるリードフレームの剥離を防止し得
る半導体装置を提供することを目的とする。
【０００７】また、本発明の他の目的は、密着性を向上
し得る半導体装置を提供することにある。
し得る半導体装置を提供することにある。
【０００８】
【課題を解決するための手段】本発明は上記の目的を達
成するため、複数のリードフレームをチップ表面に接着
テープを介して接着固定するＬＯＣ構造を有する半導体
装置において、リードフレームの下面及び接着テープ上
面の少なくともいずれか一方に、凹凸部を設け、互いに
嵌合させ、リードフレームの上面と接着テープの上面の
高さを揃えたことを特徴とする。
成するため、複数のリードフレームをチップ表面に接着
テープを介して接着固定するＬＯＣ構造を有する半導体
装置において、リードフレームの下面及び接着テープ上
面の少なくともいずれか一方に、凹凸部を設け、互いに
嵌合させ、リードフレームの上面と接着テープの上面の
高さを揃えたことを特徴とする。
【０００９】上記の接着テープは、ポリイミド層とその
上下両面にそれぞれ配置された接着剤からなる積層構造
であり、リードフレーム側の前記接着剤に前記リードフ
レームを嵌合させるための凹部が形成されていることを
特徴とする。
上下両面にそれぞれ配置された接着剤からなる積層構造
であり、リードフレーム側の前記接着剤に前記リードフ
レームを嵌合させるための凹部が形成されていることを
特徴とする。
【００１０】ここで、凹部は、リードフレームの配列方
向にリードフレームの配置間隔で前記リードフレーム側
の前記接着剤に形成されていてもよく、また、凹部は、
リードフレームの長手方向に接着テープ幅でリードフレ
ームに形成されていてもよい。
向にリードフレームの配置間隔で前記リードフレーム側
の前記接着剤に形成されていてもよく、また、凹部は、
リードフレームの長手方向に接着テープ幅でリードフレ
ームに形成されていてもよい。
【００１１】本発明は、リードフレームの下面及び接着
テープ上面の少なくともいずれか一方に、凹凸部を設
け、互いに嵌合させたため、リードフレームの上面と接
着テープ上面の段差をなくすことができる。
テープ上面の少なくともいずれか一方に、凹凸部を設
け、互いに嵌合させたため、リードフレームの上面と接
着テープ上面の段差をなくすことができる。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態につい
て図面と共に説明する。図１は本発明になる半導体装置
の一実施の形態の透視斜視図、図２（Ａ）、（Ｂ）はそ
れぞれ本発明装置の第１の実施の形態の図１中のＡ−Ａ
線、Ｂ−Ｂ線に沿う縦断面図を示す。各図中、同一構成
部分には同一符号を付してある。この実施の形態はＬＯ
Ｃ構造の半導体装置で、図１に示すように、チップ４の
表面に接着テープ８を介してリードフレーム２が接着固
定されている。リードフレーム２は一部が樹脂１内に封
止され、一部が樹脂１の外に出ている。チップ４及び接
着テープ８は樹脂１に封止されている。
て図面と共に説明する。図１は本発明になる半導体装置
の一実施の形態の透視斜視図、図２（Ａ）、（Ｂ）はそ
れぞれ本発明装置の第１の実施の形態の図１中のＡ−Ａ
線、Ｂ−Ｂ線に沿う縦断面図を示す。各図中、同一構成
部分には同一符号を付してある。この実施の形態はＬＯ
Ｃ構造の半導体装置で、図１に示すように、チップ４の
表面に接着テープ８を介してリードフレーム２が接着固
定されている。リードフレーム２は一部が樹脂１内に封
止され、一部が樹脂１の外に出ている。チップ４及び接
着テープ８は樹脂１に封止されている。
【００１３】上記の接着テープ８は図２（Ａ）、（Ｂ）
に示すように、ポリイミド層６の下面と上面にそれぞれ
接着剤５ａと５ｂが配置された積層構造である。また、
接着剤５ａと５ｂのうちリードフレーム２側の接着剤５
ｂは、図２（Ａ）に示すように、断面凹凸形状とされ、
その深さと幅はリードフレーム２の厚さと幅に対応して
いる。このため、図２（Ａ）に示すように、接着剤５ｂ
の凹部にリードフレーム２が丁度嵌合して、リードフレ
ーム２の上面と接着テープ８の上面は段差の無い形状と
なっている。
に示すように、ポリイミド層６の下面と上面にそれぞれ
接着剤５ａと５ｂが配置された積層構造である。また、
接着剤５ａと５ｂのうちリードフレーム２側の接着剤５
ｂは、図２（Ａ）に示すように、断面凹凸形状とされ、
その深さと幅はリードフレーム２の厚さと幅に対応して
いる。このため、図２（Ａ）に示すように、接着剤５ｂ
の凹部にリードフレーム２が丁度嵌合して、リードフレ
ーム２の上面と接着テープ８の上面は段差の無い形状と
なっている。
【００１４】これにより、チップ４とリードフレーム２
を圧着させた時には、図４（Ａ）の要部拡大断面図に示
すように、接着剤５ｂの凸部が存在する領域ｅ１、ｅ２
と接着剤５ｂの凹部とリードフレーム２が存在する領域
ｆ１、ｆ２において、チップ４と接着テープ８との界面
には図４（Ｂ）に示すように圧力差が生じることはな
い。また、その密着性は図８（Ｂ）に実線Ｉで示すよう
に、図８（Ａ）に示した従来の半導体装置の密着性（図
８（Ｂ）の一点鎖線II）に比べて十分な密着性が得られ
た。
を圧着させた時には、図４（Ａ）の要部拡大断面図に示
すように、接着剤５ｂの凸部が存在する領域ｅ１、ｅ２
と接着剤５ｂの凹部とリードフレーム２が存在する領域
ｆ１、ｆ２において、チップ４と接着テープ８との界面
には図４（Ｂ）に示すように圧力差が生じることはな
い。また、その密着性は図８（Ｂ）に実線Ｉで示すよう
に、図８（Ａ）に示した従来の半導体装置の密着性（図
８（Ｂ）の一点鎖線II）に比べて十分な密着性が得られ
た。
【００１５】次に、本発明の第２の実施の形態について
説明する。図３（Ａ）及び（Ｂ）は本発明になる半導体
装置の第２の実施の形態の断面図で、それぞれ図１中の
Ａ−Ａ線、Ｂ−Ｂ線に沿う断面図を示す。同図中、図２
と同一構成部分には同一符号を付してある。
説明する。図３（Ａ）及び（Ｂ）は本発明になる半導体
装置の第２の実施の形態の断面図で、それぞれ図１中の
Ａ−Ａ線、Ｂ−Ｂ線に沿う断面図を示す。同図中、図２
と同一構成部分には同一符号を付してある。
【００１６】この実施の形態は、図３（Ａ）に示すリー
ドフレームの長手方向に直交する方向（リードフレーム
配列方向）であるＡ−Ａ線に沿う断面形状は図２（Ａ）
に示した断面形状と同様に、接着テープ８はポリイミド
層６の下面と上面にそれぞれ接着剤５ａと５ｂが配置さ
れた積層構造で、接着剤５ａと５ｂのうちリードフレー
ム９側の接着剤５ｂは断面凹凸形状とされ、その深さと
幅はリードフレーム９の厚さと幅に対応しているため、
リードフレーム９の上面と接着テープ８の上面は段差の
無い形状となっている。
ドフレームの長手方向に直交する方向（リードフレーム
配列方向）であるＡ−Ａ線に沿う断面形状は図２（Ａ）
に示した断面形状と同様に、接着テープ８はポリイミド
層６の下面と上面にそれぞれ接着剤５ａと５ｂが配置さ
れた積層構造で、接着剤５ａと５ｂのうちリードフレー
ム９側の接着剤５ｂは断面凹凸形状とされ、その深さと
幅はリードフレーム９の厚さと幅に対応しているため、
リードフレーム９の上面と接着テープ８の上面は段差の
無い形状となっている。
【００１７】更に、この実施の形態では、図３（Ｂ）に
示すリードフレーム長手方向であるＢ−Ｂ線に沿う断面
形状が、第１の実施の形態の断面形状と異なり、リード
フレーム９に凹部９ａが接着テープ幅で形成されてお
り、接着テープ８の接着剤５ａと嵌合する形状とされて
いる。これにより、リードフレーム９の長手方向に沿う
上面と接着テープ８の上面は段差の無い形状となってい
る。本実施の形態はより一層密着性の高い形状とされて
いる。
示すリードフレーム長手方向であるＢ−Ｂ線に沿う断面
形状が、第１の実施の形態の断面形状と異なり、リード
フレーム９に凹部９ａが接着テープ幅で形成されてお
り、接着テープ８の接着剤５ａと嵌合する形状とされて
いる。これにより、リードフレーム９の長手方向に沿う
上面と接着テープ８の上面は段差の無い形状となってい
る。本実施の形態はより一層密着性の高い形状とされて
いる。
【００１８】
【発明の効果】以上説明したように、本発明によれば、
リードフレームの下面及び接着テープ上面の少なくとも
いずれか一方に、凹凸部を設け、互いに嵌合させること
で、リードフレームの上面と接着テープ上面の段差をな
くすようにしたため、リードフレームとチップを固定さ
せるときの接着テープにおける圧力差をなくすことがで
き、チップ表面と接着テープとの圧着性を向上でき、よ
って、接着テープとチップ表面の剥離を防ぐことができ
る。また、本発明によれば、上記の剥離発生による水分
や腐食性ガスの侵入等による不良の発生を防止でき、信
頼性を向上できる。
リードフレームの下面及び接着テープ上面の少なくとも
いずれか一方に、凹凸部を設け、互いに嵌合させること
で、リードフレームの上面と接着テープ上面の段差をな
くすようにしたため、リードフレームとチップを固定さ
せるときの接着テープにおける圧力差をなくすことがで
き、チップ表面と接着テープとの圧着性を向上でき、よ
って、接着テープとチップ表面の剥離を防ぐことができ
る。また、本発明によれば、上記の剥離発生による水分
や腐食性ガスの侵入等による不良の発生を防止でき、信
頼性を向上できる。
【図１】本発明になる半導体装置の一実施の形態の透視
斜視図である。
斜視図である。
【図２】図１中のＡ−Ａ線、Ｂ−Ｂ線に沿う本発明にな
る半導体装置の第１の実施の形態の縦断面図である。
る半導体装置の第１の実施の形態の縦断面図である。
【図３】図１中のＡ−Ａ線、Ｂ−Ｂ線に沿う本発明にな
る半導体装置の第２の実施の形態の縦断面図である。
る半導体装置の第２の実施の形態の縦断面図である。
【図４】図２、図３の要部の拡大断面図と圧力特性を示
す図である。
す図である。
【図５】従来の半導体装置の一例の透視斜視図である。
【図６】図５中のＡ−Ａ線に沿う縦断面図である。
【図７】図５の要部拡大断面図と圧力特性を示す図であ
る。
る。
【図８】従来の半導体装置の他の例の要部拡大断面図
と、従来と本発明の密着性特性図である。
と、従来と本発明の密着性特性図である。
１ 樹脂 ２、９ リードフレーム ４ チップ ５ａ、５ｂ 接着剤 ６ ポリイミド層 ８ 接着テープ ９ａ 凹部
Claims (4)
- 【請求項１】 複数のリードフレームをチップ表面に接
着テープを介して接着固定するＬＯＣ構造を有する半導
体装置において、 前記リードフレームの下面及び接着テープ上面の少なく
ともいずれか一方に、凹凸部を設け、互いに嵌合させ、
前記リードフレームの上面と前記接着テープの上面の高
さを揃えたことを特徴とする半導体装置。 - 【請求項２】 前記接着テープは、ポリイミド層とその
上下両面にそれぞれ配置された接着剤からなる積層構造
であり、前記リードフレーム側の前記接着剤に前記リー
ドフレームを嵌合させるための凹部が形成されているこ
とを特徴とする請求項１記載の半導体装置。 - 【請求項３】 前記凹部は、前記リードフレームの配列
方向に該リードフレームの配置間隔で前記リードフレー
ム側の前記接着剤に形成されていることを特徴とする請
求項２記載の半導体装置。 - 【請求項４】 前記凹部は、前記リードフレームの長手
方向に前記接着テープ幅で前記リードフレームに形成さ
れていることを特徴とする請求項１又は２記載の半導体
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702397A JP3149829B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29702397A JP3149829B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11135684A JPH11135684A (ja) | 1999-05-21 |
| JP3149829B2 true JP3149829B2 (ja) | 2001-03-26 |
Family
ID=17841233
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29702397A Expired - Fee Related JP3149829B2 (ja) | 1997-10-29 | 1997-10-29 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3149829B2 (ja) |
-
1997
- 1997-10-29 JP JP29702397A patent/JP3149829B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11135684A (ja) | 1999-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5072280A (en) | Resin sealed semiconductor device | |
| JPH06227189A (ja) | Ｉｃカード用モジュールの製造方法 | |
| US6028368A (en) | Semiconductor device with potting resin structures | |
| JP3149829B2 (ja) | 半導体装置 | |
| JP2908350B2 (ja) | 半導体装置 | |
| JPS63179557A (ja) | 半導体装置用リ−ドフレ−ム | |
| JPH0972804A (ja) | 半導体圧力センサ | |
| US6208017B1 (en) | Semiconductor device with lead-on-chip structure | |
| JP3520976B2 (ja) | 半導体装置の接合構造 | |
| US6211573B1 (en) | Semiconductor device with an improved lead-chip adhesion structure and lead frame to be used therefor | |
| JPH06216313A (ja) | 樹脂封止半導体装置 | |
| JPH0365023B2 (ja) | ||
| US6856028B1 (en) | Semiconductor device having an improved mounting structure | |
| JP2658353B2 (ja) | Ｉｃカード | |
| JPH0730006A (ja) | 半導体装置のパッケージ構造 | |
| JPS62108545A (ja) | プリント基板型パッケ−ジ | |
| JPWO2023042615A5 (ja) | ||
| JPH02275655A (ja) | 混成集積回路 | |
| JPH0468558A (ja) | 半導体モジュール | |
| KR200173050Y1 (ko) | 초박형 반도체 패키지 | |
| JPS60239046A (ja) | 半導体装置及びその製造方法 | |
| JPH0669381A (ja) | 半導体集積回路装置 | |
| JPS62271797A (ja) | Ｉｃカ−ド | |
| JPH0661407A (ja) | 半導体装置 | |
| JPS61207038A (ja) | 樹脂封止型半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080119 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |