JPH01273155A - データ転送方式 - Google Patents
データ転送方式Info
- Publication number
- JPH01273155A JPH01273155A JP63100301A JP10030188A JPH01273155A JP H01273155 A JPH01273155 A JP H01273155A JP 63100301 A JP63100301 A JP 63100301A JP 10030188 A JP10030188 A JP 10030188A JP H01273155 A JPH01273155 A JP H01273155A
- Authority
- JP
- Japan
- Prior art keywords
- data
- write data
- write
- bus
- data transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Retry When Errors Occur (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、コンピュータ・システムにおけるデータ転送
方式に関し、特に、バスで接続された処理装置と制御装
置の間のデータ転送を正確に行うことが可能なデータ転
送方式に関する。
方式に関し、特に、バスで接続された処理装置と制御装
置の間のデータ転送を正確に行うことが可能なデータ転
送方式に関する。
コンピュータ・システムにおいて、処理装置から制御装
置へバスを介してデータを転送する際、外部ノイズ等に
よりバスのデータが瞬間的に変化することがある。この
場合、制御装置は誤まったデータを格納、してしまう。
置へバスを介してデータを転送する際、外部ノイズ等に
よりバスのデータが瞬間的に変化することがある。この
場合、制御装置は誤まったデータを格納、してしまう。
従来のシステムでは、例えば特開昭５９−１００９２７
号公報に記載されているように、データの信頼性を向上
させるため、装置間でデータ転送を行う場合、受信側の
装置は送信データバスからデータを受取って格納した後
、格納データを受信データバスで返送している。また、
送信側の装置は返送されたデータからエラー・チエツク
・コードを作成している。さらに、データブロックの転
送終了後、そのエラー・チエツク・コードをチエツクし
て、エラーが検出されると、再度、データブロックの転
送を行っていた。
号公報に記載されているように、データの信頼性を向上
させるため、装置間でデータ転送を行う場合、受信側の
装置は送信データバスからデータを受取って格納した後
、格納データを受信データバスで返送している。また、
送信側の装置は返送されたデータからエラー・チエツク
・コードを作成している。さらに、データブロックの転
送終了後、そのエラー・チエツク・コードをチエツクし
て、エラーが検出されると、再度、データブロックの転
送を行っていた。
上記従来技術では、エラー検出を容易にする点、および
、エラー処理時間を短縮する点について、配慮がなされ
ていない。
、エラー処理時間を短縮する点について、配慮がなされ
ていない。
つまり、受信データの返送とエラー検出時のデータブロ
ックの再送が必要であり、エラー検出が複雑で、エラー
処理に時間がかかるという問題があった。
ックの再送が必要であり、エラー検出が複雑で、エラー
処理に時間がかかるという問題があった。
また、繰返し外部ノイズが印加されてデータバスが影響
を受けるような場合には、転送されるデータブロックが
長くなり、さらに、そのデータブロック転送中にノイズ
が印加されると、エラー処理においてデータ・ブロック
の再送が発生する。
を受けるような場合には、転送されるデータブロックが
長くなり、さらに、そのデータブロック転送中にノイズ
が印加されると、エラー処理においてデータ・ブロック
の再送が発生する。
この場合、そのデータブロック再送中にエラーが検出さ
れるため、エラー処理回数が大幅に増加し。
れるため、エラー処理回数が大幅に増加し。
エラー処理時間が長くなるという問題があった。
本発明の目的は、このような問題点を改善し、エラー検
出を容易にし、かつエラー処理時間を短縮することが可
能なデータ転送方式を提供することにある。
出を容易にし、かつエラー処理時間を短縮することが可
能なデータ転送方式を提供することにある。
上記目的を達成するため、本発明のデータ転送方式は、
処理装置と、処理装置が出力した書込みデータを格納す
る手段（データバッファ）を有する制御装置と、それら
を接続するバスとを備え、制御装置は、処理装置が出力
する書込み制御信号に従い、データバスを介して書込み
データを受信し。
処理装置と、処理装置が出力した書込みデータを格納す
る手段（データバッファ）を有する制御装置と、それら
を接続するバスとを備え、制御装置は、処理装置が出力
する書込み制御信号に従い、データバスを介して書込み
データを受信し。
格納応答信号を出力するデータ転送方式において。
上記制御装置には、データバッファに格納したデータと
上記データバスを介して受信したデータとを、指定時間
経過後に比較する手段（コンパレータ）、および、その
比較結果が不一致である場合。
上記データバスを介して受信したデータとを、指定時間
経過後に比較する手段（コンパレータ）、および、その
比較結果が不一致である場合。
上記格納応答信号を出力しない状態で再び受信データを
データバッファに格納させ、また、その比較結果が一致
する場合には、格納応答信号を出力し、書込みデータ格
納完了を上記処理装置に連絡して、書込みデータ転送シ
ーケンスを終了させる手段（データバッファ制御部）を
備え、制御装置はデータバスを介して処理装置が出力し
た書込みデータを受信・格納すると、指定時間経過後に
格納データと受信データとを比較し、１回の書込みデー
タ転送シーケンス中に、それらのデータが一致するまで
、その受信データの再格納を繰り返すことにより、書込
みデータを確実に格納することに特徴がある。
データバッファに格納させ、また、その比較結果が一致
する場合には、格納応答信号を出力し、書込みデータ格
納完了を上記処理装置に連絡して、書込みデータ転送シ
ーケンスを終了させる手段（データバッファ制御部）を
備え、制御装置はデータバスを介して処理装置が出力し
た書込みデータを受信・格納すると、指定時間経過後に
格納データと受信データとを比較し、１回の書込みデー
タ転送シーケンス中に、それらのデータが一致するまで
、その受信データの再格納を繰り返すことにより、書込
みデータを確実に格納することに特徴がある。
本発明においては、コンパレータにより指定時間経過後
に格納データと受信データとを比較する。
に格納データと受信データとを比較する。
その比較結果により、１回の書込みデータ転送シーケン
ス中に、格納データが受信データと一致するまで、受信
データの再格納を繰り返す。
ス中に、格納データが受信データと一致するまで、受信
データの再格納を繰り返す。
このため、書込みデータを確実に格納することができる
。
。
以下、本発明の一実施例を図面により説明する。
第２図は１本発明の一実施例におけるバス制御システム
の構成図である。
の構成図である。
本実施例のバス制御システムは、処理装置（以下ＣＰＵ
と記す）１、および制御装置（以下ＩＯＣと記す）２を
備え、これらはバス３により接続される。
と記す）１、および制御装置（以下ＩＯＣと記す）２を
備え、これらはバス３により接続される。
このｌ０Ｃ２は、ＣＰＵＩが出力する書込みデータを格
納するため、アドレスデコーダ（以下ＤＥＣと記す）２
１、データバッファ制御部（以下ＤＢＣと記す）２２．
データバッファ（以下ＤＴＢと記す）２３、およびコン
パレータ（以下ＣＭＰと記す）２４を備える。
納するため、アドレスデコーダ（以下ＤＥＣと記す）２
１、データバッファ制御部（以下ＤＢＣと記す）２２．
データバッファ（以下ＤＴＢと記す）２３、およびコン
パレータ（以下ＣＭＰと記す）２４を備える。
また、バス３は、アドレスバス３１、データバス３２．
およびコントロールバス３３から構成される。なお、コ
ントロールバス３３は、ＣＰＵＩが書込みデータを出力
する際の書込み制御信号（ＩＯＷ）と、ｌ０Ｃ２が書込
みデータの格納を完了したことを通知する格納応答信号
（ＲＤＹ）を含む。
およびコントロールバス３３から構成される。なお、コ
ントロールバス３３は、ＣＰＵＩが書込みデータを出力
する際の書込み制御信号（ＩＯＷ）と、ｌ０Ｃ２が書込
みデータの格納を完了したことを通知する格納応答信号
（ＲＤＹ）を含む。
第１図は、本発明の一実施例におけるバス制御システム
において、ＣＰＵＩからｌ０Ｃ２への書込みデータ転送
シーケンスを示すタイミングチャートである。
において、ＣＰＵＩからｌ０Ｃ２への書込みデータ転送
シーケンスを示すタイミングチャートである。
本実施例では、ＣＰＵＩから工○Ｃ２へ書込みデータを
転送する場合、ＣＰＵＩはｌ０Ｃ２を選択するため、ア
ドレスバス３１にデバイス選択アドレスを出力する。
転送する場合、ＣＰＵＩはｌ０Ｃ２を選択するため、ア
ドレスバス３１にデバイス選択アドレスを出力する。
これにより、ｌ０Ｃ２はアドレスバス３１のデバイス選
択アドレスをＤＥＣ２１でデコードし。
択アドレスをＤＥＣ２１でデコードし。
工○Ｃ２個有のデバイスアドレスに一致すると、ｌ０Ｃ
２が選択され、そのｌ０Ｃ２内部の選択信号（ＳＥＬ）
は１′となる。
２が選択され、そのｌ０Ｃ２内部の選択信号（ＳＥＬ）
は１′となる。
次に、ＣＰＵＩは書込みデータをデータバス３２に出力
するとともに、コントロールバス３３の書込み制御信号
（ＩＯＷ）を１′にして書込みデータ転送シーケンスを
開始し、ｌ０Ｃ２に対して、データバス３２に書込みデ
ータを出力していることを連絡する。
するとともに、コントロールバス３３の書込み制御信号
（ＩＯＷ）を１′にして書込みデータ転送シーケンスを
開始し、ｌ０Ｃ２に対して、データバス３２に書込みデ
ータを出力していることを連絡する。
ｌ０Ｃ２は、内部の選択信号（Ｓ Ｅ Ｌ）が４１１の
状態で、書込み制御信号（ＩＯＷ）が１′になると、デ
ータバッファ・ライト信号（Ｄ Ｂ Ｗ）を１′にする
。なお、このデータバッファ・ライト信号は、ＤＢＣ２
２で書込みデータをＤＴＢ ２３に格納する際のストロ
ーブである。
状態で、書込み制御信号（ＩＯＷ）が１′になると、デ
ータバッファ・ライト信号（Ｄ Ｂ Ｗ）を１′にする
。なお、このデータバッファ・ライト信号は、ＤＢＣ２
２で書込みデータをＤＴＢ ２３に格納する際のストロ
ーブである。
こうしてデータバッファ・ライト信号（Ｄ Ｂ Ｗ）が
１′になると、データバス３２の書込みデータをＤＴＢ
２３に格納する。しかし、外部ノイズ等の影響によりＤ
ＴＢ２３格納時、データバス３２の書込みデータが瞬間
的に異常データになると、格納したデータも異常となる
。
１′になると、データバス３２の書込みデータをＤＴＢ
２３に格納する。しかし、外部ノイズ等の影響によりＤ
ＴＢ２３格納時、データバス３２の書込みデータが瞬間
的に異常データになると、格納したデータも異常となる
。
このため、本実施例では、ＤＴＢ２３の格納データ信号
（ＤＢ）とデータバス３２の書込みデータがＣＭＰ２４
で比較される。その比較結果が一致していれば、一致信
号（ＣＭ″ＰＯＫ）は１′となり、不一致であれば、０
′となる。
（ＤＢ）とデータバス３２の書込みデータがＣＭＰ２４
で比較される。その比較結果が一致していれば、一致信
号（ＣＭ″ＰＯＫ）は１′となり、不一致であれば、０
′となる。
このデータバッファ・ライト信号（Ｄ Ｂ Ｗ）により
、ＤＴＢ２３に受信データを格納してから指定時間経過
後、一致信号（ＣＭＰＯＫ）が０′であれば、ＤＢＣ２
２は格納応答信号（ＤＲＹ）を０′のままとし、再度、
データバッファ・ライト信号（Ｄ Ｂ Ｗ）を１′とし
て、前回と同様にデータバス３２の書込みデータをＤＴ
Ｂ２３に再格納する。
、ＤＴＢ２３に受信データを格納してから指定時間経過
後、一致信号（ＣＭＰＯＫ）が０′であれば、ＤＢＣ２
２は格納応答信号（ＤＲＹ）を０′のままとし、再度、
データバッファ・ライト信号（Ｄ Ｂ Ｗ）を１′とし
て、前回と同様にデータバス３２の書込みデータをＤＴ
Ｂ２３に再格納する。
さらに、データバッファ・ライト信号（ＤＢＷ）により
、ＤＴＢ２３に受信データを再格納して指定時間経過後
、一致信号（ＣＭＰＯＫ）が１′ならば、ＤＢＣ２２は
格納応答信号（ＤＲＹ）を１′にして、書込みデータ格
納完了をＣＰＵＩに連絡する。
、ＤＴＢ２３に受信データを再格納して指定時間経過後
、一致信号（ＣＭＰＯＫ）が１′ならば、ＤＢＣ２２は
格納応答信号（ＤＲＹ）を１′にして、書込みデータ格
納完了をＣＰＵＩに連絡する。
ＣＰＵＩは、格納応答信号（ＤＲＹ）が１′になると、
書込み制御信号（ＩＯＷ）を０′にして書込みデータ転
送シーケンスを終了させる。
書込み制御信号（ＩＯＷ）を０′にして書込みデータ転
送シーケンスを終了させる。
このように、ＤＴＢ２３の格納データがデータバス３２
の書込みデータと一致するまで、書込みデータ転送シー
ケンスを続行し、ＤＴＢ２３に書込みデータの格納を繰
り返して、一致した後に書込みデータ転送シーケンスを
終了させる。
の書込みデータと一致するまで、書込みデータ転送シー
ケンスを続行し、ＤＴＢ２３に書込みデータの格納を繰
り返して、一致した後に書込みデータ転送シーケンスを
終了させる。
これにより、１回の書込みデータ転送シーケンスでＣＰ
ＵＩの書込みデータをｌ０Ｃ２に確実に格納することが
できる。
ＵＩの書込みデータをｌ０Ｃ２に確実に格納することが
できる。
本発明によれば、処理装置の書込みデータを制御装置に
対して確実に格納することができるため、書込みデータ
ブロックの転送終了後、格納データブロックのチエツク
を行ってエラーが検出され。
対して確実に格納することができるため、書込みデータ
ブロックの転送終了後、格納データブロックのチエツク
を行ってエラーが検出され。
再度、書込みデータブロックの転送を行う必要がない。
従って、エラー処理が容易になり、かつエラー処理時間
を短縮することができる。
を短縮することができる。
第１図は本発明の一実施例におけるバス制御システムに
おいて、ＣＰＵから制御装置への書込みデータ転送シー
ケンスを示すタイミングチャート、第２図は本発明の一
実施例におけるバス制御システムの構成図である。 １；処理袋［（ＣＰＵ）、２ ：制御装置（ＩＯＣＬ３
：バス、２１ニアドレスデコーダ（ＤＥＣ）。 ２２：データバッファ制御部（ＤＢＣ）、２３ ：デー
タバッファ （ＤＴＢ）、２４ ：コンパレータ（ＣＯ
ＭＰ）、３１ ： ７ドＬ／ＸバＸ、３２：データバス
、３３：コントロールバス、ＩＯＷ：書込み制御信号、
ＲＤＹ ：格納応答信号、ＳＥＬ：選択信号、ＤＢＷ：
データバッファ・ライト信号、ＤＢ：格納データ信号、
ＣＭＰＯＫニ一致信号。 第 １ 図
おいて、ＣＰＵから制御装置への書込みデータ転送シー
ケンスを示すタイミングチャート、第２図は本発明の一
実施例におけるバス制御システムの構成図である。 １；処理袋［（ＣＰＵ）、２ ：制御装置（ＩＯＣＬ３
：バス、２１ニアドレスデコーダ（ＤＥＣ）。 ２２：データバッファ制御部（ＤＢＣ）、２３ ：デー
タバッファ （ＤＴＢ）、２４ ：コンパレータ（ＣＯ
ＭＰ）、３１ ： ７ドＬ／ＸバＸ、３２：データバス
、３３：コントロールバス、ＩＯＷ：書込み制御信号、
ＲＤＹ ：格納応答信号、ＳＥＬ：選択信号、ＤＢＷ：
データバッファ・ライト信号、ＤＢ：格納データ信号、
ＣＭＰＯＫニ一致信号。 第 １ 図
Claims (1)
- １、処理装置と、該処理装置が出力した書込みデータを
格納する手段を有する制御装置と、両装置を接続するバ
スとを備え、該制御装置は、該処理装置が出力する書込
み制御信号に従い、データバスを介して書込みデータを
受信し、該処理装置に対して格納応答信号を出力するデ
ータ転送方式において、上記制御装置には、上記格納手
段の格納データと上記データバスを介して受信したデー
タとを指定時間経過後に比較する手段、および、比較結
果が不一致である場合、上記格納応答信号を出力せず、
再び受信データを該格納手段に格納させ、また、該比較
結果が一致する場合には、該格納応答信号を出力し、書
込みデータ格納完了を上記処理装置に連絡して、書込み
データ転送シーケンスを終了させる手段を備え、該制御
装置は、該データバスを介して該処理装置が出力した書
込みデータを受信・格納し、指定時間経過後に該格納デ
ータと該受信データとを比較して、１回の書込みデータ
転送シーケンス中に、両データが一致するまで受信デー
タの再格納を繰り返すことを特徴とするデータ転送方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100301A JPH01273155A (ja) | 1988-04-25 | 1988-04-25 | データ転送方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63100301A JPH01273155A (ja) | 1988-04-25 | 1988-04-25 | データ転送方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01273155A true JPH01273155A (ja) | 1989-11-01 |
Family
ID=14270348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63100301A Pending JPH01273155A (ja) | 1988-04-25 | 1988-04-25 | データ転送方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01273155A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356454B2 (ja) * | 1980-10-03 | 1988-11-08 | Yamatake Honeywell Co Ltd |
-
1988
- 1988-04-25 JP JP63100301A patent/JPH01273155A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6356454B2 (ja) * | 1980-10-03 | 1988-11-08 | Yamatake Honeywell Co Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6691205B2 (en) | Method for using RAM buffers with simultaneous accesses in flash based storage systems | |
| CA2172976A1 (en) | Apparatus and method for interfacing a data processor and an io controller to a main memory | |
| US7152129B2 (en) | Apparatus having an inter-module data transfer confirming function, storage controlling apparatus, and interface module for the apparatus | |
| JPH01273155A (ja) | データ転送方式 | |
| JPH1097471A (ja) | メモリデータのエラー訂正方法、及びエラー訂正方式 | |
| US6131176A (en) | On-the-fly data integrity transfer system handling mixed block sizes | |
| JP3329155B2 (ja) | 情報処理装置 | |
| JPH10143448A (ja) | メモリシステム | |
| JP2953878B2 (ja) | データ転送システム | |
| JPH05108491A (ja) | 情報処理装置 | |
| JPH02310754A (ja) | データ受信装置 | |
| JPS63161741A (ja) | デ−タ伝送システム | |
| JPS63269233A (ja) | 誤り検出・訂正回路 | |
| JPH01140358A (ja) | ランダム・アクセス・メモリ書込み誤り検出回路 | |
| JPH02224045A (ja) | データ転送制御方式 | |
| JPS58192123A (ja) | 入出力デ−タ転送制御装置 | |
| JPH0540583A (ja) | 情報処理システム | |
| JPS5831680B2 (ja) | 多重化記憶装置の制御方式 | |
| JPH06175947A (ja) | Ｄｍａ機能を備えたデータ処理装置 | |
| JPH04369711A (ja) | 電子ディスクサブシステム | |
| JPS617947A (ja) | 制御記憶装置 | |
| JPH0535652A (ja) | Ｄｍａコントローラ | |
| JPS6043549B2 (ja) | デ−タ転送制御方式 | |
| JP2002082843A (ja) | バースト転送制御回路及びバースト転送制御方法 | |
| JPS6041151A (ja) | メモリエラ−訂正方式 |