JP3377128B2 - スイッチング電源装置 - Google Patents
スイッチング電源装置Info
- Publication number
- JP3377128B2 JP3377128B2 JP11909494A JP11909494A JP3377128B2 JP 3377128 B2 JP3377128 B2 JP 3377128B2 JP 11909494 A JP11909494 A JP 11909494A JP 11909494 A JP11909494 A JP 11909494A JP 3377128 B2 JP3377128 B2 JP 3377128B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- power supply
- circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000004804 winding Methods 0.000 claims description 26
- 238000009499 grossing Methods 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Landscapes
- Direct Current Feeding And Distribution (AREA)
- Dc-Dc Converters (AREA)
Description
号により主スイッチング素子をスイッチングして、直流
入力電圧を主トランスの一次巻線に断続的に印加するス
イッチング電源装置に関する。 【0002】 【従来の技術】一般に、この種のスイッチング電源装置
は、制御回路からの駆動信号により主スイッチング素子
をスイッチング動作させることで、主トランスの一次巻
線に直流入力電圧を断続的に印加し、主トランスの二次
巻線から出力側に電力を供給する構成となっているが、
制御回路や帰還ループを形成するオペアンプなどに所定
の動作電圧を供給しなければならず、このための手段と
して補助電源回路が主インバータとは別個に装置内に設
けられている。 【0003】 【発明が解決しようとする課題】上記従来技術における
補助電源回路として、例えば、分圧用の抵抗やドロッパ
ーを用いて直流入力電圧を所定の動作電圧に降圧させる
ものが知られているが、制御回路の動作電圧が直流入力
電圧よりも高い場合には、このような手法を適用するこ
とはできない。これに対して、昇圧型の補助電源回路を
用いて直流入力電圧よりも高い動作電圧を取り出す方法
も知られてはいるが、特に制御回路として各種保護回路
などを内蔵する制御用ICを用いた場合、制御回路の起
動電圧よりも高い動作電圧が定常時においても補助電源
回路から供給され、制御回路の損失が増大するといった
問題点を有する。 【0004】そこで本発明は上記問題点に鑑み、制御回
路に対する損失を減らすことができ、既存の補助電源回
路に対しても、簡単に制御回路に対する損失を低減する
ことが可能なスイッチング電源装置を提供することをそ
の目的とする。 【0005】 【課題を解決するための手段】本発明のスイッチング電
源装置は、主トランスの一次巻線に直流入力電圧を断続
的に印加する主スイッチング素子と、この主スイッチン
グ素子に駆動信号を供給する制御回路とを有し、前記制
御回路に対し所定の動作電圧を供給する補助電源回路を
備えたスイッチング電源装置において、前記制御回路の
動作状態を知らせる動作出力端子を前記制御回路に設け
るとともに、前記動作出力端子からの制御信号に基づき
前記動作電圧を切換える動作電圧切換回路を前記補助電
源回路に設け、前記補助電源回路は前記直流入力電圧を
前記動作電圧に変換するトランスとトランジスタとを備
えた自励式コンバータからなり、前記動作電圧切換回路
は前記トランジスタのベース電流を制御する制御電圧発
生源と、この制御電圧発生源からの制御電圧を前記動作
出力端子からの制御信号に基づき切換える制御電圧切換
手段とからなるものである。 【0006】 【作用】上記構成により、補助電源回路は制御回路が起
動し得る動作電圧を制御回路に対して先ず供給する。そ
の後、制御回路が動作した旨の制御信号が動作出力端子
から動作電圧切換手段に印加されると、動作電圧切換手
段は制御回路への動作電圧を起動時よりも低い電圧値に
切換える。【0007】また、最も簡単な回路構成の自励式コンバ
ータからなる補助電源回路を用いて、制御回路に対する
動作電圧を切換えることができ、既存の補助電源回路に
対しても、簡単に制御回路に対する損失を低減すること
が可能となる。 【0008】 【実施例】以下、本発明の各実施例を添付図面を参照し
て説明する。図1は本発明の第1実施例を示し、同図に
おいて、1は一次側と二次側とを絶縁する主トランス,
2は主トランス1の一次巻線1Aとの直列回路により主
インバータ3を構成する主スイッチング素子たるNPN
型トランジスタであり、トランジスタ2のスイッチング
により主トランス1の一次巻線1Aに直流入力電圧Vi
が断続的に印加される。また、4はドライブ端子Dから
トランジスタ2のベースに駆動信号を供給する制御回路
としての制御用ICであり、動作電圧入力端子Vccと
接地端子G間に所定の動作電圧Vcが印加されると起動
するようになっている。一方、主トランス1の二次巻線
1B側には、整流平滑回路5を構成する整流ダイオード
6,フライホイールダイオード7,チョークコイル8,
および平滑コンデンサ9が接続される。そして、トラン
ジスタ2のスイッチングに伴い、トランス1の二次巻線
1Bに誘起された電圧が整流平滑回路5により整流平滑
され、直流出力電圧Voとして図示しない負荷側に供給
される。 【0009】11は、制御用IC4に対し所定の動作電圧
Vcを供給する補助電源回路である。この補助電源回路
11は、直流入力電圧Viを動作電圧Vc,Vdに変換す
る回路構成の簡単な自励式フライバックコンバータから
構成され、主トランス1とは別個に設けられたトランス
12と、トランス12の一次巻線12Aに接続されたスイッチ
ング素子たるNPN型トランジスタ13とを備えている。
また、トランス12の一次巻線12Aとトランジスタ13のベ
ース間には、ツェナーダイオード14と抵抗15との直列回
路が接続されるとともに、トランジスタ13のベースとエ
ミッタ間にはエミッタ接地されたNPN型トランジスタ
16のコレクタとベースが各々接続され、このトランジス
タ16のベースとエミッタ間に抵抗17が接続される。トラ
ンス12は2つの二次巻線12Bおよび二次巻線12Cを有
し、一方の二次巻線12Bは整流ダイオード18および平滑
コンデンサ19を介して、制御用IC4の動作電圧入力端
子Vccと接地端子Gに接続され、また、他方の二次巻
線12Cは整流ダイオード20および平滑コンデンサ25を介
して、異なる動作電圧Vdで動作する電源装置内のオペ
アンプ(図示せず)などに接続される。 【0010】前記制御用IC4には、その動作状態を知
らせる動作出力端子OUTが設けられており、制御用I
C4が立上がるとHレベルの制御信号が動作出力端子O
UTから出力されるようになっている。この制御用IC
4の動作出力端子OUTとトランス12の二次巻線12Bと
の間には、動作出力端子OUTからの制御信号に基づき
補助電源回路11から制御用IC4に供給する動作電圧V
cの値を切換える動作電圧切換回路21が設けられる。動
作電圧切換回路21は、動作電圧入力端子Vccラインと
トランジスタ16のベースとの間に接続された制御電圧発
生源としてのツェナーダイオード22,23の直列回路と、
一方のツェナーダイオード23の両端にドレインとソース
が接続され、かつ、動作出力端子OUTにゲートが接続
された制御電圧切換手段としてのMOS型FETとによ
り構成される。なお、制御用IC4の動作出力端子OU
Tは、フィードバック端子や基準電圧モニター端子など
の少なくとも制御用IC4が立上がったら何等かの信号
を出力するものであれば、どの様な端子を用いても構わ
ない。本実施例では、例えば、ドライブ端子Dからの駆
動信号をそのまま制御信号として利用することもでき
る。この場合、パルス波形状の駆動信号をダイオードお
よびコンデンサからなる整流平滑回路により整流平滑し
て、FET24のゲートに印加するようにすればよい。 【0011】次に、上記構成に付きその作用を説明す
る。図1における電源装置に直流入力電圧Viを印加す
ると、補助電源回路11側ではツェナーダイオード14を介
して起動用の抵抗15に発生する電流がトランジスタ13の
ベースに流れ、トランジスタ13はターンオンする。この
とき、トランス12の一次巻線12Aには直流入力電圧Vi
からトランジスタ13のコレクタ・エミッタ間電圧を差し
引いた電圧が印加されるが、二次巻線12B,12Cに誘起
される電圧はダイオード18,20に対して逆方向に加わ
り、二次巻線12B,12Cからは電流が流れなくなるた
め、一次巻線12Aには時間に比例して直線的に増大する
トランス12の励磁電流が流れ、トランジスタ13の動作点
は飽和領域から活性領域に移行する。そして、トランジ
スタ13のコレクタ・エミッタ間電圧の増大に伴いトラン
ジスタ13がターンオフすると、各ダイオード18,20は導
通して、トランス12に蓄積されたエネルギーが二次巻線
12B,12Cから出力側に供給される。これによって、ト
ランス12の二次巻線12B,12C側には、各々直流動作電
圧Vc,Vdが発生する。 【0012】上記補助電源回路11において、制御用IC
4が立上がるまでの起動時には、動作出力端子OUTは
Lレベルになっているため、動作電圧切換回路21のFE
T24はオフ状態となる。この場合、ツェナーダイオード
22,23の制御電圧たるツェナー電圧を各々VZ1,VZ
2とすると、トランジスタ16のベース電位は、Vc−
(VZ1+VZ2)にクランプされる。一方、制御用I
C4が立上がり、動作出力端子OUTからHレベルの制
御信号がFET24のゲートに供給されると、FET24は
ターンオンしてツェナーダイオード23の両端は短絡し、
トランジスタ16のベース電位はVc−VZ1に上昇し
て、トランジスタ16のコレクタ・エミッタ間を流れる電
流が増加する。そして、トランジスタ13のベースに流れ
る電流はトランジスタ16のベース電位の上昇に伴い減少
し、結果的にトランジスタ13のオン期間が短くなるた
め、これ以降、補助電源回路11からは制御用IC4の起
動時よりも低い動作電圧Vcが制御用IC4に供給され
ることになる。 【0013】その後、定常時において、制御用IC4か
らは出力電圧Voに応じたパルス導通幅を有する駆動信
号が、主インバータ3のトランジスタ2に供給される。
このトランジスタ2のスイッチングにより、主トランス
1の一次巻線1Aに直流入力電圧Viが断続的に印加さ
れ、二次巻線1Bから整流平滑回路5を介して、安定し
た直流出力電圧Voが供給される。 【0014】以上のように上記実施例によれば、請求項
1に対応して、主トランス1の一次巻線1Aに直流入力
電圧Viを断続的に印加するトランジスタ2と、このト
ランジスタ2に駆動信号を供給する制御用IC4とを有
し、制御用IC4に対し所定の動作電圧Vcを供給する
補助電源回路11を備えたスイッチング電源装置におい
て、制御用IC4の動作状態を知らせる動作出力端子O
UTを制御用IC4に設けるとともに、動作出力端子O
UTからの制御信号に基づき前記動作電圧Vcを切換え
る動作電圧切換回路21を補助電源回路11に設けたもので
ある。この場合、補助電源回路11からは起動電圧よりも
高い動作電圧Vcが先ず制御用IC4に供給され、その
後、制御用IC4が立上がった旨の制御信号が動作出力
端子OUTから動作電圧切換手段21に印加されると、動
作電圧切換手段21は制御用IC4への動作電圧Vcを起
動電圧よりも低い制御用IC4が動作し得る電圧値に切
換えるため、制御用IC4の動作電圧Vcが直流入力電
圧Viよりも高い場合であっても、定常時における高い
動作電圧Vcによる制御用IC4の損失を低減させるこ
とができる。 【0015】また、本実施例では、直流入力電圧Viを
動作電圧Vcに変換するトランス12とトランジスタ13と
を備えた自励式コンバータにより補助電源回路11を構成
し、トランジスタ13のベース電流を制御するツェナーダ
イオード22,23と、このツェナーダイオード22,23から
のツェナー電圧VZ1,VZ2を動作出力端子OUTか
らの制御信号に基づき切換えるMOS型FET24とによ
り動作電圧切換回路21を構成することで、最も簡単な回
路構成の自励式コンバータからなる補助電源回路11を用
いて、制御用IC4に対する動作電圧Vcを切換えるこ
とができ、既存の補助電源回路11に対しても、簡単に制
御用IC4に対する損失を低減することが可能となる。 【0016】なお、実施例では、フォワード型コンバー
タにより出力電圧Voを得るように構成したが、フライ
バック型や他のプッシュプル型などの多石式コンバータ
にも適用することができる。また、主スイッチング素子
はトランジスタに限らず、MOS型FETなどを用いて
もよい。 【0017】次に、本発明の第2実施例を図2に基づい
て説明する。なお、前記第1実施例と共通する部分には
同一符号を付し、その共通する部分の詳細な説明は省略
する。同図において、31は制御用IC4に供給する動作
電圧Vcの値を切換える動作電圧切換回路であり、本実
施例では、制御電圧発生源としてツェナーダイオードに
代わりシャントレギュレータ32が設けられている。ま
た、制御電圧を切換える制御電圧切換手段33として、動
作出力端子OUTにベースが接続されたNPN型トラン
ジスタ34と、動作電圧入力端子Vccラインとトランジ
スタ34のコレクタとの間にある抵抗35,36の接続点にベ
ースが接続されたPNP型トランジスタ37とを備えてい
る。トランジスタ34のエミッタは接地端子Gラインに接
続されるとともに、トランジスタ37のエミッタは抵抗38
を介して動作電圧入力端子Vccラインに接続される。
また、動作電圧入力端子Vccラインと接地端子Gライ
ンとの間には、抵抗39,40の直列回路が接続され、この
抵抗39,40の接続点に前記シャントレギュレータ32のリ
ファレンスとトランジスタ37のコレクタが接続される。
シャントレギュレータ32のアノードは接地端子Gライン
に接続され、カソードは抵抗41を介して動作電圧入力端
子Vccラインに接続される。抵抗41とシャントレギュ
レータ32との接続点にPNP型トランジスタ42のベース
が接続され、このトランジスタ42のエミッタが動作電圧
入力端子Vccラインに接続されるとともに、コレクタ
がトランジスタ16のベースに接続される。他は前記第1
実施例に示すスイッチング電源装置と同一構成を有して
いる。 【0018】上記構成において、制御用IC4が立上が
るまでの起動時には、動作出力端子OUTはLレベルに
なっており、トランジスタ34,37は共にオフ状態となっ
て、動作電圧Vcを抵抗39,40で分圧した電圧がシャン
トレギュレータ32のリファレンス電圧と等しくなるよう
に動作電圧Vcは制御される。これに対して、制御用I
C4が立上がり、動作出力端子OUTからHレベルの制
御信号がトランジスタ34のベースに供給されると、トラ
ンジスタ34,37はいずれもターンオンするため、今度は
抵抗38,39の並列回路と抵抗40で分圧した電圧がシャン
トレギュレータ32のリファレンス電圧と等しくなるよう
に動作電圧Vcは制御される。なお、この時の動作電圧
Vcは動作出力端子OUTがLレベルの時と比べて低く
なる。一方、トランジスタ42のベース電流は、出力端子
OUTがLレベルの時と比べて増大する。そして、トラ
ンジスタ16のベース電位は上昇し、前記前記第1実施例
と同様に、トランジスタ13のオン期間が短くなり、これ
以降、補助電源回路11からは制御用IC4の起動時より
も低い動作電圧Vcが制御用IC4に供給されることに
なる。 【0019】本実施例では、請求項1に対応して、主ト
ランス1の一次巻線1Aに直流入力電圧Viを断続的に
印加するトランジスタ2と、このトランジスタ2に駆動
信号を供給する制御用IC4とを有し、制御用IC4に
対し所定の動作電圧Vcを供給する補助電源回路11を備
えたスイッチング電源装置において、制御用IC4の動
作状態を知らせる動作出力端子OUTを制御用IC4に
設けるとともに、動作出力端子OUTからの制御信号に
基づき前記動作電圧Vcを切換える動作電圧切換回路31
を補助電源回路11に設けたものであるから、制御用IC
4の動作電圧Vcが直流入力電圧Viよりも高い場合で
あっても、定常時における高い動作電圧Vcによる制御
用IC4の損失を低減させることが可能となる。 【0020】また、本実施例では、直流入力電圧Viを
動作電圧Vcに変換するトランス12とトランジスタ13と
を備えた自励式コンバータにより補助電源回路11を構成
し、トランジスタ13のベース電流を制御するシャントレ
ギュレータ32と、このシャントレギュレータ32からの制
御電圧を動作出力端子OUTからの制御信号に基づき切
換える制御電圧切換手段33により動作電圧切換回路31を
構成することで、既存の補助電源回路11に対しても、簡
単に制御用IC4に対する損失を低減することが可能と
なる。 【0021】図3は、本発明の第3実施例を示したもの
である。前記第2実施例と異なる点は、動作電圧入力端
子Vccラインと接地端子Gラインとの間に、抵抗35,
36の直列回路が接続され、この抵抗35,36の接続点に、
トランジスタ34のコレクタとNPN型トランジスタ37の
ベースが接続されている点と、トランジスタ37のエミッ
タは接地端子Gラインに接続され、コレクタは抵抗38を
介して抵抗39,40の接続点に接続されている点にあり、
他の部分は前記第2実施例と全く同一の構成となってい
る。 【0022】そして、動作出力端子OUTがLレベルに
なっている制御用IC4の起動時には、トランジスタ34
がオフ状態になるのに対して、トランジスタ37はオン状
態となり、抵抗39と抵抗38,40の並列回路とで分圧した
電圧がシャントレギュレータ32のリファレンス電圧と等
しくなるように動作電圧Vcを制御する。これに対し
て、動作出力端子OUTからHレベルの制御信号が出力
されるようになると、トランジスタ34はターンオンして
抵抗36の両端が短絡し、トランジスタ37のベースには電
流が流れ込まなくなってトランジスタ37はオフ状態とな
る。このため、今度は抵抗39,40で分圧した電圧がシャ
ントレギュレータ32のリファレンス電圧と等しくなるよ
うに動作電圧Vcを制御するようになり、シャントレギ
ュレータ32のカソードに流れ込む電流が増大して、トラ
ンジスタ16のベース電位が上昇する。そして、制御用I
C4の立上がり後には、起動時よりも低い動作電圧Vc
が制御用IC4に供給され、第2実施例と同様の作用,
効果を奏することになる。 【0023】なお、本発明は上記実施例に限定されるも
のではなく、本発明の要旨の範囲において種々の変形実
施が可能である。 【0024】 【発明の効果】請求項1に記載のスイッチング電源装置
は、主トランスの一次巻線に直流入力電圧を断続的に印
加する主スイッチング素子と、この主スイッチング素子
に駆動信号を供給する制御回路とを有し、前記制御回路
に対し所定の動作電圧を供給する補助電源回路を備えた
スイッチング電源装置において、前記制御回路の動作状
態を知らせる動作出力端子を前記制御回路に設けるとと
もに、前記動作出力端子からの制御信号に基づき前記動
作電圧を切換える動作電圧切換回路を前記補助電源回路
に設け、前記補助電源回路は前記直流入力電圧を前記動
作電圧に変換する トランスとトランジスタとを備えた自
励式コンバータからなり、前記動作電圧切換回路は前記
トランジスタのベース電流を制御する制御電圧発生源
と、この制御電圧発生源からの制御電圧を前記動作出力
端子からの制御信号に基づき切換える制御電圧切換手段
とからなるものであり、高い動作電圧による制御回路に
対する損失を減らすことができるとともに、既存の補助
電源回路に対しても、簡単に制御回路に対する損失を低
減することが可能となる。
置の回路構成図である。 【図2】本発明の第2実施例を示す要部の回路構成図で
ある。 【図3】本発明の第3実施例を示す要部の回路構成図で
ある。 【符号の説明】 1 主トランス 2 トランジスタ(主スイッチング素子) 4 制御用IC(制御回路) 11 補助電源回路 12 トランス 13 トランジスタ(スイッチング素子) 21,31 動作電圧切換回路 22,23 ツェナーダイオード(制御電圧発生源) 24 MOS型FET(制御電圧切換手段) 32 シャントレギュレータ(制御電圧発生源) OUT 動作出力端子
Claims (1)
- (57)【特許請求の範囲】 【請求項1】 主トランスの一次巻線に直流入力電圧を
断続的に印加する主スイッチング素子と、この主スイッ
チング素子に駆動信号を供給する制御回路とを有し、前
記制御回路に対し所定の動作電圧を供給する補助電源回
路を備えたスイッチング電源装置において、前記制御回
路の動作状態を知らせる動作出力端子を前記制御回路に
設けるとともに、前記動作出力端子からの制御信号に基
づき前記動作電圧を切換える動作電圧切換回路を前記補
助電源回路に設け、前記補助電源回路は前記直流入力電
圧を前記動作電圧に変換するトランスとトランジスタと
を備えた自励式コンバータからなり、前記動作電圧切換
回路は前記トランジスタのベース電流を制御する制御電
圧発生源と、この制御電圧発生源からの制御電圧を前記
動作出力端子からの制御信号に基づき切換える制御電圧
切換手段とからなることを特徴とするスイッチング電源
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11909494A JP3377128B2 (ja) | 1994-05-31 | 1994-05-31 | スイッチング電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11909494A JP3377128B2 (ja) | 1994-05-31 | 1994-05-31 | スイッチング電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07327367A JPH07327367A (ja) | 1995-12-12 |
| JP3377128B2 true JP3377128B2 (ja) | 2003-02-17 |
Family
ID=14752759
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11909494A Expired - Fee Related JP3377128B2 (ja) | 1994-05-31 | 1994-05-31 | スイッチング電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3377128B2 (ja) |
-
1994
- 1994-05-31 JP JP11909494A patent/JP3377128B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07327367A (ja) | 1995-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357713B2 (ja) | ||
| JPH0357712B2 (ja) | ||
| US5070294A (en) | Multi-output dc-dc converter using field-effect transistor switched at high frequency | |
| JPH08182321A (ja) | 導通形コンバータ | |
| JP3517849B2 (ja) | 直流電源装置 | |
| JPH06311743A (ja) | Dc−dcコンバータ | |
| JP3377128B2 (ja) | スイッチング電源装置 | |
| EP0247407B1 (en) | Switching mode power supply | |
| JP2605397B2 (ja) | 多出力スイッチング電源装置の起動回路 | |
| JPH07264846A (ja) | スイッチング電源回路 | |
| JP2004519190A (ja) | スイッチング電源 | |
| JP3416715B2 (ja) | スイッチング電源回路 | |
| JPH041586B2 (ja) | ||
| JP4432279B2 (ja) | スイッチング電源装置 | |
| JPH0580186U (ja) | 電圧共振型スイッチング電源の補助電源回路 | |
| JP2000333448A (ja) | スイッチング電源装置 | |
| JP3302808B2 (ja) | スイッチング電源装置 | |
| JPH0416639Y2 (ja) | ||
| JP2577773Y2 (ja) | Dc−dcコンバータ | |
| JP3400425B2 (ja) | チョッパ型スイッチング電源装置 | |
| JP2572473Y2 (ja) | 半導体電力変換装置の電源回路 | |
| JPH09275681A (ja) | フォワードコンバータ | |
| KR0137585Y1 (ko) | 전원공급장치 | |
| JPS6325908Y2 (ja) | ||
| JP3746897B2 (ja) | リンギングチョークコンバータ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20021108 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081206 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091206 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101206 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111206 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121206 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131206 Year of fee payment: 11 |
|
| LAPS | Cancellation because of no payment of annual fees |