JP3553300B2 - 半導体装置の製造方法及び半導体装置の実装方法 - Google Patents
半導体装置の製造方法及び半導体装置の実装方法 Download PDFInfo
- Publication number
- JP3553300B2 JP3553300B2 JP32197496A JP32197496A JP3553300B2 JP 3553300 B2 JP3553300 B2 JP 3553300B2 JP 32197496 A JP32197496 A JP 32197496A JP 32197496 A JP32197496 A JP 32197496A JP 3553300 B2 JP3553300 B2 JP 3553300B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- protruding electrode
- electrode
- solder
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3485—Application of solder paste, slurry or powder
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P72/00—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof
- H10P72/70—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping
- H10P72/74—Handling or holding of wafers, substrates or devices during manufacture or treatment thereof for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
- H10W70/01—Manufacture or treatment
- H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
- H10W70/093—Connecting or disconnecting other interconnections thereto or therefrom, e.g. connecting bond wires or bumps
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/01—Tools for processing; Objects used during processing
- H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
- H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/03—Metal processing
- H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/08—Treatments involving gases
- H05K2203/085—Using vacuum or low pressure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistors
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistors electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3465—Application of solder
- H05K3/3478—Application of solder preforms; Transferring prefabricated solder patterns
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/011—Apparatus therefor
- H10W72/0112—Apparatus for manufacturing bump connectors
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01204—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using temporary auxiliary members, e.g. using sacrificial coatings or handle substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01215—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps forming coatings
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/01—Manufacture or treatment
- H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
- H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
- H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/0711—Apparatus therefor
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07231—Techniques
- H10W72/07236—Soldering or alloying
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/071—Connecting or disconnecting
- H10W72/072—Connecting or disconnecting of bump connectors
- H10W72/07251—Connecting or disconnecting of bump connectors characterised by changes in properties of the bump connectors during connecting
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/231—Shapes
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
- H10W72/251—Materials
- H10W72/252—Materials comprising solid metals or solid metalloids, e.g. PbSn, Ag or Cu
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/90—Bond pads, in general
- H10W72/951—Materials of bond pads
- H10W72/952—Materials of bond pads comprising metals or metalloids, e.g. PbSn, Ag or Cu
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置の製造方法及び半導体装置の実装方法に係り、特にはんだバンプ等の突起電極を有した半導体装置の製造方法及び半導体装置の実装方法に関する。
【０００２】
コンピュータを高速動作させるには、信号の伝播速度の遅延を減少させる必要がある。信号の伝播経路は、半導体素子内部と半導体素子外部とがある。現在、半導体素子内部の信号の高速化が進んでいるため、半導体素子外部の接合部や実装基板の配線部での遅延を減少させなくてはならない。
【０００３】
フリップチップ接合は、信号の遅延が少ない接合方法である。フリップチップ接合では、はんだバンプ（または、金バンプや誘電性樹脂）を用いて、半導体素子と実装基板とを直接接合する。
従って、接合部の配線長を短くすることができ、その結果、総配線長も短くすることができる。配線部での信号の遅延は配線長に比例するため、遅延を短縮することができる。
【０００４】
【従来の技術】
フリップチップ接合では、半導体素子か実装基板の少なくともいずれか一方の電極上に、はんだバンプを形成する必要がある。はんだバンプを形成する手段として、はんだペーストの印刷、はんだボール、蒸着、転写、めっきなどがある。
【０００５】
多数の微細なはんだバンプを形成する方法としては、蒸着、転写、めっきなどの方法が優れている。たとえば、半導体素子の電極上にはんだ材料をめっきしてはんだバンプを形成し、これらのはんだバンプと実装基板の電極とを位置合わせし、加熱してはんだを溶融しはんだ接合を行う。
【０００６】
フリップチップ接合の問題点の一つは、はんだ中にボイドが存在すると、はんだ接合部の強度が低下したり、半導体素子と実装基板の実装工程でボイドが膨張し、はんだ接合部を破断させたりする危険性がある点にある。ボイドの原因としては、電極とはんだとの界面にはんだぬれ不良部があると、そこにガスがトラップされることが考えられる。
【０００７】
従来より、はんだ中のボイドに対する対策として幾つかの方法が提案されており、以下にその例を挙げて説明する。
特開昭６１−７５５３１号公報には、接合面に傾斜を付けてガスを追い出しながら順次はんだ付けを行う方法が開示されている。しかし、この方法は、微細なはんだバンプに適用することは困難である。
【０００８】
また、特開昭６３−９０１６０号公報、特開平３−８２１４６号公報、及び特開平６−２７５７３３には、ボイド中のガスが外に逃げる通路（穴）を設ける方法が開示されている。また、特開昭６３−１３０２５８号公報及び特開平６−２８５６２２号公報には、はんだの酸化膜を破りボイドの発生を防止する方法が開示されている。しかるに、これらの方法は微細なはんだバンプに適用することは困難である。
【０００９】
また、特開平３−２０８３４６号公報には、はんだのボイド中に針を刺してガスを抜く方法が開示されている。しかるにこの方法では、１チップあたり数千端子のあるような微細なバンプに対し針を刺してガスを抜くことは実際上は困難である。
【００１０】
また、特開平４−３６０５５７号公報に開示された方法では、気密封止のはんだ付けに関する方法であるため、はんだバンプには適用できない。また、特開平５−２２６３８６号公報では揺動しながらはんだ付けを行う方法が開示されているが、微細ピッチのはんだ付けには不向きである。また、特開平７−２２７４４号公報に開示された方法は、はんだに圧力を加えてガスを順次押し出すものであるが、微細なバンプに圧力を加えることは困難である。
【００１１】
そこで、例えば特開昭６３−２２６０３１号公報、特開昭６３−３０４６５５号公報、特開平２−７９４５３０号公報、特開平１−２７８９５９号公報、特開平３−９１２５４号公報、及び特開平６−６９３８７号公報に開示されているように、接着材料を接合面を囲むように配置し、低圧下で接着材料に流動性を持たせ、高圧にすることで接着材料を内部に流入させ、これを固化させてボイドのない接着をする方法が提案されている。
【００１２】
【発明が解決しようとする課題】
しかるに、上記した各公報に開示された方法をはんだバンプに適用すると、先ず電極を囲むようにはんだ材料を形成することとなるが、径が数十μｍの微細な電極を囲むようにはんだ材料を形成するのは実際上困難である。また、ピッチが数十〜数百μｍの場合には、隣合わせる電極とショートする危険性が高いという問題点がある。
【００１３】
上記したように、はんだバンプのボイドを低減する方法としては有効な公知手段がなく、従って実際の半導体装置の製造工程においては、比較的簡単に実施すできる真空中や不活性ガス中ではんだバンプをアニールすることによりはんだバンプ中のガス抜きを行なっている。しかるに、この方法ではボイドの活性を低減していたが不十分である。
【００１４】
また、フリップチップ接合の別の問題点は、はんだバンプ表面に酸化膜が存在すると、半導体素子と実装基板の実装工程で、はんだ付け不良が発生することである。従って、実装工程前にはんだバンプ表面の酸化膜を除去しなくてはならないが、はんだバンプの酸化膜の除去を上記した真空中や不活性雰囲気中で実施するのは困難である。
【００１５】
また、フリップチップ接合の別の問題点は、はんだと電極との拡散が進むと、はんだが配線を劣化させたり、はんだと電極との反応によって生成した固くて脆い金属間化合物の部分で破断が起こり、電気的に接続されなくなったりする危険性があることである。従って、はんだと配線の間には、はんだの拡散を防止する金属層を形成しなくてはならない。
【００１６】
本発明は上記の点に鑑みてなされたものであり、ボイドの発生を抑制した半導体装置の製造方法を提供することを目的とする。また、本発明の他の目的は、半導体装置の実装基板に対する良好な実装処理を可能とした半導体装置の実装方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
請求項１記載の発明では、
半導体素子に突起電極を形成する突起電極形成工程を含む半導体装置の製造方法において、
前記突起電極形成工程は、
前記半導体素子に前記突起電極となる部材を配設する配設工程と、
前記突起電極を減圧雰囲気中で加熱し溶融する減圧加熱工程と、
前記減圧加熱工程の終了後、前記突起電極を前記減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱する加圧加熱工程と、
前記加圧加熱工程の終了後、前記加圧雰囲気を略維持しつつ前記突起電極を冷却して凝固させる加圧冷却工程と
を有することを特徴とするものである。
【００１８】
また、請求項２記載の発明では、
前記請求項１記載の半導体装置の製造方法において、
前記突起電極としてはんだバンプを用いたことを特徴とするものである。
また、請求項３記載の発明では、
前記請求項１または２記載の半導体装置の製造方法において、
前記配設工程は、
前記突起電極となる部材を該部材と接合性の低い材料により形成された基板上に形成する形成工程と、
前記基板上に形成された前記突起電極となる部材と、前記半導体素子とを位置合わせすると共に加熱し、前記突起電極となる部材を前記基板から前記半導体素子に転写する転写工程と
を有することを特徴とするものである。
【００１９】
また、請求項４記載の発明では、
前記請求項１乃至３のいずれか１項に記載された半導体装置の製造方法において、
前記突起電極形成工程の実施中に、或いは前記突起電極形成工程の実施後に、前記突起電極の表面に形成された酸化膜の除去を行なう酸化膜除去工程を行なうことを特徴とするものである。
【００２０】
また、請求項５記載の発明では、
前記請求項１乃至３のいずれか１項に記載された半導体装置の製造方法により製造された半導体装置を電極が形成された実装基板に実装する半導体装置の実装方法であって、
前記半導体装置の製造方法において実施される前記突起電極形成工程と、前記電極の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施することを特徴とするものである。
【００２１】
また、請求項６記載の発明では、
前記請求項４または５に記載の半導体装置の実装方法において、
前記電極の表面層がニッケル（Ｎｉ）または白金（Ｐｔ）であることを特徴とするものである。
【００２２】
上記した各手段は、次のように作用する。
請求項１及び請求項２記載の発明によれば、
突起電極形成工程において、先ず減圧加熱工程を実施することにより突起電極（はんだバンプ）を減圧雰囲気中で加熱溶融し、続いて実施される加圧加熱工程において突起電極を減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱する。更に、続いて実施される加圧冷却工程において加圧加熱工程の加圧雰囲気を略維持しつつ突起電極を冷却して突起電極を凝固させる。
【００２３】
これによって、突起電極（はんだバンプ）中にボイドが存在していても、ボイドの体積は（減圧雰囲気時の圧力）／（加圧雰囲気時の圧力）に収縮するため、実質的にボイドを消滅させることができる。これによって、例え突起電極中にボイドが発生していたとしても、加圧冷却工程後には実質的に突起電極の内部にボイドが残らない。
【００２４】
また、請求項３記載の発明によれば、
半導体素子に突起電極となる部材を配設する配設工程において、先ず形成工程を実施することにより突起電極となる部材をこの部材と接合性の低い材料により形成された基板上に形成する。続いて、転写工程を実施することにより、基板上に形成された突起電極となる部材と半導体素子とを位置合わせし、この状態で加熱することにより突起電極となる部材を基板から半導体素子に転写する。
【００２５】
このように、基板に予め突起電極となる部材を形成し、かつ該基板と半導体素子とを位置決めした上で、突起電極となる部材を基板から半導体素子に転写することにより、突起電極を半導体素子に高い位置精度をもって配設することができる。
【００２６】
また、請求項４記載の発明によれば、
突起電極形成工程の実施中、或いはその実施後に突起電極の表面に形成された酸化膜の除去を行なう酸化膜除去工程を行なうことにより、半導体素子を実装基板に接合する際、酸化膜に起因した接合不良の発生を防止することができる。
【００２７】
また、請求項５記載の発明によれば、
半導体装置の製造方法において実施される前記突起電極形成工程と、電極の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施することにより、電極表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極と突起電極との間のぬれ性を良好な状態とすることができ、これによってもボイドの発生を抑制することができる。
【００２８】
また、請求項６記載の発明によれば、
電極の表面層としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いたことにより、突起電極材料と電極材料との拡散を防止することができ、よって電極及びこれに接続された配線の劣化の防止や、断線の原因となる金属間化合物の生成の抑制を図ることができる。
【００２９】
【発明の実施の形態】
続いて本発明の実施の形態について図面と共に説明する。
図１乃至図５は、本発明の一実施例である半導体装置の製造方法を示している。尚、本発明の要部は半導体装置の製造工程の内、突起電極を形成する工程（突起電極形成工程）にあり、他の工程は従来と変わるところがないため、以下の説明では突起電極形成工程についてのみ説明するものとする。また、本実施例では、突起電極としてはんだバンプを用いた例について説明する。
【００３０】
突起電極形成工程は、大略すると実施する工程順に配設工程，減圧加熱工程，加圧加熱工程，加圧冷却工程等を有している。先ず、配設工程について図４を用いて説明する。この配設工程は、半導体素子２に突起電極となる部材（はんだ）を配設するものである。
【００３１】
配設工程では、まず図４（Ａ）に示すように、基板５を用意する。この基板５は、はんだバンプ１の形成位置に対応した位置に半球状に窪んだ形状のディンプル５ａが形成されている。また、基板５の材質は、はんだバンプ１を構成するはんだとぬれ性が低い材質、即ちはんだとの接合性が低い材質に選定されている。
【００３２】
この基板５には、図４（Ｂ）に示されるように、はんだペースト６が塗布される。このはんだペースト６は、スキージ７を用いて基板５に形成されているディンプル５ａ内に充填される。図４（Ｃ）は、全てのディンプル５ａにはんだペースト６が充填された状態を示している（以上の処理が、前記した形成工程となる）。尚、はんだペースト６は、有機材料よりなるペースト基材にはんだ粒子が混入された構成となっている。
【００３３】
上記のようにはんだペースト６が基板５に形成されたディンプル５ａ内に充填されると、続いて図４（Ｄ）に示されるように、別工程である半導体素子製造工程を経ることにより製造された半導体素子２が基板５の上部に位置決めされる。この位置決めが行なわれた状態において、半導体素子２に形成されている電極パッド３は基板５に形成されているディンプル５ａと対向するよう位置決めされる構成となっている。尚、半導体素子２はハンドリング装置等を用いて上記位置に搬送され位置決めされる。
【００３４】
続いて、半導体素子２はディンプル５ａと対向した状態を維持しつつ下動され、そして図４（Ｅ）に示されるように半導体素子２は基板５と当接した状態となる。この状態で、電極パッド３は基板５のディンプル５ａに充填されたはんだペースト６内に埋設された状態となる。
【００３５】
続いて、これをはんだの融点以上の温度に加熱処理する。これにより、はんだペースト６のペースト基材は蒸発し、またはんだ粒子は溶融し表面張力の作用によりボール状となり電極パッド３に接合され、よってはんだバンプ１が形成される。即ち、基板５に配設されていたはんだ（はんだペースト６）は、基板５から半導体素子２に転写される（以上の処理が、前記した転写工程となる）。図５は転写工程が終了し、はんだバンプ１が半導体素子２に形成された半導体装置２０を示している。
【００３６】
上記のように、配設工程では基板５に予めはんだペースト６（突起電極となる部材）を形成し、かつこの基板５と半導体素子２とを位置決めした上で、はんだペースト６を基板５から半導体素子２に転写することによりはんだバンプ１を配設するため、はんだバンプ１を半導体素子２に高い位置精度をもって配設することができ、信頼性の高い半導体装置２０を製造することができる。
【００３７】
ところで、上記のように形成されたはんだバンプ１では、はんだバンプ１の内部にボイドが形成されてしまうことは前述した通りである。そこで、本実施例では減圧加熱工程，加圧加熱工程，加圧冷却工程を順次実施することにより、実質的にはんだバンプ１内のボイドを除去することを特徴としている。以下、減圧加熱工程，加圧加熱工程，及び加圧冷却工程の各工程について説明する。
【００３８】
図７は、突起電極形成工程を構成する減圧加熱工程，加圧加熱工程，及び加圧冷却工程の各工程において使用するアニール装置１０を示している。アニール装置１０は、半導体素子２が内設されるチャンバー１１，半導体素子２を加熱処理するヒータ１２，半導体素子２が載置される支持台１３，ヒータ１２に電力供給する電源１４等により構成されている。また、チャンバー１１により外界と画成させた内部領域には真空ポンプ等の真空系及び窒素ガス供給装置（共に図示せず）が接続されている。
【００３９】
減圧加熱工程では、先ずはんだバンプ１（ボイドが形成されている）が配設された半導体素子２をアニール装置１０に装着する。続いて、真空系を駆動することにより、チャンバー１１の圧力を常圧（Ｐ２）より低い圧（Ｐ１）となるよう真空引きを行なう。また、これと同時に電源１４からヒータ１２に電力供給を行い、半導体素子２に形成されているはんだバンプ１に対しハンダの溶融温度以上に加熱処理を行なう。
【００４０】
この状態におけるはんだバンプ１の断面を図１に示す。同図に示されるように、減圧加熱工程実施後のはんだバンプ１は、その内部に大きなボイド４が形成されている。尚、はんだバンプ１に対しはんだの溶融温度以上に加熱処理することによりはんだバンプ１は溶融状態となるが、表面張力により球形状を維持している。
【００４１】
上記の減圧加熱工程が終了すると、続いて加圧加熱工程を実施する。この加圧加熱工程では、はんだバンプ１を減圧加熱工程における減圧雰囲気（圧力Ｐ１）よりも加圧して常圧Ｐ２とし、この加圧雰囲気中で加熱処理を行なう。この加圧加熱工程における加熱温度は、減圧加熱工程における加熱温度と略等しく設定されている（即ち、はんだの溶融温度以上の温度に設定されている）。
【００４２】
この状態におけるはんだバンプ１の断面を図２に示す。同図に示されるように、加圧加熱工程実施後のはんだバンプ１は、減圧加熱工程時に比べて雰囲気圧力が増大するため、ボイド４はその体積が小さくなる。
具体的には、減圧加熱工程実施後におけるボイド４の体積をＶ１，雰囲気圧力をＰ１とし、加圧加熱工程実施後におけるボイド４の体積をＶ２，雰囲気圧力をＰ２とすると、加圧加熱工程実施後におけるボイド４の体積をＶ２は、Ｖ２＝（Ｐ１／Ｐ２）×Ｖ１で求めることができる。また、Ｐ１＜Ｐ１であるため、加圧加熱工程実施後におけるボイド体積Ｖ２は、減圧加熱工程実施後におけるボイド体積Ｖ１に対して小さくなる。
【００４３】
上記の加圧加熱工程が終了すると、続いて加圧冷却工程が実施される。加圧冷却工程では、加圧加熱工程における加圧雰囲気を略維持しつつ、はんだバンプ１を冷却して凝固させる。これにより、前記した減圧加熱工程及び加圧加熱工程において溶融状態てあったはんだバンプ１は固化した状態となる。
【００４４】
この状態におけるはんだバンプ１の断面を図３に示す。同図に示されるように、加圧冷却工程実施後のはんだバンプ１は、加圧加熱工程の実施時と同様に雰囲気圧力が高い状態（減圧加熱工程に比べて高い状態）が維持されているため、ボイド４も体積が小さい状態を維持している。
【００４５】
このように、配設工程により形成されたはんだバンプ１にボイド４が形成されていても、減圧加熱工程を実施することによりはんだバンプ１を減圧雰囲気中で加熱溶融し、続いて実施される加圧加熱工程においてはんだバンプ１を減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱し、更に加圧冷却工程において加圧加熱工程の加圧雰囲気を略維持しつつはんだバンプ１を凝固させることにより、ボイド４の体積を実質的に消滅させることができる。即ち、はんだバンプ１内のボイド４を実装時に影響を与えることがない大きさに収縮させることができる。よって、半導体装置２０の実装時における信頼性を向上させることができる。
【００４６】
続いて、本発明者が実施した具体的な突起電極形成工程の実施例について説明する。
【００４７】
【実施例１】
先ず、１００μｍ径、２００μｍピッチで電極が形成されたモデルウェハ（半導体素子２）を作製すると共に、この電極にはんだ付け用の電極としてＮｉを２μｍめっきして電極パッド３を形成した。その後、はんだ残量としてＰｂ−５ｗｔ％Ｓｎを５０μｍめっきすることによりはんだバンプ１を形成すると共に、これをアニールした（前記した配設工程に相当する）。
【００４８】
ここまでの処理が終了した時点で、はんだバンプ１内のボイド４を透過Ｘ線装置を用いて観察したところ、アニールを行ったにもかかわらず、大なる体積を有したボイド４が生成されていた。
そこで、ボイド４が形成されたはんだバンプ１を０．０２ｔｏｒｒの減圧下で３８０℃に５ｍｉｎ加熱し（前記した減圧加熱工程に相当する）、はんだバンプ１を溶融した（Ｐｂ−５ｗｔ％の融点は３１４℃）。次に、チャンバー１１内にＮ２ を流して、雰囲気温度は減圧加熱工程における温度と略等しくなるよう制御しつつ、雰囲気圧力を常圧まで加圧した（前記した加圧加熱工程に相当する）。尚、この処理を行なうことにより、雰囲気温度は一旦３５０℃まで下がったが、すぐに３８０℃に回復した。その後、常圧下で５ｍｉｎ保持して冷却し、はんだバンプ１を凝固させた（前記した加圧冷却工程に相当する）。
【００４９】
上記した処理が終了した時点で、もう一度はんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、生成されていたボイド４が消滅（収縮）していた。この結果から、はんだバンプ１を低圧の雰囲気中で溶融し、その後に溶融したまま高圧の雰囲気にしてから、はんだバンプ１凝固することにより、実質的にボイド４を消滅させることができることを確認した。
【００５０】
次に、本発明者が実施した突起電極形成工程の他の実施例（実施例２）について説明する。周知のように、はんだバンプ１は加熱処理等を行なうことにより、図８に示されるように、その表面に酸化膜９が形成されることが知られている。この実施例２では、前記した実施例１に対しはんだバンプ１に形成される酸化膜９を除去する処理を加えたことを特徴とするものである。
【００５１】
【実施例２】
本実施例においても、１００μｍ径、２００μｍピッチで電極が形成されたモデルウェハ（半導体素子２）を作製すると共に、この電極にはんだ付け用の電極としてＮｉを２μｍめっきして電極パッド３を形成した。その後、はんだ残量としてＰｂ−５ｗｔ％Ｓｎを５０μｍめっきすることによりはんだバンプ１を形成すると共に、これをアニールした（配設工程）。
【００５２】
ここで、はんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、実施例１と同様にアニールを行ったにもかかわらず、はんだバンプ１の内部には大なる体積を有するボイドが生成されていた。
そこで、これを、０．０２ｔｏｒｒの減圧下で３８０℃に５ｍｉｎ加熱し、はんだバンプを溶融する（減圧加熱工程）と共に、続いてＮ２ ガスを流して常圧に加圧した（加圧加熱工程）。この時、温度は一旦３５０℃まで下がったが、すぐに３８０℃に回復した。常圧下で５ｍｉｎ保持して冷却した。
【００５３】
続いて、Ｎ２ 雰囲気中（常圧）で３８０℃に５ｍｉｎ加熱し、そしてフラックスを塗布して３５０℃に加熱し酸化膜を除去した。この状態のはんだバンプ中のボイドを透過Ｘ線装置を用いて観察したところ、ボイドの発生率は１８．６パーセントであった。
【００５４】
次に、真空中（０．０２ｔｏｒｒ）で３８０℃に５ｍｉｎ加熱した。そして、フラックスを塗布して３５０℃に加熱し酸化膜を除去した。この状態のはんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、ボイド４の発生率は１７．６パーセントであった。
【００５５】
更に、次に真空中（０．０２ｔｏｒｒ）で３８０℃に５ｍｉｎ加熱し、はんだが溶融した状態のままでＮ２ を流して、常圧で３８０℃に５ｍｉｎ加熱した。そして、フラックスを塗布して３５０℃に加熱して酸化膜を除去した。この状態のはんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、ボイド４の発生率は４．４パーセントと激減した。
【００５６】
このように、本実施例においても、ボイド４の発生を抑制することができることが証明された。特に、実施例２のようにはんだバンプ１の表面に形成される酸化膜９の除去を行なうことにより、実施例１と同様にボイド４の発生を抑制できると共に酸化膜９が除去されるため、半導体素子２と実装基板との接合処理を良好な状態で行なうことができ接合不良の発生を抑制することができる。
【００５７】
続いて、上記した突起電極形成工程により形成されたはんだバンプ１を有する半導体装置２０を実装基板１５に実装する実装方法について説明する。図６は半導体装置２０を実装基板１５に実装する状態を示している。
実装基板１５はセラミック或いは樹脂製の回路基板であり、その実装側面には電極２１及び配線パターン（図示せず）が形成されている。この電極２１及び配線パターンは、例えば銅（Ｃｕ）等により形成されており、特に電極２１の表面には表面層が形成されている。
【００５８】
そして、半導体装置２０と実装基板１５をはんだバンプ１と電極２１とが対向するよう位置決めし、半導体装置２０と実装基板１５とを近接させることによりはんだバンプ１と電極２１とを当接し、次にこの状態で加熱処理を行なうことによりはんだバンプ１と電極２１とを接合する（接合工程）。
【００５９】
本実施例では、この表面層をニッケル（Ｎｉ）または白金（Ｐｔ）により形成したことを特徴としている。このように電極２１の表面層としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いることにより、はんだバンプ１と電極材料との拡散を防止することができる。これについて、図９を用いて説明する。
【００６０】
図９は、はんだ材料としてＳｎ−３７ｗｔ％Ｐｂ（図９（Ａ）），Ｉｎ−３０ｗｔ％Ｐｂ（図９（Ｂ）），Ｉｎ−４８ｗｔ％Ｓｎ（図９（Ｃ））を用い、この各材料により形成されたはんだバンプ１が接続される電極２１としてニッケル（Ｎｉ），白金（Ｐｔ），パラジウム（Ｐｄ）を用いた場合のはんだ温度とはんだ中への電極材料の溶け込み時間を測定した結果を示している。
【００６１】
尚、各図に示す実験結果は、電極２１の表面にはんだとのぬれ性を向上させる面から金（Ａｕ）膜が１０００Åの膜厚で形成されたものに対するものである。また、図中上向きの矢印（↑）は３０分経過しても拡散が発生していないことを示している。
【００６２】
各図より、各はんだ材料を用いた場合において、特に表面層の材質としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いた場合に拡散の発生が抑制されいることが判る。よって、電極２１の表面に形成される表面層の材質としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いることにより、はんだバンプ１を構成するはんだが電極２１に拡散することを抑制でき、これにより電極２１及びこれに接続された配線の劣化を有効に防止することができ、かつ断線の原因となる金属間化合物の生成の抑制を図ることができる。
【００６３】
ところで、上記のように電極２１の表面に表面層を形成することにより、配線の劣化及び断線等を抑制することができるが、これに伴い電極２１の表面に表面層を形成する工程（表面層形成工程）が必要となる。この表面層形成工程は、電極２１の表面にニッケル（Ｎｉ）または白金（Ｐｔ）をめっき処理することにより形成される。
【００６４】
本実施例では、前記した半導体装置の製造方法において実施される突起電極形成工程と、この電極２１の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施する方法を採用している。即ち、本実施例に係る実装方法は、その一部において半導体装置の製造方法とオーバーラップした構成となっている。
【００６５】
このように、突起電極形成工程と表面層形成工程を連続しためっきプロセスで実施することにより、電極２１の表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極２１とはんだバンプ１との間のぬれ性を良好な状態とすることができ、これによってもボイド４の発生を抑制することができる。
【００６６】
尚、本発明の適用は、上記した材料や各実施例で説明した具体的手段に限定されるものではなく、本発明の趣旨に基づく方法に適用できることは勿論である。また、上記した実施例でははんだバンプを形成する方法として、いわゆるディンプルプレート法を用いた例を説明した。しかるに、はんだバンプの形成方法は、ディンプルプレート法以外にもメッキ法，蒸着転写法等の他の形成方法によっても形成することができる。本発明は、これらのディンプルプレート法以外の形成方法により形成されたはんだバンプに対しても適用できるものであり、この場合であっても上記した実施例と同様の効果を実現できるものである。
【００６７】
【発明の効果】
上述したように、本発明によれば下記の各種の効果を実現することができる。請求項１及び請求項２記載の発明によれば、突起電極（はんだバンプ）中にボイドが存在していても、ボイドの体積は収縮するため、実質的にボイドを消滅させることができ、実質的にボイドが存在しない状態にすることができる。
【００６８】
また、請求項３記載の発明によれば、基板に予め突起電極となる部材を形成し、かつこの基板と半導体素子とを位置決めした上で、突起電極となる部材を基板から半導体素子に転写することにより、突起電極を半導体素子に高い位置精度をもって配設することができる。
【００６９】
また、請求項４記載の発明によれば、半導体素子と回路基板とを接合工する際に酸化膜に起因した接合不良の発生を防止することができる。
また、請求項５記載の発明によれば、電極表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極と突起電極との間のぬれ性を良好な状態とすることができ、これによってもボイドの発生を抑制することができる。
【００７０】
また、請求項６記載の発明によれば、突起電極材料と電極材料との拡散を防止することができ、よって電極及びこれに接続された配線の劣化の防止や断線の原因となる金属間化合物の生成の抑制を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の製造方法を示しており、減圧加熱工程を説明するための図である。
【図２】本発明の一実施例である半導体装置の製造方法を示しており、加圧加熱工程を説明するための図である。
【図３】本発明の一実施例である半導体装置の製造方法を示しており、加圧冷却工程を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造方法を示しており、配設工程を説明するための図である。
【図５】配設工程が終了した状態の半導体装置を示す図である。
【図６】本発明の一実施例である半導体装置の実装方法を説明するための図である。
【図７】本発明の一実施例である半導体装置の製造方法において用いるアニール装置の概略構成図である。
【図８】保護膜が形成されたはんでバンプを示す断面図である。
【図９】各種電極材料に対するはんだ温度とはんだ中への溶け込み時間との関係を示す図である。
【符号の説明】
１ はんだバンプ
２ 半導体素子
３ 電極
４ ボイド
５ 酸化膜
１０ アニール装置
１１ チャンバー
１２ ヒータ
１４ 電源
【発明の属する技術分野】
本発明は半導体装置の製造方法及び半導体装置の実装方法に係り、特にはんだバンプ等の突起電極を有した半導体装置の製造方法及び半導体装置の実装方法に関する。
【０００２】
コンピュータを高速動作させるには、信号の伝播速度の遅延を減少させる必要がある。信号の伝播経路は、半導体素子内部と半導体素子外部とがある。現在、半導体素子内部の信号の高速化が進んでいるため、半導体素子外部の接合部や実装基板の配線部での遅延を減少させなくてはならない。
【０００３】
フリップチップ接合は、信号の遅延が少ない接合方法である。フリップチップ接合では、はんだバンプ（または、金バンプや誘電性樹脂）を用いて、半導体素子と実装基板とを直接接合する。
従って、接合部の配線長を短くすることができ、その結果、総配線長も短くすることができる。配線部での信号の遅延は配線長に比例するため、遅延を短縮することができる。
【０００４】
【従来の技術】
フリップチップ接合では、半導体素子か実装基板の少なくともいずれか一方の電極上に、はんだバンプを形成する必要がある。はんだバンプを形成する手段として、はんだペーストの印刷、はんだボール、蒸着、転写、めっきなどがある。
【０００５】
多数の微細なはんだバンプを形成する方法としては、蒸着、転写、めっきなどの方法が優れている。たとえば、半導体素子の電極上にはんだ材料をめっきしてはんだバンプを形成し、これらのはんだバンプと実装基板の電極とを位置合わせし、加熱してはんだを溶融しはんだ接合を行う。
【０００６】
フリップチップ接合の問題点の一つは、はんだ中にボイドが存在すると、はんだ接合部の強度が低下したり、半導体素子と実装基板の実装工程でボイドが膨張し、はんだ接合部を破断させたりする危険性がある点にある。ボイドの原因としては、電極とはんだとの界面にはんだぬれ不良部があると、そこにガスがトラップされることが考えられる。
【０００７】
従来より、はんだ中のボイドに対する対策として幾つかの方法が提案されており、以下にその例を挙げて説明する。
特開昭６１−７５５３１号公報には、接合面に傾斜を付けてガスを追い出しながら順次はんだ付けを行う方法が開示されている。しかし、この方法は、微細なはんだバンプに適用することは困難である。
【０００８】
また、特開昭６３−９０１６０号公報、特開平３−８２１４６号公報、及び特開平６−２７５７３３には、ボイド中のガスが外に逃げる通路（穴）を設ける方法が開示されている。また、特開昭６３−１３０２５８号公報及び特開平６−２８５６２２号公報には、はんだの酸化膜を破りボイドの発生を防止する方法が開示されている。しかるに、これらの方法は微細なはんだバンプに適用することは困難である。
【０００９】
また、特開平３−２０８３４６号公報には、はんだのボイド中に針を刺してガスを抜く方法が開示されている。しかるにこの方法では、１チップあたり数千端子のあるような微細なバンプに対し針を刺してガスを抜くことは実際上は困難である。
【００１０】
また、特開平４−３６０５５７号公報に開示された方法では、気密封止のはんだ付けに関する方法であるため、はんだバンプには適用できない。また、特開平５−２２６３８６号公報では揺動しながらはんだ付けを行う方法が開示されているが、微細ピッチのはんだ付けには不向きである。また、特開平７−２２７４４号公報に開示された方法は、はんだに圧力を加えてガスを順次押し出すものであるが、微細なバンプに圧力を加えることは困難である。
【００１１】
そこで、例えば特開昭６３−２２６０３１号公報、特開昭６３−３０４６５５号公報、特開平２−７９４５３０号公報、特開平１−２７８９５９号公報、特開平３−９１２５４号公報、及び特開平６−６９３８７号公報に開示されているように、接着材料を接合面を囲むように配置し、低圧下で接着材料に流動性を持たせ、高圧にすることで接着材料を内部に流入させ、これを固化させてボイドのない接着をする方法が提案されている。
【００１２】
【発明が解決しようとする課題】
しかるに、上記した各公報に開示された方法をはんだバンプに適用すると、先ず電極を囲むようにはんだ材料を形成することとなるが、径が数十μｍの微細な電極を囲むようにはんだ材料を形成するのは実際上困難である。また、ピッチが数十〜数百μｍの場合には、隣合わせる電極とショートする危険性が高いという問題点がある。
【００１３】
上記したように、はんだバンプのボイドを低減する方法としては有効な公知手段がなく、従って実際の半導体装置の製造工程においては、比較的簡単に実施すできる真空中や不活性ガス中ではんだバンプをアニールすることによりはんだバンプ中のガス抜きを行なっている。しかるに、この方法ではボイドの活性を低減していたが不十分である。
【００１４】
また、フリップチップ接合の別の問題点は、はんだバンプ表面に酸化膜が存在すると、半導体素子と実装基板の実装工程で、はんだ付け不良が発生することである。従って、実装工程前にはんだバンプ表面の酸化膜を除去しなくてはならないが、はんだバンプの酸化膜の除去を上記した真空中や不活性雰囲気中で実施するのは困難である。
【００１５】
また、フリップチップ接合の別の問題点は、はんだと電極との拡散が進むと、はんだが配線を劣化させたり、はんだと電極との反応によって生成した固くて脆い金属間化合物の部分で破断が起こり、電気的に接続されなくなったりする危険性があることである。従って、はんだと配線の間には、はんだの拡散を防止する金属層を形成しなくてはならない。
【００１６】
本発明は上記の点に鑑みてなされたものであり、ボイドの発生を抑制した半導体装置の製造方法を提供することを目的とする。また、本発明の他の目的は、半導体装置の実装基板に対する良好な実装処理を可能とした半導体装置の実装方法を提供することにある。
【００１７】
【課題を解決するための手段】
上記の課題は、下記の手段を講じることにより解決することができる。
請求項１記載の発明では、
半導体素子に突起電極を形成する突起電極形成工程を含む半導体装置の製造方法において、
前記突起電極形成工程は、
前記半導体素子に前記突起電極となる部材を配設する配設工程と、
前記突起電極を減圧雰囲気中で加熱し溶融する減圧加熱工程と、
前記減圧加熱工程の終了後、前記突起電極を前記減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱する加圧加熱工程と、
前記加圧加熱工程の終了後、前記加圧雰囲気を略維持しつつ前記突起電極を冷却して凝固させる加圧冷却工程と
を有することを特徴とするものである。
【００１８】
また、請求項２記載の発明では、
前記請求項１記載の半導体装置の製造方法において、
前記突起電極としてはんだバンプを用いたことを特徴とするものである。
また、請求項３記載の発明では、
前記請求項１または２記載の半導体装置の製造方法において、
前記配設工程は、
前記突起電極となる部材を該部材と接合性の低い材料により形成された基板上に形成する形成工程と、
前記基板上に形成された前記突起電極となる部材と、前記半導体素子とを位置合わせすると共に加熱し、前記突起電極となる部材を前記基板から前記半導体素子に転写する転写工程と
を有することを特徴とするものである。
【００１９】
また、請求項４記載の発明では、
前記請求項１乃至３のいずれか１項に記載された半導体装置の製造方法において、
前記突起電極形成工程の実施中に、或いは前記突起電極形成工程の実施後に、前記突起電極の表面に形成された酸化膜の除去を行なう酸化膜除去工程を行なうことを特徴とするものである。
【００２０】
また、請求項５記載の発明では、
前記請求項１乃至３のいずれか１項に記載された半導体装置の製造方法により製造された半導体装置を電極が形成された実装基板に実装する半導体装置の実装方法であって、
前記半導体装置の製造方法において実施される前記突起電極形成工程と、前記電極の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施することを特徴とするものである。
【００２１】
また、請求項６記載の発明では、
前記請求項４または５に記載の半導体装置の実装方法において、
前記電極の表面層がニッケル（Ｎｉ）または白金（Ｐｔ）であることを特徴とするものである。
【００２２】
上記した各手段は、次のように作用する。
請求項１及び請求項２記載の発明によれば、
突起電極形成工程において、先ず減圧加熱工程を実施することにより突起電極（はんだバンプ）を減圧雰囲気中で加熱溶融し、続いて実施される加圧加熱工程において突起電極を減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱する。更に、続いて実施される加圧冷却工程において加圧加熱工程の加圧雰囲気を略維持しつつ突起電極を冷却して突起電極を凝固させる。
【００２３】
これによって、突起電極（はんだバンプ）中にボイドが存在していても、ボイドの体積は（減圧雰囲気時の圧力）／（加圧雰囲気時の圧力）に収縮するため、実質的にボイドを消滅させることができる。これによって、例え突起電極中にボイドが発生していたとしても、加圧冷却工程後には実質的に突起電極の内部にボイドが残らない。
【００２４】
また、請求項３記載の発明によれば、
半導体素子に突起電極となる部材を配設する配設工程において、先ず形成工程を実施することにより突起電極となる部材をこの部材と接合性の低い材料により形成された基板上に形成する。続いて、転写工程を実施することにより、基板上に形成された突起電極となる部材と半導体素子とを位置合わせし、この状態で加熱することにより突起電極となる部材を基板から半導体素子に転写する。
【００２５】
このように、基板に予め突起電極となる部材を形成し、かつ該基板と半導体素子とを位置決めした上で、突起電極となる部材を基板から半導体素子に転写することにより、突起電極を半導体素子に高い位置精度をもって配設することができる。
【００２６】
また、請求項４記載の発明によれば、
突起電極形成工程の実施中、或いはその実施後に突起電極の表面に形成された酸化膜の除去を行なう酸化膜除去工程を行なうことにより、半導体素子を実装基板に接合する際、酸化膜に起因した接合不良の発生を防止することができる。
【００２７】
また、請求項５記載の発明によれば、
半導体装置の製造方法において実施される前記突起電極形成工程と、電極の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施することにより、電極表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極と突起電極との間のぬれ性を良好な状態とすることができ、これによってもボイドの発生を抑制することができる。
【００２８】
また、請求項６記載の発明によれば、
電極の表面層としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いたことにより、突起電極材料と電極材料との拡散を防止することができ、よって電極及びこれに接続された配線の劣化の防止や、断線の原因となる金属間化合物の生成の抑制を図ることができる。
【００２９】
【発明の実施の形態】
続いて本発明の実施の形態について図面と共に説明する。
図１乃至図５は、本発明の一実施例である半導体装置の製造方法を示している。尚、本発明の要部は半導体装置の製造工程の内、突起電極を形成する工程（突起電極形成工程）にあり、他の工程は従来と変わるところがないため、以下の説明では突起電極形成工程についてのみ説明するものとする。また、本実施例では、突起電極としてはんだバンプを用いた例について説明する。
【００３０】
突起電極形成工程は、大略すると実施する工程順に配設工程，減圧加熱工程，加圧加熱工程，加圧冷却工程等を有している。先ず、配設工程について図４を用いて説明する。この配設工程は、半導体素子２に突起電極となる部材（はんだ）を配設するものである。
【００３１】
配設工程では、まず図４（Ａ）に示すように、基板５を用意する。この基板５は、はんだバンプ１の形成位置に対応した位置に半球状に窪んだ形状のディンプル５ａが形成されている。また、基板５の材質は、はんだバンプ１を構成するはんだとぬれ性が低い材質、即ちはんだとの接合性が低い材質に選定されている。
【００３２】
この基板５には、図４（Ｂ）に示されるように、はんだペースト６が塗布される。このはんだペースト６は、スキージ７を用いて基板５に形成されているディンプル５ａ内に充填される。図４（Ｃ）は、全てのディンプル５ａにはんだペースト６が充填された状態を示している（以上の処理が、前記した形成工程となる）。尚、はんだペースト６は、有機材料よりなるペースト基材にはんだ粒子が混入された構成となっている。
【００３３】
上記のようにはんだペースト６が基板５に形成されたディンプル５ａ内に充填されると、続いて図４（Ｄ）に示されるように、別工程である半導体素子製造工程を経ることにより製造された半導体素子２が基板５の上部に位置決めされる。この位置決めが行なわれた状態において、半導体素子２に形成されている電極パッド３は基板５に形成されているディンプル５ａと対向するよう位置決めされる構成となっている。尚、半導体素子２はハンドリング装置等を用いて上記位置に搬送され位置決めされる。
【００３４】
続いて、半導体素子２はディンプル５ａと対向した状態を維持しつつ下動され、そして図４（Ｅ）に示されるように半導体素子２は基板５と当接した状態となる。この状態で、電極パッド３は基板５のディンプル５ａに充填されたはんだペースト６内に埋設された状態となる。
【００３５】
続いて、これをはんだの融点以上の温度に加熱処理する。これにより、はんだペースト６のペースト基材は蒸発し、またはんだ粒子は溶融し表面張力の作用によりボール状となり電極パッド３に接合され、よってはんだバンプ１が形成される。即ち、基板５に配設されていたはんだ（はんだペースト６）は、基板５から半導体素子２に転写される（以上の処理が、前記した転写工程となる）。図５は転写工程が終了し、はんだバンプ１が半導体素子２に形成された半導体装置２０を示している。
【００３６】
上記のように、配設工程では基板５に予めはんだペースト６（突起電極となる部材）を形成し、かつこの基板５と半導体素子２とを位置決めした上で、はんだペースト６を基板５から半導体素子２に転写することによりはんだバンプ１を配設するため、はんだバンプ１を半導体素子２に高い位置精度をもって配設することができ、信頼性の高い半導体装置２０を製造することができる。
【００３７】
ところで、上記のように形成されたはんだバンプ１では、はんだバンプ１の内部にボイドが形成されてしまうことは前述した通りである。そこで、本実施例では減圧加熱工程，加圧加熱工程，加圧冷却工程を順次実施することにより、実質的にはんだバンプ１内のボイドを除去することを特徴としている。以下、減圧加熱工程，加圧加熱工程，及び加圧冷却工程の各工程について説明する。
【００３８】
図７は、突起電極形成工程を構成する減圧加熱工程，加圧加熱工程，及び加圧冷却工程の各工程において使用するアニール装置１０を示している。アニール装置１０は、半導体素子２が内設されるチャンバー１１，半導体素子２を加熱処理するヒータ１２，半導体素子２が載置される支持台１３，ヒータ１２に電力供給する電源１４等により構成されている。また、チャンバー１１により外界と画成させた内部領域には真空ポンプ等の真空系及び窒素ガス供給装置（共に図示せず）が接続されている。
【００３９】
減圧加熱工程では、先ずはんだバンプ１（ボイドが形成されている）が配設された半導体素子２をアニール装置１０に装着する。続いて、真空系を駆動することにより、チャンバー１１の圧力を常圧（Ｐ２）より低い圧（Ｐ１）となるよう真空引きを行なう。また、これと同時に電源１４からヒータ１２に電力供給を行い、半導体素子２に形成されているはんだバンプ１に対しハンダの溶融温度以上に加熱処理を行なう。
【００４０】
この状態におけるはんだバンプ１の断面を図１に示す。同図に示されるように、減圧加熱工程実施後のはんだバンプ１は、その内部に大きなボイド４が形成されている。尚、はんだバンプ１に対しはんだの溶融温度以上に加熱処理することによりはんだバンプ１は溶融状態となるが、表面張力により球形状を維持している。
【００４１】
上記の減圧加熱工程が終了すると、続いて加圧加熱工程を実施する。この加圧加熱工程では、はんだバンプ１を減圧加熱工程における減圧雰囲気（圧力Ｐ１）よりも加圧して常圧Ｐ２とし、この加圧雰囲気中で加熱処理を行なう。この加圧加熱工程における加熱温度は、減圧加熱工程における加熱温度と略等しく設定されている（即ち、はんだの溶融温度以上の温度に設定されている）。
【００４２】
この状態におけるはんだバンプ１の断面を図２に示す。同図に示されるように、加圧加熱工程実施後のはんだバンプ１は、減圧加熱工程時に比べて雰囲気圧力が増大するため、ボイド４はその体積が小さくなる。
具体的には、減圧加熱工程実施後におけるボイド４の体積をＶ１，雰囲気圧力をＰ１とし、加圧加熱工程実施後におけるボイド４の体積をＶ２，雰囲気圧力をＰ２とすると、加圧加熱工程実施後におけるボイド４の体積をＶ２は、Ｖ２＝（Ｐ１／Ｐ２）×Ｖ１で求めることができる。また、Ｐ１＜Ｐ１であるため、加圧加熱工程実施後におけるボイド体積Ｖ２は、減圧加熱工程実施後におけるボイド体積Ｖ１に対して小さくなる。
【００４３】
上記の加圧加熱工程が終了すると、続いて加圧冷却工程が実施される。加圧冷却工程では、加圧加熱工程における加圧雰囲気を略維持しつつ、はんだバンプ１を冷却して凝固させる。これにより、前記した減圧加熱工程及び加圧加熱工程において溶融状態てあったはんだバンプ１は固化した状態となる。
【００４４】
この状態におけるはんだバンプ１の断面を図３に示す。同図に示されるように、加圧冷却工程実施後のはんだバンプ１は、加圧加熱工程の実施時と同様に雰囲気圧力が高い状態（減圧加熱工程に比べて高い状態）が維持されているため、ボイド４も体積が小さい状態を維持している。
【００４５】
このように、配設工程により形成されたはんだバンプ１にボイド４が形成されていても、減圧加熱工程を実施することによりはんだバンプ１を減圧雰囲気中で加熱溶融し、続いて実施される加圧加熱工程においてはんだバンプ１を減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱し、更に加圧冷却工程において加圧加熱工程の加圧雰囲気を略維持しつつはんだバンプ１を凝固させることにより、ボイド４の体積を実質的に消滅させることができる。即ち、はんだバンプ１内のボイド４を実装時に影響を与えることがない大きさに収縮させることができる。よって、半導体装置２０の実装時における信頼性を向上させることができる。
【００４６】
続いて、本発明者が実施した具体的な突起電極形成工程の実施例について説明する。
【００４７】
【実施例１】
先ず、１００μｍ径、２００μｍピッチで電極が形成されたモデルウェハ（半導体素子２）を作製すると共に、この電極にはんだ付け用の電極としてＮｉを２μｍめっきして電極パッド３を形成した。その後、はんだ残量としてＰｂ−５ｗｔ％Ｓｎを５０μｍめっきすることによりはんだバンプ１を形成すると共に、これをアニールした（前記した配設工程に相当する）。
【００４８】
ここまでの処理が終了した時点で、はんだバンプ１内のボイド４を透過Ｘ線装置を用いて観察したところ、アニールを行ったにもかかわらず、大なる体積を有したボイド４が生成されていた。
そこで、ボイド４が形成されたはんだバンプ１を０．０２ｔｏｒｒの減圧下で３８０℃に５ｍｉｎ加熱し（前記した減圧加熱工程に相当する）、はんだバンプ１を溶融した（Ｐｂ−５ｗｔ％の融点は３１４℃）。次に、チャンバー１１内にＮ２ を流して、雰囲気温度は減圧加熱工程における温度と略等しくなるよう制御しつつ、雰囲気圧力を常圧まで加圧した（前記した加圧加熱工程に相当する）。尚、この処理を行なうことにより、雰囲気温度は一旦３５０℃まで下がったが、すぐに３８０℃に回復した。その後、常圧下で５ｍｉｎ保持して冷却し、はんだバンプ１を凝固させた（前記した加圧冷却工程に相当する）。
【００４９】
上記した処理が終了した時点で、もう一度はんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、生成されていたボイド４が消滅（収縮）していた。この結果から、はんだバンプ１を低圧の雰囲気中で溶融し、その後に溶融したまま高圧の雰囲気にしてから、はんだバンプ１凝固することにより、実質的にボイド４を消滅させることができることを確認した。
【００５０】
次に、本発明者が実施した突起電極形成工程の他の実施例（実施例２）について説明する。周知のように、はんだバンプ１は加熱処理等を行なうことにより、図８に示されるように、その表面に酸化膜９が形成されることが知られている。この実施例２では、前記した実施例１に対しはんだバンプ１に形成される酸化膜９を除去する処理を加えたことを特徴とするものである。
【００５１】
【実施例２】
本実施例においても、１００μｍ径、２００μｍピッチで電極が形成されたモデルウェハ（半導体素子２）を作製すると共に、この電極にはんだ付け用の電極としてＮｉを２μｍめっきして電極パッド３を形成した。その後、はんだ残量としてＰｂ−５ｗｔ％Ｓｎを５０μｍめっきすることによりはんだバンプ１を形成すると共に、これをアニールした（配設工程）。
【００５２】
ここで、はんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、実施例１と同様にアニールを行ったにもかかわらず、はんだバンプ１の内部には大なる体積を有するボイドが生成されていた。
そこで、これを、０．０２ｔｏｒｒの減圧下で３８０℃に５ｍｉｎ加熱し、はんだバンプを溶融する（減圧加熱工程）と共に、続いてＮ２ ガスを流して常圧に加圧した（加圧加熱工程）。この時、温度は一旦３５０℃まで下がったが、すぐに３８０℃に回復した。常圧下で５ｍｉｎ保持して冷却した。
【００５３】
続いて、Ｎ２ 雰囲気中（常圧）で３８０℃に５ｍｉｎ加熱し、そしてフラックスを塗布して３５０℃に加熱し酸化膜を除去した。この状態のはんだバンプ中のボイドを透過Ｘ線装置を用いて観察したところ、ボイドの発生率は１８．６パーセントであった。
【００５４】
次に、真空中（０．０２ｔｏｒｒ）で３８０℃に５ｍｉｎ加熱した。そして、フラックスを塗布して３５０℃に加熱し酸化膜を除去した。この状態のはんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、ボイド４の発生率は１７．６パーセントであった。
【００５５】
更に、次に真空中（０．０２ｔｏｒｒ）で３８０℃に５ｍｉｎ加熱し、はんだが溶融した状態のままでＮ２ を流して、常圧で３８０℃に５ｍｉｎ加熱した。そして、フラックスを塗布して３５０℃に加熱して酸化膜を除去した。この状態のはんだバンプ１中のボイドを透過Ｘ線装置を用いて観察したところ、ボイド４の発生率は４．４パーセントと激減した。
【００５６】
このように、本実施例においても、ボイド４の発生を抑制することができることが証明された。特に、実施例２のようにはんだバンプ１の表面に形成される酸化膜９の除去を行なうことにより、実施例１と同様にボイド４の発生を抑制できると共に酸化膜９が除去されるため、半導体素子２と実装基板との接合処理を良好な状態で行なうことができ接合不良の発生を抑制することができる。
【００５７】
続いて、上記した突起電極形成工程により形成されたはんだバンプ１を有する半導体装置２０を実装基板１５に実装する実装方法について説明する。図６は半導体装置２０を実装基板１５に実装する状態を示している。
実装基板１５はセラミック或いは樹脂製の回路基板であり、その実装側面には電極２１及び配線パターン（図示せず）が形成されている。この電極２１及び配線パターンは、例えば銅（Ｃｕ）等により形成されており、特に電極２１の表面には表面層が形成されている。
【００５８】
そして、半導体装置２０と実装基板１５をはんだバンプ１と電極２１とが対向するよう位置決めし、半導体装置２０と実装基板１５とを近接させることによりはんだバンプ１と電極２１とを当接し、次にこの状態で加熱処理を行なうことによりはんだバンプ１と電極２１とを接合する（接合工程）。
【００５９】
本実施例では、この表面層をニッケル（Ｎｉ）または白金（Ｐｔ）により形成したことを特徴としている。このように電極２１の表面層としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いることにより、はんだバンプ１と電極材料との拡散を防止することができる。これについて、図９を用いて説明する。
【００６０】
図９は、はんだ材料としてＳｎ−３７ｗｔ％Ｐｂ（図９（Ａ）），Ｉｎ−３０ｗｔ％Ｐｂ（図９（Ｂ）），Ｉｎ−４８ｗｔ％Ｓｎ（図９（Ｃ））を用い、この各材料により形成されたはんだバンプ１が接続される電極２１としてニッケル（Ｎｉ），白金（Ｐｔ），パラジウム（Ｐｄ）を用いた場合のはんだ温度とはんだ中への電極材料の溶け込み時間を測定した結果を示している。
【００６１】
尚、各図に示す実験結果は、電極２１の表面にはんだとのぬれ性を向上させる面から金（Ａｕ）膜が１０００Åの膜厚で形成されたものに対するものである。また、図中上向きの矢印（↑）は３０分経過しても拡散が発生していないことを示している。
【００６２】
各図より、各はんだ材料を用いた場合において、特に表面層の材質としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いた場合に拡散の発生が抑制されいることが判る。よって、電極２１の表面に形成される表面層の材質としてニッケル（Ｎｉ）または白金（Ｐｔ）を用いることにより、はんだバンプ１を構成するはんだが電極２１に拡散することを抑制でき、これにより電極２１及びこれに接続された配線の劣化を有効に防止することができ、かつ断線の原因となる金属間化合物の生成の抑制を図ることができる。
【００６３】
ところで、上記のように電極２１の表面に表面層を形成することにより、配線の劣化及び断線等を抑制することができるが、これに伴い電極２１の表面に表面層を形成する工程（表面層形成工程）が必要となる。この表面層形成工程は、電極２１の表面にニッケル（Ｎｉ）または白金（Ｐｔ）をめっき処理することにより形成される。
【００６４】
本実施例では、前記した半導体装置の製造方法において実施される突起電極形成工程と、この電極２１の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施する方法を採用している。即ち、本実施例に係る実装方法は、その一部において半導体装置の製造方法とオーバーラップした構成となっている。
【００６５】
このように、突起電極形成工程と表面層形成工程を連続しためっきプロセスで実施することにより、電極２１の表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極２１とはんだバンプ１との間のぬれ性を良好な状態とすることができ、これによってもボイド４の発生を抑制することができる。
【００６６】
尚、本発明の適用は、上記した材料や各実施例で説明した具体的手段に限定されるものではなく、本発明の趣旨に基づく方法に適用できることは勿論である。また、上記した実施例でははんだバンプを形成する方法として、いわゆるディンプルプレート法を用いた例を説明した。しかるに、はんだバンプの形成方法は、ディンプルプレート法以外にもメッキ法，蒸着転写法等の他の形成方法によっても形成することができる。本発明は、これらのディンプルプレート法以外の形成方法により形成されたはんだバンプに対しても適用できるものであり、この場合であっても上記した実施例と同様の効果を実現できるものである。
【００６７】
【発明の効果】
上述したように、本発明によれば下記の各種の効果を実現することができる。請求項１及び請求項２記載の発明によれば、突起電極（はんだバンプ）中にボイドが存在していても、ボイドの体積は収縮するため、実質的にボイドを消滅させることができ、実質的にボイドが存在しない状態にすることができる。
【００６８】
また、請求項３記載の発明によれば、基板に予め突起電極となる部材を形成し、かつこの基板と半導体素子とを位置決めした上で、突起電極となる部材を基板から半導体素子に転写することにより、突起電極を半導体素子に高い位置精度をもって配設することができる。
【００６９】
また、請求項４記載の発明によれば、半導体素子と回路基板とを接合工する際に酸化膜に起因した接合不良の発生を防止することができる。
また、請求項５記載の発明によれば、電極表面に酸化が発生することを抑制でき、よって後に実施される接合工程（加熱プロセスを含む）において電極と突起電極との間のぬれ性を良好な状態とすることができ、これによってもボイドの発生を抑制することができる。
【００７０】
また、請求項６記載の発明によれば、突起電極材料と電極材料との拡散を防止することができ、よって電極及びこれに接続された配線の劣化の防止や断線の原因となる金属間化合物の生成の抑制を図ることができる。
【図面の簡単な説明】
【図１】本発明の一実施例である半導体装置の製造方法を示しており、減圧加熱工程を説明するための図である。
【図２】本発明の一実施例である半導体装置の製造方法を示しており、加圧加熱工程を説明するための図である。
【図３】本発明の一実施例である半導体装置の製造方法を示しており、加圧冷却工程を説明するための図である。
【図４】本発明の一実施例である半導体装置の製造方法を示しており、配設工程を説明するための図である。
【図５】配設工程が終了した状態の半導体装置を示す図である。
【図６】本発明の一実施例である半導体装置の実装方法を説明するための図である。
【図７】本発明の一実施例である半導体装置の製造方法において用いるアニール装置の概略構成図である。
【図８】保護膜が形成されたはんでバンプを示す断面図である。
【図９】各種電極材料に対するはんだ温度とはんだ中への溶け込み時間との関係を示す図である。
【符号の説明】
１ はんだバンプ
２ 半導体素子
３ 電極
４ ボイド
５ 酸化膜
１０ アニール装置
１１ チャンバー
１２ ヒータ
１４ 電源
Claims (6)
- 半導体素子に突起電極を形成する突起電極形成工程を含む半導体装置の製造方法において、
前記突起電極形成工程は、
前記半導体素子に前記突起電極となる部材を配設する配設工程と、
前記突起電極を減圧雰囲気中で加熱し溶融する減圧加熱工程と、
前記減圧加熱工程の終了後、前記突起電極を前記減圧加熱工程における減圧雰囲気よりも加圧した加圧雰囲気中で加熱する加圧加熱工程と、
前記加圧加熱工程の終了後、前記加圧雰囲気を略維持しつつ前記突起電極を冷却して凝固させる加圧冷却工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１記載の半導体装置の製造方法において、
前記突起電極としてはんだバンプを用いたことを特徴とする半導体装置の製造方法。 - 請求項１または２記載の半導体装置の製造方法において、
前記配設工程は、
前記突起電極となる部材を該部材と接合性の低い材料により形成された基板上に形成する形成工程と、
前記基板上に形成された前記突起電極となる部材と、前記半導体素子とを位置合わせすると共に加熱し、前記突起電極となる部材を前記基板から前記半導体素子に転写する転写工程と
を有することを特徴とする半導体装置の製造方法。 - 請求項１乃至３のいずれか１項に記載された半導体装置の製造方法において、
前記突起電極形成工程の実施中に、或いは前記突起電極形成工程の実施後に、前記突起電極の表面に形成された酸化膜の除去を行なう酸化膜除去工程を行なうことを特徴とする半導体装置の製造方法。 - 請求項１乃至４のいずれか１項に記載された半導体装置の製造方法により製造された半導体装置を電極が形成された実装基板に実装する半導体装置の実装方法であって、
前記半導体装置の製造方法において実施される前記突起電極形成工程と、前記電極の表面に表面層を形成する表面層形成工程を連続しためっきプロセスで実施することを特徴とする半導体装置の実装方法。 - 請求項４または５に記載の半導体装置の実装方法において、前記電極の表面層がニッケル（Ｎｉ）または白金（Ｐｔ）であることを特徴とする半導体装置の実装方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32197496A JP3553300B2 (ja) | 1996-12-02 | 1996-12-02 | 半導体装置の製造方法及び半導体装置の実装方法 |
| US08/873,028 US5877079A (en) | 1996-12-02 | 1997-06-11 | Method for manufacturing a semiconductor device and a method for mounting a semiconductor device for eliminating a void |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32197496A JP3553300B2 (ja) | 1996-12-02 | 1996-12-02 | 半導体装置の製造方法及び半導体装置の実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10163213A JPH10163213A (ja) | 1998-06-19 |
| JP3553300B2 true JP3553300B2 (ja) | 2004-08-11 |
Family
ID=18138515
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32197496A Expired - Fee Related JP3553300B2 (ja) | 1996-12-02 | 1996-12-02 | 半導体装置の製造方法及び半導体装置の実装方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5877079A (ja) |
| JP (1) | JP3553300B2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3848723B2 (ja) | 1997-03-31 | 2006-11-22 | 株式会社日立製作所 | 半導体装置の実装構造体及びその検査方法 |
| US7654432B2 (en) * | 1997-05-27 | 2010-02-02 | Wstp, Llc | Forming solder balls on substrates |
| US7819301B2 (en) | 1997-05-27 | 2010-10-26 | Wstp, Llc | Bumping electronic components using transfer substrates |
| US7007833B2 (en) | 1997-05-27 | 2006-03-07 | Mackay John | Forming solder balls on substrates |
| US7842599B2 (en) * | 1997-05-27 | 2010-11-30 | Wstp, Llc | Bumping electronic components using transfer substrates |
| US6293456B1 (en) | 1997-05-27 | 2001-09-25 | Spheretek, Llc | Methods for forming solder balls on substrates |
| US6609652B2 (en) | 1997-05-27 | 2003-08-26 | Spheretek, Llc | Ball bumping substrates, particuarly wafers |
| US7288471B2 (en) * | 1997-05-27 | 2007-10-30 | Mackay John | Bumping electronic components using transfer substrates |
| US6105852A (en) * | 1998-02-05 | 2000-08-22 | International Business Machines Corporation | Etched glass solder bump transfer for flip chip integrated circuit devices |
| JP2002507845A (ja) * | 1998-03-23 | 2002-03-12 | スフィアテック エルエルシー | 基板上にソルダ・ボールを形成する方法および装置 |
| US6181569B1 (en) * | 1999-06-07 | 2001-01-30 | Kishore K. Chakravorty | Low cost chip size package and method of fabricating the same |
| JP3303849B2 (ja) | 1999-06-10 | 2002-07-22 | 日本電気株式会社 | バンプ転写基板の製造方法、並びに半導体装置の製造方法及び半導体装置 |
| JP2001077524A (ja) * | 1999-09-03 | 2001-03-23 | Fujitsu Ltd | リフロー半田付け装置及びリフロー半田付け方法 |
| US6543674B2 (en) * | 2001-02-06 | 2003-04-08 | Fujitsu Limited | Multilayer interconnection and method |
| US6638638B2 (en) * | 2001-09-18 | 2003-10-28 | Samsung Electronics Co., Ltd. | Hollow solder structure having improved reliability and method of manufacturing same |
| US6806118B2 (en) * | 2002-02-07 | 2004-10-19 | Fujitsu Limited | Electrode connection method, electrode surface activation apparatus, electrode connection apparatus, connection method of electronic components and connected structure |
| JP2005205418A (ja) * | 2004-01-20 | 2005-08-04 | Denso Corp | 接合構造体の製造方法 |
| JP2005310956A (ja) * | 2004-04-20 | 2005-11-04 | Denso Corp | 半導体装置の製造方法 |
| JP2008183590A (ja) * | 2007-01-30 | 2008-08-14 | Oki Electric Ind Co Ltd | 半導体装置 |
| US7749887B2 (en) | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
| US10784221B2 (en) * | 2011-12-06 | 2020-09-22 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method of processing solder bump by vacuum annealing |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4545610A (en) * | 1983-11-25 | 1985-10-08 | International Business Machines Corporation | Method for forming elongated solder connections between a semiconductor device and a supporting substrate |
| JPS6175531A (ja) * | 1984-09-20 | 1986-04-17 | Sanyo Electric Co Ltd | 絶縁膜用結晶形成方法 |
| JPS6390160A (ja) * | 1986-10-03 | 1988-04-21 | Hitachi Ltd | リ−ドフレ−ムの形状 |
| JP2510557B2 (ja) * | 1986-10-17 | 1996-06-26 | 株式会社日立製作所 | 複合構造体の製造方法 |
| JPS63130258A (ja) * | 1986-11-19 | 1988-06-02 | Hitachi Ltd | 接合構造 |
| JPS63304655A (ja) * | 1987-06-05 | 1988-12-12 | Hitachi Ltd | 積層体の製造方法 |
| JP2633903B2 (ja) * | 1988-04-28 | 1997-07-23 | 株式会社日立製作所 | パッケージの製造方法 |
| US4950623A (en) * | 1988-08-02 | 1990-08-21 | Microelectronics Center Of North Carolina | Method of building solder bumps |
| JPH0279453A (ja) * | 1988-09-16 | 1990-03-20 | Hitachi Ltd | 熱交換構造 |
| JP2872290B2 (ja) * | 1989-08-25 | 1999-03-17 | 株式会社日立製作所 | 半導体装置 |
| JPH0391254A (ja) * | 1989-09-04 | 1991-04-16 | Hitachi Ltd | 接合装置 |
| JPH03208346A (ja) * | 1990-01-10 | 1991-09-11 | Hitachi Ltd | はんだバンプのボイド除去方法 |
| US5175125A (en) * | 1991-04-03 | 1992-12-29 | Chartered Semiconductor Manufacturing Ltd. Pte | Method for making electrical contacts |
| JP3097770B2 (ja) * | 1991-06-07 | 2000-10-10 | 株式会社日立製作所 | 封止体接続方法及び封止体 |
| US5162257A (en) * | 1991-09-13 | 1992-11-10 | Mcnc | Solder bump fabrication method |
| JPH05226386A (ja) * | 1992-02-14 | 1993-09-03 | Aisin Seiki Co Ltd | ベアチツプのはんだ付方法 |
| JPH0669387A (ja) * | 1992-08-19 | 1994-03-11 | Hitachi Ltd | 接合構造体及びその製造方法 |
| JP3091344B2 (ja) * | 1993-03-23 | 2000-09-25 | 日本特殊陶業株式会社 | 半導体パッケージ用のセラミック製リッド |
| JPH06285622A (ja) * | 1993-04-02 | 1994-10-11 | Mitsubishi Materials Corp | はんだ付け方法 |
| JPH0722744A (ja) * | 1993-06-30 | 1995-01-24 | Toyota Motor Corp | 各種部品のリフローはんだ付け方法並びに同方法の実施に使用する部品組付補助具及びリフロー炉 |
| CA2135508C (en) * | 1994-11-09 | 1998-11-03 | Robert J. Lyn | Method for forming solder balls on a semiconductor substrate |
-
1996
- 1996-12-02 JP JP32197496A patent/JP3553300B2/ja not_active Expired - Fee Related
-
1997
- 1997-06-11 US US08/873,028 patent/US5877079A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10163213A (ja) | 1998-06-19 |
| US5877079A (en) | 1999-03-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553300B2 (ja) | 半導体装置の製造方法及び半導体装置の実装方法 | |
| JP3891838B2 (ja) | 半導体装置およびその製造方法 | |
| JP4239310B2 (ja) | 半導体装置の製造方法 | |
| US8117982B2 (en) | Method and apparatus for depositing coplanar microelectronic interconnectors using a compliant mold | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| US6689639B2 (en) | Method of making semiconductor device | |
| JP5375708B2 (ja) | 半導体装置の製造方法 | |
| EP0915505A1 (en) | Semiconductor device package, manufacturing method thereof and circuit board therefor | |
| US20020171152A1 (en) | Flip-chip-type semiconductor device and manufacturing method thereof | |
| JP2007268613A (ja) | 拡散はんだ付け方法 | |
| US20080012131A1 (en) | Semiconductor device, mounting construction of a semiconductor device, and method of manufacturing the semiconductor device with the mounting construction | |
| JP2000031204A (ja) | 半導体パッケージの製造方法 | |
| CN103098191B (zh) | 电子元器件安装体、电子元器件及基板 | |
| US7301243B2 (en) | High-reliable semiconductor device using hermetic sealing of electrodes | |
| US6402970B1 (en) | Method of making a support circuit for a semiconductor chip assembly | |
| KR20020096985A (ko) | 회로 장치 및 그 제조 방법 | |
| KR20020044577A (ko) | 개선된 플립-칩 결합 패키지 | |
| JP4185892B2 (ja) | 半導体装置の製造方法 | |
| JP3626659B2 (ja) | 半導体装置、その実装構造およびその実装方法 | |
| JP2007128982A (ja) | 半導体バンプ接続構造体及びその製造方法 | |
| JP2016058526A (ja) | 電子装置及び電子装置の製造方法 | |
| JP2004253598A (ja) | 電子部品の実装方法 | |
| JP2002093842A (ja) | 半導体デバイスおよびその製造方法 | |
| JP3296344B2 (ja) | 半導体装置およびその製造方法 | |
| JP3180041B2 (ja) | 接続端子及びその形成方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040427 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040428 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080514 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090514 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100514 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110514 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120514 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |