JP3680794B2 - パワーアンプ内蔵型アイソレータ装置 - Google Patents
パワーアンプ内蔵型アイソレータ装置 Download PDFInfo
- Publication number
- JP3680794B2 JP3680794B2 JP2001513830A JP2001513830A JP3680794B2 JP 3680794 B2 JP3680794 B2 JP 3680794B2 JP 2001513830 A JP2001513830 A JP 2001513830A JP 2001513830 A JP2001513830 A JP 2001513830A JP 3680794 B2 JP3680794 B2 JP 3680794B2
- Authority
- JP
- Japan
- Prior art keywords
- power amplifier
- isolator
- multilayer substrate
- dielectric multilayer
- built
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
- H03F3/601—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators using FET's, e.g. GaAs FET's
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
- H01P1/00—Auxiliary devices
- H01P1/32—Non-reciprocal transmission devices
- H01P1/38—Circulators
- H01P1/383—Junction circulators, e.g. Y-circulators
- H01P1/387—Strip line circulators
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
- H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in printed circuit boards [PCB], e.g. insert-mounted components [IMC]
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2200/00—Indexing scheme relating to amplifiers
- H03F2200/372—Noise reduction and elimination in amplifier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
- H04B2001/0408—Circuits with power amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Amplifiers (AREA)
- Microwave Amplifiers (AREA)
- Transmitters (AREA)
- Non-Reversible Transmitting Devices (AREA)
Description
技術分野
本発明は、携帯電話機や移動通信端末機器の送信部等に使用される、高周波パワーアンプ回路及びアイソレータ素子を内蔵したアイソレータ装置に関する。
背景技術
近年、携帯電話及び移動通信端末機器等の通信機器における小型化及び軽量化競争はますます激しくなってきており、これに伴って、このような通信機器を構成する各部品のさらなる小型化、軽量化及び薄型化、部品点数の削減化、並びに低消費電力への要求がますます高まっている。
携帯電話及び移動通信端末機器等の通信機器においては、一般に、送信部における高周波パワーアンプ回路の出力側に非可逆方向性素子であるアイソレータ素子を接続することが行われる。これは、アンテナの状態変動により反射された高周波電力が高周波パワーアンプ回路には到達しないようにこのアイソレータ素子で阻止し、高周波パワーアンプ回路の劣化や不要出力の増大を防ぐためである。
従来の高周波パワーアンプ回路は、モジュールとして誘電体基板上に形成され、シールドのための金属ケース内に収納されている。一方、アイソレータ素子は、その構造上、磁性体材料を高透磁率金属で囲む必要があり、通常の絶縁体基板上に形成する電子回路とは材料及び構造が異なるので、独立した部品として製造されている。即ち、従来のアイソレータ素子は、高周波パワーアンプ回路とは別個の金属ケース内に収納されている。
このように、高周波パワーアンプ回路とアイソレータ素子とは機能上深く結びついているにもかかわらず、携帯電話又は移動通信端末機器内に実装されるまでそれぞれ別個の部品として扱われている。即ち、独立した部品として高周波パワーアンプ回路及びアイソレータ素子を用意し、これらを誘電体多層基板からなるマザーボード上にはんだ付けして実装することが従来より行われている。
このように、高周波パワーアンプ回路及びアイソレータ素子は、各々が独立した部品として扱われていることから小型化が難しく、これらをマザーボード上に実装すると、マザーボードの厚みとアイソレータ素子の厚みとが加算され、高さがより増大して高周波出力段全体の小型化及び薄型化が図れないという問題が生じる。
また、アイソレータ素子の入出力インピーダンスは、その全ポートとも標準の伝送線インピーダンスである５０Ωで製造されており、高周波パワーアンプ回路の出力インピーダンスは３０Ω以下であることから、高周波パワーアンプ回路とアイソレータ素子と接続するためには、インピーダンス整合回路を設ける必要がある。このため、マザーボード上にＬ及びＣ等のチップ部品を搭載するか、又はマザーボードの表面の銅箔パターンによりＬを形成する必要があり、このような構成のインピーダンス整合回路も高周波出力段の小型化及び薄型化を阻む要素となっている。
さらに、高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要があるため、携帯電話及び移動通信端末機器等の通信機器の設計が煩雑であり、個々の部品のばらつきも影響することから、その通信機器の全体的性能を維持することが保証できない恐れがある。
発明の開示
従って本発明の目的は、高周波出力段の大幅な小型化及び薄型化を図ることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
本発明の他の目的は、携帯電話及び移動通信端末機器等の通信機器の設計が容易であり、通信機器全体の性能ばらつきを最小に抑えることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
本発明によれば、単一の誘電体多層基板と、高周波パワーアンプ回路と、アイソレータ素子と、上述した誘電体多層基板に設けられた回路素子とを備えており、高周波パワーアンプ回路及びアイソレータ素子は、上述の回路素子を介して互いに接続されておりかつ上述した単一の誘電体多層基板に一体的に装着されているパワーアンプ内蔵型アイソレータ装置が提供される。
高周波パワーアンプ回路及びアイソレータ素子は、単一の誘電体多層基板に設けられた回路素子を介して互いに接続されておりかつこの単一の誘電体多層基板に一体的に装着されている。高周波出力段が単一の誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。
このように本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のための整合回路を個別に設計する必要がなくなるので、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる、という効果を得ることができる。
上述の回路素子の少なくとも一部が、誘電体多層基板内に内蔵されていることが好ましい。また、回路素子のうち、少なくともアイソレータ素子の容量部が、誘電体多層基板内に内蔵されていることも好ましい。
上述の回路素子の少なくとも一部が、誘電体多層基板上に搭載されていることも好ましい。
高周波パワーアンプ回路の出力インピーダンスとアイソレータ素子の入力インピーダンスとを整合するための整合回路が、誘電体多層基板内に内蔵されているか、又は誘電体多層基板上に搭載されていることが好ましい。
アイソレータ素子の主要部（具体的には、磁気回転子及び中心導体）が、誘電体多層基板の一部が除去されてなる装着部に一体的に挿設されていることも好ましい。この装着部が、誘電体多層基板の切り欠き部又は貫通穴であることがより好ましい。切り欠き部又は貫通穴のような装着部にアイソレータ素子の主要部が一体的に挿設されているので、全体の高さを増大させることなく高周波パワーアンプ回路とアイソレータ素子とを一体化でき、薄型化を図ることができる。
アイソレータ素子がインピーダンス整合回路を介して高周波パワーアンプ回路に電気的に接続された第１のポートを有しており、この第１ポートのインピーダンスが、標準の伝送線インピーダンスであることも好ましい。
アイソレータ素子が高周波パワーアンプ回路に電気的に接続された第１のポートを有しており、この第１のポートが高周波パワーアンプ回路の出力インピーダンスにほぼ整合する入力インピーダンスを有していることも好ましい。この場合、アイソレータ素子の第１のポートがインピーダンス整合回路を介して高周波パワーアンプ回路に電気的に接続されていることも好ましい。このように、アイソレータ素子の高周波パワーアンプ回路に接続されるポートのインピーダンスがその高周波パワーアンプ回路の出力インピーダンスに近接したインピーダンスに調整されているので、インピーダンス整合回路が簡単化されてよりいっそうの小型化が図れる。
アイソレータ素子が、第１のポートと異なるインピーダンスを有する第２のポートを有していることが好ましい。この場合、第１のポートのインピーダンスが第２のポートのインピーダンスより低いことがより好ましい。
第２のポートのインピーダンスが、標準の伝送線インピーダンスであるかもしれない。
磁気回転子が、磁性体ブロックと、磁性体ブロック内に形成された３回対称性を有する中心導体とを備えており、第１のポートに接続される中心導体の幅が、他のポートに接続される中心導体の幅と異なることも好ましい。
アイソレータ素子が磁気回転子を有しており、この磁気回転子の上面が誘電体多層基板の上面とほぼ同一平面内にあり、磁気回転子の第１及び第２のポートの端子電極が共に磁気回転子の上面から引き出されていることも好ましい。
アイソレータ素子が磁気回転子を有しており、この磁気回転子の上面が誘電体多層基板の上面とほぼ同一平面内にあり、磁気回転子の第１及び第２のポートの端子電極が磁気回転子の上面及び下面からそれぞれ引き出されていることも好ましい。
高周波パワーアンプ回路及びアイソレータ素子が、共通の鉄等の軟磁性体からなるシールドケースで覆われていることにより、機能全体をシールド遮蔽すると共にアイソレータ装置全体の周囲に閉磁路を形成し、アイソレータ装置としての機能を十全に発揮させることが好ましい。
誘電体多層基板上に搭載されており高周波パワーアンプ回路の入力に接続されたＳＡＷ（表面弾性波）素子と、誘電体多層基板内に内蔵されているか又は誘電体多層基板上に搭載されており、ＳＡＷ素子の出力インピーダンスと高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えていることも好ましい。
【図面の簡単な説明】
図１は、本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた通信機器の一例の回路構成を示すブロック図である。
図２は、図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。
図３は、本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図４ａは、図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図である。
図４ｂは、図４ａのＢ−Ｂ線断面図である。
図５ａは、本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図５ｂは、図５ａの実施形態におけるアイソレータ素子の入力ポートのインダクタ及びキャパシタ（容量部）の等価回路図である。
図５ｃは、図５ａの実施形態における誘電体多層基板に形成されたアイソレータ素子の入力ポートの容量部の構造を示す断面図である。
図５ｄは、図５ａの実施形態におけるアイソレータ素子全体の等価回路図である。
図６ａは、図５ａの実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図である。
図６ｂは、図６ａのＢ−Ｂ線断面図である。
図７は、本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図８ａは、本発明のまたさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図８ｂは、図８ａのＢ−Ｂ線断面図である。
図９は、図８ａ及び図８ｂの実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
図１０は、本発明の変更態様における磁気回転子の内部構造を説明するための分解斜視図である。
図１１は、図１０の変更態様における高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示す回路図である。
図１２は、従来技術における高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示す回路図である。
図１３ａは、本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図１３ｂは、図１３ａのＢ−Ｂ線断面図である。
図１４は、図１３ａ及び図１３ｂの実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
発明を実施するための最良の形態
図１は、本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた携帯電話機の一例の回路構成を示すブロック図である。
同図において、１０はアンテナ、１１は送受信号を分波するデュプレクサ、１２は例えば複数段構成のローノイズアンプ回路及びＢＰＦ（バンドパスフィルタ）を有する受信側の高周波入力段、１３は受信側ミキサ回路、１４は本発明のパワーアンプ内蔵型アイソレータ装置からなる送信側の高周波出力段、１５は送信側ミキサ回路、１６は分配器、１７はＶＣＯ（電圧制御発振器）、１８はＰＬＬ（フェイズロックドループ）回路をそれぞれ示している。本発明では、この高周波出力段１４を構成するパワーアンプ内蔵型アイソレータ装置が一体化された単一の部品として構成されている。
図２は、図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。なお、この回路構成は、図７の実施形態におけるパワーアンプ内蔵型アイソレータ装置に対応している。
同図において、２０は出力端子がデュプレクサ１１（図１）に接続されるアイソレータ素子、２１はアイソレータ素子２０の入力端子に接続された出力インピーダンス整合回路、２２は出力インピーダンス整合回路２１を介してアイソレータ素子２０の入力端子に接続された高周波パワーアンプ回路、２３は高周波パワーアンプ回路２２の入力端子に接続された入力インピーダンス整合回路、２４は入力インピーダンス整合回路２３を介して高周波パワーアンプ回路２２の入力端子に接続されたＳＡＷ素子からなるＢＰＦ、２５は出力インピーダンス整合回路２１から高周波パワーアンプ回路２２に接続されており高周波パワーアンプ回路２２の出力を制御するためのフィードバック手段であるＡＰＣ回路をそれぞれ示している。
アイソレータ素子２０は、直流静磁界が印加されたフェライトブロック中に高周波信号を通すとその伝達方向により伝達特性が変わる非可逆方向性素子である。高周波パワーアンプ回路２２の負荷条件変動の影響を低減するために、このアイソレータ素子２０が高周波パワーアンプ回路２２とアンテナ側のデュプレクサ１１との間に挿入接続されている。また、高周波パワーアンプ回路２２とアイソレータ素子２０とのインピーダンスを整合するために出力インピーダンス整合回路２１がこれらの間に挿入接続されている。
図３は本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図４ａは図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図４ｂは図４ａのＢ−Ｂ線断面図である。
これらの図において、３０は単一の誘電体多層基板、３１は誘電体多層基板３０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣ（モノリシックマイクロ波集積回路）チップ、３２はパワーアンプＭＭＩＣチップ３１の放熱用スペーサ、３３は誘電体多層基板３０上に同じく実装された複数のチップ部品、３４は誘電体多層基板３０内に形成されている高周波パワーアンプ回路用の内部接続導体、３５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、３６はパワーアンプ内蔵型アイソレータ装置の出力端子電極、３７は誘電体多層基板３０の円形の貫通孔、３８は貫通孔３７内に挿設された円形のアイソレータ素子用磁気回転子、３９は磁気回転子３８の周囲に巻回されたアイソレータ素子用中心導体、４０は円形のアイソレータ素子用永久磁石、４１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓４１ａが設けられた金属ケース部材、４２は同じく軟磁性体によって形成されており金属ケース部材４１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋部材、４３は誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ３１とアイソレータ素子とのインピーダンスを整合するための出力インピーダンス整合回路、４４はアイソレータ素子の入力ポート３９ａに接続される出力インピーダンス整合回路４３の出力電極、４５は終端抵抗４６を介して接地されている電極、４７〜４９はグランド端子電極をそれぞれ示している。
アイソレータ素子の入力ポート３９ａ、出力ポート３９ｂ及びダミーポート３９ｃは磁気回転子３８の上面に設けられており、これら各ポートと誘電体多層基板３０の上面に設けられている出力端子電極３６、出力電極４４及び電極４５とがほぼ同一平面上で互いに接続されている。
誘電体多層基板３０の貫通孔３６内に、中心導体３９を備えたフェライトブロックによる磁気回転子３８が挿設されている。また、アイソレータ素子の容量部（磁気回転子３８のインダクタＬと並列であり共振器を構成するキャパシタ）は、誘電体多層基板３０内に内蔵されている。このように、誘電体多層基板３０上に実装するのではなく、貫通孔３６内に磁気回転子３８の部分をはめ込んでいるため及びアイソレータ素子の容量部を誘電体多層基板３０内に内蔵させているため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。また、パワーアンプＭＭＩＣチップ３１とアイソレータ素子の入力ポート３９ａとは、誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路４３を介して接続されているので、高周波パワーアンプ回路及びアイソレータ素子等から主として構成される高周波出力段が単一の誘電体多層基板３０に一体化されることとなり、装置の大幅な小型化を図ることができる。また、このような一体化された高周波出力段を用いれば、通信機器における部品点数の削減化が図れることはもちろんである。
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ2であり、実装高さは最大で２ｍｍである。
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減できると共に薄型化を図ることができ、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
図５ａは本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図５ｂは図５ａの実施形態におけるアイソレータ素子の入力ポートのインダクタ及びキャパシタ（容量部）の等価回路図であり、図５ｃは図５ａの実施形態における誘電体多層基板に形成されたアイソレータ素子の入力ポートの容量部の構造を示す断面図であり、図５ｄは図５ａの実施形態におけるアイソレータ素子全体の等価回路図であり、図６ａは図５ａの実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図６ｂは図６ａのＢ−Ｂ線断面図である。
これらの図において、５０は単一の誘電体多層基板、５１は誘電体多層基板５０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、５２はパワーアンプＭＭＩＣチップ５１の放熱用スペーサ、５３は誘電体多層基板５０上に同じく実装された複数のチップ部品、５４は誘電体多層基板５０内に形成されている高周波パワーアンプ回路用の内部接続導体、５５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、５６はパワーアンプ内蔵型アイソレータ装置の出力端子電極、５７は誘電体多層基板５０の矩形の貫通孔、５８は貫通孔５７内に挿設されており内部に中心導体が形成された矩形のアイソレータ素子用磁気回転子、６０は矩形のアイソレータ素子用永久磁石、６１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓６１ａが設けられた金属ケース、６２は同じく軟磁性体によって形成されており金属ケース６１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋、６３は誘電体多層基板５０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ５１とアイソレータ素子とのインピーダンスを整合するための出力インピーダンス整合回路、６４はアイソレータ素子の入力ポート５８ａに接続される出力インピーダンス整合回路６３の出力電極、６５は終端抵抗６６を介して接地されている電極、６７〜６９はグランド端子電極をそれぞれ示している。
図５ｂ〜図５ｄに示すように、磁気回転子５８内に構成される３つのインダクタＬにそれぞれ並列に接続される３つの共振用キャパシタＣ（容量部）は、いずれも誘電体多層基板５０内に形成されている。即ち、これらキャパシタは、誘電体多層基板５０上の表面の電極６４、５６′及び６５と誘電体多層基板５０内の誘電体及び内部電極とによって形成される。即ち、図５ｂ及び図５ｃに示すように、例えば、アイソレータ素子の入力ポート５８ａにおける整合用キャパシタＣ64は、誘電体多層基板５０における５層のキャパシタから構成されている。なお、図５ｂに示されている磁気回転子側の入力ポート５８ａと誘電体多層基板５０上の表面の電極６４とは、さらに、磁気回転子側のグランド電極５８ｄと誘電体多層基板５０のグランド電極６８′とは、はんだ付け等により電気的に接続されている。
アイソレータ素子の入力ポート５８ａ、出力ポート５８ｂ及びダミーポート５８ｃは、磁気回転子５８の上面及び側面に設けられており、これら各ポートと誘電体多層基板５０の上面及び貫通孔５７の内面に設けられている出力端子電極５６′、出力電極６４及び電極６５とが互いに接続されている。なお、磁気回転子５８の底面には、ほぼ全面に渡ってグランド電極５８ｄが形成されている。
誘電体多層基板５０の貫通孔５６内に、中心導体を内蔵したフェライトブロックによる磁気回転子５８を挿設している。このように、誘電体多層基板５０上に実装するのではなく、貫通孔５６内に磁気回転子５８の部分をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
また、従来は、アイソレータ素子単体で独立して機能を確保するために、このアイソレータ素子をシールドケースで囲み、さらにパワーアンプＭＭＩＣチップを組み込んだ上で全体をシールドケースで囲むように構成していたが、本実施形態では、アイソレータ素子とパワーアンプＭＭＩＣチップとを一体化したものをシールドケースで囲むのみで済ませているため、より薄型化が図れる。このシールドケースは、鉄等の軟磁性体で形成されているため、アイソレータ素子の磁気回転子を囲む閉磁路をも兼用している。
また、パワーアンプＭＭＩＣチップ５１とアイソレータ素子の入力ポートとは、誘電体多層基板５０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路６３を介して接続されているので、高周波パワーアンプ回路及びアイソレータ素子から構成される高周波出力段が単一の誘電体多層基板５０に一体化されることとなり、装置の大幅な小型化を図ることができる。
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ2であり、実装高さは最大で２ｍｍである。
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減できると共に薄型化を図ることができ、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
図７本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
この実施形態では、図５ａの実施形態におけるパワーアンプＭＭＩＣチップ５１の入力側に図７には示されていない入力インピーダンス整合回路を介して接続されたＳＡＷ素子７０によるＢＰＦをこのパワーアンプ内蔵型アイソレータ装置に一体的に搭載している。入力インピーダンス整合回路は、図示されていないが、例えばＣ−Ｌ−Ｃ又はＬ−Ｃ−Ｌのπ型又はＴ型回路で構成され、誘電体多層基板５０内に導体と誘電体とから形成されている。前述したように、この実施形態におけるパワーアンプ内蔵型アイソレータ装置は、図２に示した回路構成を有している。
本実施形態におけるその他の構成は図５ａの実施形態の場合と全く同様である。従って、図７では、図５ａと同じ構成要素には同一の参照番号を用いている。また、本実施形態における作用効果も図５ａの実施形態の場合と同様である。
図８ａは本発明のまたさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図、図８ｂは図８ａのＢ−Ｂ線断面図である。
これらの図において、８０は単一の誘電体多層基板、８１は誘電体多層基板８０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、８３は誘電体多層基板８０上に同じく実装された複数のチップ部品、８５及び８６はパワーアンプ内蔵型アイソレータ装置の入力端子電極及び出力端子電極を含む外部接続端子電極、８７は誘電体多層基板８０の切り欠き部、８８は切り欠き部８７内に挿設された円形のアイソレータ素子用磁気回転子、８９は磁気回転子８８のスペーサ、９０は円形のアイソレータ素子用永久磁石、９１は軟磁性体によって形成されておりパワーアンプ内蔵型アイソレータ装置全体を覆う上部金属ケース部材、９２は同じく軟磁性体によって形成された下部ヨーク金属板、９３、９４及び９５はアイソレータ素子の各ポートに接続された接続導体をそれぞれ示している。
誘電体多層基板８０の端部に、中心導体を内蔵したフェライトブロックから主として構成される磁気回転子８８を収納可能な切り欠き部８７を設け、この切り欠き部８７に磁気回転子８８を位置規制用のスペーサ８９と共に挿設している。このように、誘電体多層基板８０上に実装するのではなく、切り欠き部８７の部分に磁気回転子８８をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
パワーアンプＭＭＩＣチップ８１の出力電極は図示しない出力インピーダンス整合回路を介して、さらにリボン状の接続導体９３を介して磁気回転子８８の上面に設けられた入力ポートに接続されている。一方、磁気回転子８８の出力ポートは接続導体９５によってその下面から引き出されており、アンテナ回路に接続されるプリント基板と接続可能になっている。
なお、出力インピーダンス整合回路は、図３、図５ａ及び図７の実施形態のように、誘電体多層基板８０内に導体と誘電体とから形成してもよいし、誘電体多層基板８０上に搭載されたチップ部品８３を組み合わせて形成してもよい。
図９は、本実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
同図に示すように、磁気回転子８８の複数ポートのうち、高周波電力を受け取る側の入力ポート８８ａ及びダミーポートは磁気回転子８８の上面（励磁用永久磁石９０と接する面）より接続導体９３及び９４によって引き出し、高周波電力を送り出す側の出力ポート８８ｂは磁気回転子８８の下面から接続導体９５によって引き出すように構成している。
このように、磁気回転子８８を誘電体多層基板８０に近接して配置し、パワーアンプＭＭＩＣチップ８１に出力インピーダンス整合回路を介して接続される導体を誘電多層基板８０の上面に設け、これとほぼ同一平面となるように磁気回転子８８の上面に設けた入力ポート８８ａとこの導体とを接続導体９３を介して接続する。一方、磁気回転子８８の出力ポート８８ｂは、接続導体９５を介してその下面からプリント基板の導体に接続される。
なお、本実施形態では、リボン状の接続導体を用いているが、これに限定されるものではなく、例えばフレキシブル基板でポート接続してもよい。
磁気回転子８８上には励磁用永久磁石９０が載置されており、装置全体を覆うように透磁率の高い金属からなる上部金属ケース部材９１が被せられている。磁気回転子８８の下面側にも、透磁率の高い下部ヨーク金属板９２が設けられており、これらで閉磁路が形成されている。
以上の構成により、パワーアンプ内蔵型アイソレータ装置の厚さをほとんど変えることなく、高周波パワーアンプ回路とアイソレータ素子とを一体化して小型化することが可能となっている。
なお、本実施形態では、閉磁路形成用の上部金属ケース部材９１がパワーアンプＭＭＩＣチップ８１のシールドケースを兼用しているが、アイソレータ素子のみを高透磁率金属で囲い、パワーアンプＭＭＩＣチップ８１のシールドケースを別個に設けることも可能である。
本実施形態におけるその他の構成は図３、図５ａ及び図７の実施形態の場合とほぼ同様である。また、本実施形態における作用効果もこれらの実施形態の場合と同様である。
以上述べた実施形態では、磁気回転子の全てのポートのインピーダンスを同一の５０Ωとして設計しているが、出力インピーダンス整合回路の構成を簡略化する又は出力インピーダンス整合回路を省略するために、磁気回転子の高周波電力を受け取る側の入力ポートのインピーダンスを３０Ω以下、より具体的には２５Ωとし、アンテナ側の出力ポート８８ｂのインピーダンスを通常の伝送線インピーダンスである５０Ωとなるように構成してもよい。
図１０は、本発明の変更態様として、このようなインピーダンス構成を得るための磁気回転子の内部構造を説明する分解斜視図である。
同図に示すように、磁気回転子は、フェライトブロック１００内にビアホール導体で互いに接続され３回対称性のパターンを有する中心導体１０１、１０２及び１０３を形成することにより得られる。
高周波パワーアンプ回路側の入力ポート１０４に接続される中心導体１０１の幅は、他のポート１０５及び１０６に接続される中心導体１０２及び１０３の幅よりも広く設定されており、これによってこのポート１０４のインピーダンスが２５Ωとなるように調整されている。他のポート１０５及び１０６のインピーダンスは５０Ωに設定されている。このようにアイソレータ素子のインピーダンスを非対称構成にすることにより、電力伝送方向の非可逆性に加えてインピーダンス変換の機能も併せ持つことができる。
図１１は、２５Ωのインピーダンスを有するポートに接続する場合の高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示しており、図１２は、比較例として、インピーダンスが５０Ωのポートに接続する場合の終段出力トランジスタ以降の回路構成を示している。
これらの図において、Ｔｒは終段出力トランジスタ、１１０及び１２０はアイソレータ素子、１１１及び１２１はインピーダンス整合回路、Ｃ１〜Ｃ４はキャパシタ、Ｌ１〜Ｌ４はマイクロストリップ導体で構成されるインダクタをそれぞれ示している。
これらの図から明らかのように、高周波パワーアンプ回路の出力インピーダンスは一般的に３０Ω以下であるため、２５Ωのポートに接続する場合には５０Ωのポートに接続する場合より出力インピーダンス整合回路の規模がかなり小さくなる。特に大きな面積を占有するインダクタの数が少なくて済むことにより回路の大幅な小型化が図れる。ちなみに、図１１に示した回路は、図１２の比較例の回路に対して基板状のパターン面積比で約４０％と顕著に小型化されている。
なお、図１１の回路で使用した出力トランジスタの出力インピーダンスは約１８Ωであり、目的周波数でインピーダンス変換器として動作しそれ以上の周波数ではローパスフィルタとして動作する整合回路が使用している。アイソレータ素子のインピーダンスを出力トランジスタに完全に一致させればインピーダンス整合回路を省略できるが、実際には、出力トランジスタの特性ばらつきを吸収するため、及び異常発振防止のため上述のごとき動作を行う整合回路を残した方が好ましい。
図１３ａは本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図、図８ｂは図１３ａのＢ−Ｂ線断面図である。
これらの図において、１３０は単一の誘電体多層基板、１３１は誘電体多層基板１３０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、１３３は誘電体多層基板１３０上に同じく実装された複数のチップ部品、１３５及び１３６はパワーアンプ内蔵型アイソレータ装置の入力端子及び出力端子を含む外部接続端子電極、１３７は誘電体多層基板１３０の円形の貫通孔、１３８は貫通孔１３７内に挿設された円形のアイソレータ素子用磁気回転子、１４０は円形のアイソレータ素子用永久磁石、１４１は軟磁性体によって形成されておりパワーアンプ内蔵型アイソレータ装置全体を覆う上部金属ケース部材、１４２は同じく軟磁性体によって形成された下部ヨーク金属板、１４３、１４４及び１４５はアイソレータ素子の各ポートに接続された接続導体をそれぞれ示している。
誘電体多層基板１３０に、中心導体を内蔵したフェライトブロックから主として構成される磁気回転子１３８を収納可能な貫通孔１３７を設け、この貫通孔１３７に磁気回転子１３８を挿設している。このように、誘電体多層基板１３０上に実装するのではなく、貫通孔１３７の部分に磁気回転子１３８をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
パワーアンプＭＭＩＣチップ１３１の出力電極は図示しない出力インピーダンス整合回路を介して、さらにリボン状の接続導体１４３を介して磁気回転子１３８の上面に設けられた入力ポートに接続されている。磁気回転子１３８の出力ポートも接続導体１４５によってその上面から引き出されており、アンテナ回路に接続されるプリント基板と接続可能になっている。
なお、出力インピーダンス整合回路は、図３、図５ａ及び図７の実施形態のように、誘電体多層基板１３０内に導体と誘電体とから形成してもよいし、誘電体多層基板１３０上に搭載されたチップ部品１３３を組み合わせて形成してもよい。
図１４は、本実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
同図に示すように、磁気回転子１３８の全てのポートは磁気回転子１３８の上面（励磁用永久磁石１４０と接する面）より接続導体１４３〜１４５を介して引き出すように構成している。
このように、磁気回転子１３８を誘電体多層基板１３０に近接して配置し、パワーアンプＭＭＩＣチップ１３１に出力インピーダンス整合回路を介して接続される導体を誘電多層基板１３０の上面に設け、これとほぼ同一平面となるように磁気回転子１３８の上面に設けた入力ポート１３８ａとこの導体とを接続導体１４３を介して接続する。また、磁気回転子１３８の出力ポート１３８ｂも接続導体１４５を介してその上面からプリント基板の導体に接続される。
なお、本実施形態では、リボン状の接続導体を用いているが、これに限定されるものではなく、例えばフレキシブル基板でポート接続してもよい。
磁気回転子１３８上には励磁用永久磁石１４０が載置されており、装置全体を覆うように透磁率の高い金属からなる上部金属ケース部材１４１が被せられている。磁気回転子１３８の下面側にも、透磁率の高い下部ヨーク金属板１４２が設けられており、これらで閉磁路が形成されている。
以上の構成により、パワーアンプ内蔵型アイソレータ装置の厚さをほとんど変えることなく、高周波パワーアンプ回路とアイソレータ素子とを一体化して小型化することが可能となっている。
なお、本実施形態では、閉磁路形成用の上部金属ケース部材１４１がパワーアンプＭＭＩＣチップ１３１のシールドケースを兼用しているが、アイソレータ素子のみを高透磁率金属で囲い、パワーアンプＭＭＩＣチップ１３１のシールドケースを別個に設けることも可能である。
本実施形態におけるその他の構成は図３、図５ａ、図７並びに図８ａ及び図８ｂの実施形態の場合とほぼ同様である。また、本実施形態における作用効果もこれらの実施形態の場合と同様である。
本実施形態においても、前述の図１０の変更形態の場合と同様に、磁気回転子１３８の高周波電力を受け取る側の入力ポートのインピーダンスを３０Ω以下、より具体的には２５Ωとし、アンテナ側の出力ポートのインピーダンスを通常の伝送線インピーダンスである５０Ωとなるように構成してもよい。このようなインピーダンス構成を得るための磁気回転子１３８の内部構造及びその作用効果等は、図１０の変更態様の場合と全く同様である。
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
以上詳細に説明したように本発明によれば、高周波パワーアンプ回路及びアイソレータ素子は、単一の誘電体多層基板に設けられた回路素子を介して互いに接続されておりかつこの単一の誘電体多層基板に一体的に装着されている。高周波出力段が単一の誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。
このような本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要がなくなり、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる。
本発明は、携帯電話機や移動通信端末機器の送信部等に使用される、高周波パワーアンプ回路及びアイソレータ素子を内蔵したアイソレータ装置に関する。
背景技術
近年、携帯電話及び移動通信端末機器等の通信機器における小型化及び軽量化競争はますます激しくなってきており、これに伴って、このような通信機器を構成する各部品のさらなる小型化、軽量化及び薄型化、部品点数の削減化、並びに低消費電力への要求がますます高まっている。
携帯電話及び移動通信端末機器等の通信機器においては、一般に、送信部における高周波パワーアンプ回路の出力側に非可逆方向性素子であるアイソレータ素子を接続することが行われる。これは、アンテナの状態変動により反射された高周波電力が高周波パワーアンプ回路には到達しないようにこのアイソレータ素子で阻止し、高周波パワーアンプ回路の劣化や不要出力の増大を防ぐためである。
従来の高周波パワーアンプ回路は、モジュールとして誘電体基板上に形成され、シールドのための金属ケース内に収納されている。一方、アイソレータ素子は、その構造上、磁性体材料を高透磁率金属で囲む必要があり、通常の絶縁体基板上に形成する電子回路とは材料及び構造が異なるので、独立した部品として製造されている。即ち、従来のアイソレータ素子は、高周波パワーアンプ回路とは別個の金属ケース内に収納されている。
このように、高周波パワーアンプ回路とアイソレータ素子とは機能上深く結びついているにもかかわらず、携帯電話又は移動通信端末機器内に実装されるまでそれぞれ別個の部品として扱われている。即ち、独立した部品として高周波パワーアンプ回路及びアイソレータ素子を用意し、これらを誘電体多層基板からなるマザーボード上にはんだ付けして実装することが従来より行われている。
このように、高周波パワーアンプ回路及びアイソレータ素子は、各々が独立した部品として扱われていることから小型化が難しく、これらをマザーボード上に実装すると、マザーボードの厚みとアイソレータ素子の厚みとが加算され、高さがより増大して高周波出力段全体の小型化及び薄型化が図れないという問題が生じる。
また、アイソレータ素子の入出力インピーダンスは、その全ポートとも標準の伝送線インピーダンスである５０Ωで製造されており、高周波パワーアンプ回路の出力インピーダンスは３０Ω以下であることから、高周波パワーアンプ回路とアイソレータ素子と接続するためには、インピーダンス整合回路を設ける必要がある。このため、マザーボード上にＬ及びＣ等のチップ部品を搭載するか、又はマザーボードの表面の銅箔パターンによりＬを形成する必要があり、このような構成のインピーダンス整合回路も高周波出力段の小型化及び薄型化を阻む要素となっている。
さらに、高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要があるため、携帯電話及び移動通信端末機器等の通信機器の設計が煩雑であり、個々の部品のばらつきも影響することから、その通信機器の全体的性能を維持することが保証できない恐れがある。
発明の開示
従って本発明の目的は、高周波出力段の大幅な小型化及び薄型化を図ることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
本発明の他の目的は、携帯電話及び移動通信端末機器等の通信機器の設計が容易であり、通信機器全体の性能ばらつきを最小に抑えることができるパワーアンプ内蔵型アイソレータ装置を提供することにある。
本発明によれば、単一の誘電体多層基板と、高周波パワーアンプ回路と、アイソレータ素子と、上述した誘電体多層基板に設けられた回路素子とを備えており、高周波パワーアンプ回路及びアイソレータ素子は、上述の回路素子を介して互いに接続されておりかつ上述した単一の誘電体多層基板に一体的に装着されているパワーアンプ内蔵型アイソレータ装置が提供される。
高周波パワーアンプ回路及びアイソレータ素子は、単一の誘電体多層基板に設けられた回路素子を介して互いに接続されておりかつこの単一の誘電体多層基板に一体的に装着されている。高周波出力段が単一の誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。
このように本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のための整合回路を個別に設計する必要がなくなるので、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる、という効果を得ることができる。
上述の回路素子の少なくとも一部が、誘電体多層基板内に内蔵されていることが好ましい。また、回路素子のうち、少なくともアイソレータ素子の容量部が、誘電体多層基板内に内蔵されていることも好ましい。
上述の回路素子の少なくとも一部が、誘電体多層基板上に搭載されていることも好ましい。
高周波パワーアンプ回路の出力インピーダンスとアイソレータ素子の入力インピーダンスとを整合するための整合回路が、誘電体多層基板内に内蔵されているか、又は誘電体多層基板上に搭載されていることが好ましい。
アイソレータ素子の主要部（具体的には、磁気回転子及び中心導体）が、誘電体多層基板の一部が除去されてなる装着部に一体的に挿設されていることも好ましい。この装着部が、誘電体多層基板の切り欠き部又は貫通穴であることがより好ましい。切り欠き部又は貫通穴のような装着部にアイソレータ素子の主要部が一体的に挿設されているので、全体の高さを増大させることなく高周波パワーアンプ回路とアイソレータ素子とを一体化でき、薄型化を図ることができる。
アイソレータ素子がインピーダンス整合回路を介して高周波パワーアンプ回路に電気的に接続された第１のポートを有しており、この第１ポートのインピーダンスが、標準の伝送線インピーダンスであることも好ましい。
アイソレータ素子が高周波パワーアンプ回路に電気的に接続された第１のポートを有しており、この第１のポートが高周波パワーアンプ回路の出力インピーダンスにほぼ整合する入力インピーダンスを有していることも好ましい。この場合、アイソレータ素子の第１のポートがインピーダンス整合回路を介して高周波パワーアンプ回路に電気的に接続されていることも好ましい。このように、アイソレータ素子の高周波パワーアンプ回路に接続されるポートのインピーダンスがその高周波パワーアンプ回路の出力インピーダンスに近接したインピーダンスに調整されているので、インピーダンス整合回路が簡単化されてよりいっそうの小型化が図れる。
アイソレータ素子が、第１のポートと異なるインピーダンスを有する第２のポートを有していることが好ましい。この場合、第１のポートのインピーダンスが第２のポートのインピーダンスより低いことがより好ましい。
第２のポートのインピーダンスが、標準の伝送線インピーダンスであるかもしれない。
磁気回転子が、磁性体ブロックと、磁性体ブロック内に形成された３回対称性を有する中心導体とを備えており、第１のポートに接続される中心導体の幅が、他のポートに接続される中心導体の幅と異なることも好ましい。
アイソレータ素子が磁気回転子を有しており、この磁気回転子の上面が誘電体多層基板の上面とほぼ同一平面内にあり、磁気回転子の第１及び第２のポートの端子電極が共に磁気回転子の上面から引き出されていることも好ましい。
アイソレータ素子が磁気回転子を有しており、この磁気回転子の上面が誘電体多層基板の上面とほぼ同一平面内にあり、磁気回転子の第１及び第２のポートの端子電極が磁気回転子の上面及び下面からそれぞれ引き出されていることも好ましい。
高周波パワーアンプ回路及びアイソレータ素子が、共通の鉄等の軟磁性体からなるシールドケースで覆われていることにより、機能全体をシールド遮蔽すると共にアイソレータ装置全体の周囲に閉磁路を形成し、アイソレータ装置としての機能を十全に発揮させることが好ましい。
誘電体多層基板上に搭載されており高周波パワーアンプ回路の入力に接続されたＳＡＷ（表面弾性波）素子と、誘電体多層基板内に内蔵されているか又は誘電体多層基板上に搭載されており、ＳＡＷ素子の出力インピーダンスと高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えていることも好ましい。
【図面の簡単な説明】
図１は、本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた通信機器の一例の回路構成を示すブロック図である。
図２は、図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。
図３は、本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図４ａは、図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図である。
図４ｂは、図４ａのＢ−Ｂ線断面図である。
図５ａは、本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図５ｂは、図５ａの実施形態におけるアイソレータ素子の入力ポートのインダクタ及びキャパシタ（容量部）の等価回路図である。
図５ｃは、図５ａの実施形態における誘電体多層基板に形成されたアイソレータ素子の入力ポートの容量部の構造を示す断面図である。
図５ｄは、図５ａの実施形態におけるアイソレータ素子全体の等価回路図である。
図６ａは、図５ａの実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図である。
図６ｂは、図６ａのＢ−Ｂ線断面図である。
図７は、本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図８ａは、本発明のまたさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図８ｂは、図８ａのＢ−Ｂ線断面図である。
図９は、図８ａ及び図８ｂの実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
図１０は、本発明の変更態様における磁気回転子の内部構造を説明するための分解斜視図である。
図１１は、図１０の変更態様における高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示す回路図である。
図１２は、従来技術における高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示す回路図である。
図１３ａは、本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
図１３ｂは、図１３ａのＢ−Ｂ線断面図である。
図１４は、図１３ａ及び図１３ｂの実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
発明を実施するための最良の形態
図１は、本発明のパワーアンプ内蔵型アイソレータ装置が組み込まれた携帯電話機の一例の回路構成を示すブロック図である。
同図において、１０はアンテナ、１１は送受信号を分波するデュプレクサ、１２は例えば複数段構成のローノイズアンプ回路及びＢＰＦ（バンドパスフィルタ）を有する受信側の高周波入力段、１３は受信側ミキサ回路、１４は本発明のパワーアンプ内蔵型アイソレータ装置からなる送信側の高周波出力段、１５は送信側ミキサ回路、１６は分配器、１７はＶＣＯ（電圧制御発振器）、１８はＰＬＬ（フェイズロックドループ）回路をそれぞれ示している。本発明では、この高周波出力段１４を構成するパワーアンプ内蔵型アイソレータ装置が一体化された単一の部品として構成されている。
図２は、図１の一体化されたパワーアンプ内蔵型アイソレータ装置の一例の回路構成を示すブロック図である。なお、この回路構成は、図７の実施形態におけるパワーアンプ内蔵型アイソレータ装置に対応している。
同図において、２０は出力端子がデュプレクサ１１（図１）に接続されるアイソレータ素子、２１はアイソレータ素子２０の入力端子に接続された出力インピーダンス整合回路、２２は出力インピーダンス整合回路２１を介してアイソレータ素子２０の入力端子に接続された高周波パワーアンプ回路、２３は高周波パワーアンプ回路２２の入力端子に接続された入力インピーダンス整合回路、２４は入力インピーダンス整合回路２３を介して高周波パワーアンプ回路２２の入力端子に接続されたＳＡＷ素子からなるＢＰＦ、２５は出力インピーダンス整合回路２１から高周波パワーアンプ回路２２に接続されており高周波パワーアンプ回路２２の出力を制御するためのフィードバック手段であるＡＰＣ回路をそれぞれ示している。
アイソレータ素子２０は、直流静磁界が印加されたフェライトブロック中に高周波信号を通すとその伝達方向により伝達特性が変わる非可逆方向性素子である。高周波パワーアンプ回路２２の負荷条件変動の影響を低減するために、このアイソレータ素子２０が高周波パワーアンプ回路２２とアンテナ側のデュプレクサ１１との間に挿入接続されている。また、高周波パワーアンプ回路２２とアイソレータ素子２０とのインピーダンスを整合するために出力インピーダンス整合回路２１がこれらの間に挿入接続されている。
図３は本発明の好ましい実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図４ａは図３の実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図４ｂは図４ａのＢ−Ｂ線断面図である。
これらの図において、３０は単一の誘電体多層基板、３１は誘電体多層基板３０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣ（モノリシックマイクロ波集積回路）チップ、３２はパワーアンプＭＭＩＣチップ３１の放熱用スペーサ、３３は誘電体多層基板３０上に同じく実装された複数のチップ部品、３４は誘電体多層基板３０内に形成されている高周波パワーアンプ回路用の内部接続導体、３５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、３６はパワーアンプ内蔵型アイソレータ装置の出力端子電極、３７は誘電体多層基板３０の円形の貫通孔、３８は貫通孔３７内に挿設された円形のアイソレータ素子用磁気回転子、３９は磁気回転子３８の周囲に巻回されたアイソレータ素子用中心導体、４０は円形のアイソレータ素子用永久磁石、４１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓４１ａが設けられた金属ケース部材、４２は同じく軟磁性体によって形成されており金属ケース部材４１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋部材、４３は誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ３１とアイソレータ素子とのインピーダンスを整合するための出力インピーダンス整合回路、４４はアイソレータ素子の入力ポート３９ａに接続される出力インピーダンス整合回路４３の出力電極、４５は終端抵抗４６を介して接地されている電極、４７〜４９はグランド端子電極をそれぞれ示している。
アイソレータ素子の入力ポート３９ａ、出力ポート３９ｂ及びダミーポート３９ｃは磁気回転子３８の上面に設けられており、これら各ポートと誘電体多層基板３０の上面に設けられている出力端子電極３６、出力電極４４及び電極４５とがほぼ同一平面上で互いに接続されている。
誘電体多層基板３０の貫通孔３６内に、中心導体３９を備えたフェライトブロックによる磁気回転子３８が挿設されている。また、アイソレータ素子の容量部（磁気回転子３８のインダクタＬと並列であり共振器を構成するキャパシタ）は、誘電体多層基板３０内に内蔵されている。このように、誘電体多層基板３０上に実装するのではなく、貫通孔３６内に磁気回転子３８の部分をはめ込んでいるため及びアイソレータ素子の容量部を誘電体多層基板３０内に内蔵させているため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。また、パワーアンプＭＭＩＣチップ３１とアイソレータ素子の入力ポート３９ａとは、誘電体多層基板３０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路４３を介して接続されているので、高周波パワーアンプ回路及びアイソレータ素子等から主として構成される高周波出力段が単一の誘電体多層基板３０に一体化されることとなり、装置の大幅な小型化を図ることができる。また、このような一体化された高周波出力段を用いれば、通信機器における部品点数の削減化が図れることはもちろんである。
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ2であり、実装高さは最大で２ｍｍである。
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減できると共に薄型化を図ることができ、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
図５ａは本発明の他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図であり、図５ｂは図５ａの実施形態におけるアイソレータ素子の入力ポートのインダクタ及びキャパシタ（容量部）の等価回路図であり、図５ｃは図５ａの実施形態における誘電体多層基板に形成されたアイソレータ素子の入力ポートの容量部の構造を示す断面図であり、図５ｄは図５ａの実施形態におけるアイソレータ素子全体の等価回路図であり、図６ａは図５ａの実施形態におけるパワーアンプ内蔵型アイソレータ装置の外観を示す斜視図、図６ｂは図６ａのＢ−Ｂ線断面図である。
これらの図において、５０は単一の誘電体多層基板、５１は誘電体多層基板５０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、５２はパワーアンプＭＭＩＣチップ５１の放熱用スペーサ、５３は誘電体多層基板５０上に同じく実装された複数のチップ部品、５４は誘電体多層基板５０内に形成されている高周波パワーアンプ回路用の内部接続導体、５５はパワーアンプ内蔵型アイソレータ装置の入力端子電極、５６はパワーアンプ内蔵型アイソレータ装置の出力端子電極、５７は誘電体多層基板５０の矩形の貫通孔、５８は貫通孔５７内に挿設されており内部に中心導体が形成された矩形のアイソレータ素子用磁気回転子、６０は矩形のアイソレータ素子用永久磁石、６１は軟磁性体によって形成されており、端子電極に接触しないように複数の窓６１ａが設けられた金属ケース、６２は同じく軟磁性体によって形成されており金属ケース６１と共にパワーアンプ内蔵型アイソレータ装置全体を覆う蓋、６３は誘電体多層基板５０内に形成された電極と誘電体と導体パターンとから構成されており、パワーアンプＭＭＩＣチップ５１とアイソレータ素子とのインピーダンスを整合するための出力インピーダンス整合回路、６４はアイソレータ素子の入力ポート５８ａに接続される出力インピーダンス整合回路６３の出力電極、６５は終端抵抗６６を介して接地されている電極、６７〜６９はグランド端子電極をそれぞれ示している。
図５ｂ〜図５ｄに示すように、磁気回転子５８内に構成される３つのインダクタＬにそれぞれ並列に接続される３つの共振用キャパシタＣ（容量部）は、いずれも誘電体多層基板５０内に形成されている。即ち、これらキャパシタは、誘電体多層基板５０上の表面の電極６４、５６′及び６５と誘電体多層基板５０内の誘電体及び内部電極とによって形成される。即ち、図５ｂ及び図５ｃに示すように、例えば、アイソレータ素子の入力ポート５８ａにおける整合用キャパシタＣ64は、誘電体多層基板５０における５層のキャパシタから構成されている。なお、図５ｂに示されている磁気回転子側の入力ポート５８ａと誘電体多層基板５０上の表面の電極６４とは、さらに、磁気回転子側のグランド電極５８ｄと誘電体多層基板５０のグランド電極６８′とは、はんだ付け等により電気的に接続されている。
アイソレータ素子の入力ポート５８ａ、出力ポート５８ｂ及びダミーポート５８ｃは、磁気回転子５８の上面及び側面に設けられており、これら各ポートと誘電体多層基板５０の上面及び貫通孔５７の内面に設けられている出力端子電極５６′、出力電極６４及び電極６５とが互いに接続されている。なお、磁気回転子５８の底面には、ほぼ全面に渡ってグランド電極５８ｄが形成されている。
誘電体多層基板５０の貫通孔５６内に、中心導体を内蔵したフェライトブロックによる磁気回転子５８を挿設している。このように、誘電体多層基板５０上に実装するのではなく、貫通孔５６内に磁気回転子５８の部分をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
また、従来は、アイソレータ素子単体で独立して機能を確保するために、このアイソレータ素子をシールドケースで囲み、さらにパワーアンプＭＭＩＣチップを組み込んだ上で全体をシールドケースで囲むように構成していたが、本実施形態では、アイソレータ素子とパワーアンプＭＭＩＣチップとを一体化したものをシールドケースで囲むのみで済ませているため、より薄型化が図れる。このシールドケースは、鉄等の軟磁性体で形成されているため、アイソレータ素子の磁気回転子を囲む閉磁路をも兼用している。
また、パワーアンプＭＭＩＣチップ５１とアイソレータ素子の入力ポートとは、誘電体多層基板５０内に形成された電極と誘電体と導体パターンとから構成された出力インピーダンス整合回路６３を介して接続されているので、高周波パワーアンプ回路及びアイソレータ素子から構成される高周波出力段が単一の誘電体多層基板５０に一体化されることとなり、装置の大幅な小型化を図ることができる。
因みに、本実施形態におけるパワーアンプ内蔵型アイソレータ装置の実装面積は約４０ｍｍ2であり、実装高さは最大で２ｍｍである。
従って、本実施形態のパワーアンプ内蔵型アイソレータ装置を用いれば、高周波出力段全体の実装面積を削減できると共に薄型化を図ることができ、携帯電話及び移動通信端末機器等の通信機器の設計労力の軽減化を図ることができ、さらに、通信機器全体の性能ばらつきを最小に抑えることができる。
図７本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図である。
この実施形態では、図５ａの実施形態におけるパワーアンプＭＭＩＣチップ５１の入力側に図７には示されていない入力インピーダンス整合回路を介して接続されたＳＡＷ素子７０によるＢＰＦをこのパワーアンプ内蔵型アイソレータ装置に一体的に搭載している。入力インピーダンス整合回路は、図示されていないが、例えばＣ−Ｌ−Ｃ又はＬ−Ｃ−Ｌのπ型又はＴ型回路で構成され、誘電体多層基板５０内に導体と誘電体とから形成されている。前述したように、この実施形態におけるパワーアンプ内蔵型アイソレータ装置は、図２に示した回路構成を有している。
本実施形態におけるその他の構成は図５ａの実施形態の場合と全く同様である。従って、図７では、図５ａと同じ構成要素には同一の参照番号を用いている。また、本実施形態における作用効果も図５ａの実施形態の場合と同様である。
図８ａは本発明のまたさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図、図８ｂは図８ａのＢ−Ｂ線断面図である。
これらの図において、８０は単一の誘電体多層基板、８１は誘電体多層基板８０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、８３は誘電体多層基板８０上に同じく実装された複数のチップ部品、８５及び８６はパワーアンプ内蔵型アイソレータ装置の入力端子電極及び出力端子電極を含む外部接続端子電極、８７は誘電体多層基板８０の切り欠き部、８８は切り欠き部８７内に挿設された円形のアイソレータ素子用磁気回転子、８９は磁気回転子８８のスペーサ、９０は円形のアイソレータ素子用永久磁石、９１は軟磁性体によって形成されておりパワーアンプ内蔵型アイソレータ装置全体を覆う上部金属ケース部材、９２は同じく軟磁性体によって形成された下部ヨーク金属板、９３、９４及び９５はアイソレータ素子の各ポートに接続された接続導体をそれぞれ示している。
誘電体多層基板８０の端部に、中心導体を内蔵したフェライトブロックから主として構成される磁気回転子８８を収納可能な切り欠き部８７を設け、この切り欠き部８７に磁気回転子８８を位置規制用のスペーサ８９と共に挿設している。このように、誘電体多層基板８０上に実装するのではなく、切り欠き部８７の部分に磁気回転子８８をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
パワーアンプＭＭＩＣチップ８１の出力電極は図示しない出力インピーダンス整合回路を介して、さらにリボン状の接続導体９３を介して磁気回転子８８の上面に設けられた入力ポートに接続されている。一方、磁気回転子８８の出力ポートは接続導体９５によってその下面から引き出されており、アンテナ回路に接続されるプリント基板と接続可能になっている。
なお、出力インピーダンス整合回路は、図３、図５ａ及び図７の実施形態のように、誘電体多層基板８０内に導体と誘電体とから形成してもよいし、誘電体多層基板８０上に搭載されたチップ部品８３を組み合わせて形成してもよい。
図９は、本実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
同図に示すように、磁気回転子８８の複数ポートのうち、高周波電力を受け取る側の入力ポート８８ａ及びダミーポートは磁気回転子８８の上面（励磁用永久磁石９０と接する面）より接続導体９３及び９４によって引き出し、高周波電力を送り出す側の出力ポート８８ｂは磁気回転子８８の下面から接続導体９５によって引き出すように構成している。
このように、磁気回転子８８を誘電体多層基板８０に近接して配置し、パワーアンプＭＭＩＣチップ８１に出力インピーダンス整合回路を介して接続される導体を誘電多層基板８０の上面に設け、これとほぼ同一平面となるように磁気回転子８８の上面に設けた入力ポート８８ａとこの導体とを接続導体９３を介して接続する。一方、磁気回転子８８の出力ポート８８ｂは、接続導体９５を介してその下面からプリント基板の導体に接続される。
なお、本実施形態では、リボン状の接続導体を用いているが、これに限定されるものではなく、例えばフレキシブル基板でポート接続してもよい。
磁気回転子８８上には励磁用永久磁石９０が載置されており、装置全体を覆うように透磁率の高い金属からなる上部金属ケース部材９１が被せられている。磁気回転子８８の下面側にも、透磁率の高い下部ヨーク金属板９２が設けられており、これらで閉磁路が形成されている。
以上の構成により、パワーアンプ内蔵型アイソレータ装置の厚さをほとんど変えることなく、高周波パワーアンプ回路とアイソレータ素子とを一体化して小型化することが可能となっている。
なお、本実施形態では、閉磁路形成用の上部金属ケース部材９１がパワーアンプＭＭＩＣチップ８１のシールドケースを兼用しているが、アイソレータ素子のみを高透磁率金属で囲い、パワーアンプＭＭＩＣチップ８１のシールドケースを別個に設けることも可能である。
本実施形態におけるその他の構成は図３、図５ａ及び図７の実施形態の場合とほぼ同様である。また、本実施形態における作用効果もこれらの実施形態の場合と同様である。
以上述べた実施形態では、磁気回転子の全てのポートのインピーダンスを同一の５０Ωとして設計しているが、出力インピーダンス整合回路の構成を簡略化する又は出力インピーダンス整合回路を省略するために、磁気回転子の高周波電力を受け取る側の入力ポートのインピーダンスを３０Ω以下、より具体的には２５Ωとし、アンテナ側の出力ポート８８ｂのインピーダンスを通常の伝送線インピーダンスである５０Ωとなるように構成してもよい。
図１０は、本発明の変更態様として、このようなインピーダンス構成を得るための磁気回転子の内部構造を説明する分解斜視図である。
同図に示すように、磁気回転子は、フェライトブロック１００内にビアホール導体で互いに接続され３回対称性のパターンを有する中心導体１０１、１０２及び１０３を形成することにより得られる。
高周波パワーアンプ回路側の入力ポート１０４に接続される中心導体１０１の幅は、他のポート１０５及び１０６に接続される中心導体１０２及び１０３の幅よりも広く設定されており、これによってこのポート１０４のインピーダンスが２５Ωとなるように調整されている。他のポート１０５及び１０６のインピーダンスは５０Ωに設定されている。このようにアイソレータ素子のインピーダンスを非対称構成にすることにより、電力伝送方向の非可逆性に加えてインピーダンス変換の機能も併せ持つことができる。
図１１は、２５Ωのインピーダンスを有するポートに接続する場合の高周波パワーアンプ回路の終段出力トランジスタ以降の回路構成を示しており、図１２は、比較例として、インピーダンスが５０Ωのポートに接続する場合の終段出力トランジスタ以降の回路構成を示している。
これらの図において、Ｔｒは終段出力トランジスタ、１１０及び１２０はアイソレータ素子、１１１及び１２１はインピーダンス整合回路、Ｃ１〜Ｃ４はキャパシタ、Ｌ１〜Ｌ４はマイクロストリップ導体で構成されるインダクタをそれぞれ示している。
これらの図から明らかのように、高周波パワーアンプ回路の出力インピーダンスは一般的に３０Ω以下であるため、２５Ωのポートに接続する場合には５０Ωのポートに接続する場合より出力インピーダンス整合回路の規模がかなり小さくなる。特に大きな面積を占有するインダクタの数が少なくて済むことにより回路の大幅な小型化が図れる。ちなみに、図１１に示した回路は、図１２の比較例の回路に対して基板状のパターン面積比で約４０％と顕著に小型化されている。
なお、図１１の回路で使用した出力トランジスタの出力インピーダンスは約１８Ωであり、目的周波数でインピーダンス変換器として動作しそれ以上の周波数ではローパスフィルタとして動作する整合回路が使用している。アイソレータ素子のインピーダンスを出力トランジスタに完全に一致させればインピーダンス整合回路を省略できるが、実際には、出力トランジスタの特性ばらつきを吸収するため、及び異常発振防止のため上述のごとき動作を行う整合回路を残した方が好ましい。
図１３ａは本発明のさらに他の実施形態におけるパワーアンプ内蔵型アイソレータ装置の構造を概略的に示す分解斜視図、図８ｂは図１３ａのＢ−Ｂ線断面図である。
これらの図において、１３０は単一の誘電体多層基板、１３１は誘電体多層基板１３０上に実装されており高周波パワーアンプ回路の主要部を構成するパワーアンプＭＭＩＣチップ、１３３は誘電体多層基板１３０上に同じく実装された複数のチップ部品、１３５及び１３６はパワーアンプ内蔵型アイソレータ装置の入力端子及び出力端子を含む外部接続端子電極、１３７は誘電体多層基板１３０の円形の貫通孔、１３８は貫通孔１３７内に挿設された円形のアイソレータ素子用磁気回転子、１４０は円形のアイソレータ素子用永久磁石、１４１は軟磁性体によって形成されておりパワーアンプ内蔵型アイソレータ装置全体を覆う上部金属ケース部材、１４２は同じく軟磁性体によって形成された下部ヨーク金属板、１４３、１４４及び１４５はアイソレータ素子の各ポートに接続された接続導体をそれぞれ示している。
誘電体多層基板１３０に、中心導体を内蔵したフェライトブロックから主として構成される磁気回転子１３８を収納可能な貫通孔１３７を設け、この貫通孔１３７に磁気回転子１３８を挿設している。このように、誘電体多層基板１３０上に実装するのではなく、貫通孔１３７の部分に磁気回転子１３８をはめ込んでいるため、パワーアンプ内蔵型アイソレータ装置の全体の高さが増大することを防止できる。即ち、パワーアンプ内蔵型アイソレータ装置をより薄型化することができる。
パワーアンプＭＭＩＣチップ１３１の出力電極は図示しない出力インピーダンス整合回路を介して、さらにリボン状の接続導体１４３を介して磁気回転子１３８の上面に設けられた入力ポートに接続されている。磁気回転子１３８の出力ポートも接続導体１４５によってその上面から引き出されており、アンテナ回路に接続されるプリント基板と接続可能になっている。
なお、出力インピーダンス整合回路は、図３、図５ａ及び図７の実施形態のように、誘電体多層基板１３０内に導体と誘電体とから形成してもよいし、誘電体多層基板１３０上に搭載されたチップ部品１３３を組み合わせて形成してもよい。
図１４は、本実施形態における磁気回転子の入出力ポートの引き出し位置を説明するための斜視図である。
同図に示すように、磁気回転子１３８の全てのポートは磁気回転子１３８の上面（励磁用永久磁石１４０と接する面）より接続導体１４３〜１４５を介して引き出すように構成している。
このように、磁気回転子１３８を誘電体多層基板１３０に近接して配置し、パワーアンプＭＭＩＣチップ１３１に出力インピーダンス整合回路を介して接続される導体を誘電多層基板１３０の上面に設け、これとほぼ同一平面となるように磁気回転子１３８の上面に設けた入力ポート１３８ａとこの導体とを接続導体１４３を介して接続する。また、磁気回転子１３８の出力ポート１３８ｂも接続導体１４５を介してその上面からプリント基板の導体に接続される。
なお、本実施形態では、リボン状の接続導体を用いているが、これに限定されるものではなく、例えばフレキシブル基板でポート接続してもよい。
磁気回転子１３８上には励磁用永久磁石１４０が載置されており、装置全体を覆うように透磁率の高い金属からなる上部金属ケース部材１４１が被せられている。磁気回転子１３８の下面側にも、透磁率の高い下部ヨーク金属板１４２が設けられており、これらで閉磁路が形成されている。
以上の構成により、パワーアンプ内蔵型アイソレータ装置の厚さをほとんど変えることなく、高周波パワーアンプ回路とアイソレータ素子とを一体化して小型化することが可能となっている。
なお、本実施形態では、閉磁路形成用の上部金属ケース部材１４１がパワーアンプＭＭＩＣチップ１３１のシールドケースを兼用しているが、アイソレータ素子のみを高透磁率金属で囲い、パワーアンプＭＭＩＣチップ１３１のシールドケースを別個に設けることも可能である。
本実施形態におけるその他の構成は図３、図５ａ、図７並びに図８ａ及び図８ｂの実施形態の場合とほぼ同様である。また、本実施形態における作用効果もこれらの実施形態の場合と同様である。
本実施形態においても、前述の図１０の変更形態の場合と同様に、磁気回転子１３８の高周波電力を受け取る側の入力ポートのインピーダンスを３０Ω以下、より具体的には２５Ωとし、アンテナ側の出力ポートのインピーダンスを通常の伝送線インピーダンスである５０Ωとなるように構成してもよい。このようなインピーダンス構成を得るための磁気回転子１３８の内部構造及びその作用効果等は、図１０の変更態様の場合と全く同様である。
以上述べた実施形態は全て本発明を例示的に示すものであって限定的に示すものではなく、本発明は他の種々の変形態様及び変更態様で実施することができる。従って本発明の範囲は特許請求の範囲及びその均等範囲によってのみ規定されるものである。
以上詳細に説明したように本発明によれば、高周波パワーアンプ回路及びアイソレータ素子は、単一の誘電体多層基板に設けられた回路素子を介して互いに接続されておりかつこの単一の誘電体多層基板に一体的に装着されている。高周波出力段が単一の誘電体多層基板に一体化されるので、その高周波出力段の大幅な小型化及び薄型化を図ることができる。さらに、一体化により部品点数の削減化を図ることができる。
このような本発明のパワーアンプ内蔵型アイソレータ装置を用いることにより、（１）高周波出力段全体の実装面積を削減できる、（２）携帯電話及び移動通信端末機器等の通信機器の設計者が高周波パワーアンプ回路及びアイソレータ素子等の部品を個別に入手し、かつそれらの連結のためのインピーダンス整合回路を個別に設計する必要がなくなり、通信機器の設計労力の軽減化を図ることができる、（３）通信機器全体の性能ばらつきを最小に抑えることができる。
Claims (12)
- 単一の誘電体多層基板と、それぞれが前記誘電体多層基板に設けられた高周波パワーアンプ回路、アイソレータ素子及びインピーダンス整合回路とを備えており、前記高周波パワーアンプ回路及び前記アイソレータ素子は前記インピーダンス整合回路を介して互いに接続されているパワーアンプ内蔵型アイソレータ装置であって、
前記アイソレータ素子は、前記誘電体多層基板に形成された貫通穴又は切り欠き部からなる装着部内に挿設されかつ接続用のポートを有する磁気回転子と、該磁気回転子上に配置された永久磁石と、前記誘電体多層基板内に内蔵されかつ前記接続用のポートに接続される容量部とを備えており、
前記高周波パワーアンプ回路及び前記アイソレータ素子を覆うと共に、前記アイソレータ素子に対して閉磁路を形成する軟磁性体からなる共通単一のシールドケースを備えていることを特徴とするパワーアンプ内蔵型アイソレータ装置。 - 前記インピーダンス整合回路の少なくとも一部が、前記誘電体多層基板内に内蔵されていることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記インピーダンス整合回路の少なくとも一部が、前記誘電体多層基板上に搭載されていることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記高周波パワーアンプ回路と前記シールドケースとの間に放熱用スペーサが設けられていることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記接続用のポートは入力ポートと出力ポートとを含み、該入力ポートが前記インピーダンス整合回路を介して前記高周波パワーアンプ回路に接続されており、前記入力ポートと前記出力ポートとが同一のインピーダンスを有していることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記接続用のポートは入力ポートと出力ポートとを含み、該入力ポートが前記インピーダンス整合回路を介して前記高周波パワーアンプ回路に接続されており、前記入力ポートと前記出力ポートとが異なるインピーダンスを有していることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記入力ポートのインピーダンスが前記出力ポートのインピーダンスより低いことを特徴とする請求項６に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記磁気回転子が、磁性体ブロックと、該磁性体ブロック内に形成された３回対称性を有する中心導体とを備えており、前記入力ポートに接続される中心導体の幅が、他のポートに接続される中心導体の幅と異なることを特徴とする請求項６に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記磁気回転子の上面が前記誘電体多層基板の上面とほぼ同一平面内にあり、前記接続用のポートの端子電極が共に前記磁気回転子の上面から引き出されていることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記接続用のポートは入力ポートと出力ポートとを含み、前記磁気回転子の上面が前記誘電体多層基板の上面とほぼ同一平面内にあり、前記入力ポート及び前記出力ポートの端子電極が前記磁気回転子の上面及び下面からそれぞれ引き出されていることを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記誘電体多層基板上に搭載されており前記高周波パワーアンプ回路の入力に接続されたＳＡＷ素子と、前記誘電体多層基板内に内蔵されており前記ＳＡＷ素子の出力インピーダンスと前記高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えたことを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
- 前記誘電体多層基板上に搭載されており前記高周波パワーアンプ回路の入力に接続されたＳＡＷ素子と、前記誘電体多層基板上に搭載されており前記ＳＡＷ素子の出力インピーダンスと前記高周波パワーアンプ回路の入力インピーダンスとを整合するための整合回路とをさらに備えたことを特徴とする請求項１に記載のパワーアンプ内蔵型アイソレータ装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-215384 | 1999-07-29 | ||
| JP21538499 | 1999-07-29 | ||
| PCT/JP2000/005009 WO2001010047A1 (fr) | 1999-07-29 | 2000-07-27 | Isolateur a amplificateur de puissance integre |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPWO2001010047A1 JPWO2001010047A1 (ja) | 2003-03-04 |
| JP3680794B2 true JP3680794B2 (ja) | 2005-08-10 |
Family
ID=16671418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001513830A Expired - Fee Related JP3680794B2 (ja) | 1999-07-29 | 2000-07-27 | パワーアンプ内蔵型アイソレータ装置 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6462628B2 (ja) |
| EP (1) | EP1119111B1 (ja) |
| JP (1) | JP3680794B2 (ja) |
| CN (1) | CN1319277A (ja) |
| DE (1) | DE60034421T2 (ja) |
| WO (1) | WO2001010047A1 (ja) |
Families Citing this family (73)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20030161086A1 (en) | 2000-07-18 | 2003-08-28 | X2Y Attenuators, Llc | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US7106570B2 (en) | 1997-04-08 | 2006-09-12 | Xzy Altenuators, Llc | Pathway arrangement |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US6606011B2 (en) | 1998-04-07 | 2003-08-12 | X2Y Attenuators, Llc | Energy conditioning circuit assembly |
| US6018448A (en) | 1997-04-08 | 2000-01-25 | X2Y Attenuators, L.L.C. | Paired multi-layered dielectric independent passive component architecture resulting in differential and common mode filtering with surge protection in one integrated package |
| US7110227B2 (en) | 1997-04-08 | 2006-09-19 | X2Y Attenuators, Llc | Universial energy conditioning interposer with circuit architecture |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| US6603646B2 (en) | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
| US7274549B2 (en) | 2000-12-15 | 2007-09-25 | X2Y Attenuators, Llc | Energy pathway arrangements for energy conditioning |
| US6650525B2 (en) | 1997-04-08 | 2003-11-18 | X2Y Attenuators, Llc | Component carrier |
| US7042703B2 (en) | 2000-03-22 | 2006-05-09 | X2Y Attenuators, Llc | Energy conditioning structure |
| US7110235B2 (en) * | 1997-04-08 | 2006-09-19 | Xzy Altenuators, Llc | Arrangement for energy conditioning |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7336467B2 (en) | 2000-10-17 | 2008-02-26 | X2Y Attenuators, Llc | Energy pathway arrangement |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US20020079116A1 (en) | 2000-10-17 | 2002-06-27 | X2Y Attenuators, Llc | Amalgam of shielding and shielded energy pathways and other elements for single or multiple circuitries with common reference node |
| US6894884B2 (en) | 1997-04-08 | 2005-05-17 | Xzy Attenuators, Llc | Offset pathway arrangements for energy conditioning |
| DE69937677T2 (de) | 1998-04-07 | 2008-11-20 | X2Y Attenuators, L.L.C. | Bauelementeträger |
| US7427816B2 (en) | 1998-04-07 | 2008-09-23 | X2Y Attenuators, Llc | Component carrier |
| US6894578B1 (en) * | 2000-04-06 | 2005-05-17 | Hitachi Metals, Ltd. | Irreversible circuit module including a directional coupler |
| US7113383B2 (en) | 2000-04-28 | 2006-09-26 | X2Y Attenuators, Llc | Predetermined symmetrically balanced amalgam with complementary paired portions comprising shielding electrodes and shielded electrodes and other predetermined element portions for symmetrically balanced and complementary energy portion conditioning |
| JP3624802B2 (ja) | 2000-06-30 | 2005-03-02 | 株式会社村田製作所 | 非可逆回路素子、およびその実装構造 |
| JP4530494B2 (ja) * | 2000-06-30 | 2010-08-25 | 三菱電機株式会社 | 高周波用複合素子 |
| JP4240780B2 (ja) * | 2000-08-08 | 2009-03-18 | Ｔｄｋ株式会社 | パワーアンプ内蔵型アイソレータ装置 |
| AU2001283565A1 (en) | 2000-08-15 | 2002-02-25 | X2Y Attenuators, L.L.C. | An electrode arrangement for circuit energy conditioning |
| US7193831B2 (en) | 2000-10-17 | 2007-03-20 | X2Y Attenuators, Llc | Energy pathway arrangement |
| JP4498595B2 (ja) * | 2000-12-15 | 2010-07-07 | 三菱電機株式会社 | 高周波回路装置 |
| US7035617B2 (en) * | 2001-01-29 | 2006-04-25 | U.S. Monolithics, L.L.C. | High power block upconverter |
| JP4507436B2 (ja) * | 2001-04-04 | 2010-07-21 | パナソニック株式会社 | 非可逆回路素子 |
| US7174147B2 (en) | 2001-04-11 | 2007-02-06 | Kyocera Wireless Corp. | Bandpass filter with tunable resonator |
| US7221243B2 (en) | 2001-04-11 | 2007-05-22 | Kyocera Wireless Corp. | Apparatus and method for combining electrical signals |
| US7154440B2 (en) | 2001-04-11 | 2006-12-26 | Kyocera Wireless Corp. | Phase array antenna using a constant-gain phase shifter |
| US7164329B2 (en) | 2001-04-11 | 2007-01-16 | Kyocera Wireless Corp. | Tunable phase shifer with a control signal generator responsive to DC offset in a mixed signal |
| US7746292B2 (en) | 2001-04-11 | 2010-06-29 | Kyocera Wireless Corp. | Reconfigurable radiation desensitivity bracket systems and methods |
| US6690251B2 (en) | 2001-04-11 | 2004-02-10 | Kyocera Wireless Corporation | Tunable ferro-electric filter |
| US7394430B2 (en) | 2001-04-11 | 2008-07-01 | Kyocera Wireless Corp. | Wireless device reconfigurable radiation desensitivity bracket systems and methods |
| JP2002344206A (ja) * | 2001-05-11 | 2002-11-29 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| JP3649155B2 (ja) * | 2001-05-31 | 2005-05-18 | 株式会社村田製作所 | 非可逆回路素子および通信装置 |
| JP3578115B2 (ja) * | 2001-06-05 | 2004-10-20 | 株式会社村田製作所 | 中心電極組立体、その製造方法、非可逆回路素子及び通信装置 |
| JP2003008306A (ja) * | 2001-06-22 | 2003-01-10 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| JP2003087149A (ja) * | 2001-09-14 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 高周波複合スイッチモジュール |
| US7071776B2 (en) | 2001-10-22 | 2006-07-04 | Kyocera Wireless Corp. | Systems and methods for controlling output power in a communication device |
| JP2003142903A (ja) * | 2001-11-06 | 2003-05-16 | Murata Mfg Co Ltd | 非可逆回路素子及び通信装置 |
| US7180467B2 (en) * | 2002-02-12 | 2007-02-20 | Kyocera Wireless Corp. | System and method for dual-band antenna matching |
| US7184727B2 (en) | 2002-02-12 | 2007-02-27 | Kyocera Wireless Corp. | Full-duplex antenna system and method |
| US7176845B2 (en) | 2002-02-12 | 2007-02-13 | Kyocera Wireless Corp. | System and method for impedance matching an antenna to sub-bands in a communication band |
| US6611180B1 (en) | 2002-04-16 | 2003-08-26 | Raytheon Company | Embedded planar circulator |
| US7180718B2 (en) | 2003-01-31 | 2007-02-20 | X2Y Attenuators, Llc | Shielded energy conditioner |
| US7212078B2 (en) * | 2003-02-25 | 2007-05-01 | Tokyo Electron Limited | Method and assembly for providing impedance matching network and network assembly |
| DE10321247B4 (de) * | 2003-05-12 | 2005-08-04 | Epcos Ag | Verlustarmes Sendemodul |
| EP1629582A2 (en) | 2003-05-29 | 2006-03-01 | X2Y Attenuators, L.L.C. | Connector related structures including an energy conditioner |
| US7720443B2 (en) | 2003-06-02 | 2010-05-18 | Kyocera Wireless Corp. | System and method for filtering time division multiple access telephone communications |
| WO2005015719A2 (en) | 2003-07-21 | 2005-02-17 | X2Y Attenuators, Llc | Filter assembly |
| JP2005151676A (ja) * | 2003-11-14 | 2005-06-09 | Mitsubishi Fuso Truck & Bus Corp | センサハーネスの固定構造 |
| CN1890854A (zh) | 2003-12-22 | 2007-01-03 | X2Y艾泰钮埃特有限责任公司 | 内屏蔽式能量调节装置 |
| US7248845B2 (en) | 2004-07-09 | 2007-07-24 | Kyocera Wireless Corp. | Variable-loss transmitter and method of operation |
| JP2008537843A (ja) | 2005-03-01 | 2008-09-25 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で重なり合った調整器 |
| WO2006093831A2 (en) * | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| WO2006099297A2 (en) | 2005-03-14 | 2006-09-21 | X2Y Attenuators, Llc | Conditioner with coplanar conductors |
| US7548762B2 (en) | 2005-11-30 | 2009-06-16 | Kyocera Corporation | Method for tuning a GPS antenna matching network |
| WO2007103965A1 (en) | 2006-03-07 | 2007-09-13 | X2Y Attenuators, Llc | Energy conditioner structures |
| US8872333B2 (en) | 2008-02-14 | 2014-10-28 | Viasat, Inc. | System and method for integrated waveguide packaging |
| US8592960B2 (en) | 2010-08-31 | 2013-11-26 | Viasat, Inc. | Leadframe package with integrated partial waveguide interface |
| JP5234069B2 (ja) | 2010-09-03 | 2013-07-10 | 株式会社村田製作所 | 磁気共鳴型アイソレータ |
| US9246202B1 (en) | 2013-10-10 | 2016-01-26 | Mercury Systems, Inc. | Low impedance circulator |
| US9419580B2 (en) * | 2014-10-31 | 2016-08-16 | Raytheon Company | Output matching network having a single combined series and shunt capacitor component |
| CN107205666A (zh) | 2014-11-07 | 2017-09-26 | 伟伦公司 | 医疗设备 |
| CN107104684A (zh) * | 2017-05-15 | 2017-08-29 | 尚睿微电子（上海）有限公司 | 一种射频放大处理电路及通信终端 |
| US10340570B2 (en) * | 2017-10-26 | 2019-07-02 | Northrop Grumman Systems Corporation | Microelectronic RF substrate with an integral isolator/circulator |
| TWI756702B (zh) * | 2020-06-02 | 2022-03-01 | 立積電子股份有限公司 | 切換電路 |
| CN112399711B (zh) * | 2020-09-28 | 2022-09-06 | 浙江三维利普维网络有限公司 | 大功率功放模块以及大功率功放模块装配方法 |
| CN112490111B (zh) * | 2020-12-07 | 2025-07-15 | 清华四川能源互联网研究院 | 分立式微波激励器和等离子光源装置 |
| EP4443643B1 (en) * | 2023-04-06 | 2026-01-28 | TE Connectivity Nederland B.V. | Circulator arrangement and means of construction for a microwave oven |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59171205A (ja) * | 1983-03-17 | 1984-09-27 | Mitsubishi Electric Corp | マイクロ波トランジスタ増幅器 |
| JPS61293001A (ja) * | 1985-06-20 | 1986-12-23 | Fujitsu Ltd | Ｍｉｃサ−キユレ−タ |
| US4792939A (en) * | 1986-01-24 | 1988-12-20 | Hitachi Denshi Kabushiki Kaisha | Duplex radio communication transceiver |
| JP2516198B2 (ja) | 1986-01-30 | 1996-07-10 | 株式会社日立製作所 | 電力増幅器モジュ―ルの製造方法および無線機の製造方法 |
| JPH01179615A (ja) | 1988-01-08 | 1989-07-17 | Iseki & Co Ltd | モアの安全装置 |
| JPH01179619A (ja) | 1988-01-11 | 1989-07-17 | Iseki & Co Ltd | バインダーのオートクラッチ |
| JPH01179615U (ja) * | 1988-06-09 | 1989-12-22 | ||
| JPH01179619U (ja) * | 1988-06-09 | 1989-12-22 | ||
| JPH04107903A (ja) | 1990-08-29 | 1992-04-09 | Sumitomo Metal Mining Co Ltd | 焼結磁石用希土類―鉄―ホウ素系合金粉末 |
| JPH04107903U (ja) * | 1991-03-04 | 1992-09-17 | 日本電信電話株式会社 | 集中定数アイソレータ |
| JPH04284722A (ja) * | 1991-03-13 | 1992-10-09 | Fujitsu Ltd | 電力増幅装置 |
| JPH06268533A (ja) * | 1993-03-12 | 1994-09-22 | Hitachi Ltd | 無線送信機 |
| JPH06268532A (ja) * | 1993-03-12 | 1994-09-22 | Tdk Corp | Ｍｍｉｃパッケージ |
| JPH0715212A (ja) * | 1993-06-28 | 1995-01-17 | Taiyo Yuden Co Ltd | 非可逆回路素子 |
| JPH09162774A (ja) | 1995-12-07 | 1997-06-20 | Murata Mfg Co Ltd | 送信受信装置 |
| JPH09270608A (ja) | 1996-04-03 | 1997-10-14 | Murata Mfg Co Ltd | 送信受信装置 |
| JPH10150305A (ja) * | 1996-11-20 | 1998-06-02 | Tokin Corp | アンテナ共用器およびこのアンテナ共用器を用いた移動体通信機器 |
| JPH10200308A (ja) | 1997-01-16 | 1998-07-31 | Murata Mfg Co Ltd | 非可逆回路素子及び送受信装置 |
| JPH10200310A (ja) | 1997-01-16 | 1998-07-31 | Murata Mfg Co Ltd | 非可逆回路素子及び送受信装置 |
| JPH10327003A (ja) | 1997-03-21 | 1998-12-08 | Murata Mfg Co Ltd | 非可逆回路素子及び複合電子部品 |
| JP3147061B2 (ja) * | 1997-11-19 | 2001-03-19 | 日本電気株式会社 | 基板型非可逆素子及びそれを用いた集積回路 |
-
2000
- 2000-07-27 JP JP2001513830A patent/JP3680794B2/ja not_active Expired - Fee Related
- 2000-07-27 EP EP00949922A patent/EP1119111B1/en not_active Expired - Lifetime
- 2000-07-27 WO PCT/JP2000/005009 patent/WO2001010047A1/ja not_active Ceased
- 2000-07-27 CN CN00801565A patent/CN1319277A/zh active Pending
- 2000-07-27 DE DE60034421T patent/DE60034421T2/de not_active Expired - Fee Related
-
2001
- 2001-03-26 US US09/816,400 patent/US6462628B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US20010017576A1 (en) | 2001-08-30 |
| DE60034421T2 (de) | 2008-01-10 |
| DE60034421D1 (de) | 2007-05-31 |
| WO2001010047A1 (fr) | 2001-02-08 |
| CN1319277A (zh) | 2001-10-24 |
| EP1119111B1 (en) | 2007-04-18 |
| EP1119111A4 (en) | 2003-05-28 |
| US6462628B2 (en) | 2002-10-08 |
| EP1119111A1 (en) | 2001-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6462628B2 (en) | Isolator device with built-in power amplifier and embedded substrate capacitor | |
| JP4240780B2 (ja) | パワーアンプ内蔵型アイソレータ装置 | |
| JPWO2001010047A1 (ja) | パワーアンプ内蔵型アイソレータ装置 | |
| KR930004491B1 (ko) | 표면 장착형 유전체 블록 필터와 무선 송수신기 듀플렉서 | |
| US7050769B2 (en) | Electronic apparatus and design method | |
| US7978031B2 (en) | High frequency module provided with power amplifier | |
| JP3319418B2 (ja) | 高周波回路装置、アンテナ共用器及び通信機装置 | |
| JP3791333B2 (ja) | 高周波スイッチモジュールおよびこれを実装した高周波機器 | |
| US20020030556A1 (en) | Frequency variable filter, antenna duplexer, and communication apparatus incorporating the same | |
| US7663455B2 (en) | Band-pass filter element and high frequency module | |
| JP2005124139A (ja) | 分波器、通信機 | |
| JPH11112264A (ja) | フィルタ | |
| JP2004304435A (ja) | マルチバンド無線通信モジュールおよびマルチバンド無線通信端末機 | |
| JP2002271109A (ja) | 積層デュプレクサ素子 | |
| JP4240776B2 (ja) | 非可逆回路素子 | |
| JPH09181567A (ja) | 弾性表面波分波器 | |
| US20250080058A1 (en) | High frequency module and communication apparatus | |
| US12438512B2 (en) | Filter device, and radio-frequency front end circuit provided with same | |
| JP3521868B2 (ja) | フィルタ、アンテナ共用器及び通信機装置 | |
| US6429753B1 (en) | High-frequency filter, complex electronic component using the same, and portable radio apparatus using the same | |
| WO2025204740A1 (ja) | 高周波モジュール及び通信装置 | |
| WO2024203269A1 (ja) | 高周波モジュール、及び、通信装置 | |
| CN120388959A (zh) | 封装基板、电子器件、电路板及电子设备 | |
| JP2002300006A (ja) | 高周波部品及びアンテナ共用器 | |
| JPH0846403A (ja) | 誘電体フィルタ用基板及び誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050201 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050328 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050426 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050509 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080527 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090527 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100527 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |