JPH0110030Y2 - - Google Patents
Info
- Publication number
- JPH0110030Y2 JPH0110030Y2 JP1982130087U JP13008782U JPH0110030Y2 JP H0110030 Y2 JPH0110030 Y2 JP H0110030Y2 JP 1982130087 U JP1982130087 U JP 1982130087U JP 13008782 U JP13008782 U JP 13008782U JP H0110030 Y2 JPH0110030 Y2 JP H0110030Y2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- fet
- source
- antenna input
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【考案の詳細な説明】
〈本考案の技術分野〉
本考案はラジオ受信機の同調感度設定回路に関
するものである。
するものである。
〈従来技術〉
従来のラジオ受信機における同調感度の切換制
御は、例えば、フロントエンドと中間周波増幅器
との間に設けたDX−LOCAL間で可変な可変抵
抗器或いはDX／LOCALの切換スイツチの操作
により直接制御する構成となつているため、信号
ラインの引き回し、及び同調感度設定用のDX−
LOCAL回路の挿入等によつて感度低下を起す等
種々のトラブルを引き起こす欠点を有している。
御は、例えば、フロントエンドと中間周波増幅器
との間に設けたDX−LOCAL間で可変な可変抵
抗器或いはDX／LOCALの切換スイツチの操作
により直接制御する構成となつているため、信号
ラインの引き回し、及び同調感度設定用のDX−
LOCAL回路の挿入等によつて感度低下を起す等
種々のトラブルを引き起こす欠点を有している。
〈本考案の目的〉
本考案はこのような従来のラジオ受信機におけ
る問題点に鑑みて考案されたものであり、ラジオ
受信機におけるアンテナとフロントエンドのRF
アンプとの間のアンテナ入力回路にデユアルゲー
トのFET（電界効果トランジスタ）と感度設定器
としての可変抵抗器又は切換スイツチを設け、高
周波領域におけるFETの持つ優位性に着目して、
斯るFETのゲートをDC電圧で制御することによ
りFETを減衰器として利用し、アンテナ入力信
号を制御して同調感度の設定をせんとするもので
ある。
る問題点に鑑みて考案されたものであり、ラジオ
受信機におけるアンテナとフロントエンドのRF
アンプとの間のアンテナ入力回路にデユアルゲー
トのFET（電界効果トランジスタ）と感度設定器
としての可変抵抗器又は切換スイツチを設け、高
周波領域におけるFETの持つ優位性に着目して、
斯るFETのゲートをDC電圧で制御することによ
りFETを減衰器として利用し、アンテナ入力信
号を制御して同調感度の設定をせんとするもので
ある。
〈本考案の構成〉
以下、本考案の一実施例を添付図面に従つて詳
細に説明する。
細に説明する。
第１図は本考案に係る同調感度設定回路を備え
たラジオ受信機の要部の電気的結線図にして、図
中１は図示しないアンテナからのアンテナ入力信
号を受け入れるアンテナ入力端子、２はゲートが
２つある、即ち、デユアルゲートの電界効果トラ
ンジスタ（以下、FETと云う）にして、第１の
ゲートG1は上記アンテナ入力端子１にコンデン
サC1を介して接続されると共に抵抗R2を介して
定電圧源＋Ｂに接続されている。
たラジオ受信機の要部の電気的結線図にして、図
中１は図示しないアンテナからのアンテナ入力信
号を受け入れるアンテナ入力端子、２はゲートが
２つある、即ち、デユアルゲートの電界効果トラ
ンジスタ（以下、FETと云う）にして、第１の
ゲートG1は上記アンテナ入力端子１にコンデン
サC1を介して接続されると共に抵抗R2を介して
定電圧源＋Ｂに接続されている。
又、ドレーンＤはコンデンサC4を介してラジ
オ回路のフロントエンド部におけるRFアンプ３
に接続されると共にチヨークコイルL1を介して
上記定電圧源＋Ｂに接続されている。
オ回路のフロントエンド部におけるRFアンプ３
に接続されると共にチヨークコイルL1を介して
上記定電圧源＋Ｂに接続されている。
又、第２のゲートG2は抵抗R1，R4及び感度設
定器としての可変抵抗器VOLを介して上記定電圧
源＋Ｂに接続されると共に抵抗R5、コンデンサ
C2を介してアースされている。
定器としての可変抵抗器VOLを介して上記定電圧
源＋Ｂに接続されると共に抵抗R5、コンデンサ
C2を介してアースされている。
又、ソースＳは抵抗R6を介して上記定電圧源
＋Ｂに接続されると共に抵抗R7とR8の直列回路
とコンデンサC3を介してアースされている。
＋Ｂに接続されると共に抵抗R7とR8の直列回路
とコンデンサC3を介してアースされている。
そして、又、このソースＳは上記抵抗R7とR8
間に中点にコレクタ端子を接続した制御用トラン
ジスタTrのオン、オフで即ち、AM時とFM時で
アースとの間の抵抗値を切り換えられることによ
りソース電圧VSを変化させられ、上記可変抵抗
器VOLによる感度切換の可変範囲を変化させるべ
く成つている。
間に中点にコレクタ端子を接続した制御用トラン
ジスタTrのオン、オフで即ち、AM時とFM時で
アースとの間の抵抗値を切り換えられることによ
りソース電圧VSを変化させられ、上記可変抵抗
器VOLによる感度切換の可変範囲を変化させるべ
く成つている。
要するに、例えば、AM時にモード切換スイツ
チ４を接点４Ａにオンして定電圧源＋Ｂの電圧を
抵抗R9を介してトランジスタTrのベースに加え
て該トランジスタTrをオンすることにより、ソ
ースＳとアース間の抵抗値を抵抗R7に委ねて小
さくしソース電圧VSを下げる。又、FM時にモー
ド切換スイツチ４を接点４Ｆにオンしてトランジ
スタTrをオフすることにより、ソースＳとアー
ス間の抵抗値を抵抗R7，R8に委ねて大きくしソ
ース電圧VSを上げるべく成つている。
チ４を接点４Ａにオンして定電圧源＋Ｂの電圧を
抵抗R9を介してトランジスタTrのベースに加え
て該トランジスタTrをオンすることにより、ソ
ースＳとアース間の抵抗値を抵抗R7に委ねて小
さくしソース電圧VSを下げる。又、FM時にモー
ド切換スイツチ４を接点４Ｆにオンしてトランジ
スタTrをオフすることにより、ソースＳとアー
ス間の抵抗値を抵抗R7，R8に委ねて大きくしソ
ース電圧VSを上げるべく成つている。
〈本考案の作用〉
以上のような構成により、FET２の第１及び
第２のゲートG1，G2、ドレーンＤ、ソースＳに
加えるDC電圧を夫々VG1，VG2，VD及びVSとする
と、第１のゲートのゲート電圧VG1は固定バイア
スと成ると共にソース電圧VSはトランジスタTr
のオン、オフに伴う２つの電圧値での固定バイア
スと成り、第２のゲートのゲート電圧VG2はDX
−LOCAL間で抵抗値の可変な上記可変抵抗器
VOLにより変化させられることゝなる。
第２のゲートG1，G2、ドレーンＤ、ソースＳに
加えるDC電圧を夫々VG1，VG2，VD及びVSとする
と、第１のゲートのゲート電圧VG1は固定バイア
スと成ると共にソース電圧VSはトランジスタTr
のオン、オフに伴う２つの電圧値での固定バイア
スと成り、第２のゲートのゲート電圧VG2はDX
−LOCAL間で抵抗値の可変な上記可変抵抗器
VOLにより変化させられることゝなる。
そして、このような条件においてFET２は第
２図の電力利得線図より明らかな如く VG2−VS＞０の時、正の利得を持つ VG2−VS＜０の時、負の利得を持つ VG2−VS＝０の時、利得なし（cdb） との電力利得を示し、従つて、ソース電圧VSを
モード切換スイツチ４の操作によるトランジスタ
Trのオン、オフで所定値に設定した上で、第２
のゲート電圧VG2を可変抵抗器VOLで変化させる
ことにより、FET２の利得を変化させることが
できる。
２図の電力利得線図より明らかな如く VG2−VS＞０の時、正の利得を持つ VG2−VS＜０の時、負の利得を持つ VG2−VS＝０の時、利得なし（cdb） との電力利得を示し、従つて、ソース電圧VSを
モード切換スイツチ４の操作によるトランジスタ
Trのオン、オフで所定値に設定した上で、第２
のゲート電圧VG2を可変抵抗器VOLで変化させる
ことにより、FET２の利得を変化させることが
できる。
これより明らかなようにFET２の利得が負の
時FET２は減衰器として動作してアンテナ入力
信号を制御する。例えば、上記第２図の特性上直
線領域内でFET２の利得が可変抵抗器VOLのDX
時に0db、LOCAL時に−20dbとなるように第２
のソース電圧VG2とソース電圧VSを設定すれば第
２のゲート電圧VG2の電圧変化に対して略々直線
的に利得が変化することゝなり、可変抵抗器VOL
と共に感度の設定に寄与してアンテナ入力端子１
に入力してくるアンテナ入力信号を制御してドレ
ーンＤより次段のRFアンプ３に供給する。
時FET２は減衰器として動作してアンテナ入力
信号を制御する。例えば、上記第２図の特性上直
線領域内でFET２の利得が可変抵抗器VOLのDX
時に0db、LOCAL時に−20dbとなるように第２
のソース電圧VG2とソース電圧VSを設定すれば第
２のゲート電圧VG2の電圧変化に対して略々直線
的に利得が変化することゝなり、可変抵抗器VOL
と共に感度の設定に寄与してアンテナ入力端子１
に入力してくるアンテナ入力信号を制御してドレ
ーンＤより次段のRFアンプ３に供給する。
尚、本考案において、上記可変抵抗器VOLの代
りに第３図に示す如くDXとLOCALを択一的に
切り換えられる切換スイツチSWをFET２の第２
のゲートG2と抵抗R1との間に設け、この切換ス
イツチSWをDX又はLOCAL位置にオンさせて定
電圧源＋ＢのDC電圧を抵抗R10に介さずに又は介
して第２のゲートG2に与えることによつてもソ
ース電圧VSと共にFET２の利得を変化させアン
テナ入力信号を制御することができる。
りに第３図に示す如くDXとLOCALを択一的に
切り換えられる切換スイツチSWをFET２の第２
のゲートG2と抵抗R1との間に設け、この切換ス
イツチSWをDX又はLOCAL位置にオンさせて定
電圧源＋ＢのDC電圧を抵抗R10に介さずに又は介
して第２のゲートG2に与えることによつてもソ
ース電圧VSと共にFET２の利得を変化させアン
テナ入力信号を制御することができる。
〈本考案の効果〉
以上の如く本考案は、アンテナ入力信号が入力
されるアンテナ入力回路中にデユアルゲートの
FETを設け、該FETの第１のゲートに上記アン
テナ入力信号を入力させると共に第２のゲートに
感度設定器を介して定電圧源を接続し、他方上記
FETのソースにはAM・FMのモード切換スイツ
チの操作に伴いソース電圧を切換える回路部を接
続し、上記感度設定器により上記FETの第２の
ゲートのゲート電圧をDC制御して該FETのドレ
ーンより感度制御したアンテナ入力信号を出力す
る構成としたものであるから、従来のようにフロ
ントエンドの後方における信号ラインの引き回わ
しが無いためラジオ回路内におけるノイズによる
影響がなくなり、しかもAM・FMの切換えによ
つて決まる可変範囲内において感度設定器により
アンテナ入力信号に対する感度を設定でき、安定
した感度で同調することができる。
されるアンテナ入力回路中にデユアルゲートの
FETを設け、該FETの第１のゲートに上記アン
テナ入力信号を入力させると共に第２のゲートに
感度設定器を介して定電圧源を接続し、他方上記
FETのソースにはAM・FMのモード切換スイツ
チの操作に伴いソース電圧を切換える回路部を接
続し、上記感度設定器により上記FETの第２の
ゲートのゲート電圧をDC制御して該FETのドレ
ーンより感度制御したアンテナ入力信号を出力す
る構成としたものであるから、従来のようにフロ
ントエンドの後方における信号ラインの引き回わ
しが無いためラジオ回路内におけるノイズによる
影響がなくなり、しかもAM・FMの切換えによ
つて決まる可変範囲内において感度設定器により
アンテナ入力信号に対する感度を設定でき、安定
した感度で同調することができる。
第１図は本考案に係る同調感度設定回路を備え
たラジオ受信機の要部を示す電気的結線図、第２
図はFETのゲート電圧とソース電圧との電位差
と電力利得の関係を示す特性線図、第３図は本考
案の同調感度設定回路の他の実施例を備えたラジ
オ受信機の要部を示す電気的結線図である。 １：アンテナ入力端子、２：FET、G1，G2：
第１、第２のゲート、Ｄ：ドレーン、Ｓ：ソー
ス、VOL：可変抵抗器、SW：切換スイツチ。
たラジオ受信機の要部を示す電気的結線図、第２
図はFETのゲート電圧とソース電圧との電位差
と電力利得の関係を示す特性線図、第３図は本考
案の同調感度設定回路の他の実施例を備えたラジ
オ受信機の要部を示す電気的結線図である。 １：アンテナ入力端子、２：FET、G1，G2：
第１、第２のゲート、Ｄ：ドレーン、Ｓ：ソー
ス、VOL：可変抵抗器、SW：切換スイツチ。
Claims (1)
- 【実用新案登録請求の範囲】 アンテナ入力信号が入力されるアンテナ入力回
路中にデユアルゲートのFETを設け、 該FETの第１のゲートに上記アンテナ入力信
号を入力させると共に第２のゲートに感度設定器
を介して定電圧源を接続し、 他方、上記FETのソースにはAM・FMのモー
ド切換スイツチの操作に伴い該FETのソースの
ソース電圧を切換える回路部を接続し、 上記感度設定器により上記FETの第２のゲー
トのゲート電圧をDC制御して該FETのドレーン
より感度制御したアンテナ入力信号を出力する構
成としたことを特徴とするラジオ受信機の同調感
度設定回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13008782U JPS5936638U (ja) | 1982-08-27 | 1982-08-27 | ラジオ受信機の同調感度設定回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13008782U JPS5936638U (ja) | 1982-08-27 | 1982-08-27 | ラジオ受信機の同調感度設定回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936638U JPS5936638U (ja) | 1984-03-07 |
| JPH0110030Y2 true JPH0110030Y2 (ja) | 1989-03-22 |
Family
ID=30294550
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13008782U Granted JPS5936638U (ja) | 1982-08-27 | 1982-08-27 | ラジオ受信機の同調感度設定回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936638U (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2833056C3 (de) * | 1978-07-27 | 1984-02-16 | Texas Instruments Deutschland Gmbh, 8050 Freising | HF-Verstärker |
-
1982
- 1982-08-27 JP JP13008782U patent/JPS5936638U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5936638U (ja) | 1984-03-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0622894A2 (en) | Semiconductor power amplifier integrated circuit | |
| JP4405113B2 (ja) | 利得可変増幅回路 | |
| JPS5918761Y2 (ja) | Ｆｍ受信機のミュ−ティング回路 | |
| JPS6341453B2 (ja) | ||
| JPS6121882Y2 (ja) | ||
| US2984743A (en) | Transistor audio amplifier | |
| JPS6121881Y2 (ja) | ||
| JP3630545B2 (ja) | Ｒｆ信号スイッチ回路 | |
| JP2617506B2 (ja) | 受信感度切り換え回路 | |
| JPS6224993Y2 (ja) | ||
| JPH0738404A (ja) | 出力切替増幅装置 | |
| WO1999055085A2 (en) | Video recorder/reproducer apparatus | |
| JPS6037646B2 (ja) | Ｆｅｔスイツチ回路を備えた帰還増幅回路 | |
| KR900006361Y1 (ko) | 테이프 레코딩 주파수 보상회로 | |
| JPH0145768B2 (ja) | ||
| JPH0117875Y2 (ja) | ||
| JPH0623109Y2 (ja) | 映像コントロ−ル回路 | |
| JPS609973Y2 (ja) | ラジオ付テ−プレコ−ダ−の切換回路 | |
| JPS6145657Y2 (ja) | ||
| JPH0537548Y2 (ja) | ||
| JPH0718190Y2 (ja) | チューナ回路 | |
| JPS6025152Y2 (ja) | ミュ−ティング回路 | |
| JP2796115B2 (ja) | 高周波スイッチ回路 | |
| JPS6244602Y2 (ja) | ||
| JPH0247646Y2 (ja) |